JP2009529140A - 半導体素子を検査するための装置および方法 - Google Patents

半導体素子を検査するための装置および方法 Download PDF

Info

Publication number
JP2009529140A
JP2009529140A JP2008558417A JP2008558417A JP2009529140A JP 2009529140 A JP2009529140 A JP 2009529140A JP 2008558417 A JP2008558417 A JP 2008558417A JP 2008558417 A JP2008558417 A JP 2008558417A JP 2009529140 A JP2009529140 A JP 2009529140A
Authority
JP
Japan
Prior art keywords
semiconductor elements
tray
interface
electrical
movable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008558417A
Other languages
English (en)
Inventor
クリスチャン オー. コジョクニアヌ,
ドル ジー. イオサブ,
Original Assignee
テストメトリックス, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テストメトリックス, インコーポレイテッド filed Critical テストメトリックス, インコーポレイテッド
Publication of JP2009529140A publication Critical patent/JP2009529140A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

半導体素子を検査するための装置は、検査対象の半導体素子を保持するトレイのための収容部を有するテーブルを含む。インターフェースが、収容部と少なくとも1つの検査機器との間に配置される。インターフェースは、半導体素子を少なくとも1つの検査機器と電気的に接続するようにカスタマイズされる。装置はまた、テーブルの方向に移動し、半導体素子の各々に力を加えることによって、検査のため、およびインターフェースとの電気接続を固定するために、半導体素子を適所に固定するプレス部を備える。

Description

(関連出願の参照)
本出願は、米国仮特許出願第60/780,330号(2006年3月7日出願)名称「Apparatus and Method for Testing Semiconductor Devices」、および米国特許出願第11/371,757号(2006年3月8日出願)名称「Apparatus and Method for Testing Semiconductor Devices」の利益を主張し、これらの出願の開示は、本明細書において参考として援用される。
(技術分野)
開示される実施形態は、概して、半導体素子を検査するための機器に関し、より具体的には、半導体素子を保持するためのトレイの中で半導体素子を検査するための装置に関する。
検査は、チップおよびメモリモジュール、メモリモジュールのパネル、ならびにプリント基板(PCB)のような半導体素子の製造工程の主要部分を占める。半導体素子製造工程の検査段階は、市場に出す前に、欠陥素子や、場合によっては、欠陥のある素子のバッチ全体を識別する。しかしながら、この検査段階は、非効率的に実行される場合には、フラッシュメモリチップまたはフラッシュメモリチップを含むモジュールのような時間を要する検査を必要とする素子に対しては特に、その製造工程におけるボトルネックともなり得る。従って、検査段階において高いスループットを有することが重要である。
一般的に、半導体素子は、マトリクストレイの中に入れて製造ラインから搬送され、このマトリクストレイは、基本的に、輸送中に所定数の半導体素子を適所に保持する容器である。しかしながら、検査段階において、半導体素子は、マトリクストレイから取り出され、素子を検査機器に接続するためのソケットまたはその類似物に挿入される。検査が完了すると、検査を通過した素子は、マトリクストレイに戻される。この取り出して戻す工程は時間を要し、検査スループットを低下させる。また、このような工程は、実装するための費用がかかる。
従って、より効率的な半導体素子検査装置の必要性がある。
一部の実施形態によると、複数の半導体素子を検査するための装置は、第1の部材と、第1の部材に対向し、かつ第1の部材に接近および離隔する方向に可動であるように構成される可動表面とを備える、本体を含む。第1の部材は、可動表面に対向する第1の表面と、収容部分と、第1の表面に対向する第2の表面とを含む。第1の部材は、第1の表面から第2の表面まで第1の部材を貫通する少なくとも1つの開口部を画定する。収容部分は、複数の半導体素子を保持するトレイを受容するように構成され、半導体素子の各々は露出した電気接点を有し、半導体素子の各々の露出した電気接点は、少なくとも1つの開口部に隣接し、かつ本体の第2の表面からアクセス可能である。可動表面は複数の延出部材を含み、その各々が、可動表面上の所定位置に配置され、かつ可動表面から所定の長さだけ延出し、それによって、可動表面が第1の部材から所定の距離にあるときには、延出部材の各々が対応する半導体素子の1つと接触し、トレイの中でその位置を固定する。
一部の実施形態によると、複数の半導体素子を検査するための装置は、複数の半導体素子を保持するトレイを受容するための手段と、検査のためにトレイ内に複数の半導体素子を固定するための手段と、を備える。
一部の実施形態によると、複数の半導体素子を検査する方法は、トレイを保持するように構成される収容部の中に、複数の半導体素子を保持するトレイを配置するステップと、半導体素子の各々の電気接点を、1つ以上の検査機器に電気的に接続される電気的インターフェースと接触させるステップと、半導体素子の各々に力を加えるステップであって、それによってトレイ内の適所に半導体素子の各々を固定する、ステップと、半導体素子の各々に関して1つ以上の検査を実行するステップと、を含む。
一部の実施形態によると、検査のために複数の半導体素子を適所に固定するための方法は、トレイを保持するように構成される受容部の中に、複数の半導体素子を保持するトレイを配置するステップと、半導体素子の各々の電気接点を、1つ以上の検査機器に電気的に接続されるように構成される電気的インターフェースと接触させるステップと、半導体素子の各々に力を加えるステップであって、それによってトレイの中の適所に半導体素子の各々を固定する、ステップと、を含む。
同じ参照数字は、図面のすべてを通じて一致する部分を参照している。図面は必ずしも縮尺比で描かれておらず、また、ある図面における種々の構成要素の相対寸法は必ずしも縮尺比で描かれていないことが、理解されるべきである。
概して、半導体素子を検査するための装置および方法について以下に説明する。一部の実施形態において、装置は、半導体素子のトレイを別々に保持するための収容部分を有する表面またはテーブルを有する本体を備える。トレイは、各半導体素子の電気接点を露出するように構成された半導体素子の輸送に使用される標準的なマトリクストレイであり得、例えば、電気接点に隣接する開口部を有するトレイであり得る。トレイが装置表面の収容部分の中または上に配置されたときに、表面の開口部が、トレイの中の半導体素子の電気接点へのアクセスを可能にする。装置はまた、可動表面から延出する緩衝部と呼ばれる複数の部材を含み得る第1の可動圧力表面と、第1の可動圧力表面とタンデムに動く第2の可動圧力表面とを備える。第1の可動圧力表面は、トレイを保持する表面に対向して配置され、トレイに接近および離隔する方向に動くように構成される。第2の可動圧力表面は、一般的に、トレイを保持する収容部分を有する装置の表面またはテーブルの中央部分に対向するように配置される。装置はまた、素子に関する所望の検査を実行するためにまたは素子をプログラミングするために使用される1つ以上の検査機器に、半導体素子の電気接点を電気的に接続するインターフェースを備える。
一般的な動作において、可動圧力表面がトレイを保持する装置の表面またはテーブルの方向に移動し、第1の可動圧力表面がトレイの方向に移動すると、緩衝部が半導体素子に接触し、それによって素子に少しの力が加えられ、各素子をトレイ内の適所に固定する。その時点において、第2の可動圧力表面がトレイを保持する装置の表面またはテーブルの中央部分と係合し、可動圧力表面およびトレイを保持する装置の表面またはテーブルの全体の組立体を、インターフェースの方向に動かす。検査対象の半導体素子の電気接点がインターフェースと接触すると、それによって素子の電気接点とインターフェースとの間の電気接続が固定され、検査またはプログラミング操作が実行され得る。これは、素子を別々にトレイから取り出すことなく素子の検査が可能になるという利点を提供する。さらなる実施形態ならびに対応する特徴および機能が、図面を参照して以下にさらに説明される。
(半導体素子およびその半導体素子を保持するためのマトリクストレイ)
本明細書に記載の実施形態は、半導体素子を検査するための装置である。開示される実施形態によって検査され得る半導体素子は、ダイ、チップ、チップモジュール、チップパネル、組立型プリント回路基板、メモリモジュール、および、マトリクストレイまたは類似の容器において搬送および保持され得るその他の任意の種類の半導体素子を含む。検査対象の半導体素子は、例えば、素子のハウジングの外側に延出することによって露出する電気接点、または電気接点への電気接続が可能になるように、素子ハウジング内において容易にアクセス可能である電気接点を有する。また、半導体パネルまたはプリント基板のような一部の半導体素子は、検査/プログラミング目的のための専用の電気接点を有し得る。一般的な使用において、これらの素子の電気接点は、それぞれの半導体素子に対してデータを送受信するために、コンピュータのようなその他の機器と電気的に接続される。後述の実施形態において、マトリクストレイの中で搬送され検査される例示的な半導体素子は、セキュアデジタル(SD)メモリカード(「SDカード」)である。以下の説明はSDカードを参照し得るが、しかしながら、開示される実施形態はSDカードのみの検査に限定されないことが理解されるべきである。開示される実施形態は、小型SDカード、マイクロSDカード、マルチメディアカード(MMCカード)、RS−MMCカード、マイクロSDカード、Tフラッシュ、Cフラッシュ、メモリスティック(MS)カード、MSデュオカード、およびUSBフラッシュドライブを含む広範囲の半導体素子を検査するように適合され得る。
マトリクストレイは、マトリクス配列パターンに配列される複数のセルまたは区画を有するトレイである。マトリクストレイの例は、JEDECとして公知の標準化団体によって設定される、周知の規格に適合するマトリクストレイである。セルは、半導体素子の収容部としての役割を果たし得る。一部の実施形態において、マトリクストレイの中の一部のセルは、付加的にまたは半導体素子の収容部として構成される替わりに、トレイ輸送機器をトレイに装着するための場所となるように構成され得る。例えば、これらのセルは、吸引型トレイ輸送機器がトレイをつかむまたはトレイに取り付き得る場所であり得る。しかしながら、少なくとも1つの半導体素子を保持する任意のトレイまたは容器が使用され得、また、そのトレイまたは容器は、底部と壁面の、または半導体素子を保持するように構成される単なるに骨組枠のような、任意の構造を有し得ることが理解されるべきである。
半導体素子は、その電気接点が露出する(すなわち、トレイ構造そのものによって被覆されていないか、または、外部電気接続が接触可能なように電気接点がアクセス可能な状態に保持されている)ように、マトリクストレイのセルの中に保持される。一部の実施形態において、セルの内部には、セルの中の半導体素子の電気接点を露出するための、1つ以上の孔または開口部がトレイの底部に存在し得る。例えば、各トレイは、トレイの中のセルの各々に対応する開口部を有し得る。この場合、半導体素子は、半導体素子の電気接点が孔に向くように、その孔から突出するように、またはその孔に隣接して存在するように、セル内で配向される。この配向により、素子をトレイから取り出すことなく、トレイの中の各半導体素子の電気接点へのアクセス、またはその電気接点への電気接続が可能になる。他の一部の実施形態において、単一の孔または開口部が複数のセルを横断し、これらのセルの中に保持されている複数の半導体素子の電気接点を露出し得る。トレイの中のセルの数、セルの配列、およびセルの孔の構成は、トレイによって搬送される半導体素子の種類に部分的に基づいて変化し得る。
図1A〜図1Cは、一部の実施形態に従った半導体素子を保持するための例示的なマトリクストレイを示す。図1Cに示される例示的なマトリクストレイ100は、SDカードを保持するように構成される。マトリクストレイ100は、マトリクス配列パターンに配列される複数のセル102−1、102−2を含む。マトリクストレイ100において、セル102−1はSDカードを保持するためのみに構成されるが、一方でセル102−2は、SDカードを保持するために構成されるか、または吸引型トレイ輸送機器がトレイを輸送するためにトレイに取り付き得る場所として構成される。一部の実施形態において、マトリクストレイは、トレイ輸送機器がトレイに取り付き得る場所としてのみ構成されるセルを有し得る。トレイ輸送機器はまた、トレイの側面でマトリクストレイ100に取り付き得る。各セル102−1/102−2は、電気接点が孔に面するようにセル102−1/102−2の中に置かれるSDカードの、電気接点を露出するための1つ以上の孔104を含み得る。セルの中には、SDカードをトレイ内に保持する収容部106が存在する。一部の実施形態において、収容部106は、SDカードの側面と係合するようにまたはSDカードが適所に嵌まるように、カスタマイズされまたは適合された壁面のような、単にセル構造自体であり得る。
SDカードは、図1B〜図1Cに示されるように、マトリクストレイ100のセル102−1/102−2の中に配置され得る。図1Bは、セル102−1/102−2の中に保持されているSDカード108を含むマトリクストレイ100の上面図を示す。SDカード108は、SDカードの電気接点110がマトリクストレイ100の底部に面し、かつ対応する孔104の上に位置するように、セル102−1/102−2の中に配置され、それによって、電気接点108は孔104によって露出される。図1Cは、SDカード108を含むトレイ100の底面図を示し、孔104によって露出される電気接点110を示す。図1Dは、図1BのA−Aに沿った断面図を示し、トレイ100の中のSDカード108を示す。
(半導体素子検査装置)
図2は、一部の実施形態に従った半導体素子を検査するための装置の斜視図を示す。半導体素子検査装置200は、ハウジングまたは外枠202によって包囲または支持される本体204を含む。複数の支持部材206が、外枠202を支持し得る。一部の実施形態において、支持部材206は、脚、ローラ、および/または車輪を含み得る。一部の実施形態において、ハウジング204はまた、1つ以上の換気口208を含み得る。一部の実施形態において、送風機またはその他の空気吸入/排出システム(図示せず)が、換気口208を介して装置200の内外に空気を吸引し得る。
装置200の内部に、少なくとも2つの区画または区分が存在し、その中に、本体204が、分離部210によって分離されて存在する。第1の区画212は、分離部210の上に位置する。第1の区画212は、パネル214および/またはドア216によってその側面が包囲される。一部の実施形態において、ドア216は、ハンドルを備える摺動式パネルであり、第1の区画212を露出または包囲するように垂直に摺動する。さらに、一部の実施形態において、パネル214およびドア216は半透明または透明であり得る。例えば、ドア216は、装置200の使用者が装置の外部から第1の区画212の内部を見ることができるように、透明ガラスで作製され得る。
第1の区画212の中に、第1の表面220−Aおよび第2の表面220−Bを有するテーブル218が位置する。一部の実施形態において、テーブル218は、その回転軸の回りに回転可能な、ターンテーブルのような回転式テーブルである。テーブル218は、第1の表面220−Aから第2の表面220−Bまでテーブル218を貫通する1つ以上の開口部222と、マトリクストレイ100のような半導体素子のトレイを受容および保持するための収容部分とを含む。本実施形態において、開口部222はまた、マトリクストレイ100のような半導体素子のトレイを受容するように構成される収容部としての役割を果たす。一部の実施形態において、収容部は、開口部222の壁面上の突起部またはフランジであり得る。収容部に保持されるときには、トレイの部分は開口部に存在し、突起部またはフランジの上にある。一部の実施形態において、マトリクストレイの底部は、収容部に保持されるときには、第2の表面220−Bと同一平面上にあり得る。他の一部の実施形態において、マトリクストレイの底部は、収容部に保持されるときには、第2の表面220−Bと同一平面上ではなく、それよりも上か下にあり得る。その他の実施形態において、収容部は、テーブル218の第1の表面220−Aにおけるくぼみ部であり得、または、トレイ構造と係合する掛け金機構を含み得る。収容部分または収容部は、トレイの開口部がテーブル218の開口部222の上に配置されるように、正確に整合された位置にトレイを保持するように構成されることが、理解されるべきである。これにより、テーブル218の第2の表面220−Bから半導体素子の電気接点へのアクセスが可能になり、またその電気接点との電気接続が可能となる。
図2に示されるテーブル218は、半導体素子のトレイを受容するように構成される収容部を有する4つの開口部222を含む。テーブル218は、さらに多数または少数の開口部222を含み得ることが、理解されるべきである。例えば、他の一部の実施形態において、テーブル218は、2つ、3つ、5つ、6つ、7つ、または8つの開口部を含み得る。他の実施形態において、テーブル218は、所与のトレイの開口部の数に対応する複数の開口部を含み得る。この場合、テーブル218が、トレイ用に一定の数の収容部を含むように構成される場合には、各収容部に隣接するテーブル218の各部分は、トレイの開口部の各々に対応する複数の開口部を有することになる。従って、収容部はテーブル218の上部の適所にトレイを保持するように構成され得るが、しかし、トレイの開口部がテーブルの開口部と整合するように、整合される。例えば、収容部は、テーブル218の第1の表面220−Aにおけるくぼみ部であり得、または、正確に整合された位置にトレイ構造を保持するようにトレイ構造と係合する掛け金機構を含み得る。
第1の区画212に対向して、第2の区画224が存在する。第2の区画224の中に、1つ以上のケース226がある。一部の実施形態において、ケース226はブラケット244を介してハウジング202に取り付けられ得る。他の一部の実施形態において、ケース226は、ハウジング202の基部上に存在し得る。検査チャネル402(図9)のような1つ以上の検査機器、および/または半導体素子上で検査を実行するコンピュータが、ケース226の中に保持される。検査機器または検査チャネルは、プロセッサまたはメモリを有する回路基板であり、種々の半導体素子上で検査を実行するように構成される。実行される検査は、評価または検査対象の半導体素子の種類に基づいて、また、実施する特定の検査の種類に基づいて変化し得る。一部の実施形態において、検査機器または検査チャネルは、サーバ(図示せず)のようなコンピュータにさらに接続され得る。コンピュータは、とりわけ、検査工程を制御し、検査からのデータを収集し、検査からのデータを表示するように構成され得る。検査機器は、代替案としてハウジング202の外側に存在し得ることが理解されるべきであり、この場合には、検査機器からの電気接続が、装置200の本体204との適切な接続のための適切な位置において、検査機器からハウジングの中にまで延出するワイヤを介して形成され得る。代替案として、複数の検査機器が存在する場合には、そのうちの一部はハウジング202の中に存在し、また一部はハウジング202の外側に存在し得る。さらに、検査機器および/またはコンピュータは、ディスプレイモニタのようなディスプレイ機器、ならびにキーボードおよび/またはマウスのようなの入力機器と接続され得る。検査機器/コンピュータからの出力はディスプレイモニタ上に表示され得、また、入力機器は検査機器/コンピュータへの命令を入力するために使用され得る。
装置200はまた、ハウジング202の内側またはハウジング202外側に存在する1つ以上の検査機器(これは、検査チャネルおよび/またはコンピュータを含み得る)と、検査対象の半導体素子とを電気的に連結する、1つ以上のインターフェース228を含む。一部の実施形態において、インターフェースは各開口部222の下に存在する。一部の実施形態において、インターフェースまたはその部分は取り外し可能である。インターフェース228に関するさらなる詳細が、以下で説明される。
第1の区画212に戻ると、開口部222(すなわち、トレイ収容部)の各々の上に、可動表面または第1の可動圧力表面230が存在する。一部の実施形態において、可動表面230は、プレス板232の上に存在し得る。可動表面230およびプレス板232は、第2の可動圧力表面または可動取り付け板234に取り付けられる。一部の実施形態において、可動表面230(または可動表面230がその上に存在するプレス板232)は、ブラケット236を介して取り付け板234に取り付けられる。他の一部の実施形態において、可動表面230(または可動表面230がその上に存在するプレス板232)は、取り付け板234に直接取り付けられ得る。取り付け板234は、軸組立体238に機械的に連結される。軸組立体238は、軸組立体238の長さに平行な方向の取り付け板238の動きを制御し、かくして、この方向の、可動表面230の鉛直方向運動および運動速度を制御する。可動表面230を鉛直方向に動かすことによって、可動表面230はトレイに接近および離隔する方向に移動され得る。
開口部222と、その対応するトレイ収容部と、その対応するインターフェース228とは、トレイの中の半導体素子を検査するための配置場所を画定する。装置200は、複数の検査用配置場所を有し得る。複数の検査用配置場所は、検査工程を組立ラインまたはパイプライン方式で実行することを可能にする。すなわち、各配置場所は、検査工程の中の特定のタスクを同時に実行する。例えば、トレイは、テーブルの1つの配置場所で装着され得、次いでその次の検査のために他の配置場所に回転され得る。トレイは次いで、最終の配置場所において、テーブルから脱着される。代替案として、トレイは、全ての検査配置場所について、1つの配置場所で装着および脱着され得る。装着は、分別機または供給機(図示せず)を使用して、手動または自動の方式であり得る。各配置場所で実行される検査は異なり得、またトレイが装着、脱着および検査される方法または順番は異なり得、また任意の順番で実行され得ることが理解されるべきである。例えば、各配置場所に対して全てのトレイが装着され得、次いで各配置場所にて同様の検査が実行され得る。代替案として、各配置場所に対して全てのトレイが装着され得、次いで異なる配置場所に回転され得、そこで異なるまたは重複の検査が実行される。さらに代替案として、トレイが単一の配置場所で装着、脱着され、その一方で、以前に装着されたトレイが他の配置場所で検査され得る。この場合、他の配置場所で実行される検査は、異なる、同一の、または重複の検査であり得る。
図3は、一部の実施形態に従った半導体素子を検査するための装置の側面図を示す。テーブル218およびトレイは、インターフェース228の上に位置している。インターフェース228はケース226の上に位置し、ケース226は、ブラケット244を介してハウジング202に取り付けられる。テーブル218の上に可動表面230が存在する。可動表面230は、ブラケット236を介して取り付け板234に取り付けられる。取り付け板234およびテーブル218の回転軸に沿って、軸組立体238が存在する。
圧力緩衝部のような1つ以上の延出部材242が、可動表面230からテーブル218に面する方向に向かって延出する。緩衝部242は、可動表面230がテーブル218に接近する際に、トレイの中の個々の半導体素子と係合するように構成される。一部の実施形態において、緩衝部242は軟質プラスチックから製造され得、かつバネ荷重式であり得、各半導体素子との接触時に、バネによって反対方向の力が加えられる前に、緩衝部は短い距離だけ圧縮し得る。緩衝部242は、トレイ上のセルの配列と一致するように可動表面230上に配列され、1つの緩衝部242がトレイの中の1つの半導体素子と対応する。可動表面230がテーブル218に向かって十分な距離を移動すると、緩衝部242はトレイの中の半導体素子に力を加えて、テーブル218の開口部222に対する半導体の位置を固定する。すなわち、緩衝部242は、トレイの中にある間は各半導体素子と係合し、また、インターフェース228との電気接続が形成されている間および検査の間は、各半導体素子を適所に保持する。
一部の実施形態において、緩衝部242はまた、特定の半導体素子のために構成され、またはカスタマイズされる。例えば、SDカードに使用される緩衝部は、チップに使用される緩衝部と異なり得、また、可動表面230上の緩衝部の配列は、特定の種類のトレイの中の半導体素子の種類および半導体素子の配向に基づいて変化し得る。一部の実施形態において、半導体素子毎に単一の緩衝部242を可動表面230上に有する替わりに、可動表面230は、半導体素子毎のより小型の複数の緩衝部を有し得、複数の緩衝部の数は、半導体素子の種類に依存する。従って、可動表面230上の緩衝部の総数は、検査対象の半導体素子の数の倍数であり得る。すなわち、緩衝部は、特定の種類のトレイおよび特定の種類の半導体素子のために構成され得る。従って、異なる種類の半導体素子を保持するための、異なるセル配列を有する異なるトレイに適合するために、一部の実施形態においては、可動表面230および緩衝部242がプレス板232に取り外し可能に装着され得る。可動表面230および緩衝部242は取り外され得、異なる可動表面230および緩衝部242と取り替えられ得る。他の一部の実施形態において、可動表面230および緩衝部242を含むプレス板232全体が取り外し可能であり得、異なる構成および種類の緩衝部を有するものと取り替えられ得る。
図4〜図6は、装置200の種々の図を示す。これらの図面に注目すると、本体200はまた軸組立体238を含み、この軸組立体238は、とりわけ、モータ240、出力ギア246、取り付けシリンダ254、ガイドシリンダ252(図7A〜図7F)、およびブッシング256を含む。フランジ276がブッシング256に連結され、その上にテーブル218が取り付けられる。取り付け板234が、取り付けシリンダ254上のフランジ258に取り付けられる。ネジ式ペグ264が取り付けシリンダ254を外側から貫通し、軸組立体238の内側まで延出する。
モータ240は減速ギア248を駆動し、この減速ギア248は出力ギア246に連結されて、減速ギアの回転が出力ギア246を動かす。1つ以上のエンコーダ250が、減速ギアおよび出力ギアの回転を監視し、モータ240の制御装置(図示せず)に対する信号を生成する。信号はモータの速度を制御するために使用され得る。モータ制御装置は、軸組立体238の使用または動作中にモータの速度および回転を制御するようにプログラミングされ得、任意の事前にプログラミングされた速度プロファイルに従ってモータが運転されるようにする。
図7A〜図7Fは、一部の実施形態に従った装置の軸組立体238の部分を示す。軸組立体238は、モータ240、減速ギア248、出力ギア246、および1つ以上のエンコーダ250を含む。軸組立体238はまた、ガイドシリンダ252、取り付けシリンダ254、およびブッシング256を含む。
図7Eに単独で示される取り付けシリンダ254は、取り付け板234が取り付けられるフランジ258を含む。取り付けシリンダ254は、周囲に沿って一定間隔で配置されたボルト、ネジ、またはその類似物262によってカラー260に連結され、その結果として、取り付けシリンダ254とカラー260とは、タンデムに動く。複数のネジ式ペグ264がまた、取り付けシリンダ254に取り付けられる。一部の実施形態において、3つのネジ式ペグが、取り付けシリンダ254の周囲に沿って均一の間隔で(つまり、120度離れて)存在する。ネジ式ペグ264は、取り付けシリンダ254およびカラー260を通過して突出し、ネジ切りされた軸268上のネジ山266と係合する。これに関するさらなる詳細が、以下で説明される。
図7Fに単独で示されるガイドシリンダ252は、その長さの少なくとも一部分が中空のシリンダである。ガイドシリンダ252は、1つ以上のスロット270および溝272を含む。一部の実施形態において、スロットは、ガイドシリンダ252の周囲に沿って等間隔で(つまり、120度離れて)存在する。ネジ式ペグ264は、スロット270を通過して突出し、ガイドシリンダ252の中空部分の中に存在するネジ切りされた軸268上のネジ山266と係合する。1つ以上のガイドペグ274が、取り付けシリンダ254に連結されし、取り付けシリンダ254およびカラー260を貫通し、溝272と係合する。一部の実施形態において、溝272と係合するガイドペグ274の先端は、溝272の輪郭と一致するように機械加工される。ガイドペグ274および溝272は、取り付けシリンダ254の回転を制限することに役立ち、したがって、取り付けシリンダ254に間接的に連結されている可動表面230の回転を制限する。モータおよびギアに近い端部と反対側のガイドシリンダ252の端部は、ブッシング256を通る。ブッシングは、テーブル218が取り付けられるフランジ276と連結される。一部の実施形態において、フランジ276はブッシング256と一体化される。
ガイドシリンダ252の中に、1つ以上のネジ山266を有する、親ネジのようなネジ切りされた軸268が存在する。ネジ切りされた軸268は出力ギア246と機械的に連結され、出力ギア246の回転がネジ切りされた軸268を回転させる。出力ギア246はネジ切りされた軸268を、1つ以上のカムを介して駆動し得る。一部の実施形態において、出力ギア246およびネジ切りされた軸268は、カム軸を形成する。ネジ式ペグ264がネジ山266と係合し、ネジ山266はネジ式ペグ264に力を加える。一部の実施形態において、ネジ切りされた軸268上のネジ山266は、均一のピッチを有する。他の一部の実施形態において、ネジ切りされた軸266上のネジ山266は、不等ピッチを有する。より具体的には、ネジ山266のピッチは、ネジ山が軸268に沿ってテーブル218の方向に移動するにつれて減少する。ガイドシリンダ252は、軸組立体238の動作中に定位置を維持し、好適にも回転も運動もしないことが理解されるべきである。
ネジ切りされた軸268が回転すると、ネジ山266が回転する。回転するネジ山266はネジ式ペグ264に力を加え、軸268およびネジ山266の回転を、上述のようにネジ式ペグ264に連結される取り付けシリンダ254の直線運動に変換する。これは、取り付けシリンダ254に間接的に取り付けられる可動表面230を、同じく動かす。ガイドペグ274および溝274は、取り付けシリンダ254が軸268の回りに回転することを防止する。これはまた、可動表面230が軸268の回りに回転することを防止するのに役立つ。結果として、可動表面230は、軸268の回転軸と平行な方向に動かされ得る。
取り付けシリンダ254が所定距離を下降すると、取り付けシリンダ254の下側縁がブッシング256と係合し、ブッシング256に力を加える(押し下げる)。テーブル218はフランジ276を介してブッシング256と連結されているために、ブッシング256に力を加えることは、テーブル218を取り付けシリンダ254と共に下降させる。テーブルの運動に関するさらなる詳細が、以下で説明される。
図8A〜図8Fは、一部の実施形態に従った1つ以上の検査機器に対するインターフェースの部分を示す。インターフェース228は、検査対象の半導体素子を検査機器に電気的に連結し、検査機器は、インターフェースを介して半導体素子に対するデータの送受信を行なう。一部の実施形態において、テーブル上の半導体トレイのための各開口部222は、対応するインターフェース228を有する。一部の実施形態において、インターフェース228はモジュールであり、装置の本体から取り外し可能であり得、カスタマイズされたインターフェースが構築され使用可能となる。一般的に、インターフェースは、第1の電気的インターフェース、第2の電気的インターフェース、およびインターフェースモジュールを含む。第1の電気的インターフェースは、検査対象の半導体素子の電気接点とインターフェースモジュールとの間の物理接続および電気接続を提供する。第2の電気的インターフェースは、インターフェースモジュールと検査機器本体との間の物理接続および電気接続を提供する。一部の実施形態において、第1の電気的インターフェースはインターフェース228から取り外し可能であり、第1の電気的インターフェースのカスタマイズが可能となる。
第1の電気的インターフェース302はテーブル218に面し、複数のカートリッジ304を含む。各カートリッジ304は、カートリッジ304の底面から延出してカートリッジ304の上面に突出するポゴピン(または別の適切な種類の電気接点)306のバンクを保持する。ポゴピン306は、半導体素子上の電気接点をプリント回路基板(PCB)310(図8A〜図8B)と電気的に連結する導電要素または電気接点である。
カートリッジ304は、PCB310の上に存在し、トレイのセルの孔に対応する位置に、整合板308によって配列される。カートリッジは、各カートリッジが単一のセルの開口部と対応および整合するように配列される。一部の実施形態において、整合板308、PCB310、およびトレイを整合するために、整合柱312が含まれ得る。
一部の実施形態において、第1の電気的インターフェース302上のカートリッジ304の数、カートリッジ毎のポゴピン306の数、およびカートリッジ304の形状は、検査対象の半導体素子および使用するトレイ、具体的には、トレイの開口部の配列および配置に合わせてカスタマイズされる。図8A〜図8Bにおいて、カートリッジ304およびポゴピン306は、図示されるように、特定の種類のトレイに保持されるSDカードに合わせてカスタマイズされ、カートリッジ毎のポゴピンの数は、SDカード上の電気接点の数に一致し、カートリッジはそのそれぞれのポゴピンを、SDカード上の電気接点の配列に従って整合する。
PCB310(図8C)は、第1の表面314と、第1の表面314に対向する第2の表面316とを含む。第1の表面314上の電気接点(例えば、プリント回路)の配列は、ポゴピン306と物理的に接触し、ポゴピンの配列に合わせてカスタマイズされる。すなわち、第1の表面314上の電気接点の配列は、検査対象の半導体素子の種類と、半導体素子の保持に使用されるトレイとに、少なくとも間接的にカスタマイズされる。ポゴピンが、半導体素子のそれぞれの電気接点の配向に基づいて適切に離隔および配向され、ボゴピンと半導体素子のそれぞれの電気接点との間の適切な物理的接点が提供されるために、このようにカスタマイズされた配列が必要とされ得る。
PCB310上の第1の表面314に対向して、第2の表面316が存在する。第2の表面316もまた、電気接点(例えば、プリント回路)を含み、これらの電気接点は、第1の表面314上の電気接点と電気的に連結される。第2の表面316上の電気接点は、標準または通常の配列に従う。すなわち、第2の表面316上の電気接点の配列は、半導体素子の種類または使用するトレイに関わらず同じであり、インターフェースモジュール上の電気接点の配列に基づく。これに関するさらなる詳細は、以下で説明される。
インターフェースモジュール318は、カートリッジに保持され得るポゴピンまたはその他の種類の電気接点320のバンクを含む。ポゴピン320のバンクは、インタポーザ整合板322によって適所に整合され、使用の際、第1の電気的インターフェース302におけるPCB310の第2の表面316上のそれぞれの接点に、物理接続および電気接続を提供する。これらのポゴピン320のバンクは、インタポーザ整合板322(図8D)の下にあるインタポーザPCB324(図8E)の上にあり、それに電気的に連結される。インタポーザPCB324はまた、2つの表面を含む。一方の表面は、第1の電気的インターフェース302に対面する表面であり、カートリッジによって保持されるポゴピン320と電気的に連結される電気接点(例えば、プリント回路)を含む。他方の対向表面は、第2の電気的インターフェース326(図8F)と電気的に連結される電気接点(例えば、プリント基板)を含む。一部の実施形態において、第2の電気的インターフェース326は、ユニバーサルシリアルバス(USB)規格に適合するインターフェースを含む。
第1の電気的インターフェース302は、検査対象の半導体素子の種類および/または使用されるトレイの種類に基づいて変化し得、一方では、インターフェースモジュールは、異なる種類の半導体素子およびトレイに関して共通であり得る。第1の電気的インターフェース302は、取り外し可能に装置本体204に連結され、ゆえに装置本体204から取り外し可能であり、装置200が多種多様な半導体素子に適合し、検査することができるようにする。例えば、装置200がSDカードの検査に使用される場合には、SDカード用にカスタマイズされた第1の電気的インターフェースが使用される。装置200が次に別の種類の半導体素子の検査に使用される場合には、次にSDカード用の第1の電気的インターフェースが取り外され、特定の種類の半導体素子用の第1の電気的インターフェースが設置される。
図9は、一部の実施形態に従った半導体素子を検査するための装置の内部の底面図を示す。ケース226は、複数の検査チャネル402を保持し得る。テーブルモータ404は、テーブル218の下にある。テーブルモータ404は、テーブル減速ギア406を回転(例えば、1つ以上のカムを介して)させる。テーブル減速ギア406はテーブル出力ギア408を駆動し、テーブル出力ギアはまた、テーブル218の回転を駆動する。これに関するさらなる詳細が、以下で説明される。
図10A〜図10Bは、一部の実施形態に従った、半導体素子を検査するための装置内で、検査のために適所に固定されたトレイの中の半導体素子の図を示す。図11は、一部の実施形態に従った装置の、テーブルおよび軸組立体の図を示す。上述のとおり、可動表面230および緩衝部242は、トレイの方向に動く。検査のために半導体素子を適所に固定することにつながる、この運動およびテーブル218の運動に関する詳細が、以下で説明される。
ネジ切りされた軸268およびネジ山266が特定の方向に回転するとき、取り付けシリンダ254および可動表面230は、トレイの方向に移動する。最初は、テーブル218は動かない。取り付けシリンダ254がテーブル218の方向に所定の距離だけ移動すると、取り付けシリンダ254の下側縁はブッシング256と係合して、力を加える(押し下げる)。テーブル218は、フランジ276を介してブッシング256と連結されているために、取り付けシリンダ254によってブッシング256に力を加えることにより、テーブル218は、取り付けシリンダ254と共に、同じ方向に下降する。一部の実施形態において、緩衝部が半導体素子の上でホバリングする状態、ほぼ接触している状態、または半導体素子とかろうじて接触している状態のときに、取り付けシリンダ254がブッシングと係合してテーブル218を押し下げ始めるように、該当する構成要素が較正され製造される。
トレイがインターフェース228の方向に移動すると、トレイは、整合柱312によって、第1の電気的インターフェース302と整合するように誘導される。第1の電気的インターフェース302上のカートリッジ304は、PCB310上に存在し、PCB310は、インタポーザPCB324上にあるポゴピン320と電気的に連結される。第1の電気的インターフェース302の方向への動きの中のある点において、半導体素子は、インターフェース222の第1の電気的インターフェース302のカートリッジ304およびポゴピン306と係合する。カートリッジ304は半導体素子に力を加え、その力によって、半導体素子はトレイからわずか数ミリメートルの距離だけ上昇し、一方では、緩衝部242およびテーブル218は引き続きトレイの方向に移動し続ける。次に、緩衝部242が半導体素子と係合し、それに力を加える。かくして、半導体素子は緩衝部242とカートリッジ304との間のトレイの中で適所に保持される。一部の実施形態において、ネジ切りされた軸268およびネジ山266(モータ240により制御される)は所定の点で回転を中止し、半導体素子がカートリッジ304と係合することでカートリッジ304によって加えられる力で半導体素子がそれぞれのセルの上にわずかに上昇し、また緩衝部242と係合することによって、図10A〜図10Bに示されるように半導体素子を固定すると同時に、テーブルが動きを停止するようにする。
ネジ切りされた軸268のネジ山266は、可動表面230のトレイの方向に移動する速度を変更するように設計され得ることが、理解されるべきである。例えば、ネジ山266のピッチは、テーブル218に最も近いネジ切りされた軸268の端部に近づくにつれて減少し得る。従って、ネジ式ペグ264がガイドシリンダ252のスロット270に沿って移動するにつれて、可動表面230がテーブル218またはトレイに接近する速度が減少する。代替案として、可動表面230が移動する距離を監視する制御プログラムと共に可変速度モータが使用され得、それらがトレイに接近するつれて、モータの速度が変更され、または一実施形態においては、トレイおよび半導体素子がインターフェース228と係合する速度を遅くするように、モータの速度が減速される。代替案として、モータの速度は、事前にプログラミングされた速度プロファイルに従ってモータ制御装置によって制御され得る。
テーブル218が下降するにつれて、テーブル218は、テーブル出力ギア408のような、テーブル218の下面に連結される構成要素を下向きに押す。テーブル出力ギア408は、次いでテーブルバネ410と係合する。かくして、テーブルバネ410は圧縮され、テーブル418が下降して停止する際のエネルギーを保存する。モータおよびギアが停止され逆回転されるとき、ネジ山266は上向きの力をネジ式ペグ264に加え、取り付けシリンダ254はテーブル218から離れて上昇する。これは、ブッシング256に加えられている力を解放し、引き続きテーブル218を下降させる、またはテーブル218を適所に保持するための下向きの力が不足するようになる。かくして、テーブルバネ410がそのエネルギーを解放し始め、上向きの力をテーブル出力ギア408に加え、そのプロセスの中でテーブル218を上向きに押す。
検査が完了すると、可動表面230およびプレス板232は、軸組立体238の対応する構成要素の回転を逆転させることによって、テーブル218から離れるように引き戻される。ネジ山266は、上向きの力をネジ式ペグ264に加え、取り付けシリンダ254はテーブル218から離れるように上昇する。その結果として、可動表面230および緩衝部242は、トレイと反対の方向に移動する。これは、トレイの中に保持される半導体素子への、緩衝部からの力を解放する。同時に、上述のとおり、テーブルバネ410が、インターフェース228から離れるようにテーブルを上向きに押す。テーブルが移動する際に、トレイは半導体素子の下まで上昇し、半導体素子はトレイのセルに入る。
上述のとおり、テーブルモータ404(図9)は、テーブル218の下にある。テーブルモータ404は、テーブル減速ギア406(図9、図12)を回転(例えば、1つ以上のカムを介して)させる。テーブル減速ギア406は、テーブル出力ギア408(図12〜図14)を駆動する。ブッシング256と連結されるフランジ276は、テーブル出力ギア408と機械的に連結される。従って、テーブル出力ギア408の回転はまた、フランジ276を回転させる。フランジ276と連結されるテーブル218は、フランジ276の回転の結果として回転される。
動作の際に、テーブル218は、軸組立体の使用とは分離して回転され得る。テーブル218の回転は、トレイおよび半導体素子を装置200の中で配置場所から配置場所へと動かすために使用される。これは、例えば、1つの配置場所が、ハウジングまたは外枠202からトレイが装着され脱着される点として使用されることが可能となる。しかしながら、任意の配置場所が、ハウジングまたは外枠が使用される必要はないものの、ハウジングまたは外枠202を介して十分アクセスできる場合には、トレイの装着脱着場所として使用され得ることが理解されるべきである。さらに、テーブル218の回転は、トレイおよびトレイの中の半導体素子をさらなる検査のために異なる配置場所に移すために使用され得、この検査は重複検査、または他方の配置場所とは異なる検査機器を使用する異なる検査の実行を含み得る。
前述の説明に基づいて、装置200は、検査のために半導体素子を適所に固定し、トレイから半導体素子を取り外すことなく半導体素子を検査するプロセスの中で使用され得る。半導体素子のトレイは、テーブル218の上の収容部のような、トレイ用の収容部の中に配置される。半導体素子は、検査機器へのインターフェースと接触する。半導体素子に力が加えられ、検査のためにその素子を固定する。いったん固定されると、半導体素子に関する検査が実行され得る。
装置200およびその動作は、手動あるいはコンピュータに格納されるソフトウェアまたはファームウェアを介して制御され得る。装置200は、動作(例えば、テーブル218の回転、テーブル218の運動、およびプレス板234の運動)の手動制御を提供するための、ボタン、スイッチ、またはその他の制御を備え得る。一部の実施形態において、装置200の動作の制御は、コンピュータ格納のソフトウェアまたはファームウェアの中に含まれ得る。コンピュータおよび装置200は、1つ以上の信号線によって連結され得る。コンピュータにおいて、ユーザは、ソフトウェアを介して動作を実行するように装置200に命令し得、また、その命令は、信号線を介してコンピュータから装置200に送信される。装置200はまた、手動制御と、コンピュータソフトウェアまたはファームウェアを介する制御との両方を含み得る。この場合には、手動制御およびソフトウェア制御は相互に重複し得、または、装置200の種々の機能および動作に対して独立した制御を提供し得る。
装置200はまた、供給機または分別機システムと併用して使用され得る。供給機システムまたは他のトレイ輸送機器は、トレイ入力/出力システム(図示せず)からトレイを装置200に自動的に装着し得る。装置200によって検査または動作のプログラミングが半導体素子に対して実行される間に、分別機システム(図示せず)は、入力/出力システムからの半導体素子を、例えば複数のトレイ昇降機によって、分別カテゴリ毎に積層されたトレイに分別する。他の一部の実施形態において、入力/出力システムからの半導体素子は、分別カテゴリに基づいて整理および処理されるチューブまたはカセットに配置され得る。
装置200は、半導体素子の温度制御検査を支援する。送風機または空気吸入/排出システムが、温度制御された(加熱および/または冷却された)空気を、半導体素子が置かれる第1の区画212の中で循環するために使用され得る。サーモスタットが、第1の区画212内の温度を監視し、必要に応じて空気循環を作動または停止するために使用され得る。
説明目的のための前述の記載は、特定の実施形態を参照して記載されている。しかしながら、上記の図示説明は、包括的であることを意図せず、また、特許請求の範囲を開示される明確な形式または実施形態に限定することを意図しない。上記の教示を考慮して、多くの修正および変更が可能であり、上述の実施形態は例示的なものである。例えば、上記実施形態はSDカードを使用する文脈の中で説明されているが、その他の半導体素子が使用され得る。さらに、上記実施形態は、軸組立体が鉛直位置にあり、また、テーブルおよび可動表面が上下方向に移動するように、装置が配向される状態で説明されている。装置の方向を90度または180度あるいはその他の任意の方向に切り替えることが、可能であり得る。さらに、構成要素は、方向の切り替えに応じて再配列され得る。例えば、装置は、半導体素子のトレイがテーブル上に置かれるが、テーブルは静止したままであり、半導体素子の電気接点は下側からではなく上側からアクセスされるように、配置され得る。
従って、実施形態は、本発明の原理およびその実用的な用途を最も適切に説明することによって、当業者が、考えられる特定の使用に適切な種々の修正を加えて、本発明および種々の実施形態を最も適切に利用できるようにするために、選択され記載された。繰り返して、上記説明は、本明細書に記載の装置および方法を作製および使用するための実施形態のみに限定するものとして、またはそれを記載するものとして見なされるべきではない。さらに、前述の説明で使用されるいかなる見出しも、単に便宜上のものであり、そのような任意の見出しに基づいて記載される実施形態に関するいかなる制限をも伝えることを意図していない。
図1A〜図1Dは、一部の実施形態に従った半導体素子を保持するための例示的なマトリクストレイを示す。 図2は、一部の実施形態に従った半導体素子を検査するための装置の斜視図を示す。 図3は、一部の実施形態に従った半導体素子を検査するための装置の側面図を示す。 図4は、一部の実施形態に従った半導体素子を検査するための装置の一部分の斜視図を示す。 図5は、一部の実施形態に従った半導体素子を検査するための装置の一部分の斜視図を示す。 図6は、一部の実施形態に従った半導体素子を検査するための装置のテーブルおよび軸組立体の上面図を示す。 図7A〜図7Fは、一部の実施形態に従った装置の軸組立体の部分を示す。 図8A〜図8Fは、一部の実施形態に従ったトレイと1つ以上の検査素子との間のインターフェースの部分を示す。 図9は、一部の実施形態に従った半導体素子を検査するための装置の内部の底面図を示す。 図10Aおよび図10Bは、一部の実施形態に従った、半導体素子を検査するための装置の中で、検査のために適所に固定されたトレイの中の半導体素子の図を示す。 図11は、一部の実施形態に従った装置のテーブルおよび軸組立体の図を示す。 図12は、一部の実施形態に従った軸組立体およびテーブルの下に存在する構成要素の上面図を示す。 図13は、一部の実施形態に従ったテーブルの下側の面の斜視図を示す。 図14は、一部の実施形態に従ったテーブルの下側の面の斜視図を示す。

Claims (27)

  1. 複数の半導体素子を検査するための装置であって、該装置は、
    第1の部材と、該第1の部材に対向しかつ該第1の部材に対して接近および離隔して可動であるように構成される可動表面と、を備える、本体を備え、
    該第1の部材は、該可動表面に対向する第1の表面と、収容部分と、該第1の表面に対向する第2の表面とを備え、該第1の部材は、該第1の表面から該第2の表面まで該第1の部材を貫通する、少なくとも1つの開口部を画定し、
    該収容部分は、露出した電気接点を有する複数の半導体素子を保持するトレイを受容するように構成され、該半導体素子の各々の該露出した電気接点は、該少なくとも1つの開口部に隣接し、かつ該第1の部材の該第2の表面からアクセス可能であり、
    該可動表面は、複数の延出部材であって、その各々が、該可動表面上の所定位置に該第1の部材に向きあって配置され、それによって、該可動表面が該第1の部材から所定の距離にあるときには、該延出部材の各々が、対応する半導体素子のうちの1つと接触して該トレイの中のその位置を固定する、複数の延出部材を備える、
    装置。
  2. 前記本体と接続されるインターフェースをさらに備える、請求項1に記載の装置であって、該インターフェースは、該本体の前記第2の表面から前記少なくとも1つの開口部を介して、前記半導体素子の各々の前記露出した電気接点への電気接続のために構成される第1の電気的インターフェースを備える、装置。
  3. 前記第1の電気的インターフェースは、前記本体に取り外し可能に接続される、請求項2に記載の装置。
  4. 少なくとも1つの検査機器をさらに備える、請求項2に記載の装置であって、前記インターフェースは、該検査機器および前記第1の電気的インターフェースと電気的に接続される第2の電気的インターフェースをさらに備える、装置。
  5. 前記第2の電気的インターフェースは、USBインターフェースを備える、請求項4に記載の装置。
  6. 前記インターフェースは、前記第1の電気的インターフェースを前記第2の電気的インターフェースと電気的に連結するように構成されるインターフェースモジュールをさらに備える、請求項4に記載の装置。
  7. 前記第1の電気的インターフェースは、第1のプリント回路基板と、前記半導体素子の各々の前記露出した電気接点を該第1のプリント回路基板と電気的に連結するように構成される第1の組の電気接点と、第2の組の電気接点と、を備え、また、前記インターフェースモジュールは、第2のプリント回路基板と、前記第2の電気的インターフェースと電気的に接続される第3の組の電気接点と、該第1のプリント回路基板上の該第2の組の電気接点と電気的に接続される第4の組の電気接点と、を備える、請求項6に記載の装置。
  8. 前記第1の組および前記第4の組の電気接点は、ポゴピンを備える、請求項7に記載の装置。
  9. 前記第1の組の電気接点の配列は、前記トレイおよび前記複数の半導体素子の種類に合わせてカスタマイズされる、請求項7に記載の装置。
  10. 前記第1の部材は、回転可能なテーブルを備える、請求項1に記載の装置。
  11. 前記テーブルは、該テーブルの回転平面に対して垂直な方向に可動である、請求項10に記載の装置。
  12. 前記回転可能なテーブルは、複数の収容部分を備え、かつ前記第1の表面から前記第2の表面まで該回転可能なテーブルを各々が貫通する複数の開口部を画定し、また、該収容部分の各々は複数の半導体素子を保持するトレイを受容するように構成され、該半導体素子の各々は露出した電気接点を有し、該半導体素子の各々の該露出した電気接点は、対応する該開口部の1つに隣接し、かつ該回転可能なテーブルの該第2の表面からアクセス可能である、請求項10に記載の装置。
  13. 前記本体は1つ以上の検査機器を保持する基部を備え、該検査機器は前記少なくとも1つの開口部を介して前記複数の半導体素子と電気的に接続するように構成される、請求項1に記載の装置。
  14. 前記本体は、
    軸組立体と、
    該軸組立体と連結され、かつ前記可動表面が取り付けられる、取り付け板と、
    をさらに備える、請求項1に記載の装置。
  15. 前記軸組立体は、
    1つ以上のネジ山を備える回転可能軸と、
    該ネジ山と機械的に連結され、かつ前記取り付け板が取り付けられる、取り付けシリンダと、
    該回転可能軸と連結されるモータであって、該モータは該回転可能軸を回転させ、それによって前記取り付けシリンダを該軸に沿って動かし、それによって前記取り付け板および前記可動表面を該回転可能軸の回転軸に対して平行な方向に動かす、モータと、
    を備える、請求項14に記載の装置。
  16. 前記ネジ山は不等ピッチを有する、請求項15に記載の装置。
  17. 前記ネジ山は均一のピッチを有する、請求項15に記載の装置。
  18. 前記軸組立体は、前記回転可能軸の回転を制御するように構成されるエンコーダをさらに備える、請求項15に記載の装置。
  19. 前記軸組立体は、前記取り付けシリンダと連結され、かつ該取り付けシリンダの回転を制限するように構成され、それによって、前記可動表面の前記軸組立体の回りの回転を制限する、ガイドシリンダをさらに備える、請求項15に記載の装置。
  20. 前記本体を包囲するハウジングをさらに備える、請求項1に記載の装置。
  21. 前記本体は、
    該本体と接続されるインターフェースであって、該本体の前記第2の表面から前記少なくとも1つの開口部を介して、前記半導体素子の各々の前記露出した電気接点への電気接続のために構成される第1の電気的インターフェースを備える、インターフェースと、
    前記可動表面が取り付けられる、取り付け板と、
    1つ以上のネジ山を備える回転可能軸と、
    該ネジ山と機械的に連結され、かつ該取り付け板が取り付けられる、取り付けシリンダと、
    該回転可能軸と連結されるモータであって、該モータは該回転可能軸を回転させ、それによって該取り付けシリンダを該軸に沿って動かし、それによって該取り付け板および前記可動表面を該回転可能軸の回転軸に対して平行な方向に動かす、モータと、
    1つ以上の検査機器と、
    をさらに備え、
    前記第1の部材は、複数の収容部分を備える回転可能なテーブルを備え、前記第1の表面から前記第2の表面まで該回転可能なテーブルを各々が貫通する複数の開口部を画定し、
    該収容部分の各々は、複数の半導体素子を保持するトレイを受容するように構成され、該半導体素子の各々は露出した電気接点を有し、該半導体素子の各々の該露出した電気接点は、対応する前記開口部の1つに隣接し、かつ該回転可能なテーブルの該第2の表面からアクセス可能である、
    請求項1に記載の装置。
  22. 前記第1の部材は、前記第1の表面から前記第2の表面まで該第1の部材を各々が貫通する複数の開口部をさらに画定し、かつ、該開口部の各々に対応して、その各々が露出した電気接点を有する複数の半導体素子を保持するトレイを収容するように構成される複数の収容部分をさらに備え、該半導体素子の各々の該露出した電気接点は、該開口部の1つに隣接しかつ該第1の部材の該第2の表面からアクセス可能である、請求項1に記載の装置であって、
    該装置は、複数の可動表面であって、その各々が、該第1の部材に対向し、かつ対応する該収容部分の1つに対向するように配置され、その各々が、該第1の部材に対して接近および離隔して可動であるように構成され、また、その各々が、該可動表面上の所定位置に配置され該第1の部材に向き合う複数の延出部材を備え、それによって、該可動表面の任意の1つが、該第1の部材および対応する該収容部分の1つから所定の距離にあるときには、該延出部材の各々が、対応する該トレイの1つの中の対応する該半導体素子の1つと接触して該トレイの中のその位置を固定する、複数の可動表面をさらに備える、装置。
  23. 複数の半導体素子を検査するための装置であって、
    該複数の半導体素子を保持するトレイを受容するための手段と、
    検査のために、該複数の半導体素子を該トレイ内に固定するための手段と、
    を備える、装置。
  24. 前記複数の半導体素子に関する少なくとも1つの検査を実行するための手段をさらに備える、請求項23に記載の装置。
  25. 前記複数の半導体素子を、該複数の半導体素子に関する少なくとも1つの検査を実行するための前記手段と電気的に連結するための手段、をさらに備える、請求項24に記載の装置。
  26. 複数の半導体素子を検査する方法であって、
    複数の半導体素子を保持するトレイを、該トレイを保持するように構成される収容部に配置するステップと、
    該半導体素子の各々の電気接点を、1つ以上の検査機器と電気的に接続される電気的インターフェースと接触させるステップと、
    該半導体素子の各々に力を加えるステップであって、それによって該半導体素子の各々を該トレイの中の適所に固定する、ステップと、
    該半導体素子の各々に関する1つ以上の検査を実行するステップと、
    を包含する、方法。
  27. 検査のために複数の半導体素子を適所に固定するための方法であって、
    複数の半導体素子を保持するトレイを、該トレイを保持するように構成される収容部に配置するステップと、
    該半導体素子の各々の電気接点を、1つ以上の検査機器と電気的に接続されるように構成される電気的インターフェースと接触させるステップと、
    該半導体素子の各々に力を加えるステップであって、それによって該半導体素子の各々を該トレイの中の適所に固定する、ステップと、
    を包含する、方法。
JP2008558417A 2006-03-07 2007-03-07 半導体素子を検査するための装置および方法 Pending JP2009529140A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US78033006P 2006-03-07 2006-03-07
US11/371,757 US7528617B2 (en) 2006-03-07 2006-03-08 Apparatus having a member to receive a tray(s) that holds semiconductor devices for testing
PCT/US2007/006026 WO2007103551A2 (en) 2006-03-07 2007-03-07 Apparatus and method for testing semiconductor devices

Publications (1)

Publication Number Publication Date
JP2009529140A true JP2009529140A (ja) 2009-08-13

Family

ID=38475592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008558417A Pending JP2009529140A (ja) 2006-03-07 2007-03-07 半導体素子を検査するための装置および方法

Country Status (3)

Country Link
US (1) US7528617B2 (ja)
JP (1) JP2009529140A (ja)
WO (1) WO2007103551A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2671940A1 (en) * 2000-02-23 2001-08-30 Cv Therapeutics, Inc. Identification of partial agonists of the a2a adenosine receptor
US7863889B1 (en) * 2007-02-06 2011-01-04 Western Digital Technologies, Inc. Component receptacle to segregate components
US7489156B2 (en) * 2007-04-12 2009-02-10 Chruma Ate Inc. Method for testing micro SD devices using test circuits
US7518357B2 (en) * 2007-04-12 2009-04-14 Chroma Ate Inc. Test circuits of an apparatus for testing micro SD devices
US20080252321A1 (en) * 2007-04-12 2008-10-16 Semiconductor Testing Advanced Research Lab Inc. Apparatus for testing micro SD devices
US7443190B1 (en) * 2007-04-12 2008-10-28 Chroma Ate Inc Method for testing micro SD devices using each test circuits
US7518356B2 (en) * 2007-04-12 2009-04-14 Chroma Ate Inc. Apparatus for testing system-in-package devices
US7535214B2 (en) * 2007-04-12 2009-05-19 Chroma Ate Inc Apparatus for testing system-in-package devices
US7514914B2 (en) * 2007-04-12 2009-04-07 Chroma Ate Inc Test circuits of an apparatus for testing system-in-package devices
US7489155B2 (en) * 2007-04-12 2009-02-10 Chroma Ate Inc Method for testing plurality of system-in-package devices using plurality of test circuits
WO2010137072A1 (ja) * 2009-05-27 2010-12-02 上野精機株式会社 分類装置
US9836376B2 (en) * 2009-09-24 2017-12-05 Contec, Llc Method and system for automated test of end-user devices
EP2480371B1 (en) * 2009-09-26 2017-06-28 Centipede Systems, Inc. Carrier for holding microelectronic devices
WO2011038297A1 (en) 2009-09-26 2011-03-31 Centipede Systems, Inc. Apparatus for holding microelectronic devices
TW201219803A (en) * 2010-11-09 2012-05-16 E Max Prec Technology Co Ltd employing cooperation of host computer with four slave computers to enhance working efficiency and simplify processing procedures
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
US10779056B2 (en) 2016-04-14 2020-09-15 Contec, Llc Automated network-based test system for set top box devices
KR102478111B1 (ko) 2016-07-27 2022-12-14 삼성전자주식회사 테스트 장치
US10284456B2 (en) 2016-11-10 2019-05-07 Contec, Llc Systems and methods for testing electronic devices using master-slave test architectures
CN106269583A (zh) * 2016-11-10 2017-01-04 苏州利华科技股份有限公司 一种自动旋转测试设备
JP2021534382A (ja) * 2018-08-06 2021-12-09 テストメトリックス, インコーポレイテッド 半導体デバイスを試験するための装置および方法
US20220137132A1 (en) * 2018-08-06 2022-05-05 Testmetrix, Inc. Apparatus and Method for Testing Semiconductor Devices
JP7308660B2 (ja) * 2019-05-27 2023-07-14 東京エレクトロン株式会社 中間接続部材及び検査装置
CN111942841B (zh) * 2020-08-19 2021-11-30 宁波三韩合金材料有限公司 一种料盘自动上料系统及使用方法
CN113640639B (zh) * 2021-08-26 2024-03-12 苏州晶睿半导体科技有限公司 一种半导体器件的测试装置及测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019975A (ja) * 1996-06-28 1998-01-23 Advantest Corp Ic試験装置
JP2000176746A (ja) * 1998-12-15 2000-06-27 Advantest Corp 部品ハンドリング装置
JP2001235512A (ja) * 2000-06-13 2001-08-31 Advantest Corp 電子部品試験装置
JP2002236150A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置及び試験方法
JP2002340962A (ja) * 2001-05-11 2002-11-27 Ibiden Co Ltd プリント配線板の検査方法及び検査装置
JP2006500578A (ja) * 2002-09-28 2006-01-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Rfチップ試験方法およびシステム
JP2006504183A (ja) * 2002-10-21 2006-02-02 ゼロプラス テクノロジー カンパニー リミテッド ロジックアナライザ及びロジックアナライザのデータ処理方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2417114A (en) * 1945-02-28 1947-03-11 Kilham Peter Mechanical movement for indicators
US4782291A (en) * 1985-10-04 1988-11-01 Blandin Bruce A Method and apparatus for the testing of active or passive electrical devices in a sub-zero environment
US4998250A (en) 1988-09-08 1991-03-05 Data I/O Corporation Method and apparatus for determining an internal state of an electronic component
US5033084A (en) 1990-04-02 1991-07-16 Data I/O Corporation Method and apparatus for protection of software in an electronic system
US5289118A (en) 1991-02-01 1994-02-22 Data I/O Corporation Programmer/tester with electronically switched bypass capacitor
US5176525A (en) 1991-04-17 1993-01-05 Data I/O Corporation Modular socket apparatus
US5227717A (en) * 1991-12-03 1993-07-13 Sym-Tek Systems, Inc. Contact assembly for automatic test handler
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
US5489852A (en) * 1992-11-06 1996-02-06 Advanced Micro Devices, Inc. System for interfacing wafer sort prober apparatus and packaged IC handler apparatus to a common test computer
US5635832A (en) * 1994-06-15 1997-06-03 Advantest Corporation IC carrier for use with an IC handler
US6075216A (en) 1994-06-30 2000-06-13 Advantest Corp. Device transfer and reinspection method for IC handler
JP2978720B2 (ja) * 1994-09-09 1999-11-15 東京エレクトロン株式会社 プローブ装置
DE19581661C2 (de) 1994-09-22 1998-11-26 Advantest Corp Ic-Aufnahmeschalen-Lagervorrichtung und Montagevorrichtung für diese
US6019564A (en) 1995-10-27 2000-02-01 Advantest Corporation Semiconductor device transporting and handling apparatus
WO1997017619A1 (fr) 1995-11-06 1997-05-15 Advantest Corporation Transporteur, changeur de position et dispositif de prelevement pour circuits integres
JPH10227830A (ja) * 1996-07-31 1998-08-25 Ando Electric Co Ltd Icテスタ用テストボード
WO1998007041A1 (fr) 1996-08-09 1998-02-19 Advantest Corporation Appareil d'essai de dispositifs a semi-conducteur
JP3558651B2 (ja) * 1996-10-17 2004-08-25 松下電器産業株式会社 部品収納体及びその部品収納体を用いた部品検査方法及び装置
JP3494828B2 (ja) 1996-11-18 2004-02-09 株式会社アドバンテスト 水平搬送テストハンドラ
JP3344548B2 (ja) 1997-04-16 2002-11-11 株式会社アドバンテスト Ic試験装置
GB2325358B (en) * 1997-05-12 1999-06-16 Advantest Corp Semiconductor device testing apparatus
TW379285B (en) * 1997-07-02 2000-01-11 Advantest Corp Testing device for semiconductor components and the testing trays used in the testing apparatus
US5939611A (en) 1998-02-24 1999-08-17 Data I/O Corporation Method and system for calibrating a device handler
US6236902B1 (en) 1998-02-24 2001-05-22 Data I/O Corporation Apparatus and method for retaining a device for processing
JP3809008B2 (ja) 1998-03-27 2006-08-16 株式会社アドバンテスト カストマトレイストッカ
JPH11297791A (ja) 1998-04-14 1999-10-29 Advantest Corp トレイ移送アーム及びこれを用いたトレイの移載装置、ic試験装置並びにトレイの取り廻し方法
US6417682B1 (en) * 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
TW432221B (en) 1998-05-29 2001-05-01 Advantest Corp Tray for electronic device, the transporting apparatus of tray for electronic device and testing apparatus for electronic device
JP4037962B2 (ja) 1998-06-24 2008-01-23 株式会社アドバンテスト 部品試験装置
JP4299383B2 (ja) 1998-06-25 2009-07-22 株式会社アドバンテスト Ic試験装置
SG98373A1 (en) 1998-11-25 2003-09-19 Advantest Corp Device testing apparatus
US6137303A (en) * 1998-12-14 2000-10-24 Sony Corporation Integrated testing method and apparatus for semiconductor test operations processing
US6252415B1 (en) 1999-09-14 2001-06-26 Advantest Corp. Pin block structure for mounting contact pins
US6591486B1 (en) 1999-10-15 2003-07-15 Data I/O Corporation Manufacturing and carrier system with feeder/Programming/buffer system
US6532395B1 (en) 1999-10-15 2003-03-11 Data I/O Corporation Manufacturing system with feeder/programming/buffer system
US6647303B1 (en) 1999-10-15 2003-11-11 Data I/O Corporation Feeder/programming/buffer control system and control method
US6449523B1 (en) 1999-10-15 2002-09-10 Data I/O Corporation Feeder/programming/buffer operating system
JP2001127499A (ja) * 1999-10-26 2001-05-11 Matsushita Electric Ind Co Ltd 検査方法および検査装置
US6364387B1 (en) 1999-11-10 2002-04-02 Data I/O Corporation Pick and place system and unit therefor
US6535780B1 (en) 1999-11-10 2003-03-18 Data I/O Corporation High speed programmer system
US6732853B1 (en) 1999-11-10 2004-05-11 Data I/O Corporation Programmer systems
US6657426B1 (en) 1999-11-10 2003-12-02 Data I/O Corporation Programmer
US6297464B1 (en) 2000-01-18 2001-10-02 Data I/O Corporation Microdevice programmer/feeder reject handling system
US6340266B1 (en) 2000-01-18 2002-01-22 Data I/O Corporation Microdevice feeder to assembly line holding connector system
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
US6732003B1 (en) 2000-08-07 2004-05-04 Data I/O Corporation Feeder/programming/loader system
US6671564B1 (en) 2000-10-03 2003-12-30 Data I/O Corporation Portable programming system and control method therefor
US6467824B2 (en) 2001-03-13 2002-10-22 Data I/O Corporation Floating seal pick and place system and unit therefor
US6552528B2 (en) 2001-03-15 2003-04-22 Advantest Corporation Modular interface between a device under test and a test head
US20020166801A1 (en) * 2001-05-10 2002-11-14 Herbert Tsai System for integrated circuit (IC) transporting of IC test device and the method thereof
US6381516B1 (en) 2001-06-16 2002-04-30 Data I/O Corporation Modular off-line micro device processing system
US6681481B1 (en) 2001-09-06 2004-01-27 Data I/O Corporation Microdevice feeder to assembly line holding connector system
US6740998B2 (en) 2001-11-02 2004-05-25 Advantest Corporation Single motor, multi-axis stage
US6666365B1 (en) 2001-12-21 2003-12-23 Data I/O Corporation Adjustable micro device feeder
US6709977B2 (en) * 2002-02-12 2004-03-23 Broadcom Corporation Integrated circuit having oversized components and method of manafacture thereof
US6747447B2 (en) 2002-09-25 2004-06-08 Advantest Corporation Locking apparatus and loadboard assembly
US7154257B2 (en) * 2002-09-30 2006-12-26 Intel Corporation Universal automated circuit board tester
US6703852B1 (en) * 2002-12-18 2004-03-09 Xilinx Inc. Low-temperature semiconductor device testing apparatus with purge box
US6819099B1 (en) * 2003-08-06 2004-11-16 Intel Corporation Programmable carrier plate for automated circuit board tester
JP4355543B2 (ja) 2003-09-11 2009-11-04 株式会社アドバンテスト 半導体試験システム
US6982551B2 (en) * 2004-01-26 2006-01-03 Yates Alan G Integrated circuit test device
US7301326B1 (en) * 2004-07-13 2007-11-27 Intest Corporation Modular interface
US7330025B1 (en) * 2005-11-23 2008-02-12 Altera Corporation Touchdown counter for integrated circuit testers
TWI323503B (en) * 2005-12-12 2010-04-11 Optopac Co Ltd Apparatus, unit and method for testing image sensor packages

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019975A (ja) * 1996-06-28 1998-01-23 Advantest Corp Ic試験装置
JP2000176746A (ja) * 1998-12-15 2000-06-27 Advantest Corp 部品ハンドリング装置
JP2001235512A (ja) * 2000-06-13 2001-08-31 Advantest Corp 電子部品試験装置
JP2002236150A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体集積回路の試験装置及び試験方法
JP2002340962A (ja) * 2001-05-11 2002-11-27 Ibiden Co Ltd プリント配線板の検査方法及び検査装置
JP2006500578A (ja) * 2002-09-28 2006-01-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Rfチップ試験方法およびシステム
JP2006504183A (ja) * 2002-10-21 2006-02-02 ゼロプラス テクノロジー カンパニー リミテッド ロジックアナライザ及びロジックアナライザのデータ処理方法

Also Published As

Publication number Publication date
WO2007103551A3 (en) 2009-02-05
WO2007103551A2 (en) 2007-09-13
US20070210811A1 (en) 2007-09-13
US7528617B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
JP2009529140A (ja) 半導体素子を検査するための装置および方法
US20080191725A1 (en) Apparatus and method for testing semiconductor devices
JP5323089B2 (ja) 臨床分析器のためのサンプル管の自動装填
US7557564B2 (en) Test handler comprising at least one opening unit opening one part of the plurality of inserts
JP6956030B2 (ja) 検査システム
KR100747078B1 (ko) 반송장치 및 전자부품 핸들링 장치
EP3742170B1 (en) Full-automatic western blotting analyzer
KR19990062420A (ko) 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법
KR102401058B1 (ko) 소자핸들러
US7378860B2 (en) Wafer test head architecture and method of use
KR100881939B1 (ko) 반도체 디바이스 테스트 시스템
TWI416136B (zh) 測試半導體元件的設備及方法
JP2001356129A (ja) 実験室用分析装置および分析機器モジュール
US20020079882A1 (en) Autohandler and testing method
US4904934A (en) Testing apparatus for semiconductor devices
CA1307947C (en) Modular analyzer system
KR20050026055A (ko) 전자부품 시험장치
KR101214808B1 (ko) 전자부품 이송과 적재장치 및 이를 구비한 전자부품 시험장치
KR0138763B1 (ko) 프로우브 장치 및 그의 제어방법
TWI779892B (zh) 承盤模組、置料裝置及作業機
KR102249307B1 (ko) 메모리 실장 테스트 장치
JP3728997B2 (ja) 生化学物質処理装置および生化学物質処理方法
US6998863B1 (en) Arrangement for providing electrical connections to pin electronics cards in test head
KR100206642B1 (ko) 핸들러의 로터리아암 및 디바이스척부
JPS63151037A (ja) 半導体素子の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120529

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120806

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121102