JP2009524928A - 金属間化合物の成長を抑制したはんだバンプが形成された半導体チップ及びはんだバンプの製造方法 - Google Patents

金属間化合物の成長を抑制したはんだバンプが形成された半導体チップ及びはんだバンプの製造方法 Download PDF

Info

Publication number
JP2009524928A
JP2009524928A JP2008552208A JP2008552208A JP2009524928A JP 2009524928 A JP2009524928 A JP 2009524928A JP 2008552208 A JP2008552208 A JP 2008552208A JP 2008552208 A JP2008552208 A JP 2008552208A JP 2009524928 A JP2009524928 A JP 2009524928A
Authority
JP
Japan
Prior art keywords
alloy
solder
semiconductor chip
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008552208A
Other languages
English (en)
Inventor
イン スー カン
ジョン ヤン チョイ
Original Assignee
ネペス コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ネペス コーポレーション filed Critical ネペス コーポレーション
Publication of JP2009524928A publication Critical patent/JP2009524928A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0562—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】はんだバンプが形成された半導体チップ及び製造方法を提供する。
【解決手段】はんだバンプが形成された半導体チップは、半導体チップ１００の電極パッド１１０上に形成された一つ以上の金属接着層２２０、２３０と、金属接着層２２０、２３０上に形成された層間分離膜２４０と、層間分離膜２４０上に形成されて、はんだバンプに浸透する一つ以上の浸透層２５０と、浸透層に形成されたはんだバンプ３００とを含む。浸透層２５０の物質がはんだバンプ３００内に流入することで、はんだバンプ３００を多成分系に変化させて、ＩＭＣの成長を抑制して、信頼性を高めることができる。
【選択図】図２

Description

本発明は、はんだバンプが形成された半導体チップ、及びはんだバンプの製造方法に関するもので、より詳細には、金属間化合物の成長が抑制されるようにはんだバンプを形成した半導体チップ、及びはんだバンプの製造方法に関するものである。
一般に、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）方式によって製作された半導体パッケージは、プリント回路基板の電極端子と半導体チップのパッドとが導電性ワイヤによって電気的に接続（接合）されるので、半導体パッケージのサイズが半導体チップに比べて大きく、またワイヤボンディング工程に長い時間を要することによって小型化、大量生産に限界を有している。
特に、前記半導体チップが高集積化、高性能化及び高速化されるにつれて半導体パッケージを小型化及び大量生産するための多様な努力が試みられていて、このような試みによって、最近は半導体チップのパッド上に形成されたはんだ材質や金属材質のバンプを通じて、直接的に半導体チップのパッドとプリント回路基板の電極端子とを電気的に接続させる半導体パッケージが提案された。
以下に、このようなはんだバンプを通じて製造された従来の半導体パッケージについて、図面を参照して説明する。
図１は、はんだバンプが形成された従来の半導体チップを示した断面図である。
図１を参照すると、はんだ材質を通じて半導体パッケージングを完了する以前、すなわち、はんだバンプ３０まで形成されている従来の半導体チップ１０が示されていることが分かる。
具体的に説明すると、前記半導体チップ１０上には電極パッド１１が形成されていて、前記半導体チップ１０上には絶縁層２１が前記電極パッド１１の上面が露出するように形成されている。そして、前記形成された絶縁層２１によって上面が露出した前記電極パッド１１の上部には、一つ以上の下部金属（ＵｎｄｅｒＢｕｍｐ Ｍｅｔａｌ：以下ＵＢＭとする）層２２、２３、２４が形成されている。ここで、前記一つ以上の下部金属（ＵＢＭ）層は、一般的に接着層（ａｄｈｅｓｉｏｎ ｌａｙｅｒ）２２、拡散防止層（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｌａｙｅｒ）２３、濡れ層（ｗｅｔｔａｂｌｅ ｌａｙｅｒ）２４からなる。そして、前記ＵＢＭ層２２、２３、２４上には最終的にはんだバンプ３０が形成されている。ここで、前記はんだバンプ３０が形成される時には、前記ＵＢＭ２２、２３、２４と反応して、その界面に金属間化合物（Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ：以下ＩＭＣとする）が形成される。そして、それによりはんだバンプ３０とＵＢＭ２２、２３、２４との間には濡れ現象が起きて、そして実際に機械的結合が完成される。
しかし、このようにはんだバンプ３０によって結合された半導体パッケージが実際に使用される場合には、はんだバンプに熱が発生し得る。それにより、前記ＵＢＭ２２、２３、２４とはんだバンプ３０間との界面では、機械的特性が脆性（ｂｒｉｔｔｌｅ）である前記ＩＭＣが予想できないくらい成長するようになり、その厚さが予想したよりさらに厚くなり得る。このような現象は、半導体パッケージの機械的な特性を脆弱にする結果をもたらし、そして、半導体パッケージの信頼性に大きな影響を及ぼす。
一方、信頼性に影響を与える他の界面現象が存在する。その一つは、はんだバンプ３０が前記ＵＢＭ２２、２３、２４層に溶けて入って行く現象である。このような現象は、前記ＵＢＭ２２、２３、２４層を消滅させ、また、はんだバンプ３０が半導体チップ内の金属パッド１１０に直接触れるようになり、はんだバンプ３０と濡れ性が良くない半導体チップ内の金属パッド１１０との間に破壊（ｆａｉｌｕｒｅ）を起こす。
したがって、本発明の目的は、下部金属層（ＵＢＭ）とはんだバンプとの間に層間分離膜と、はんだバンプに浸透することができる浸透層とを形成することで、前記はんだバンプの成分が変化するようにして、前記はんだバンプの界面で金属間化合物の生成が抑制されるようにした半導体チップ及び、半導体チップ上にはんだバンプを形成するための製造方法を提供することにある。
前記の目的を達成するため、本発明は半導体チップの電極パッド上に形成された一つ以上の金属接着層と、前記金属接着層上に形成された層間分離膜と、前記層間分離膜上に形成されてはんだバンプに浸透する一つ以上の浸透層と、前記浸透層上に形成されたはんだバンプと、を含むことを特徴とする、はんだバンプが形成された半導体チップを提供する。
これは、前記層間分離膜を通じてはんだバンプと前記一つ以上の金属接着層とを分離して、前記浸透層を通じて前記はんだバンプの成分を変化させて、ＩＭＣの成長を抑制するためである。
ここで、前記一つ以上の金属接着層の中で第１金属接着層は、チタン（Ｔｉ）、チタン合金（Ｔｉ−ａｌｌｏｙ）、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ−ａｌｌｏｙ）、ニッケル（Ｎｉ）、ニッケル合金（Ｎｉ−ａｌｌｏｙ）、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、クロム（Ｃｒ）、クロム合金（Ｃｒ−ａｌｌｏｙ）、金（Ａｕ）、金合金（Ａｕ−ａｌｌｏｙ）中の少なくとも一つから構成することができる。
また、前記一つ以上の金属接着層の中で第２金属接着層は、必要に応じて形成することができ、ニッケル（Ｎｉ）、ニッケル合金（Ｎｉ−ａｌｌｏｙ）、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、パラジウム（Ｐｄ）、パラジウム合金（Ｐｄ−ａｌｌｏｙ）中の少なくとも一つから構成することができる。これは、前記第１金属接着層と前記層間分離膜とをさらに固く接着するようにするためである。
そして、前記層間分離膜は、ニッケル（Ｎｉ）、ニッケル合金（Ｎｉ−ａｌｌｏｙ）、パラジウム（Ｐｄ）、パラジウム合金（Ｐｄ−ａｌｌｏｙ）中の一つから構成することができる。
そして、前記浸透層は、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、アンチモン（Ｓｂ）、アンチモン合金（Ｓｂ−ａｌｌｏｙ）、インジウム（Ｉｎ）、インジウム合金（Ｉｎ−ａｌｌｏｙ）、ビスマス（Ｂｉ）、ビスマス合金（Ｂｉ−ａｌｌｏｙ）、スズ（Ｓｎ）、スズ合金（Ｓｎ−ａｌｌｏｙ）、白金（Ｐｔ）、白金合金（Ｐｔ−ａｌｌｏｙ）、金（Ａｕ）金合金（Ａｕ−ａｌｌｏｙ）中の少なくとも一つから構成することができる。
また、前記はんだバンプは、Ａｕ、共晶はんだ（Ｅｕｔｅｃｔｉｃ ｓｏｌｄｅｒ：Ｓｎ／３７Ｐｂ）、高鉛はんだ（Ｈｉｇｈ Ｌｅａｄ ｓｏｌｄｅｒ：Ｓｎ／９５Ｐｂ）、鉛フリーはんだ（Ｌｅａｄ ｆｒｅｅ ｓｏｌｄｅｒ：Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｚｎ／Ｂｉ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｂｉの一つから選択される）中の一つから構成することができる。
一方、本発明は前記のような目的を達成するため、半導体チップの電極パッド上に一つ以上の金属接着層を形成する過程（工程）と、前記形成された金属接着層上に層間分離膜を形成する過程（工程）と、前記形成された層間分離膜上に、はんだバンプ形成時に前記はんだバンプ内部に浸透するようにした一つ以上の浸透層を形成する過程（工程）と、前記浸透層上にはんだバンプを形成する過程（工程）と、を含むことを特徴とする、半導体チップ上にはんだバンプを形成するための製造方法を提供する。
前記製造方法は、前記金属接着層を形成した後、前記金属接着層の上部両端にフォトレジストパターンを形成する過程をさらに含むことが好ましく、前記層間分離膜は前記形成されたフォトレジストパターンを通じて、前記金属接着層上に形成することができる。そして、前記層間分離膜を形成する過程は、スパッタリングまたはメッキ工程を通じて行うことが好ましい。
そして、前記浸透層を形成する過程は、スパッタリングまたはメッキ工程を通じて行うことが好ましい。
また、前記製造方法は、前記形成されたはんだバンプをリフロー（ｒｅｆｌｏｗ）する過程をさらに含むことが好ましい。これは、前記リフロー過程を通じて前記浸透層が前記はんだ内部に流入するようにして、ＩＭＣの成長を抑制するためである。
本発明は、層間分離膜と浸透層を形成した後、前記浸透層上にはんだバンプを形成することで、前記浸透層の物質が前記はんだバンプ内に流入（浸透）するようにして、前記はんだバンプを多成分系に変化させてＩＭＣの成長を抑制し、信頼性を高めることができる長所を有する。
以下、本発明による実施形態を添付図面を参照して詳しく説明する。
図２は、本発明によって金属間化合物（ＩＭＣ：Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ）の成長が抑制され得るようにはんだバンプが形成された半導体チップの断面構造図である。
図２を参照すると分かるように、本発明による半導体チップ１００は、上部に少なくとも一つの電極パッド１１０が形成されていて、また電極パッド１１０上には、絶縁層（誘電層）２１０が前記電極パッド１１０の上面が露出するように部分的に形成されている。そして、前記部分的に形成された絶縁層２１０によって上面が露出した前記電極パッド１１０の上部には、一つ以上の金属接着層２２０、２３０が形成されている。そして、前記金属接着層２２０、２３０の上部には、層間分離膜２４０が形成されていて、そして前記層間分離膜２４０の上部には、はんだバンプ形成時にはんだバンプ内に浸透するようにした少なくとも一つの浸透層２５０が形成されている。最後に、前記浸透層２５０の上部には、はんだバンプ３００が形成されている。
さらに具体的に説明すると、前記電極パッド１１０は、金属から構成することができ、前記半導体チップ１００の上部に形成される。このような電極パッド１１０は、前記半導体チップ１００を外部回路基板と電気的に接続する。
前記絶縁層２１０は、前記電極パッド１１０の上面が露出するように、前記半導体チップ１００の上部に形成される。
そして、前記一つ以上の金属接着層２２０、２３０中、第１金属接着層２２０は、チタン（Ｔｉ）、チタン合金（Ｔｉ−ａｌｌｏｙ）、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ−ａｌｌｏｙ）、ニッケル（Ｎｉ）、ニッケル合金（ＮＩ−ａｌｌｏｙ）、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、クロム（Ｃｒ）、クロム合金（Ｃｒ−ａｌｌｏｙ）、金（Ａｕ）、金合金（Ａｕ−ａｌｌｏｙ）中の少なくとも一つから構成することができ、前記部分的に形成された絶縁層２１０及び前記絶縁層２１０によって上面が露出した前記電極パッド１１０の上部に形成される。このような金属接着層２２０、２３０は、２０ｎｍ〜２０００ｎｍ（２００〜２００００オングストローム）の厚さが好ましい。
そして、前記一つ以上の第１金属接着層２２０上に第２金属接着層２３０を形成することができ、ここで、前記第２金属接着層２３０は、前記第１金属接着層２２０と前記層間分離膜２４０とを接着させるのに適当な物質から構成することができる。好ましくは、前記第２金属接着層２３０は、ニッケル（Ｎｉ）、ニッケル合金（Ｎｉ−ａｌｌｏｙ）、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、パラジウム（Ｐｄ）、パラジウム合金（Ｐｄ−ａｌｌｏｙ）中の少なくとも一つから構成することができ、前記第１金属接着層２２０の上部に形成される。
前記層間分離膜２４０は、金属接着層２２０、２３０を前記浸透層２５０と接着させるのに適当な物質から構成することができる。前記層間分離膜２４０は、ニッケル（Ｎｉ）、ニッケル合金（Ｎｉ−ａｌｌｏｙ）、パラジウム（Ｐｄ）、パラジウム合金（Ｐｄ−ａｌｌｏｙ）中の少なくとも一つから構成することが好ましい。このような層間分離膜２４０は、前記第２金属接着層２３０の上部に形成され、前記一つ以上の金属接着層２２０、２３０を前記浸透層２５０及び前記はんだバンプ３００と構造的に分離する。
前記浸透層２５０は、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、アンチモン（Ｓｂ）、アンチモン合金（Ｓｂ−ａｌｌｏｙ）、インジウム（Ｉｎ）、インジウム合金（Ｉｎ−ａｌｌｏｙ）、ビスマス（Ｂｉ）、ビスマス合金（Ｂｉ−ａｌｌｏｙ）、白金（Ｐｔ）、白金合金（Ｐｔ−ａｌｌｏｙ）、金（Ａｕ）、金合金（Ａｕ−ａｌｌｏｙ）中の少なくとも一つから構成することができ、前記層間分離膜２４０の上部に形成される。前記浸透層２５０の厚さは、形成されるはんだバンプ３００の大きさによって変えることができ、はんだバンプ３００内部に０．３％〜１．５％（重量で０．１％〜１０％）の組成を占める。前記浸透層２５０をなし得る物質中で前記銅（Ｃｕ）は、前記はんだバンプ３００がＳｎ−ｒｉｃｈ鉛フリーはんだからなる場合、金属間化合物（ＩＭＣ）の形状と成長挙動に大きな変化を与えることができる。より詳細に説明すると、少量の銅（Ｃｕ）がＳｎＡｇからなるはんだバンプ３００内部に添加されると、前記はんだバンプ３００の特性を高めることができる。しかし、このような銅（Ｃｕ）がはんだバンプ３００内部に過飽和（ｓｕｐｅｒｓａｔｕｒａｔｉｏｎ）になる場合には、融点を上昇させることもあり得るので、そのために本発明は前記浸透層２５０を前記はんだバンプ３００と前記層間分離膜２４０との間に形成して、前記はんだバンプ３００をリフロー（ｒｅｆｌｏｗ）工程を通じて形成する時、前記はんだバンプ３００内に流入するようにする。
前記はんだバンプ３００は、Ａｕ、鉛フリーはんだ（Ｌｅａｄ−ｆｒｅｅ ｓｏｌｄｅｒ）、鉛はんだ（Ｌｅａｄ ｓｏｌｄｅｒ）中の一つから構成することができる。ここで、前記鉛フリーはんだは、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｚｎ／Ｂｉ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｂｉの中の少なくとも一つから構成することが好ましい。前記鉛はんだは、高鉛はんだ（Ｈｉｇｈ ｌｅａｄ ｓｏｌｄｅｒ）、共晶はんだ（ｅｕｔｅｃｔｉｃ ｌｅａｄ ｓｏｌｄｅｒ）のいずれか一つから選ばれる。
一方、図３は本発明によって金属間化合物（ＩＭＣ）の生成が抑制されるように半導体チップ上にはんだバンプを形成するための製造過程を示したフローチャートであり、図４〜図１２は図３に示された製造過程を示した例示図である。
以下、図３及び、図４〜図１２について説明する。
まず、図４のように半導体チップ１００上に電極パッド１１０を形成（Ｓ１０１工程）し、前記半導体チップ１００上に、前記電極パッド１１０の上面が露出するように絶縁層（誘電層）２１０を前記半導体チップ１００の両端に形成する（Ｓ１０２工程）。
続いて、図５及び図６のように前記部分的に形成された絶縁層２１０及びこの絶縁層２１０によって露出した前記電極パッド１１０上に、一つ以上の金属接着層２２０、２３０をスパッタリングまたはメッキ工程で形成する（Ｓ１０３工程）。前記金属接着層２２０、２３０は、第１金属層２２０あるいは第１金属層２２０／第２金属層２３０の構造を有し得る。
続いて、図７に示されたように、前記第２金属接着層２３０上に層間分離膜２４０、浸透層２５０、及びはんだバンプ３００を形成するため、フォトレジストパターン３０１を形成する（Ｓ１０４工程）。
続いて、図７に示されたように、前記第２金属接着層２３０上に前記形成されたフォトレジストパターン３０１を使用して、層間分離膜２４０をメッキ工程またはスパッタリング工程で形成する（Ｓ１０５工程）。ここで、前記層間分離膜２４０は前述のようにニッケル（Ｎｉ）のような金属からなることができる。
続いて、図８に示されたように、前記層間分離膜２４０上に前記フォトレジストパターン３０１を使用して、少なくとも一つの浸透層２５０をメッキ工程、またはスパッタリング工程で形成する（Ｓ１０６工程）。ここで、前記浸透層２５０は、前述のように銅（Ｃｕ）のような金属からなることができ、浸透層の厚さまたは体積比の調節を通じてリフロー中にはんだバンプ３００内部に流入する量を調節して、浸透層の組成が、重量で０．１％〜１０％であるはんだバンプ３００を形成することができる。一方、浸透層としてＡｕまたはＡｕ合金を使用すると、下部金属層（ＵＢＭ）の酸化を防止することができ、はんだとの濡れ性（ｗｅｔｔａｂｉｌｉｔｙ）をさらに高めることができる。ＡｕまたはＡｕ合金も他の浸透層物質と同じくリフロー中に拡散してはんだ内に浸透して、ＩＭＣの成長を抑制し得る。
次に、図９に示されたように前記フォトレジストパターン３０１を使用して、はんだバンプ３００を形成する（Ｓ１０７工程）。ここで、前記はんだバンプ３００は、電気メッキ（ｅｌｅｃｔｒｏ ｐｌａｔｉｎｇ）工程、無電解メッキ（ｅｌｅｃｔｒｏｌｅｓｓ ｐｌａｔｉｎｇ）工程、熱蒸着（ｅｖａｐｏｒａｔｉｏｎ）工程、ボールアタッチ（ｂａｌｌ ａｔｔａｃｈ）工程、スクリーンプリンティング（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）工程、はんだジェット（ｓｏｌｄｅｒ ｊｅｔ）工程等を通じて形成することができる。そして、前記はんだバンプ３００は、前述のようにＡｕ、鉛はんだまたは鉛フリーはんだからなることができる。
次に、図１０に示されたように、前記フォトレジストパターン３０１を除去した後、図１１に示されたように前記一つ以上の金属接着層２２０、２３０をエッチングして、図１２に示されたように前記はんだバンプ３００をリフローする（Ｓ１０８工程）。ここで、前記一つ以上の金属接着層２２０、２３０のエッチングは、化学薬品による湿式エッチング、または物理的方法による乾式エッチングを通じてなすことができる。一方、前記リフローを遂行することで、前記浸透層２５０が前記はんだバンプ３００内部に流入して消滅する。これにより、前記はんだバンプ３００は成分が変わる。したがって、従来技術の問題点であるＩＭＣの成長を抑制し得る。
以上で、本発明の好ましい実施例を例示的に説明したが、本発明の範囲はこのような特定実施例にのみ限定されるものではないので、本発明は本発明の思想及び特許請求の範囲に記載された範疇内で多様な形態で修正、変更、または改善し得る。
はんだバンプが形成された従来の半導体チップを示した断面図である。 本発明によって金属間化合物（ＩＭＣ：Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ）の成長を抑制可能にはんだバンプが形成された半導体チップの断面構造図である。 本発明によって金属間化合物（ＩＭＣ）の生成抑制可能に半導体チップ上にはんだバンプを形成するための製造過程を示したフローチャートである。 図３に示された製造過程を示した例示図（その１）である。 図３に示された製造過程を示した例示図（その２）である。 図３に示された製造過程を示した例示図（その３）である。 図３に示された製造過程を示した例示図（その４）である。 図３に示された製造過程を示した例示図（その５）である。 図３に示された製造過程を示した例示図（その６）である。 図３に示された製造過程を示した例示図（その７）である。 図３に示された製造過程を示した例示図（その８）である。 図３に示された製造過程を示した例示図（その９）である。
符号の説明
１００：半導体チップ
１１０：電極パッド
２１０：絶縁層（誘電層）
２２０、２３０：金属接着層
２４０：層間分離膜
２５０：浸透層
３００：はんだバンプ

Claims (12)

  1. 半導体チップの電極パッド上に形成された少なくとも一つの金属接着層と、前記金属接着層上に形成された層間分離膜と、前記層間分離膜上に形成されて、はんだバンプに浸透する少なくとも一つの浸透層と、前記浸透層上に形成されたはんだバンプとを含むことを特徴とするはんだバンプが形成された半導体チップ。
  2. 前記金属接着層の中の第１金属接着層は、チタン（Ｔｉ）、チタン合金（Ｔｉ−ａｌｌｏｙ）、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ−ａｌｌｏｙ）、ニッケル（Ｎｉ）、ニッケル合金（Ｎｉ−ａｌｌｏｙ）、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、クロム（Ｃｒ）、クロム合金（Ｃｒ−ａｌｌｏｙ）、金（Ａｕ）、金合金（Ａｕ−ａｌｌｏｙ）の少なくとも一つからなることを特徴とする請求項１に記載のはんだバンプが形成された半導体チップ。
  3. 前記金属接着層の中の第２金属接着層は、必要により形成され、ニッケル（Ｎｉ）、ニッケル合金（Ｎｉ−ａｌｌｏｙ）、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、パラジウム（Ｐｄ）、パラジウム合金（Ｐｄ−ａｌｌｏｙ）の少なくとも一つからなることを特徴とする請求項１に記載のはんだバンプが形成された半導体チップ。
  4. 前記層間分離膜が、ニッケル（Ｎｉ）、ニッケル合金（Ｎｉ−ａｌｌｏｙ）、パラジウム（Ｐｄ）、パラジウム合金（Ｐｄ−ａｌｌｏｙ）のいずれか一つからなることを特徴とする請求項１に記載のはんだバンプが形成された半導体チップ。
  5. 前記浸透層が、銅（Ｃｕ）、銅合金（Ｃｕ−ａｌｌｏｙ）、アンチモン（Ｓｂ）、アンチモン合金（Ｓｂ−ａｌｌｏｙ）、インジウム（Ｉｎ）、インジウム合金（Ｉｎ−ａｌｌｏｙ）、スズ（Ｓｎ）、スズ合金（Ｓｎ−ａｌｌｏｙ）、ビスマス（Ｂｉ）、ビスマス合金（Ｂｉ−ａｌｌｏｙ）、白金（Ｐｔ）、白金合金（Ｐｔ−ａｌｌｏｙ）、金（Ａｕ）、金合金（Ａｕ−ａｌｌｏｙ）の少なくとも一つからなることを特徴とする請求項１に記載のはんだバンプが形成された半導体チップ。
  6. 前記浸透層の厚さは、はんだバンプの大きさによって変わり、浸透層の厚さまたは体積比を調節して浸透層の含量が０．１％〜１０％の範囲であるはんだバンプを形成させることを特徴とする請求項１または請求項５に記載のはんだバンプが形成された半導体チップ。
  7. 前記はんだバンプが、Ａｕと、Ｓｎ、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｚｎ／Ｂｉ、Ｓｎ／Ａｇ／Ｃｕ、Ｓｎ／Ａｇ／Ｂｉのいずれか一つから選ばれる鉛フリーはんだ（Ｌｅａｄ−ｆｒｅｅ ｓｏｌｄｅｒ）と、高鉛はんだ（Ｈｉｇｈ ｌｅａｄ ｓｏｌｄｅｒ）、共晶はんだ（ｅｕｔｅｃｔｉｃ ｌｅａｄ ｓｏｌｄｅｒ）のいずれか一つから選ばれる鉛はんだ（Ｌｅａｄ ｓｏｌｄｅｒ）との中のいずれか一つからなることを特徴とする、請求項１に記載のはんだバンプが形成された半導体チップ。
  8. 半導体チップの電極パッド上に一つ以上の金属接着層を形成する工程と、
    前記金属接着層上に層間分離膜を形成する工程と、
    前記層間分離膜上に、はんだバンプ形成時に前記はんだバンプ内部に浸透する少なくとも一つの浸透層を形成する工程と、
    前記浸透層上にはんだバンプを形成する工程と、
    を含むことを特徴とする半導体チップ上にはんだバンプを形成するための製造方法。
  9. 前記金属接着層を形成した後、前記金属接着層の上部両端にフォトレジストパターンを形成する工程をさらに含み、前記層間分離膜が、前記形成されたフォトレジストパターンを通じて、前記金属接着層上に形成されることを特徴とする、請求項８に記載の半導体チップ上にはんだバンプを形成するための製造方法。
  10. 前記層間分離膜を形成する工程が、スパッタリングまたはメッキを通じて行われることを特徴とする、請求項８または請求項９に記載の半導体チップ上にはんだバンプを形成するための製造方法。
  11. 前記浸透層を形成する工程が、スパッタリングまたはメッキを通じて行われることを特徴とする、請求項８に記載の半導体チップ上にはんだバンプを形成するための製造方法。
  12. 前記はんだバンプをリフローする工程をさらに含むことを特徴とする、請求項８に記載の半導体チップ上にはんだバンプを形成するための製造方法。
JP2008552208A 2006-02-20 2006-11-01 金属間化合物の成長を抑制したはんだバンプが形成された半導体チップ及びはんだバンプの製造方法 Pending JP2009524928A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060016167 2006-02-20
PCT/KR2006/004522 WO2007097508A1 (en) 2006-02-20 2006-11-01 Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same

Publications (1)

Publication Number Publication Date
JP2009524928A true JP2009524928A (ja) 2009-07-02

Family

ID=38437533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008552208A Pending JP2009524928A (ja) 2006-02-20 2006-11-01 金属間化合物の成長を抑制したはんだバンプが形成された半導体チップ及びはんだバンプの製造方法

Country Status (4)

Country Link
JP (1) JP2009524928A (ja)
KR (1) KR100859641B1 (ja)
TW (1) TWI338344B (ja)
WO (1) WO2007097508A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251741A (ja) * 2009-04-10 2010-11-04 Internatl Business Mach Corp <Ibm> 相互接続部の通電性能を改善するための構造体及びその製造方法。
JP2011512679A (ja) * 2008-02-15 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション ハンダ相互接続パッド構造及びこれの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430377B (zh) 2011-08-09 2014-03-11 Univ Nat Chiao Tung 用於減緩介金屬化合物成長之方法
US9099396B2 (en) * 2011-11-08 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
TWI452142B (zh) * 2011-11-22 2014-09-11 中原大學 Tin and antimony ternary compounds and their application and forming methods
KR102307062B1 (ko) 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
TWI572436B (zh) * 2014-12-19 2017-03-01 中原大學 一種銲接結構及其製造方法
KR102387275B1 (ko) * 2015-02-25 2022-04-15 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
US11302537B2 (en) 2020-04-01 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with conductive adhesive layer and method for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280417A (ja) * 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置
WO2004001839A1 (ja) * 2002-06-21 2003-12-31 Fujitsu Limited 半導体装置及びその製造方法
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法
JP2005333007A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019151A (ko) * 1998-09-09 2000-04-06 윤종용 솔더 범프를 갖는 반도체 칩과 그 제조방법
KR20010061775A (ko) * 1999-12-29 2001-07-07 이수남 웨이퍼 레벨 패키지 및 그의 제조 방법
TW471146B (en) * 2000-12-29 2002-01-01 Apack Technologies Inc Bump fabrication method
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
KR100534108B1 (ko) * 2002-12-23 2005-12-08 삼성전자주식회사 무연 솔더범프 제조 방법
JP4066952B2 (ja) * 2004-01-09 2008-03-26 株式会社村田製作所 電子部品素子、電子部品、及び通信機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280417A (ja) * 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置
WO2004001839A1 (ja) * 2002-06-21 2003-12-31 Fujitsu Limited 半導体装置及びその製造方法
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法
JP2005333007A (ja) * 2004-05-20 2005-12-02 Nec Electronics Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011512679A (ja) * 2008-02-15 2011-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション ハンダ相互接続パッド構造及びこれの製造方法
JP2010251741A (ja) * 2009-04-10 2010-11-04 Internatl Business Mach Corp <Ibm> 相互接続部の通電性能を改善するための構造体及びその製造方法。
US8803317B2 (en) 2009-04-10 2014-08-12 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
US9035459B2 (en) 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same

Also Published As

Publication number Publication date
TW200733273A (en) 2007-09-01
TWI338344B (en) 2011-03-01
KR20070083169A (ko) 2007-08-23
WO2007097508A1 (en) 2007-08-30
KR100859641B1 (ko) 2008-09-23

Similar Documents

Publication Publication Date Title
KR100859641B1 (ko) 금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체칩 및 제조 방법
US8580621B2 (en) Solder interconnect by addition of copper
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
US9607936B2 (en) Copper bump joint structures with improved crack resistance
TWI484608B (zh) 高溫應用所用之銲錫凸塊／凸塊下金屬層結構
US7951701B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US7838954B2 (en) Semiconductor structure with solder bumps
US20090108443A1 (en) Flip-Chip Interconnect Structure
US20070045840A1 (en) Method of solder bumping a circuit component and circuit component formed thereby
US20090020871A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of fabricating the same
US20050017376A1 (en) IC chip with improved pillar bumps
JP2001196409A (ja) 半導体デバイス
JP2009524927A (ja) はんだバンプが形成された半導体チップ及びはんだバンプの製造方法
KR20110002816A (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
KR20100102033A (ko) 전자 디바이스 및 납땜 방법
JP2008543035A (ja) Ｕｂｍパッド、はんだ接触子及びはんだ接合方法
JP2008028112A (ja) 半導体装置の製造方法
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP2012114256A (ja) はんだバンプの製造方法、及び半導体装置
JP4890835B2 (ja) 半導体装置の製造方法
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
JP6593119B2 (ja) 電極構造、接合方法及び半導体装置
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
US20110042802A1 (en) Semiconductor device, external connection terminal, method of manufacturing semiconductor device, and method of manufacturing external connection terminal

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004