KR20070083169A - 금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체칩 및 제조 방법 - Google Patents

금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체칩 및 제조 방법 Download PDF

Info

Publication number
KR20070083169A
KR20070083169A KR1020060104612A KR20060104612A KR20070083169A KR 20070083169 A KR20070083169 A KR 20070083169A KR 1020060104612 A KR1020060104612 A KR 1020060104612A KR 20060104612 A KR20060104612 A KR 20060104612A KR 20070083169 A KR20070083169 A KR 20070083169A
Authority
KR
South Korea
Prior art keywords
alloy
solder bump
semiconductor chip
layer
solder
Prior art date
Application number
KR1020060104612A
Other languages
English (en)
Other versions
KR100859641B1 (ko
Inventor
강인수
최준영
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Publication of KR20070083169A publication Critical patent/KR20070083169A/ko
Application granted granted Critical
Publication of KR100859641B1 publication Critical patent/KR100859641B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/0562—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 솔더 범프가 형성된 반도체 칩 및 제조 방법에 관한 것으로, 종래에는 상기 반도체 칩의 동작 중에 발생하는 열에 의해 솔더 범프 계면에 금속간 화합물(Inter-Metalic Compound)이 예기치 못하게 성장하여, 반도체 패키지의 기계적인 특성을 취약하게 하는 문제점이 있었다. 따라서, 본원 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 반도체 칩의 전극 패드 위에 형성된 하나 이상의 금속 접착층과; 상기 금속 접착층 위에 형성된 층간 분리막과; 상기 층간 분리막 위에 형성되어, 솔더 범프로 침투되는 하나 이상의 피침투 층과; 상기 피침투층에 형성된 솔더 범프를 포함하는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩을 제공한다. 이와 같은, 본 발명은 상기 피침투층의 물질이 상기 솔더 범프 내로 유입되도록 하여, 상기 솔더 범프를 다성분계로 변화시켜, IMC의 성장을 억제하고, 신뢰성을 향상시킬 수 있는 장점을 갖는다.

Description

금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체 칩 및 제조 방법{SEMICONDUCTOR WITH SOLDER BUMP WITH SUPPRESSING GROWTH OF INTER-METALLIC COMPOUND AND FABRICATION METHOD THEREOF}
도 1은 솔더 범프가 형성된 종래의 반도체 칩을 나타낸 단면도.
도 2는 본 발명에 따라 금속간 화합물(IMC: Inter-Metallic Compound)의 성장이 억제될 수 있게끔 솔더 범프가 형성된 반도체 칩의 단면 구조도.
도 3은 본 발명에 따라 금속간 화합물(IMC)의 생성이 억제되게끔 반도체 칩 상에 솔더 범프를 형성하기 위한 제조 과정을 나타낸 흐름도.
도 4a 내지 도 4i는 도 3에 나타난 제조 과정을 나타낸 예시도.
** 도면의 주요 부호 설명 **
100: 반도체 칩 110: 전극 패드
210: 절연층 220, 230: 금속 접착 층
240: 층간 분리막 250: 피침투층
300: 솔더 범프
본 발명은 솔더 범프가 형성된 반도체 칩 및 제조 방법에 관한 것으로, 더욱 상세히는 금속간 화합물의 성장이 억제되게끔 솔더 범프를 형성한 반도체 칩 및 제조 방법에 관한 것이다.
일반적으로, 와이어 본딩(wire bonding) 방식에 의해 제작된 반도체 패키지는 인쇄회로기판의 전극 단자들과 반도체 칩의 패드들이 도전성 와이어에 의해 전기적으로 연결되기 때문에 반도체 패키지의 사이즈가 반도체 칩에 비해 크고, 또한 와이어 본딩 공정에 소요되는 시간이 지체됨에 따라 소형화 대량 생산에 한계를 가진다.
특히, 상기 반도체 칩이 고집적화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화 및 대량 생산하기 위한 다양한 노력들이 시도되고 있으며, 이러한 시도들로 인해, 근래에는 반도체 칩의 전극 패드들 상에 형성된 솔더 재질이나 금속 재질의 범프를 통해 직접적으로 반도체 칩의 패드들과 인쇄회로 기판의 전극 단자들을 전기적으로 연결시키는 반도체 패키지가 제안되었다.
이하에서는, 이러한 솔더 범프를 통해 제조된 종래 반도체 패키지에 대하여 도면을 참조하여 설명하기로 한다.
도 1은 솔더 범프가 형성된 종래의 반도체 칩을 나타낸 단면도이다.
도 1을 참조하면, 솔더 재질을 통해 반도체 패키징을 완료하기 이전 즉, 솔더 범프(30) 까지만 형성되어 있는 종래의 반도체 칩(10)이 나타나 있음을 알 수 있다.
구체적으로 설명하면, 상기 반도체 칩(10) 위에는 전극 패드(11)가 형성되어 있고, 그리고 상기 반도체 칩(10) 위에는 절연층(21)이 상기 전극 패드(11)의 상면이 노출될 수 있도록 형성되어 있다. 그리고, 상기 형성된 절연층(21)에 의해 상면이 노출된 상기 전극 패드(11)의 상부에는 하나 이상의 하부 금속 (UnderBump Metal: 이하 UBM이라 함) 층(22, 23, 24)이 형성되어 있다. 여기서 잠시, 상기 하나 이상의 하부 금속(UBM) 층은 일반적으로 접착층(adhesion layer)(22), 확산방지층(diffusion barrier layer)(23), 젖음층(wettable layer)(24)으로 이루어진다. 그리고, 상기 UBM 층(22. 23, 24) 위에는 최종적으로 솔더 범프(30)가 형성되어 있다. 여기서, 상기 솔더 범프(30)가 형성될 때에는, 상기 UBM(22, 23, 24)과 반응하여, 그 계면에 금속간 화합물(Inter-Metallic Compound: 이하 IMC라 함)이 형성되게 된다. 그리고, 이로 인해 솔더 범프(30)와 UBM(22, 23, 24)간에는 젖음 현상이 일어나고, 그리고 실제 기계적 연결이 완성되게 된다.
그러나, 이와 같이 솔더 범프(30)에 의해 연결된 반도체 패키지가 실제 사용될 경우에는, 솔더 범프에 열이 발생할 수 있는데, 이로 인해 상기 UBM(22, 23, 24)과 솔더 범프(30) 간의 계면에서는 기계적 특성이 취성인(brittle) 상기 IMC가 예기치 못하게 성장하게 되고, 그 두께가 예상했던 것보다 더 두꺼워질 수 있다. 이와 같은 현상은 반도체 패키지의 기계적인 특성을 취약하게 하는 결과를 초래할 수 있고, 그리고 반도체 패키지의 신뢰성에 큰 영향을 미칠 수 있다.
한편, 신뢰성에 영향을 주는 또 다른 계면 현상들이 존재할 수 있는데, 그 중 하나는 솔더 범프(40)가 상기 UBM(22, 23, 24) 층으로 녹아 들어가는 현상이다. 이러한 현상은 상기 UBM(22, 23, 24) 층을 소멸시키며, 또한 솔더 범프(30)가 반도체 칩 내의 금속 패드(110)에 직접 닿게 하여, 솔더 범프(30)와 젖음성이 좋지 않은 반도체 칩 내의 금속 패드(110) 사이에 파괴(failure)를 일으킨다.
따라서, 본 발명의 목적은 하부 금속 층(UBM)과 솔더 범프 사이에 층간 분리막과, 그리고 솔더 범프로 침투될 수 있는 피침투층을 형성함으로써, 상기 솔더 범프의 성분이 변화되도록 하여, 상기 솔더 범프의 계면에서 금속간 화합물의 생성이 억제되도록 한 반도체 칩 및 제조 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위해서, 본 발명은 반도체 칩의 전극 패드 위에 형성된 하나 이상의 금속 접착층과; 상기 금속 접착층 위에 형성된 층간 분리막과; 상기 층간 분리막 위에 형성되어, 솔더 범프로 침투되는 하나 이상의 피침투 층과; 상기 피침투층에 형성된 솔더 범프를 포함하는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩을 제공한다.
이는, 상기 층간 분리막을 통하여 솔더 범프와 상기 하나 이상의 금속 접착층을 분리하고, 상기 피침투층을 통하여 상기 솔더 범프의 성분을 변화시켜, IMC의 성장을 억제하기 위함이다.
이때, 상기 하나 이상의 금속 접착층 중 제 1 금속 접착층은 바람직하게는 티타늄(Ti), 티타늄 합금(Ti-alloy), 알루미늄(Al), 알루미늄 합금(Al-alloy), 니켈(Ni), 니켈 합금(NI-alloy), 구리(Cu), 구리 합금(Cu-alloy), 크롬(Cr) 또는 크 롬 합금(Cr-alloy), 금(Au) 또는 금 합금(Au-alloy) 중 적어도 어느 하나로 이루어질 수 있다.
또한, 상기 하나 이상의 금속 접착층 중 제 2 금속 접착층을 형성할 수 있는데, 바람직하게는 니켈(Ni), 니켈 합금(Ni-alloy), 구리(Cu), 구리 합금(Cu-alloy), 팔라듐(Pd), 팔라듐 합금(Pd-alloy) 중 적어도 어느 하나로 이루어질 수 있다. 이는, 상기 제 1 금속 접착층과 상기 층간 분리막을 더욱 단단하게 접착하게 하기 위함이다.
그리고, 상기 층간 분리막은 바람직하게는 니켈(Ni), 니켈 합금(Ni-alloy), 팔라듐(Pd), 그리고 팔라듐 합금(Pd-alloy) 중 어느 하나로 이루어질 수 있다.
그리고, 상기 피침투층은 바람직하게는 구리(Cu), 구리 합금( Cu-alloy), 안티몬(Sb), 안티몬 합금(Sb-alloy), 인듐(In), 인듐 합금(In-alloy), 비스무스(Bi), 비스무스 합금(Bi-alloy), 주석(Sn), 주석합금(Sn-alloy), 백금(Pt), 백금합금(Pt-alloy), 금(Au) 그리고 금합금(Au-alloy) 중 적어도 어느 하나로 이루어질 수 있다.
또한, 상기 솔더 범프는 바람직하게는 Au, 공융점 솔더(Eutectic solder : Sn/37Pb), 고융점 솔더(High Lead solder : Sn/95Pb), 납이 없는 솔더(Lead free solder : Sn/Ag, Sn/Cu, Sn/Zn, Sn/Zn/Bi, Sn/Zn/Bi, Sn/Ag/Cu, Sn/Ag/Bi) 중 어느 하나로 이루어질 수 있다.
한편, 본 발명은 상기와 같은 목적을 달성하기 위해서, 반도체 칩의 전극 패드 상에 하나 이상의 금속 접착층을 형성하는 과정과; 상기 형성된 금속 접착층 위 에 층간 분리막을 형성하는 과정과; 상기 형성된 층간 분리막 위에 솔더 범프 형성시 상기 솔더 범프 내부로 침투되도록 한 하나 이상의 피침투층을 형성하는 과정과; 그리고, 상기 피침투층 위에 솔더 범프를 형성하는 과정을 포함하는 것을 특징으로 하는 반도체 칩 상에 솔더 범프를 형성하기 위한 제조 방법을 제공한다.
상기 제조 방법은 바람직하게는 상기 금속 접착층을 형성한 후, 상기 금속 접착층의 상부 양단에 포토레지스트 패턴을 형성하는 과정을 더 포함할 수 있고, 상기 층간 분리막은 상기 형성된 포토레지스트 패턴을 통하여, 상기 금속 접착층 위에 형성될 수 있다. 그리고, 상기 층간 분리막을 형성하는 과정은 바람직하게는 스퍼터링 또는 도금 공정을 통하여 이루어질 수 있다.
그리고, 상기 피침투층을 형성하는 과정은 바람직하게는 스퍼터링 또는 도금 공정을 통하여 이루어질 수 있다.
또한, 상기 제조 방법은 바람직하게는 상기 형성된 솔더 범프를 리플로우(reflow)하는 과정을 더 포함할 수 있다. 이는, 상기 리플로우 과정를 통해 상기 피침투층이 상기 솔더 내부로 유입되도록 하여, IMC의 성장을 억제하기 위함이다.
실시예
이하에서는, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 따라 금속간 화합물(IMC: Inter-Metallic Compound)의 성장이 억제될 수 있게끔 솔더 범프가 형성된 반도체 칩의 단면 구조도이다.
도 2를 참조하면 알 수 있는바 와 같이, 본 발명에 따른 반도체 칩(100)은 상부에 하나 이상의 전극 패드(110)가 형성되어 있고, 다시 상기 전극 패드(110) 위에는 절연층(210)이 상기 전극 패드(110)의 상면이 노출될 수 있도록 부분적으로 형성되어 있다. 그리고, 상기 부분적으로 형성된 절연층(210)에 의해 상면이 노출된 상기 전극 패드(110)의 상부에는 하나 이상의 금속 접착 층(220, 230)이 형성되어 있다. 그리고, 상기 금속 접착 층(220, 230)의 상부에는 층간 분리막(240)이 형성되어 있고, 그리고 상기 층간 분리막(240)의 상부에는 솔더 범프 형성시 침투되도록 한 하나 이상의 피침투층(250)이 형성되어 있다. 마지막으로, 상기 피침투층(250)의 상부에는 솔더 범프(400)가 형성되어 있다.
더욱 구체적으로 설명하면, 상기 전극 패드(110)는 금속으로 이루어질 수 있으며, 상기 반도체 칩(100)의 상부에 형성된다. 이러한 상기 전극 패드(110)는 상기 반도체 칩(100)을 외부 회로 기판과 전기적으로 연결한다.
상기 절연층(210)은 상기 전극 패드(110)의 상면이 노출될 수 있도록, 상기 반도체 칩(100)의 상부에 형성된다.
그리고, 상기 하나 이상의 금속 접착 층(220, 230) 중 제 1 금속 접착 층(220)은 티타늄(Ti), 티타늄 합금(Ti-alloy), 알루미늄(Al), 알루미늄 합금(Al-alloy), 니켈(Ni), 니켈 합금(NI-alloy), 구리(Cu), 구리 합금(Cu-alloy), 크롬(Cr), 크롬 합금(Cr-alloy), 금(Au), 금 합금(Au-alloy) 중 적어도 어느 하나 이상으로 이루어질 수 있으며, 상기 부분적으로 형성된 절연층(210) 및 상기 절연층(210) 의해 상면이 노출된 상기 전극 패드(110)의 상부에 형성된다. 이러한, 상기 금속 접착 층(220, 230)은 200Å-20000Å 정도의 두께가 바람직하다.
그리고, 상기 하나 이상의 제 1 금속 접착 층(220) 위에 제 2 금속 접착 층(230)을 형성할 수 있는데, 이때 상기 제 1 금속 접착 층(220)과 상기 층간 분리막(240)을 접착시키기에 적당한 물질로 이루어질 수 있다. 바람직하게는, 상기 제 2 금속 접착 층(230)은 니켈(Ni), 니켈 합금(Ni-alloy), 구리(Cu), 구리 합금(Cu-alloy), 팔라듐(Pd), 팔라듐 합금(Pd-alloy) 중 적어도 어느 하나로 이루어질 수 있으며, 상기 제 1 금속 접착 층(220)의 상부에 형성된다.
상기 층간 분리막(240)은 금속 접착 층(220, 230)을 상기 피침투층(250)과 접착시키기에 적당한 물질로 이루어질 수 있다. 바람직하게는, 상기 층간 분리막(240)은 니켈(Ni), 니켈 합금(Ni-alloy), 팔라듐(Pd), 팔라듐 합금(Pd-alloy) 중 적어도 하나 이상으로 이루어질 수 있다. 이러한, 상기 층간 분리막(240)은 상기 제 2 금속 접착 층(230)의 상부에 형성되어, 상기 하나 이상의 금속 접착 층(220, 230)을 상기 피침투층(250) 및 상기 솔더 범프(300)과 구조적으로 분리한다.
상기 피침투층(250)은 구리(Cu), 구리 합금( Cu-alloy), 안티몬(Sb), 안티몬 합금(Sb-alloy), 인듐(In), 인듐합금(In-alloy), 주석(Sn), 주석 합금(Sn-alloy),비스무스(Bi), 비스무스 합금(Bi-alloy), 백금(Pt), 백금합금(Pt-alloy), 금(Au) 그리고 금합금(Au-alloy) 중 적어도 어느 하나로 이루어질 수 있으며, 상기 층간 분리막(240)의 상부에 형성된다. 상기 피침투층(250)의 두께는 형성되는 솔더 범프(300)의 크기에 따라 달라질 수 있으며, 솔더 범프(300) 내부에 0.1 - 10 wt% 의 조성을 차지한다. 상기 피침투층(250)을 이룰수 있는 물질 중 상기 구리(Cu)는 상기 솔더 범프(300)가 Sn-rich 무연 솔더로 이루어질 경우, 금속간 화합물(IMC)의 형상과 성장 거동에 큰 변화를 줄 수 있다. 더욱 구체적으로 설명하면, 소량의 구리(Cu)가 SnAg으로 이루어진 솔더 범프(300) 내부에 첨가되면, 상기 솔더 범프(300)의 특성을 향상시킬 수 있다. 그러나, 이러한 구리(Cu)가 솔더 범프(300) 내부에 과포화(supersaturation) 될 경우에는, 융점을 상승시킬 수도 있는데, 이를 위해 본 발명은 상기 피침투층(250)을 상기 솔더 범프(300)와 상기 층간 분리막(240) 사이에 형성하여, 상기 솔더 범프(300)를 리플로우(reflow) 공정을 통해 형성할 때, 상기 솔더 범프(300) 내로 유입되도록 한다.
상기 솔더 범프(400)는 Au 또는 무연 솔더(Lead-free solder) 및 유연 솔더(Lead solder) 중 어느 하나로 이루어질 수 있다. 여기서, 상기 무연 솔더는 바람직하게는 Sn/Ag, Sn/Cu, Sn/Zn, Sn/Zn/Bi, Sn/Zn/Bi, Sn/Ag/Cu, 그리고 Sn/Ag/Bi 중 적어도 하나로 구성될 수 있으며, 상기 유연 솔더는 High lead과 eutectic lead 중 어느 하나일 수 있다.
한편, 도 3은 본 발명에 따라 금속간 화합물(IMC)의 생성이 억제되게끔 반도체 칩 상에 솔더 범프를 형성하기 위한 제조 과정을 나타낸 흐름도이고, 도 4a 내지 도 4i는 도 3에 나타난 제조 과정을 나타낸 예시도이다.
이하, 도 3, 그리고 도 4a 내지 도 4i를 함께 설명하기로 한다.
먼저, 도 4a와 같이 반도체 칩(100) 상에 전극 패드(110)를 형성(S101)하고, 상기 반도체 칩(100) 위에 상기 전극 패드(110)의 상면이 노출될 수 있도록 절연층(210)을 상기 반도체 칩(100)의 양단에 형성한다(S102).
이어서, 도 4b 및 도 4c와 같이 상기 부분적으로 형성된 절연층(210) 및 상 기 절연층(210) 의해 상면이 노출된 상기 전극 패드(110) 위에 하나 이상의 금속 접착층(220, 230)을 스퍼터링 또는 도금 공정으로 형성한다(S103). 상기 금속 접착층(220, 230) 은 제 1 금속층(220) 혹은 제1 금속층(220) / 제2 금속 층(230)의 구조를 가질 수 있다.
이어서, 도 4d에 나타난 바와 같이, 상기 제 2 금속 접착 층(230) 위에 층간 분리막(240), 피침투층(250), 및 솔더 범프(300)를 형성하기 위해, 포토레지스트 패턴(301)을 형성한다(S104).
그리고 이어서, 도 4d에 나타난 바와 같이, 상기 제 2 금속 접착 층(230)위에 상기 형성된 포토레지스트 패턴(301)을 이용하여, 층간 분리막(240)을 도금 공정 또는 스퍼터링 공정으로 형성한다(S105). 이때, 상기 층간 분리막(240)은 전술한 바와 같이 니켈과 같은 금속으로 이루어질 수 있다.
이어서, 도 4e에 나타난 바와 같이, 상기 층간 분리막(240) 위에 상기 포토레지스트 패턴(301)을 이용하여 하나 이상의 피침투층(250)을 도금 공정, 또는 스퍼터링 공정으로 형성한다(S106). 이때, 상기 피침투층(250)은 전술한 바와 같이 구리와 같은 금속으로 이루어질 수 있으며, 피침투층의 두께 또는 부피비 조절을 통해 reflow 중 솔더 범프(300) 내부로 유입되는 양을 조절하여, 피침투층의 함량이 0.1%-10% 인 솔더범프(300)를 형성할 수 있다. 한편, 피침투층으로서 Pt, Pt 합금, Au 또는 Au 합금을 이용하게 되면, 하부 금속층(UBM)의 산화를 방지할 수 있으며, 솔더와의 젖음성(wettability)을 더욱 향상시킬 수 있다. Pt, Pt 합금, Au 또는 Au 합금 역시 다른 피침투층 물질과 마찬가지로 reflow 중에 확산되어 솔더 내 로 유입되며, IMC의 성장을 억제할 수 있다.
다음으로, 도 4f에 나타난 바와 같이 상기 포토레지스트 패턴(301)을 이용하여, 솔더 범프(300)를 형성한다(S107). 이때, 상기 솔더 범프(300)는 전기 도금(electro plating) 공정, 무전해 도금(electroless plating) 공정, 열 증착(evaporation) 공정, 볼 어태치(ball attach) 공정, 스크린 프린팅(screen printing) 공정, 솔더 젯(solder jet) 공정등을 통해 형성될 수 있다. 그리고, 상기 솔더 범프(300)는 전술한 바와 같이 Au, 유연 솔더 또는 무연 솔더로 이루어질 수 있다.
다음으로, 도 4g에 나타난 바와 같이, 상기 포토레지스트 패턴(301)를 제거한 후, 도 4h에 나타난 바와 같이 상기 하나 이상의 금속 접착 층(220, 230)을 식각하고, 도 4i에 나타난 바와 같이 상기 솔더 범프(300)를 리플로우(reflow)한다(S108). 이때, 상기 하나 이상의 금속 접착층(220, 230)의 식각은 화학 약품에 의한 습식식각, 또는 물리적 방법에 의한 건식식각을 통해 이루질 수 있다. 한편, 상기 리플로우를 수행하게 되면, 상기 피침투층(250)이 상기 솔더 범프(300) 내부로 유입되어 소멸 되게 되는데, 이로 인해 상기 솔더범프(300)는 성분이 변하게 된다. 따라서, 종래 기술의 문제점인 IMC의 성장을 억제할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예 에만 한정되는 것은 아니므로, 본 발명은 본 발명의 사상 및 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 층간 분리막과 피침투층을 형성한 뒤, 상기 피침투층 위에 솔더 범프를 형성함으로써, 상기 피침투층의 물질이 상기 솔더 범프 내로 유입되도록 하여, 상기 솔더 범프를 다성분계로 변화시켜, IMC의 성장을 억제하고, 신뢰성을 향상시킬 수 있는 장점을 갖는다.

Claims (12)

  1. 반도체 칩의 전극 패드 위에 형성된 하나 이상의 금속 접착층과;
    상기 금속 접착층 위에 형성된 층간 분리막과;
    상기 층간 분리막 위에 형성되어, 솔더 범프로 침투되도록 한 하나 이상의 피침투 층과;
    상기 피침투층에 형성된 솔더 범프를 포함하는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩.
  2. 제1항에 있어서,
    상기 하나 이상의 금속 접착층 중 제 1 금속 접착층은 티타늄(Ti), 티타늄 합금(Ti-alloy), 알루미늄(Al), 알루미늄 합금(Al-alloy), 니켈(Ni), 니켈 합금(NI-alloy), 구리(Cu), 구리 합금(Cu-alloy), 크롬(Cr), 크롬 합금(Cr-alloy), 금(Au), 그리고 금 합금(Au-alloy) 중 적어도 어느 하나로 이루어지는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩.
  3. 제1항에 있어서,
    상기 하나 이상의 금속 접착층 중 제 2 금속 접착층은 필요에 따라 삽입할 수 있으며, 니켈(Ni), 니켈 합금(Ni-alloy), 구리(Cu), 구리 합금(Cu-alloy), 팔라듐(Pd), 그리고 팔라듐 합금(Pd-alloy) 중 적어도 어느 하나로 이루어지는 것을 특 징으로 하는 솔더 범프가 형성된 반도체 칩.
  4. 제1항에 있어서,
    상기 층간 분리막은 니켈(Ni), 니켈 합금(Ni-alloy), 팔라듐(Pd), 그리고 팔라듐 합금(Pd-alloy) 중 어느 하나로 이루어지는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩.
  5. 제1항에 있어서,
    상기 피침투층은 구리(Cu), 구리 합금( Cu-alloy), 안티몬(Sb), 안티몬 합금(Sb-alloy), 인듐(In), 인듐합금(In-alloy), 주석(Sn), 주석 합금(Sn-alloy), 비스무스(Bi), 비스무스 합금(Bi-alloy), 백금(Pt), 백금합금(Pt-alloy), 금(Au) 그리고 금합금(Au-alloy) 중 적어도 어느 하나로 이루어지는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩.
  6. 제1항 또는 제5항에 있어서,
    상기 피침투층의 두께는 솔더 범프의 크기에 따라 변하며, 피침투층의 두께 또는 부피비를 조절하여 피침투층의 함량이 0.1% ~ 10%의 범위인 솔더 범프를 형성시키는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩.
  7. 제1항에 있어서,
    상기 솔더 범프는 Au 또는 Sn 그리고 Sn/Ag, Sn/Cu, Sn/Zn, Sn/Zn/Bi, Sn/Zn/Bi, Sn/Ag/Cu, Sn/Ag/Bi 의 무연 솔더(Lead-free solder) 및 High lead 와 eutectic 의 유연 솔더(Lead solder) 중 어느 하나로 이루어지는 것을 특징으로 하는 솔더 범프가 형성된 반도체 칩.
  8. 반도체 칩의 전극 패드 상에 하나 이상의 금속 접착층을 형성하는 과정과;
    상기 형성된 금속 접착층 위에 층간 분리막을 형성하는 과정과;
    상기 형성된 층간 분리막 위에 솔더 범프 형성시 상기 솔더 범프 내부로 침투되도록 한 하나 이상의 피침투층을 형성하는 과정과; 그리고,
    상기 피침투층 위에 솔더 범프를 형성하는 과정을 포함하는 것을 특징으로 하는 반도체 칩 상에 솔더 범프를 형성하기 위한 제조 방법.
  9. 제8항에 있어서,
    상기 금속 접착층을 형성한 후, 상기 금속 접착층의 상부 양단에 포토레지스트 패턴을 형성하는 과정을 더 포함하고,
    상기 층간 분리막은 상기 형성된 포토레지스트 패턴을 통하여, 상기 금속 접착층 위에 형성되는 것을 특징으로 하는 반도체 칩 상에 솔더 범프를 형성하기 위한 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 층간 분리막을 형성하는 과정은 스퍼터링 또는 도금 공정을 통하여 이루어지는 것을 특징으로 하는 반도체 칩 상에 솔더 범프를 형성하기 위한 제조 방법.
  11. 제8항에 있어서,
    상기 피침투층을 형성하는 과정은 스퍼터링 또는 도금 공정을 통하여 이루어지는 것을 특징으로 하는 반도체 칩 상에 솔더 범프를 형성하기 위한 제조 방법.
  12. 제8항에 있어서,
    상기 형성된 솔더 범프를 리플로우(reflow)하는 과정을 더 포함하는 것을 특징으로 하는 반도체 칩 상에 솔더 범프를 형성하기 위한 제조 방법.
KR1020060104612A 2006-02-20 2006-10-26 금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체칩 및 제조 방법 KR100859641B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060016167 2006-02-20
KR20060016167 2006-02-20

Publications (2)

Publication Number Publication Date
KR20070083169A true KR20070083169A (ko) 2007-08-23
KR100859641B1 KR100859641B1 (ko) 2008-09-23

Family

ID=38437533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104612A KR100859641B1 (ko) 2006-02-20 2006-10-26 금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체칩 및 제조 방법

Country Status (4)

Country Link
JP (1) JP2009524928A (ko)
KR (1) KR100859641B1 (ko)
TW (1) TWI338344B (ko)
WO (1) WO2007097508A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121743A (ko) * 2015-02-25 2017-11-02 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
US9899584B2 (en) 2014-11-10 2018-02-20 Samsung Electronics Co., Ltd. Semiconductor device and package including solder bumps with strengthened intermetallic compound
US11728180B2 (en) 2020-04-01 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with conductive adhesive layer
US12125715B2 (en) 2023-06-26 2024-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with nickel layer

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868453B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
US9035459B2 (en) * 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
TWI430377B (zh) 2011-08-09 2014-03-11 Univ Nat Chiao Tung 用於減緩介金屬化合物成長之方法
US9099396B2 (en) 2011-11-08 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
TWI452142B (zh) * 2011-11-22 2014-09-11 中原大學 Tin and antimony ternary compounds and their application and forming methods
TWI572436B (zh) * 2014-12-19 2017-03-01 中原大學 一種銲接結構及其製造方法
CN112992823A (zh) * 2019-12-17 2021-06-18 中国科学院苏州纳米技术与纳米仿生研究所 一种微凸点连接结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019151A (ko) * 1998-09-09 2000-04-06 윤종용 솔더 범프를 갖는 반도체 칩과 그 제조방법
KR20010061775A (ko) * 1999-12-29 2001-07-07 이수남 웨이퍼 레벨 패키지 및 그의 제조 방법
TW471146B (en) * 2000-12-29 2002-01-01 Apack Technologies Inc Bump fabrication method
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
KR100643645B1 (ko) * 2002-06-21 2006-11-10 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法
KR100534108B1 (ko) * 2002-12-23 2005-12-08 삼성전자주식회사 무연 솔더범프 제조 방법
JP4066952B2 (ja) * 2004-01-09 2008-03-26 株式会社村田製作所 電子部品素子、電子部品、及び通信機
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899584B2 (en) 2014-11-10 2018-02-20 Samsung Electronics Co., Ltd. Semiconductor device and package including solder bumps with strengthened intermetallic compound
KR20170121743A (ko) * 2015-02-25 2017-11-02 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
KR20220054886A (ko) * 2015-02-25 2022-05-03 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
US11728180B2 (en) 2020-04-01 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with conductive adhesive layer
US12125715B2 (en) 2023-06-26 2024-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with nickel layer

Also Published As

Publication number Publication date
TWI338344B (en) 2011-03-01
JP2009524928A (ja) 2009-07-02
KR100859641B1 (ko) 2008-09-23
WO2007097508A1 (en) 2007-08-30
TW200733273A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
KR100859641B1 (ko) 금속간 화합물 성장을 억제시킨 솔더 범프가 형성된 반도체칩 및 제조 방법
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US8580621B2 (en) Solder interconnect by addition of copper
KR101344553B1 (ko) 구리 필러 범프 상의 금속간 화합물의 접착을 위한 방법 및 구조
US7951701B2 (en) Semiconductor device having elastic solder bump to prevent disconnection
US9607936B2 (en) Copper bump joint structures with improved crack resistance
US6622907B2 (en) Sacrificial seed layer process for forming C4 solder bumps
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
US7838954B2 (en) Semiconductor structure with solder bumps
KR100772920B1 (ko) 솔더 범프가 형성된 반도체 칩 및 제조 방법
KR101317019B1 (ko) 전자 디바이스 및 납땜 방법
US20070045840A1 (en) Method of solder bumping a circuit component and circuit component formed thereby
EP1148548A2 (en) Method of forming lead-free bump interconnections
US20090174052A1 (en) Electronic component, semiconductor package, and electronic device
US20030222352A1 (en) Under-bump metallugical structure
WO2008154471A2 (en) Stable gold bump solder connections
US20090020871A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of fabricating the same
US20040121267A1 (en) Method of fabricating lead-free solder bumps
JP2008543035A (ja) Ｕｂｍパッド、はんだ接触子及びはんだ接合方法
JP3868766B2 (ja) 半導体装置
US7341949B2 (en) Process for forming lead-free bump on electronic component
JP4890835B2 (ja) 半導体装置の製造方法
US11552042B2 (en) Solder material with two different size nickel particles
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2017092341A (ja) 電極構造、接合方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 12