JP2009514096A - 参照テーブルアドレス指定システム及び方法 - Google Patents
参照テーブルアドレス指定システム及び方法 Download PDFInfo
- Publication number
- JP2009514096A JP2009514096A JP2008537761A JP2008537761A JP2009514096A JP 2009514096 A JP2009514096 A JP 2009514096A JP 2008537761 A JP2008537761 A JP 2008537761A JP 2008537761 A JP2008537761 A JP 2008537761A JP 2009514096 A JP2009514096 A JP 2009514096A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- lookup table
- table addressing
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000006073 displacement reaction Methods 0.000 claims abstract description 33
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 10
- 230000036316 preload Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 101150012579 ADSL gene Proteins 0.000 description 3
- 102100020775 Adenylosuccinate lyase Human genes 0.000 description 3
- 108700040193 Adenylosuccinate lyases Proteins 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
- G06F9/3552—Indexed addressing using wraparound, e.g. modulo or circular addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
- Detection And Correction Of Errors (AREA)
- Bus Control (AREA)
- Advance Control (AREA)
- Error Detection And Correction (AREA)
- Storage Device Security (AREA)
Abstract
Description
10a 参照テーブルアドレス指定システム
12 データアドレス生成器(DAG)
12a DAG
14 計算ユニット(CU)
16 外部メモリ
18 データワード入力レジスタ
18a 入力レジスタ
20 デポジットインクリメントインデックスレジスタ
20a デポジットインクリメントインデックスレジスタ
20b、20bb Pインデックスレジスタ
20、20’ インデックスレジスタ
22 インクリメント回路
22a インクリメント回路
24 プリロード回路
24a プリロード回路
26 参照テーブル(LUT)宛先レジスタ
26a 第2のLUT宛先レジスタ
28 アキュムレータレジスタ
28b アキュムレータレジスタ
30 結合回路(排他的論理和ゲート)
30a 排他的論理和ゲート
32 参照テーブル
32−1 テーブル1
32−2 テーブル2
32−3 テーブル3
32−8 テーブル8
34 ニブル
36 変位ビットフィールド
36a 変位フィールド
36b、36bb 変位フィールド
38 テーブルベースビットフィールド
40 テーブルインデックスビットフィールド
41 ゼロビットフィールド
41b、41bb ゼロフィールド
42 特定のエントリ
42b 特定のエントリ
46b 特定のエントリ
44 次のセクション
44a ニブル
46 特定のエントリ
50、52、54、56 32ビットワードフォーマット
60 DES暗号化システム
70 レジスタ
72 レジスタ
74 加算回路
110 ガロアフィールド線形変換(GFLT)LFSR
110a ガロアフィールド線形変換器トレリスシステム
112 出力
114 新しいトレリス状態出力
120 ADSLモデムトレリス
122 線形フィードバックシフトレジスタ(LFSR)
124、126、128、130 フリップフロップ
132 入力
134、136、138 排他的論理和ゲート
140 ライン
160 ガロアフィールド線形変換トレリスシステムマトリクス
162 排他的論理和ゲートセル
200 デジタルシグナルプロセッサDSP
202 シーケンサ
204 様々なバス
206 ポインタレジスタファイル
208 他のレジスタ
209 データレジスタファイル
210 乗算及び累算ユニット
212 演算論理回路
214 シフタ
Claims (33)
- 外部メモリ内の参照テーブルのセットを有する参照テーブルアドレス指定システムであって、
計算ユニットからデータワードを受け取るための入力レジスタ、及びメモリ内のテーブルのセットの位置を識別するためのテーブルベースと特定のテーブルにおける特定のエントリの位置を識別するための変位フィールドを含む少なくとも1つのデポジットインクリメントインデックスレジスタを有するデータアドレス生成器を備え、
前記データアドレス生成器が、特定のエントリにアクセスするために、前記データワードのセクションを前記変位フィールドに配置するように構成される
ことを特徴とする参照テーブルアドレス指定システム。 - 前記エントリが、前記データワードの対応するセクションの部分的な結果を含む
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - アキュムレータ、参照テーブル宛先レジスタ、及び結合回路を有する計算ユニットを更に備え、
前記計算ユニットが、最終結果を獲得するために、データワードの全セクションからの前記部分的な結果を累算するように構成される
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記宛先レジスタが、計算ユニットデータレジスタファイルのあらゆる宛先レジスタであり得る
ことを特徴とする請求項3に記載の参照テーブルアドレス指定システム。 - 前記データアドレス生成器が、複数のポインタレジスタを備え、
前記デポジットインクリメントインデックスレジスタが、前記ポインタレジスタの内の1つによって実現される
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記データアドレス生成器が、複数のポインタレジスタを備え、
前記デポジットインクリメント入力レジスタが、前記ポインタレジスタの内の1つによって実現される
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記データアドレス生成器が、更に、セットにおける次のテーブルを識別するために、前記デポジットインクリメントインデックスレジスタのインデックスフィールドをインクリメントするように構成される
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記部分的な結果が、対応するセクションのデータビットを含むと共に、
前記データアドレス生成器が、更に、それらのビットを所定の出力ワードに割り当てるように構成される
ことを特徴とする請求項2に記載の参照テーブルアドレス指定システム。 - 宛先ワード及びデータワードが、同一のビット数を有している
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 宛先ワード及びデータワードが、同一でないビット数を有している
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記結合回路が、排他的論理和回路である
ことを特徴とする請求項3に記載の参照テーブルアドレス指定システム。 - 前記結合回路が、加算回路である
ことを特徴とする請求項3に記載の参照テーブルアドレス指定システム。 - 前記データアドレス生成器が、第2のデポジットインクリメントインデックスレジスタを備え、
前記データアドレス生成器が、前記データワードの第2のセクションを第2のデポジットインクリメントインデックスレジスタの変位フィールドに配置するように構成される
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記データアドレス生成器が、前記インデックスレジスタを既知のテーブルアドレスにあらかじめ読み込むように構成される
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記既知のテーブルアドレスが、開始アドレスである
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記セクションが、ビットフィールドである
ことを特徴とする請求項1に記載の参照テーブルアドレス指定システム。 - 前記ビットフィールドが、1バイトである
ことを特徴とする請求項16に記載の参照テーブルアドレス指定システム。 - 前記ビットフィールドが、1ニブルである
ことを特徴とする請求項16に記載の参照テーブルアドレス指定システム。 - 外部メモリ内の参照テーブルのセットを使用可能にするための参照テーブルアドレス指定方法であって、
データワードを計算ユニットからデータアドレス生成器内の入力レジスタに転送する段階と、
データアドレス生成器内の少なくとも1つのインデックスレジスタに、メモリ内のテーブルのセットの位置を識別するためのテーブルベースフィールド、及び変位フィールドを提供する段階と、
テーブルにおける特定のエントリの位置を識別するために、データワードのセクションを前記インデックスレジスタ内の変位フィールドに配置する段階と
を含むことを特徴とする参照テーブルアドレス指定方法。 - 前記エントリが、前記データワードの対応するセクションの部分的な結果を含む
ことを特徴とする請求項19に記載の参照テーブルアドレス指定方法。 - 最終結果を獲得するために、データワードの全セクションからの部分的な結果を累算する段階を更に含む
ことを特徴とする請求項19に記載の参照テーブルアドレス指定方法。 - セットにおける次のテーブルを識別するために、データアドレス生成器において、テーブルベースフィールドをインクリメントする段階を更に含む
ことを特徴とする請求項19に記載の参照テーブルアドレス指定方法。 - 前記部分的な結果が、データビットを含むと共に、
前記方法が、それらのビットを所定の出力ワードに割り当てる段階を更に含む
ことを特徴とする請求項22に記載の参照テーブルアドレス指定方法。 - 出力ワード及びデータワードが、同一のビット数を有している
ことを特徴とする請求項19に記載の参照テーブルアドレス指定方法。 - 出力ワード及びデータワードが、同一でないビット数を有している
ことを特徴とする請求項19に記載の参照テーブルアドレス指定方法。 - 累算することが、排他的論理和を計算することを含む
ことを特徴とする請求項21に記載の参照テーブルアドレス指定方法。 - 累算することが、加算することを含む
ことを特徴とする請求項21に記載の参照テーブルアドレス指定方法。 - データワードのセクションを前記インデックスレジスタ内の変位フィールドに配置するのと並行して、データワードの第2のセクションを、別の特定のエントリの位置を識別するための別のインデックスレジスタの変位フィールドに配置する段階を更に含む
ことを特徴とする請求項19に記載の参照テーブルアドレス指定方法。 - インデックスレジスタを既知のテーブルアドレスにあらかじめ読み込む段階を更に含む
ことを特徴とする請求項19に記載の参照テーブルアドレス指定方法。 - 前記インデックスレジスタが、開始アドレスにあらかじめ読み込まれる
ことを特徴とする請求項29に記載の参照テーブルアドレス指定方法。 - 前記セクションが、ビットフィールドである
ことを特徴とする請求項29に記載の参照テーブルアドレス指定方法。 - 前記ビットフィールドが、1バイトである
ことを特徴とする請求項31に記載の参照テーブルアドレス指定方法。 - 前記ビットフィールドが、1ニブルである
ことを特徴とする請求項31に記載の参照テーブルアドレス指定方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/258,662 | 2005-10-26 | ||
US11/258,662 US8285972B2 (en) | 2005-10-26 | 2005-10-26 | Lookup table addressing system and method |
PCT/US2006/040414 WO2007050349A2 (en) | 2005-10-26 | 2006-10-17 | Lookup table addressing system and method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009514096A true JP2009514096A (ja) | 2009-04-02 |
JP2009514096A5 JP2009514096A5 (ja) | 2011-10-20 |
JP5112325B2 JP5112325B2 (ja) | 2013-01-09 |
Family
ID=37968359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008537761A Expired - Fee Related JP5112325B2 (ja) | 2005-10-26 | 2006-10-17 | 参照テーブルアドレス指定システム及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8285972B2 (ja) |
EP (1) | EP1941370A4 (ja) |
JP (1) | JP5112325B2 (ja) |
CN (1) | CN101341470B (ja) |
TW (1) | TWI333615B (ja) |
WO (1) | WO2007050349A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013045072A (ja) * | 2011-08-26 | 2013-03-04 | Toshiba Corp | 演算装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7728744B2 (en) * | 2005-10-26 | 2010-06-01 | Analog Devices, Inc. | Variable length decoder system and method |
US8024551B2 (en) * | 2005-10-26 | 2011-09-20 | Analog Devices, Inc. | Pipelined digital signal processor |
US8301990B2 (en) * | 2007-09-27 | 2012-10-30 | Analog Devices, Inc. | Programmable compute unit with internal register and bit FIFO for executing Viterbi code |
US7877571B2 (en) * | 2007-11-20 | 2011-01-25 | Qualcomm, Incorporated | System and method of determining an address of an element within a table |
US20090245510A1 (en) * | 2008-03-25 | 2009-10-01 | Mathieu Ciet | Block cipher with security intrinsic aspects |
WO2010013092A1 (en) * | 2008-07-30 | 2010-02-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and method for providing trusted system functionalities in a cluster based system |
GB2533531A (en) | 2013-09-13 | 2016-06-22 | Smg Holdings-Anova Tech Llc | Self-healing data transmission system to achieve lower latency |
AU2014318629A1 (en) * | 2013-09-13 | 2016-05-05 | Smg Holdings-Anova Technologies, Llc | Packet sharing data transmission system and relay to lower latency |
US11106437B2 (en) * | 2019-01-14 | 2021-08-31 | Microsoft Technology Licensing, Llc | Lookup table optimization for programming languages that target synchronous digital circuits |
US11144286B2 (en) | 2019-01-14 | 2021-10-12 | Microsoft Technology Licensing, Llc | Generating synchronous digital circuits from source code constructs that map to circuit implementations |
US11113176B2 (en) | 2019-01-14 | 2021-09-07 | Microsoft Technology Licensing, Llc | Generating a debugging network for a synchronous digital circuit during compilation of program source code |
US11275568B2 (en) | 2019-01-14 | 2022-03-15 | Microsoft Technology Licensing, Llc | Generating a synchronous digital circuit from a source code construct defining a function call |
US11093682B2 (en) | 2019-01-14 | 2021-08-17 | Microsoft Technology Licensing, Llc | Language and compiler that generate synchronous digital circuits that maintain thread execution order |
CN109933301B (zh) * | 2019-03-19 | 2023-04-14 | 中科亿海微电子科技(苏州)有限公司 | 可扩展可编程逻辑单元及可编程逻辑块结构 |
TWI754206B (zh) * | 2020-01-10 | 2022-02-01 | 祥碩科技股份有限公司 | 資料儲存系統、資料儲存裝置及其管理方法 |
KR20220009643A (ko) * | 2020-07-16 | 2022-01-25 | 삼성전자주식회사 | 스토리지 컨트롤러, 이를 포함하는 클라이언트 및 서버, 및 이의 동작 방법 |
CN114185486A (zh) * | 2021-11-17 | 2022-03-15 | 深圳市德明利技术股份有限公司 | 一种dram存储器的数据写入方法和dram控制系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000019958A (ja) * | 1998-04-27 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 暗号処理装置、暗号処理方法、及び、暗号処理プログラムを記憶した記憶媒体 |
JP2001516917A (ja) * | 1997-09-17 | 2001-10-02 | ソニー エレクトロニクス インク | デジタルオーディオ信号のデコードに最適なデジタルシグナルプロセッサ |
JP2004303203A (ja) * | 2003-03-31 | 2004-10-28 | Hewlett-Packard Development Co Lp | レジスタから並列テーブルルックアップを行う可変再配列(mux)命令 |
JP2005134477A (ja) * | 2003-10-28 | 2005-05-26 | Sony Corp | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム |
JP2005517233A (ja) * | 2002-02-07 | 2005-06-09 | アナログ デバイシーズ インク | 再構成可能な並列ルックアップテーブルシステム |
JP2008542910A (ja) * | 2005-05-31 | 2008-11-27 | アトメル・コーポレイション | バイトアドレシング可能メモリの抽出されたインデックスアドレシング |
Family Cites Families (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1181461B (de) * | 1963-10-08 | 1964-11-12 | Telefunken Patent | Adressenaddierwerk einer programm-gesteuerten Rechenmaschine |
US3805037A (en) * | 1972-02-22 | 1974-04-16 | J Ellison | N{40 th power galois linear gate |
DE2407241A1 (de) * | 1974-02-15 | 1975-08-21 | Ibm Deutschland | Verfahren und anordnung zur erhoehung der verfuegbarkeit eines digitalrechners |
DE3600905A1 (de) | 1986-01-15 | 1987-07-16 | Ant Nachrichtentech | Verfahren zum dekodieren von binaersignalen sowie viterbi-dekoder und anwendungen |
EP0347560B1 (en) * | 1988-04-27 | 1996-03-06 | Nec Corporation | Memory access control device which can be formed by a reduced number of LSI's |
US5287511A (en) | 1988-07-11 | 1994-02-15 | Star Semiconductor Corporation | Architectures and methods for dividing processing tasks into tasks for a programmable real time signal processor and tasks for a decision making microprocessor interfacing therewith |
US5031131A (en) | 1988-11-14 | 1991-07-09 | Eaton Corporation | Direct digital synthesizer |
US5062057A (en) * | 1988-12-09 | 1991-10-29 | E-Machines Incorporated | Computer display controller with reconfigurable frame buffer memory |
DE3909996A1 (de) | 1989-03-25 | 1990-10-04 | Forschungszentrum Juelich Gmbh | Rekuperativer keramischer waermeuebertrager |
JPH0492921A (ja) | 1990-08-03 | 1992-03-25 | Fujitsu Ltd | 指数関数演算器 |
CA2074769C (en) * | 1991-08-09 | 2001-03-20 | International Business Machines Corporation | Formula processor |
US5386523A (en) * | 1992-01-10 | 1995-01-31 | Digital Equipment Corporation | Addressing scheme for accessing a portion of a large memory space |
US5260898A (en) | 1992-03-13 | 1993-11-09 | Sun Microsystems, Inc. | Result cache for complex arithmetic units |
US5351047A (en) | 1992-09-21 | 1994-09-27 | Laboratory Automation, Inc. | Data decoding method and apparatus |
JPH06110852A (ja) | 1992-09-29 | 1994-04-22 | Hitachi Ltd | ブロック状並列分散演算アレイプロセッサ |
JP3124648B2 (ja) | 1993-03-19 | 2001-01-15 | 富士通株式会社 | 色データ管理方法及び装置 |
KR0135846B1 (ko) * | 1994-02-02 | 1998-06-15 | 김광호 | 룩-업-테이블장치 |
US5530825A (en) * | 1994-04-15 | 1996-06-25 | Motorola, Inc. | Data processor with branch target address cache and method of operation |
US5832290A (en) * | 1994-06-13 | 1998-11-03 | Hewlett-Packard Co. | Apparatus, systems and method for improving memory bandwidth utilization in vector processing systems |
US5507000A (en) | 1994-09-26 | 1996-04-09 | Bull Hn Information Systems Inc. | Sharing of register stack by two execution units in a central processor |
US5689452A (en) * | 1994-10-31 | 1997-11-18 | University Of New Mexico | Method and apparatus for performing arithmetic in large galois field GF(2n) |
US5710939A (en) | 1995-05-26 | 1998-01-20 | National Semiconductor Corporation | Bidirectional parallel data port having multiple data transfer rates, master, and slave operation modes, and selective data transfer termination |
US6029242A (en) * | 1995-08-16 | 2000-02-22 | Sharp Electronics Corporation | Data processing system using a shared register bank and a plurality of processors |
US5666116A (en) | 1995-12-01 | 1997-09-09 | U.S. Philips Corporation | High speed variable-length decoder arrangement |
DE69734399D1 (de) * | 1996-01-24 | 2006-03-02 | Sun Microsystems Inc | Verfahren und vorrichtung zur stapel-cachespeicherung |
US5675332A (en) | 1996-02-01 | 1997-10-07 | Samsung Electronics Co., Ltd. | Plural-step chunk-at-a-time decoder for variable-length codes of Huffman type |
US5996066A (en) * | 1996-10-10 | 1999-11-30 | Sun Microsystems, Inc. | Partitioned multiply and add/subtract instruction for CPU with integrated graphics functions |
US6009499A (en) | 1997-03-31 | 1999-12-28 | Sun Microsystems, Inc | Pipelined stack caching circuit |
GB9707861D0 (en) * | 1997-04-18 | 1997-06-04 | Certicom Corp | Arithmetic processor |
US5961640A (en) | 1997-04-22 | 1999-10-05 | Vlsi Technology, Inc. | Virtual contiguous FIFO having the provision of packet-driven automatic endian conversion |
US6259456B1 (en) | 1997-04-30 | 2001-07-10 | Canon Kabushiki Kaisha | Data normalization techniques |
US5937438A (en) * | 1997-06-30 | 1999-08-10 | Lucent Technologies Inc. | Sine/cosine lookup table |
US6151705A (en) * | 1997-10-30 | 2000-11-21 | Hewlett-Packard Company | Efficient use of the base register auto-increment feature of memory access instructions |
US5970241A (en) * | 1997-11-19 | 1999-10-19 | Texas Instruments Incorporated | Maintaining synchronism between a processor pipeline and subsystem pipelines during debugging of a data processing system |
US6094726A (en) | 1998-02-05 | 2000-07-25 | George S. Sheng | Digital signal processor using a reconfigurable array of macrocells |
US6223320B1 (en) * | 1998-02-10 | 2001-04-24 | International Business Machines Corporation | Efficient CRC generation utilizing parallel table lookup operations |
GB9806687D0 (en) * | 1998-03-27 | 1998-05-27 | Memory Corp Plc | Memory system |
US6272452B1 (en) | 1998-04-02 | 2001-08-07 | Ati Technologies, Inc. | Universal asynchronous receiver transmitter (UART) emulation stage for modem communication |
US6067609A (en) * | 1998-04-09 | 2000-05-23 | Teranex, Inc. | Pattern generation and shift plane operations for a mesh connected computer |
US6138208A (en) * | 1998-04-13 | 2000-10-24 | International Business Machines Corporation | Multiple level cache memory with overlapped L1 and L2 memory access |
US5996057A (en) * | 1998-04-17 | 1999-11-30 | Apple | Data processing system and method of permutation with replication within a vector register file |
US6134676A (en) | 1998-04-30 | 2000-10-17 | International Business Machines Corporation | Programmable hardware event monitoring method |
US6332188B1 (en) * | 1998-11-06 | 2001-12-18 | Analog Devices, Inc. | Digital signal processor with bit FIFO |
US6829695B1 (en) | 1999-09-03 | 2004-12-07 | Nexql, L.L.C. | Enhanced boolean processor with parallel input |
US6771196B2 (en) | 1999-12-14 | 2004-08-03 | Broadcom Corporation | Programmable variable-length decoder |
JP2001210357A (ja) | 2000-01-28 | 2001-08-03 | Hitachi Maxell Ltd | アルカリ蓄電池 |
US6539477B1 (en) * | 2000-03-03 | 2003-03-25 | Chameleon Systems, Inc. | System and method for control synthesis using a reachable states look-up table |
US6480845B1 (en) * | 2000-06-14 | 2002-11-12 | Bull Hn Information Systems Inc. | Method and data processing system for emulating virtual memory working spaces |
US6430672B1 (en) | 2000-07-17 | 2002-08-06 | International Business Machines Corporation | Method for performing address mapping using two lookup tables |
CN1232041C (zh) * | 2001-05-16 | 2005-12-14 | 皇家菲利浦电子有限公司 | 可重新配置的逻辑器件以及包括该器件的乘法阵列 |
US6587057B2 (en) | 2001-07-25 | 2003-07-01 | Quicksilver Technology, Inc. | High performance memory efficient variable-length coding decoder |
KR100437609B1 (ko) | 2001-09-20 | 2004-06-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 어드레스 변환 방법 및 그 장치 |
US7283628B2 (en) * | 2001-11-30 | 2007-10-16 | Analog Devices, Inc. | Programmable data encryption engine |
US6587864B2 (en) * | 2001-11-30 | 2003-07-01 | Analog Devices, Inc. | Galois field linear transformer |
US7508937B2 (en) * | 2001-12-18 | 2009-03-24 | Analog Devices, Inc. | Programmable data encryption engine for advanced encryption standard algorithm |
JP2003264467A (ja) | 2002-03-08 | 2003-09-19 | Matsushita Electric Ind Co Ltd | ビタビ復号回路 |
US20030196072A1 (en) * | 2002-04-11 | 2003-10-16 | Chinnakonda Murali S. | Digital signal processor architecture for high computation speed |
US7127667B2 (en) | 2002-04-15 | 2006-10-24 | Mediatek Inc. | ACS circuit and viterbi decoder with the circuit |
US6865659B2 (en) | 2002-06-07 | 2005-03-08 | Sun Microsystems, Inc. | Using short references to access program elements in a large address space |
US7173985B1 (en) | 2002-08-05 | 2007-02-06 | Altera Corporation | Method and apparatus for implementing a Viterbi decoder |
US7693928B2 (en) * | 2003-04-08 | 2010-04-06 | Analog Devices, Inc. | Galois field linear transformer trellis system |
US20050228966A1 (en) | 2004-03-16 | 2005-10-13 | Kabushiki Kaisha Toshiba | Processor system and data processing method |
US7506239B2 (en) | 2004-12-23 | 2009-03-17 | Raghavan Sudhakar | Scalable traceback technique for channel decoder |
US7765459B2 (en) | 2005-09-28 | 2010-07-27 | Samsung Electronics Co., Ltd. | Viterbi decoder and viterbi decoding method |
US7728744B2 (en) * | 2005-10-26 | 2010-06-01 | Analog Devices, Inc. | Variable length decoder system and method |
US8024551B2 (en) * | 2005-10-26 | 2011-09-20 | Analog Devices, Inc. | Pipelined digital signal processor |
US7882284B2 (en) * | 2007-03-26 | 2011-02-01 | Analog Devices, Inc. | Compute unit with an internal bit FIFO circuit |
US8301990B2 (en) * | 2007-09-27 | 2012-10-30 | Analog Devices, Inc. | Programmable compute unit with internal register and bit FIFO for executing Viterbi code |
-
2005
- 2005-10-26 US US11/258,662 patent/US8285972B2/en not_active Expired - Fee Related
-
2006
- 2006-10-17 WO PCT/US2006/040414 patent/WO2007050349A2/en active Application Filing
- 2006-10-17 CN CN2006800478981A patent/CN101341470B/zh not_active Expired - Fee Related
- 2006-10-17 JP JP2008537761A patent/JP5112325B2/ja not_active Expired - Fee Related
- 2006-10-17 EP EP06817002A patent/EP1941370A4/en not_active Withdrawn
- 2006-10-26 TW TW095139557A patent/TWI333615B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001516917A (ja) * | 1997-09-17 | 2001-10-02 | ソニー エレクトロニクス インク | デジタルオーディオ信号のデコードに最適なデジタルシグナルプロセッサ |
JP2000019958A (ja) * | 1998-04-27 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 暗号処理装置、暗号処理方法、及び、暗号処理プログラムを記憶した記憶媒体 |
JP2005517233A (ja) * | 2002-02-07 | 2005-06-09 | アナログ デバイシーズ インク | 再構成可能な並列ルックアップテーブルシステム |
JP2004303203A (ja) * | 2003-03-31 | 2004-10-28 | Hewlett-Packard Development Co Lp | レジスタから並列テーブルルックアップを行う可変再配列(mux)命令 |
JP2005134477A (ja) * | 2003-10-28 | 2005-05-26 | Sony Corp | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム |
JP2008542910A (ja) * | 2005-05-31 | 2008-11-27 | アトメル・コーポレイション | バイトアドレシング可能メモリの抽出されたインデックスアドレシング |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013045072A (ja) * | 2011-08-26 | 2013-03-04 | Toshiba Corp | 演算装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5112325B2 (ja) | 2013-01-09 |
WO2007050349A3 (en) | 2007-11-29 |
WO2007050349A2 (en) | 2007-05-03 |
EP1941370A4 (en) | 2009-04-15 |
TW200745850A (en) | 2007-12-16 |
US8285972B2 (en) | 2012-10-09 |
CN101341470A (zh) | 2009-01-07 |
TWI333615B (en) | 2010-11-21 |
US20070094474A1 (en) | 2007-04-26 |
CN101341470B (zh) | 2010-09-29 |
EP1941370A2 (en) | 2008-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5112325B2 (ja) | 参照テーブルアドレス指定システム及び方法 | |
US10454669B2 (en) | SM4 acceleration processors, methods, systems, and instructions | |
US7174014B2 (en) | Method and system for performing permutations with bit permutation instructions | |
JP3150286B2 (ja) | データストリング生成方法、コンピュータ動作方法、コンピュータシステムによるマトリックス乗算方法、及びコンピュータ | |
EP2889760B1 (en) | SMS4 acceleration processors, methods, systems, and instructions | |
US6952478B2 (en) | Method and system for performing permutations using permutation instructions based on modified omega and flip stages | |
US20220171885A1 (en) | Co-processor for cryptographic operations | |
US20060039555A1 (en) | Method and system for performing permutations using permutation instructions based on butterfly networks | |
JPH08328849A (ja) | コンピュータ及びコンピュータ動作方法 | |
JPH08314717A (ja) | コンピュータ及びコンピュータ動作方法 | |
KR20170033890A (ko) | 비트 셔플 프로세서, 방법, 시스템, 및 명령어 | |
JP6088655B2 (ja) | 単一の命令に応じて回転及びxorを実行するためのシステム、装置及び方法 | |
US20040120518A1 (en) | Matrix multiplication for cryptographic processing | |
US20230067896A1 (en) | Processor with block cipher algorithm, and a data encryption and decryption method operated by the processor | |
Fiskiran et al. | Fast parallel table lookups to accelerate symmetric-key cryptography | |
CN110034918B (zh) | 一种sm4加速方法和装置 | |
US6865272B2 (en) | Executing permutations | |
KR100301224B1 (ko) | 고정도수를저장하는컴퓨터내에서이용가능한메모리주소위치의수를증가시키기위한메모리주소지정방법 | |
WO2009034393A1 (en) | Aes-encryption apparatus and method | |
US5708800A (en) | High speed microprocessor for processing and transferring N-bits of M-bit data | |
RU2024209C1 (ru) | Устройство шифрования двоичной информации "албер" | |
US7286664B1 (en) | Efficient implementation of MD5 message-digest algorithm (RFC1321) on an 8 bit micro-controller | |
SE464991B (sv) | Krypteringskrets uppbyggd med grindmatristeknik | |
JP3492988B2 (ja) | データ変換装置及びそのプログラム記録媒体 | |
CN118132146A (zh) | 用于下转换以及交错多个浮点值的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110608 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110615 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110707 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110714 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20110902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |