JPH08328849A - コンピュータ及びコンピュータ動作方法 - Google Patents
コンピュータ及びコンピュータ動作方法Info
- Publication number
- JPH08328849A JPH08328849A JP8146618A JP14661896A JPH08328849A JP H08328849 A JPH08328849 A JP H08328849A JP 8146618 A JP8146618 A JP 8146618A JP 14661896 A JP14661896 A JP 14661896A JP H08328849 A JPH08328849 A JP H08328849A
- Authority
- JP
- Japan
- Prior art keywords
- data string
- substring
- instruction
- bit
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011017 operating method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 14
- 238000013500 data storage Methods 0.000 claims description 5
- 239000000872 buffer Substances 0.000 description 81
- 239000013598 vector Substances 0.000 description 30
- 239000011159 matrix material Substances 0.000 description 23
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000017105 transposition Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 4
- 230000010076 replication Effects 0.000 description 4
- 238000007792 addition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 1
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 1
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 1
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 1
- 230000035508 accumulation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 データストリング内のオブジェクトを再編成
して、操作を簡易化する。 【解決手段】 データストリングに含まれる複数のサブ
ストリングは、それぞれ同じビット長を有する第１サブ
ストリング、最終サブストリング及び少なくとも四つの
中間サブストリングを有し、コンピュータでは再構成イ
ンストラクションが実行されて、再構成データストリン
グの第１の半分を形成するビットの第１シーケンス及び
再構成データストリングの第２の半分を形成するビット
の第２シーケンスによって形成された偶数のサブストリ
ングを含む再構成データストリングを生成し互いに隣接
する原データストリングの第１サブストリング及び１つ
置いた次のサブストリングを配置することによって第１
シーケンスを生成し、互いに隣接する原データストリン
グの第２サブストリング及び１つ置いたサブストリング
を配置することによって第２シーケンスを生成する。
して、操作を簡易化する。 【解決手段】 データストリングに含まれる複数のサブ
ストリングは、それぞれ同じビット長を有する第１サブ
ストリング、最終サブストリング及び少なくとも四つの
中間サブストリングを有し、コンピュータでは再構成イ
ンストラクションが実行されて、再構成データストリン
グの第１の半分を形成するビットの第１シーケンス及び
再構成データストリングの第２の半分を形成するビット
の第２シーケンスによって形成された偶数のサブストリ
ングを含む再構成データストリングを生成し互いに隣接
する原データストリングの第１サブストリング及び１つ
置いた次のサブストリングを配置することによって第１
シーケンスを生成し、互いに隣接する原データストリン
グの第２サブストリング及び１つ置いたサブストリング
を配置することによって第２シーケンスを生成する。
Description
【０００１】
【発明の属する技術分野】本発明はデータの操作に関す
る。本発明は全面的という訳ではないが詳細にはコンピ
ュータ及びコンピュータを動作させて所謂 "パックイン
ストラクション（命令）”の実行に関連してデータ値の
操作を実行する方法に関する。
る。本発明は全面的という訳ではないが詳細にはコンピ
ュータ及びコンピュータを動作させて所謂 "パックイン
ストラクション（命令）”の実行に関連してデータ値の
操作を実行する方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】パック
インストラクションはパックオペランドで実行される。
パックオペランドは複数のサブストリングからなるビッ
トストリングを有し、各サブストリングは特定のデータ
値を画定し、本明細書中では "オブジェクト”と称され
る。従って、オペランドは複数のオブジェクトを有す
る。各オペランドはレジスタ記憶装置を有し、その記憶
装置は単一のアドレスによってアドレス可能な予め決め
られたビット容量を有し、各ビット位置は個々にアドレ
スできない。従って、各オペランド内で個々のオブジェ
クトをアドレス且つ処理することはできない。
インストラクションはパックオペランドで実行される。
パックオペランドは複数のサブストリングからなるビッ
トストリングを有し、各サブストリングは特定のデータ
値を画定し、本明細書中では "オブジェクト”と称され
る。従って、オペランドは複数のオブジェクトを有す
る。各オペランドはレジスタ記憶装置を有し、その記憶
装置は単一のアドレスによってアドレス可能な予め決め
られたビット容量を有し、各ビット位置は個々にアドレ
スできない。従って、各オペランド内で個々のオブジェ
クトをアドレス且つ処理することはできない。
【０００３】"パックインストラクション”によってオ
ブジェクトを個々に識別せずにオペランド内の全てのオ
ブジェクトに対して共通の動作が実行される。単一の共
通動作はオペランドをメモリの中へ及び該メモリの外へ
ロードすることである。
ブジェクトを個々に識別せずにオペランド内の全てのオ
ブジェクトに対して共通の動作が実行される。単一の共
通動作はオペランドをメモリの中へ及び該メモリの外へ
ロードすることである。
【０００４】別の "パックインストラクション”は演算
インストラクションであり、このインストラクションは
個々のオペランドからのオブジェクトのペアに対して同
じ演算動作を並列実行し、複数の結果オブジェクトを有
するパック結果オペランドを提供する。パックインスト
ラクションの実行のために、コンピュータはパック演算
ユニットを提供し、このユニットは少なくとも一つがパ
ックされている二つのソースオペランドに動作してパッ
ク結果を生成する。
インストラクションであり、このインストラクションは
個々のオペランドからのオブジェクトのペアに対して同
じ演算動作を並列実行し、複数の結果オブジェクトを有
するパック結果オペランドを提供する。パックインスト
ラクションの実行のために、コンピュータはパック演算
ユニットを提供し、このユニットは少なくとも一つがパ
ックされている二つのソースオペランドに動作してパッ
ク結果を生成する。
【０００５】メモリへのローディング及び記憶動作が減
少し、各レジスタを埋めることによって使用可能なレジ
スタ容量を最大にすることができるため、単一のオペラ
ンド内のオブジェクトのセットを一緒に処理することが
有益であるのは明らかである。
少し、各レジスタを埋めることによって使用可能なレジ
スタ容量を最大にすることができるため、単一のオペラ
ンド内のオブジェクトのセットを一緒に処理することが
有益であるのは明らかである。
【０００６】しかしながら、オペランド内のオブジェク
トのシーケンスはオブジェクトがメモリに記憶される順
序によって予め決められているという不利益を有する。
このシーケンスはメモリからオブジェクトを検索してそ
のオブジェクトを別個のレジスタに一時的に記憶し、異
なる位置のメモリに再度書き込むことによってのみ変え
ることが可能である。これはマトリックス操作に特に要
求される。この性質の動作はメモリへの繰り返しのアク
セス及び長いインストラクションシーケンスを必要とす
る。インストラクションシーケンスはメモリの空間を占
有する。インストラクションシーケンスの長さをできる
だけ短くすることが所望される。メモリアクセスは動作
を遅くするため、このアクセスを最小化することも所望
される。
トのシーケンスはオブジェクトがメモリに記憶される順
序によって予め決められているという不利益を有する。
このシーケンスはメモリからオブジェクトを検索してそ
のオブジェクトを別個のレジスタに一時的に記憶し、異
なる位置のメモリに再度書き込むことによってのみ変え
ることが可能である。これはマトリックス操作に特に要
求される。この性質の動作はメモリへの繰り返しのアク
セス及び長いインストラクションシーケンスを必要とす
る。インストラクションシーケンスはメモリの空間を占
有する。インストラクションシーケンスの長さをできる
だけ短くすることが所望される。メモリアクセスは動作
を遅くするため、このアクセスを最小化することも所望
される。
【０００７】
【課題を解決するための手段】本発明の一態様に従う
と、コンピュータが提供されており、そのコンピュータ
はプロセッサ及び離散データの複数のサブストリングを
有するデータストリングを処理するためのデータ記憶回
路を有し、前記サブストリングは同じビット長を有する
第１サブストリング、最終サブストリング及び少なくと
も四つの中間サブストリングを有し、前記コンピュータ
は少なくとも一つのデータストリング再構成インストラ
クションを含むインストラクションセットを有し、前記
再構成インストラクション又は各再構成インストラクシ
ョンが実行されて前記再構成データストリングの第１の
半分を形成するビットの第１シーケンス及び前記再構成
データストリングの第２の半分を形成するビットの第２
シーケンスによって形成された偶数のサブストリングを
含む再構成データストリングを生成し、前記再構成イン
ストラクションが実行されて互いに隣接する原データス
トリングの第１サブストリング及び１つ置いた次のサブ
ストリングを配置することによって第１シーケンスを生
成し、互いに隣接する原データストリングの第２サブス
トリング及び１つ置いた次のサブストリングを配置する
ことによって第２シーケンスを生成する。
と、コンピュータが提供されており、そのコンピュータ
はプロセッサ及び離散データの複数のサブストリングを
有するデータストリングを処理するためのデータ記憶回
路を有し、前記サブストリングは同じビット長を有する
第１サブストリング、最終サブストリング及び少なくと
も四つの中間サブストリングを有し、前記コンピュータ
は少なくとも一つのデータストリング再構成インストラ
クションを含むインストラクションセットを有し、前記
再構成インストラクション又は各再構成インストラクシ
ョンが実行されて前記再構成データストリングの第１の
半分を形成するビットの第１シーケンス及び前記再構成
データストリングの第２の半分を形成するビットの第２
シーケンスによって形成された偶数のサブストリングを
含む再構成データストリングを生成し、前記再構成イン
ストラクションが実行されて互いに隣接する原データス
トリングの第１サブストリング及び１つ置いた次のサブ
ストリングを配置することによって第１シーケンスを生
成し、互いに隣接する原データストリングの第２サブス
トリング及び１つ置いた次のサブストリングを配置する
ことによって第２シーケンスを生成する。
【０００８】従って単一の再構成インストラクションの
実行によってオペランド内のオブジェクトの配置を再構
成することが可能である。
実行によってオペランド内のオブジェクトの配置を再構
成することが可能である。
【０００９】この性質を有する本明細書中で述べられる
インストラクションの主なカテゴリーは "アンジップ”
インストラクションである。
インストラクションの主なカテゴリーは "アンジップ”
インストラクションである。
【００１０】以下の記述から明らかになるように、再構
成インストラクションは単一のレジスタ記憶装置の内容
又は二つのレジスタ記憶装置の内容に対して実行され、
二つのレジスタ記憶装置の内容がデータストリングを画
定する。
成インストラクションは単一のレジスタ記憶装置の内容
又は二つのレジスタ記憶装置の内容に対して実行され、
二つのレジスタ記憶装置の内容がデータストリングを画
定する。
【００１１】本発明はコンピュータを動作させる方法も
提供しており、その方法は、離散データを表しデータス
トリングの複数のサブストリングの一つを形成する複数
のビットシーケンスをデータ記憶装置に保持し、各サブ
ストリングは同じビット長を有する第１サブストリン
グ、最終サブストリング及び少なくとも４つの中間サブ
ストリングを含み、更に少なくとも一つのデータストリ
ング再構成インストラクションを含むインストラクショ
ンシーケンスを実行し、再構成インストラクション又は
各再構成インストラクションが実行されて前記再構成デ
ータストリングの第１の半分を形成する第１ビットシー
ケンス及び前記再構成データストリングの第２の半分を
形成する第２ビットシーケンスによって形成された偶数
のサブストリングを含む再構成データストリングを生成
し、前記再構成インストラクションが実行されて互いに
隣接する原データストリングの第１サブストリング及び
１つ置いた次のサブストリングを配置することによって
第１シーケンスを生成し、互いに隣接する原データスト
リングの第２サブストリング及び１つ置いた次のサブス
トリングを配置することによって第２シーケンスを生成
する。
提供しており、その方法は、離散データを表しデータス
トリングの複数のサブストリングの一つを形成する複数
のビットシーケンスをデータ記憶装置に保持し、各サブ
ストリングは同じビット長を有する第１サブストリン
グ、最終サブストリング及び少なくとも４つの中間サブ
ストリングを含み、更に少なくとも一つのデータストリ
ング再構成インストラクションを含むインストラクショ
ンシーケンスを実行し、再構成インストラクション又は
各再構成インストラクションが実行されて前記再構成デ
ータストリングの第１の半分を形成する第１ビットシー
ケンス及び前記再構成データストリングの第２の半分を
形成する第２ビットシーケンスによって形成された偶数
のサブストリングを含む再構成データストリングを生成
し、前記再構成インストラクションが実行されて互いに
隣接する原データストリングの第１サブストリング及び
１つ置いた次のサブストリングを配置することによって
第１シーケンスを生成し、互いに隣接する原データスト
リングの第２サブストリング及び１つ置いた次のサブス
トリングを配置することによって第２シーケンスを生成
する。
【００１２】この方法は、再構成されるデータストリン
グが複数のピクセルを画定する情報を含む場合に特に有
益であり、各ピクセルは個々のピクセル識別子を表すサ
ブストリングのセットによって画定される。 "アンジッ
プ”インストラクションはデータストリングを二つの異
なる方法で再構成するために使用されうる。ある場合で
はデータストリングにおいてピクセル識別子は互いに隣
接して配置される共通タイプの識別子のグループで配置
されており、再構成データストリングにおいて共通ピク
セルを画定するピクセル識別子は互いに隣接して配置さ
れる。
グが複数のピクセルを画定する情報を含む場合に特に有
益であり、各ピクセルは個々のピクセル識別子を表すサ
ブストリングのセットによって画定される。 "アンジッ
プ”インストラクションはデータストリングを二つの異
なる方法で再構成するために使用されうる。ある場合で
はデータストリングにおいてピクセル識別子は互いに隣
接して配置される共通タイプの識別子のグループで配置
されており、再構成データストリングにおいて共通ピク
セルを画定するピクセル識別子は互いに隣接して配置さ
れる。
【００１３】別の場合では再構成されるデータストリン
グにおいて共通ピクセルを画定するピクセル識別子は互
いに隣接して配置され再構成されたデータストリングに
おいてピクセル識別子は共通タイプのグループで配置さ
れる。
グにおいて共通ピクセルを画定するピクセル識別子は互
いに隣接して配置され再構成されたデータストリングに
おいてピクセル識別子は共通タイプのグループで配置さ
れる。
【００１４】従って、本明細書中で述べられる再構成イ
ンストラクションは所謂 "パック”フォーマットから所
謂 "平面”フォーマット及び "平面”フォーマットから
"パック”フォーマットにピクセル情報を変換するグラ
フィック環境において有益である。これはグラフィック
データの高速操作に特に有益である。
ンストラクションは所謂 "パック”フォーマットから所
謂 "平面”フォーマット及び "平面”フォーマットから
"パック”フォーマットにピクセル情報を変換するグラ
フィック環境において有益である。これはグラフィック
データの高速操作に特に有益である。
【００１５】本発明の再構成インストラクションはマト
リックス操作の実行にも有益である。
リックス操作の実行にも有益である。
【００１６】本発明の請求項１の態様では、コンピュー
タであって、プロセッサ及び離散データの複数のサブス
トリングを有するデータストリングを処理するためのデ
ータ記憶回路を有し、前記サブストリングは同じビット
長を有する第１サブストリング、最終サブストリング及
び少なくとも四つの中間サブストリングを有し、前記コ
ンピュータは少なくとも一つのデータストリング再構成
インストラクションを含むインストラクションセットを
有し、前記再構成インストラクション又は各再構成イン
ストラクションが実行されて前記再構成データストリン
グの第１の半分を形成するビットの第１シーケンス及び
前記再構成データストリングの第２の半分を形成するビ
ットの第２シーケンスによって形成された偶数のサブス
トリングを含む再構成データストリングを生成し、前記
再構成インストラクションが実行されて互いに隣接する
原データストリングの第１サブストリング及び１つ置い
た次のサブストリングを配置することによって第１シー
ケンスを生成し、互いに隣接する原データストリングの
第２サブストリング及び１つ置いた次のサブストリング
を配置することによって第２シーケンスを生成する、こ
とを含む。
タであって、プロセッサ及び離散データの複数のサブス
トリングを有するデータストリングを処理するためのデ
ータ記憶回路を有し、前記サブストリングは同じビット
長を有する第１サブストリング、最終サブストリング及
び少なくとも四つの中間サブストリングを有し、前記コ
ンピュータは少なくとも一つのデータストリング再構成
インストラクションを含むインストラクションセットを
有し、前記再構成インストラクション又は各再構成イン
ストラクションが実行されて前記再構成データストリン
グの第１の半分を形成するビットの第１シーケンス及び
前記再構成データストリングの第２の半分を形成するビ
ットの第２シーケンスによって形成された偶数のサブス
トリングを含む再構成データストリングを生成し、前記
再構成インストラクションが実行されて互いに隣接する
原データストリングの第１サブストリング及び１つ置い
た次のサブストリングを配置することによって第１シー
ケンスを生成し、互いに隣接する原データストリングの
第２サブストリング及び１つ置いた次のサブストリング
を配置することによって第２シーケンスを生成する、こ
とを含む。
【００１７】本発明の請求項２の態様では、請求項１の
態様において、各データストリングは８つのサブストリ
ングを有する。
態様において、各データストリングは８つのサブストリ
ングを有する。
【００１８】本発明の請求項３の態様では、請求項１又
は２の態様において、各々が単一のアドレスによってア
ドレス可能な予め決められたビット容量を有する複数の
レジスタ記憶装置を有する。
は２の態様において、各々が単一のアドレスによってア
ドレス可能な予め決められたビット容量を有する複数の
レジスタ記憶装置を有する。
【００１９】本発明の請求項４の態様では、請求項３の
態様において、データストリングは再構成インストラク
ションの実行の前に前記レジスタ記憶装置に保持され
る。
態様において、データストリングは再構成インストラク
ションの実行の前に前記レジスタ記憶装置に保持され
る。
【００２０】本発明の請求項５の態様では、請求項３の
態様において、データストリングは２つの前記レジスタ
記憶装置の内容を含み、再構成インストラクションの実
行の前に前記２つのレジスタ記憶装置に保持される。
態様において、データストリングは２つの前記レジスタ
記憶装置の内容を含み、再構成インストラクションの実
行の前に前記２つのレジスタ記憶装置に保持される。
【００２１】本発明の請求項６の態様では、コンピュー
タを動作させる方法であって、その方法は、離散データ
を表しデータストリングの複数のサブストリングの一つ
を形成する複数のビットシーケンスをデータ記憶装置に
保持し、各サブストリングは同じビット長を有する第１
サブストリング、最終サブストリング及び少なくとも４
つの中間サブストリングを含み、更に少なくとも一つの
データストリング再構成インストラクションを含むイン
ストラクションシーケンスを実行し、再構成インストラ
クション又は各再構成インストラクションが実行されて
前記再構成データストリングの第１の半分を形成する第
１ビットシーケンス及び前記再構成データストリングの
第２の半分を形成する第２ビットシーケンスによって形
成された偶数のサブストリングを含む再構成データスト
リングを生成し、前記再構成インストラクションが実行
されて互いに隣接する原データストリングの第１サブス
トリング及び１つ置いた次のサブストリングを配置する
ことによって第１シーケンスを生成し、互いに隣接する
原データストリングの第２サブストリング及び１つ置い
た次のサブストリングを配置することによって第２シー
ケンスを生成する、ことを含む。
タを動作させる方法であって、その方法は、離散データ
を表しデータストリングの複数のサブストリングの一つ
を形成する複数のビットシーケンスをデータ記憶装置に
保持し、各サブストリングは同じビット長を有する第１
サブストリング、最終サブストリング及び少なくとも４
つの中間サブストリングを含み、更に少なくとも一つの
データストリング再構成インストラクションを含むイン
ストラクションシーケンスを実行し、再構成インストラ
クション又は各再構成インストラクションが実行されて
前記再構成データストリングの第１の半分を形成する第
１ビットシーケンス及び前記再構成データストリングの
第２の半分を形成する第２ビットシーケンスによって形
成された偶数のサブストリングを含む再構成データスト
リングを生成し、前記再構成インストラクションが実行
されて互いに隣接する原データストリングの第１サブス
トリング及び１つ置いた次のサブストリングを配置する
ことによって第１シーケンスを生成し、互いに隣接する
原データストリングの第２サブストリング及び１つ置い
た次のサブストリングを配置することによって第２シー
ケンスを生成する、ことを含む。
【００２２】本発明の請求項７の態様では、請求項６の
態様において、データストリング内の前記サブストリン
グを識別せずに再構成データストリングのサブストリン
グに共通動作を実行する更なるインストラクションを実
行する、ことを含む。
態様において、データストリング内の前記サブストリン
グを識別せずに再構成データストリングのサブストリン
グに共通動作を実行する更なるインストラクションを実
行する、ことを含む。
【００２３】本発明の請求項８の態様では、請求項６又
は７の態様において、再構成されるデータストリングは
各々がピクセル識別子を表すサブストリングのセットに
よって画定される複数のピクセルを画定する情報を含
み、データストリングにおいてピクセル識別子は共通タ
イプの識別子が互いに隣接して配置されるグループで配
置され、再構成データストリングにおいては共通ピクセ
ルを画定するピクセル識別子は互いに隣接して配置され
る、ことを含む。
は７の態様において、再構成されるデータストリングは
各々がピクセル識別子を表すサブストリングのセットに
よって画定される複数のピクセルを画定する情報を含
み、データストリングにおいてピクセル識別子は共通タ
イプの識別子が互いに隣接して配置されるグループで配
置され、再構成データストリングにおいては共通ピクセ
ルを画定するピクセル識別子は互いに隣接して配置され
る、ことを含む。
【００２４】本発明の請求項９の態様では、請求項６又
は７の態様において、再構成されるデータストリングは
各々がピクセル識別子を表すサブストリングのセットに
よって画定される複数のピクセルを画定する情報を含
み、データストリングにおいて共通ピクセルを画定する
ピクセル識別子は互いに隣接して配置され、再構成デー
タストリングにおいてピクセル識別子は共通タイプのグ
ループで配置される、ことを含む。
は７の態様において、再構成されるデータストリングは
各々がピクセル識別子を表すサブストリングのセットに
よって画定される複数のピクセルを画定する情報を含
み、データストリングにおいて共通ピクセルを画定する
ピクセル識別子は互いに隣接して配置され、再構成デー
タストリングにおいてピクセル識別子は共通タイプのグ
ループで配置される、ことを含む。
【００２５】
【発明の実施の形態】本発明をより理解し、どのように
実行されるかを示すために、添付図面を例として参照さ
れる。
実行されるかを示すために、添付図面を例として参照さ
れる。
【００２６】図１は本発明の第１実施の形態に従ったプ
ロセッサを示す。プロセッサは三つの実行ユニットを有
し、これらのユニットは従来通りの演算ユニット２及び
メモリアクセスユニット４を有する。更に、パック演算
ユニット６も有する。プロセッサはインストラクション
フェッチャー８、インストラクションレジスタ１０、レ
ジスタファイル１２及びインストラクションポインタ１
４も有し、これらは全てプロセッサのコントロールユニ
ット１６の制御によって動作する。レジスタファイルは
レジスタのセットを有し、各レジスタは予め決められた
ビット容量を有し、単一のアドレスでアドレス可能であ
る。レジスタ内の個々の位置にアドレスすることは出来
ない。レジスタにアクセスすると、レジスタの全体的内
容が考慮される。プロセッサは更に定数ユニット１８及
び選択ユニット２０を有する。定数ユニット１８及び選
択ユニット２０も制御ユニット１６の制御によって動作
する。プロセッサはメモリ２２と協働して動作し、該メ
モリはプロセッサの動作を実行するためのインストラク
ション及びデータ値を保持する。データ値及びインスト
ラクションはデータバス２４を介してメモリ２２へ及び
該メモリ２２から与えられる。データバス２４はメモリ
データ入力２６を介してメモリ２２へ及び該メモリ２２
からデータ値を与える。データバス２４はフェッチャー
データ入力２８を介してインストラクションフェッチャ
ー８にデータを与え、メモリアクセス読み取り入力３０
を介してメモリアクセスユニット４にデータを与える。
メモリは選択ユニット２０を介してアドレス入力３２で
アドレスされる。選択ユニット２０は制御ユニット１６
からのフェッチ信号３４を介して制御されてフェッチャ
ー８からアドレス３６を選択するか又はメモリアクセス
ユニット４からアドレス３８を選択する。制御ユニット
１６からの読み書き制御ライン４０、４２はメモリ２２
から及び該メモリ２２への読み書き動作を制御する。イ
ンストラクションフェッチャー８は制御ユニット１６の
制御によってメモリ２２からのインストラクションを以
下のようにフェッチする。インストラクションが読み取
られるアドレス３６が選択ユニット２０を介してメモリ
２２に与えられる。これらのインストラクションはデー
タバス２４を介してフェッチャーデータ入力２８に与え
られる。インストラクションフェッチャーが次にインス
トラクションをフェッチすると、又は任意のイベントに
おいて次のインストラクションが実行可能になると、ラ
イン４４を介してReady 信号が制御ユニット１６に出さ
れる。実行されるインストラクションはインストラクシ
ョンラインInst４６に沿ってインストラクションレジス
タ１０に与えられ、実行中該レジスタに保持される。イ
ンストラクションポインタ１４は、インストラクション
ポインタライン４８を介してフェッチャー８から与えら
れ実行されるインストラクションのアドレスを保持す
る。制御ユニット１６からのNewInst 信号５３に応答し
たGet 信号４７によって、インストラクションレジスタ
１０はInstライン４６の次のインストラクションを記憶
し、フェッチャー８は次のインストラクションの準備を
する。NewInst 信号５３によってインストラクションポ
インタ１４は次のインストラクションのアドレスを記憶
する。制御ユニット１１６からのブランチライン５０に
よってフェッチャー８はブランチを実行する。
ロセッサを示す。プロセッサは三つの実行ユニットを有
し、これらのユニットは従来通りの演算ユニット２及び
メモリアクセスユニット４を有する。更に、パック演算
ユニット６も有する。プロセッサはインストラクション
フェッチャー８、インストラクションレジスタ１０、レ
ジスタファイル１２及びインストラクションポインタ１
４も有し、これらは全てプロセッサのコントロールユニ
ット１６の制御によって動作する。レジスタファイルは
レジスタのセットを有し、各レジスタは予め決められた
ビット容量を有し、単一のアドレスでアドレス可能であ
る。レジスタ内の個々の位置にアドレスすることは出来
ない。レジスタにアクセスすると、レジスタの全体的内
容が考慮される。プロセッサは更に定数ユニット１８及
び選択ユニット２０を有する。定数ユニット１８及び選
択ユニット２０も制御ユニット１６の制御によって動作
する。プロセッサはメモリ２２と協働して動作し、該メ
モリはプロセッサの動作を実行するためのインストラク
ション及びデータ値を保持する。データ値及びインスト
ラクションはデータバス２４を介してメモリ２２へ及び
該メモリ２２から与えられる。データバス２４はメモリ
データ入力２６を介してメモリ２２へ及び該メモリ２２
からデータ値を与える。データバス２４はフェッチャー
データ入力２８を介してインストラクションフェッチャ
ー８にデータを与え、メモリアクセス読み取り入力３０
を介してメモリアクセスユニット４にデータを与える。
メモリは選択ユニット２０を介してアドレス入力３２で
アドレスされる。選択ユニット２０は制御ユニット１６
からのフェッチ信号３４を介して制御されてフェッチャ
ー８からアドレス３６を選択するか又はメモリアクセス
ユニット４からアドレス３８を選択する。制御ユニット
１６からの読み書き制御ライン４０、４２はメモリ２２
から及び該メモリ２２への読み書き動作を制御する。イ
ンストラクションフェッチャー８は制御ユニット１６の
制御によってメモリ２２からのインストラクションを以
下のようにフェッチする。インストラクションが読み取
られるアドレス３６が選択ユニット２０を介してメモリ
２２に与えられる。これらのインストラクションはデー
タバス２４を介してフェッチャーデータ入力２８に与え
られる。インストラクションフェッチャーが次にインス
トラクションをフェッチすると、又は任意のイベントに
おいて次のインストラクションが実行可能になると、ラ
イン４４を介してReady 信号が制御ユニット１６に出さ
れる。実行されるインストラクションはインストラクシ
ョンラインInst４６に沿ってインストラクションレジス
タ１０に与えられ、実行中該レジスタに保持される。イ
ンストラクションポインタ１４は、インストラクション
ポインタライン４８を介してフェッチャー８から与えら
れ実行されるインストラクションのアドレスを保持す
る。制御ユニット１６からのNewInst 信号５３に応答し
たGet 信号４７によって、インストラクションレジスタ
１０はInstライン４６の次のインストラクションを記憶
し、フェッチャー８は次のインストラクションの準備を
する。NewInst 信号５３によってインストラクションポ
インタ１４は次のインストラクションのアドレスを記憶
する。制御ユニット１１６からのブランチライン５０に
よってフェッチャー８はブランチを実行する。
【００２７】インストラクションレジスタ１０は、ソー
ス１及ソース２レジスタアドレスをReg1及びReg2として
レジスタファイルに提供する。結果レジスタアドレスは
Destとして提供される。オペコードはライン５１に沿っ
て制御ユニット１６に与えられる。更に、幾つかのイン
ストラクションは一つの又は両方のソースレジスタをエ
ンコードする代わりに定数オペランドを与える。定数は
定数ユニット１８によって提供される。インストラクシ
ョンのソース値は、入力E1,E2 でS1Reg 及びS2Reg 信号
を適切に設定することによってソース１バス５２、ソー
ス２バス５４に与えられる。ライン５１のオペコードに
従って制御ユニット１６からのPack Ops、Mem Ops 及び
ALU Ops の適切な値を提供することによって正確な実行
ユニットがイネーブルとなる。イネーブルになったユニ
ットは普通結果バス５６に結果Res を与える。これは普
通レジスタファイル１２の選択された結果レジスタDest
に記憶される。これには幾つかの例外がある。
ス１及ソース２レジスタアドレスをReg1及びReg2として
レジスタファイルに提供する。結果レジスタアドレスは
Destとして提供される。オペコードはライン５１に沿っ
て制御ユニット１６に与えられる。更に、幾つかのイン
ストラクションは一つの又は両方のソースレジスタをエ
ンコードする代わりに定数オペランドを与える。定数は
定数ユニット１８によって提供される。インストラクシ
ョンのソース値は、入力E1,E2 でS1Reg 及びS2Reg 信号
を適切に設定することによってソース１バス５２、ソー
ス２バス５４に与えられる。ライン５１のオペコードに
従って制御ユニット１６からのPack Ops、Mem Ops 及び
ALU Ops の適切な値を提供することによって正確な実行
ユニットがイネーブルとなる。イネーブルになったユニ
ットは普通結果バス５６に結果Res を与える。これは普
通レジスタファイル１２の選択された結果レジスタDest
に記憶される。これには幾つかの例外がある。
【００２８】幾つかのインストラクションはダブル長結
果を提供する。これらのインストラクションは結果の第
１部分を通常の方法で記憶する。連続する追加の段階で
は、結果の第２部分はDouble信号５８を表すことによっ
てレジスタファイル１２の次のレジスタに記憶される。
果を提供する。これらのインストラクションは結果の第
１部分を通常の方法で記憶する。連続する追加の段階で
は、結果の第２部分はDouble信号５８を表すことによっ
てレジスタファイル１２の次のレジスタに記憶される。
【００２９】Branch５０にはインストラクションポイン
タ１４を読み取り且つ調節することが要求される。これ
らのBranchによってS1Reg 信号は表されないため、イン
ストラクションポインタ１４はライン６０にソース１の
値を提供する。ソース２の値は通常の方法で（レジスタ
ファイル１２のレジスタからか又は定数ユニット１８か
ら）与えられる。演算ユニット２はブランチ演算を実行
し、その結果はレジスタファイル１２ではなくNew IP入
力６４でフェッチャー８に記憶されて制御ユニット１６
からのBranchライン５０によって信号が送られる。これ
によって新しいアドレスからフェッチャーがスタートす
る。
タ１４を読み取り且つ調節することが要求される。これ
らのBranchによってS1Reg 信号は表されないため、イン
ストラクションポインタ１４はライン６０にソース１の
値を提供する。ソース２の値は通常の方法で（レジスタ
ファイル１２のレジスタからか又は定数ユニット１８か
ら）与えられる。演算ユニット２はブランチ演算を実行
し、その結果はレジスタファイル１２ではなくNew IP入
力６４でフェッチャー８に記憶されて制御ユニット１６
からのBranchライン５０によって信号が送られる。これ
によって新しいアドレスからフェッチャーがスタートす
る。
【００３０】条件ライン６２の状態に応じて二つの段階
で条件ブランチが実行されなければならない。第１段階
では、ReadDest信号４５を表すことによって別のソース
としてDestレジスタを使用する。条件が満たされると、
次に通常のブランチソースオペランドが読み取られブラ
ンチが実行される。
で条件ブランチが実行されなければならない。第１段階
では、ReadDest信号４５を表すことによって別のソース
としてDestレジスタを使用する。条件が満たされると、
次に通常のブランチソースオペランドが読み取られブラ
ンチが実行される。
【００３１】コールはリターンアドレスをセーブしなけ
ればならない。これは、ブランチターゲットを計算する
前にデスティネーションレジスタにインストラクション
ポインタ値を記憶することによって行われる。
ればならない。これは、ブランチターゲットを計算する
前にデスティネーションレジスタにインストラクション
ポインタ値を記憶することによって行われる。
【００３２】本明細書で述べられるコンピュータは幾つ
かの重要な性質を有する。
かの重要な性質を有する。
【００３３】ソースオペランドは常に自然ワード長であ
る。一つ、二つ又は三つのソースオペランドがありう
る。
る。一つ、二つ又は三つのソースオペランドがありう
る。
【００３４】結果は常に自然ワード長であるか又は自然
ワード長の２倍の長さである。自然ワード長の２倍の長
さである場合は、一つではなく二つのレジスタに記憶
し、二つのレジスタを占有する特別の段階を踏むため動
作ペナルティがある。このコンピュータでは、６４ビッ
トの自然ワード長とする。つまり、レジスタファイルの
各レジスタは６４ビットの予め決められた容量を有す
る。
ワード長の２倍の長さである。自然ワード長の２倍の長
さである場合は、一つではなく二つのレジスタに記憶
し、二つのレジスタを占有する特別の段階を踏むため動
作ペナルティがある。このコンピュータでは、６４ビッ
トの自然ワード長とする。つまり、レジスタファイルの
各レジスタは６４ビットの予め決められた容量を有す
る。
【００３５】実行ユニット２、４、６はインストラクシ
ョン実行間に何らの状態も保持しない。従って、連続す
るインストラクションは独立的である。
ョン実行間に何らの状態も保持しない。従って、連続す
るインストラクションは独立的である。
【００３６】アンパックインストラクション 演算ユニット２及びメモリアクセスユニット４は制御ユ
ニット１６と共に従来通りのインストラクションセット
の以下のインストラクションを実行することができる。
以下の定義において、レジスタは、当該技術分野の技術
者には公知であるように、レジスタの中身及び記憶位置
としてのレジスタ自体を示すために使用される。 mov 定数又はレジスタをレジスタに移動する。 add ２個のレジスタを加算して結果を第３レジスタ
（ソースのいずれかと同様である）に記憶する。 sub ２個のレジスタを減算し結果を第３レジスタに
記憶する。 load 一つのレジスタをアドレスとして使用してメモ
リの位置から読み取り結果を別のレジスタに記憶する。 store 一つのレジスタをアドレスとして使用し、別の
レジスタの中身をアドレスによって特定された位置でメ
モリに記憶する。 compe ２個のレジスタ（又はレジスタと定数）が等し
いかを比較する。等しい場合、１をデスティネーション
レジスタに記憶し、そうでない場合はゼロを記憶する。 compge ２個のレジスタ（又はレジスタと定数）の順序
性を比較する。２番目が１番目より小さくなければ、デ
スティネーションレジスタに１を記憶し、そうでない場
合はゼロを記憶する。 jump 新しい位置へ無条件にジャンプする。 jumpz 特定のレジスタの中身がゼロである場合、新し
いプログラム位置にジャンプする。 jumpnz 特定のレジスタの中身がゼロでなければ新し
いプログラム位置にジャンプする。 shr 定数又は別のレジスタによってレジスタのビッ
ト毎の右シフトを実行する。符号ビットはシフトの際複
製されるため、シフトは符号が付けられる。 shl 定数又は別のレジスタによってレジスタのビッ
ト毎の左シフトを実行して結果をデスティネーションレ
ジスタに記憶する。 or/xor ２個のレジスタでビット毎のロジック動作（or
/xor) を実行し、結果をデスティネーションレジスタに
記憶する。
ニット１６と共に従来通りのインストラクションセット
の以下のインストラクションを実行することができる。
以下の定義において、レジスタは、当該技術分野の技術
者には公知であるように、レジスタの中身及び記憶位置
としてのレジスタ自体を示すために使用される。 mov 定数又はレジスタをレジスタに移動する。 add ２個のレジスタを加算して結果を第３レジスタ
（ソースのいずれかと同様である）に記憶する。 sub ２個のレジスタを減算し結果を第３レジスタに
記憶する。 load 一つのレジスタをアドレスとして使用してメモ
リの位置から読み取り結果を別のレジスタに記憶する。 store 一つのレジスタをアドレスとして使用し、別の
レジスタの中身をアドレスによって特定された位置でメ
モリに記憶する。 compe ２個のレジスタ（又はレジスタと定数）が等し
いかを比較する。等しい場合、１をデスティネーション
レジスタに記憶し、そうでない場合はゼロを記憶する。 compge ２個のレジスタ（又はレジスタと定数）の順序
性を比較する。２番目が１番目より小さくなければ、デ
スティネーションレジスタに１を記憶し、そうでない場
合はゼロを記憶する。 jump 新しい位置へ無条件にジャンプする。 jumpz 特定のレジスタの中身がゼロである場合、新し
いプログラム位置にジャンプする。 jumpnz 特定のレジスタの中身がゼロでなければ新し
いプログラム位置にジャンプする。 shr 定数又は別のレジスタによってレジスタのビッ
ト毎の右シフトを実行する。符号ビットはシフトの際複
製されるため、シフトは符号が付けられる。 shl 定数又は別のレジスタによってレジスタのビッ
ト毎の左シフトを実行して結果をデスティネーションレ
ジスタに記憶する。 or/xor ２個のレジスタでビット毎のロジック動作（or
/xor) を実行し、結果をデスティネーションレジスタに
記憶する。
【００３７】パックユニット 図２はパック演算ユニット６のブロック図を示す。これ
は別個のユニットの集合として示され、各々はパック演
算インストラクションの幾つかのサブセットに対して応
答可能である。別の実施では異なる方法で機能を組み合
わせることがあり得るかもしれない。このユニットはバ
イト複製ユニット７０、ツイスト及びジップユニット７
４、明確なパック演算ユニット８０及び本明細書では説
明されないが他のパック演算ユニット７２、７６、７８
を含む。これらは演算ユニット７０乃至８０を選択的に
制御するルートオペコードユニット８２に応答して動作
する。演算ユニット７０乃至８０のオペランドはソース
１バス５２、ソース２バス５４に沿って与えられる。演
算ユニットからの結果は結果バス５６に与えられる。ル
ートオペコードユニット８２へのOP入力は制御ユニット
１６（図１）からのPack Opsインストラクションを受け
る。ソース１バス及びソース２バスに与えられるオペラ
ンドは演算ユニットのそれぞれの入力バッファにロード
され、結果は一つ又は二つの出力バッファからレジスタ
ファイル１２の一つ又は二つのディスティネーションレ
ジスタに与えられる。
は別個のユニットの集合として示され、各々はパック演
算インストラクションの幾つかのサブセットに対して応
答可能である。別の実施では異なる方法で機能を組み合
わせることがあり得るかもしれない。このユニットはバ
イト複製ユニット７０、ツイスト及びジップユニット７
４、明確なパック演算ユニット８０及び本明細書では説
明されないが他のパック演算ユニット７２、７６、７８
を含む。これらは演算ユニット７０乃至８０を選択的に
制御するルートオペコードユニット８２に応答して動作
する。演算ユニット７０乃至８０のオペランドはソース
１バス５２、ソース２バス５４に沿って与えられる。演
算ユニットからの結果は結果バス５６に与えられる。ル
ートオペコードユニット８２へのOP入力は制御ユニット
１６（図１）からのPack Opsインストラクションを受け
る。ソース１バス及びソース２バスに与えられるオペラ
ンドは演算ユニットのそれぞれの入力バッファにロード
され、結果は一つ又は二つの出力バッファからレジスタ
ファイル１２の一つ又は二つのディスティネーションレ
ジスタに与えられる。
【００３８】明確なパック演算 明確なパック演算ユニット８０は、二つのソースオペラ
ンドを各々が幾つかのパックオブジェクトを含むものと
して扱い、二つのオペランドのオブジェクトの各ペアに
動作して各ソースと同じ数のパックオブジェクトを含む
結果を生成する。サポートされる動作は、加算、減算、
比較、乗算、左シフト、右シフト等である。上記に説明
されたように、単一のアドレスを使用してレジスタをア
ドレスすることによって、オペランドがアクセスされ
る。オペランドは個々にアドレスできない複数のオブジ
ェクトを有する。
ンドを各々が幾つかのパックオブジェクトを含むものと
して扱い、二つのオペランドのオブジェクトの各ペアに
動作して各ソースと同じ数のパックオブジェクトを含む
結果を生成する。サポートされる動作は、加算、減算、
比較、乗算、左シフト、右シフト等である。上記に説明
されたように、単一のアドレスを使用してレジスタをア
ドレスすることによって、オペランドがアクセスされ
る。オペランドは個々にアドレスできない複数のオブジ
ェクトを有する。
【００３９】図３はパック演算ユニット６の演算ユニッ
トを例示した図において使用される記号を示す。
トを例示した図において使用される記号を示す。
【００４０】図４は、パック１６ビット数の加算、減
算、比較及び乗算を実行することができる明確なパック
演算ユニットを示す。この場合、ソース及び結果バスの
幅は６４ビットであるため、４つのパックオブジェクト
があり、それぞれは各バスで１６ビットの長さである。
算、比較及び乗算を実行することができる明確なパック
演算ユニットを示す。この場合、ソース及び結果バスの
幅は６４ビットであるため、４つのパックオブジェクト
があり、それぞれは各バスで１６ビットの長さである。
【００４１】明確なパック演算ユニット８０は４つの演
算ロジカルユニットALU0-ALU3 を有し、各ユニットはラ
イン１００のオペコードによって制御され、このライン
は図２のルートオペコードユニット８２から導出され
る。ソースレジスタ１SRC1から与えられた６４ビットワ
ードは４つのパックオブジェクトS1[0]-S1[3] を含む。
ソースレジスタ２SRC2から与えられた６４ビットワード
は４つのパックオブジェクトS2[0]-S2[3] を含む。これ
らは第１入力バッファ９０及び第２入力バッファ９２に
記憶される。第１演算ロジックユニットALU0は各オペラ
ンドの第１パックオブジェクトS1[0],S2[0] に動作して
結果R[0]を生成する。第２乃至第４演算ロジックユニッ
トALU1-ALU3 も同様にオブジェクトの第２ペア乃至第４
ペアを使用してそれぞれ結果R[1]乃至R[3]を生成する。
これらは結果バッファ１０２に記憶される。従って、結
果ワードは４つのパックオブジェクトを含む。イネーブ
ルユニット１０１はユニットのうちのいくつがアクティ
ブであるべきかを決定し、出力バッファがその出力を表
すかどうかを制御する。
算ロジカルユニットALU0-ALU3 を有し、各ユニットはラ
イン１００のオペコードによって制御され、このライン
は図２のルートオペコードユニット８２から導出され
る。ソースレジスタ１SRC1から与えられた６４ビットワ
ードは４つのパックオブジェクトS1[0]-S1[3] を含む。
ソースレジスタ２SRC2から与えられた６４ビットワード
は４つのパックオブジェクトS2[0]-S2[3] を含む。これ
らは第１入力バッファ９０及び第２入力バッファ９２に
記憶される。第１演算ロジックユニットALU0は各オペラ
ンドの第１パックオブジェクトS1[0],S2[0] に動作して
結果R[0]を生成する。第２乃至第４演算ロジックユニッ
トALU1-ALU3 も同様にオブジェクトの第２ペア乃至第４
ペアを使用してそれぞれ結果R[1]乃至R[3]を生成する。
これらは結果バッファ１０２に記憶される。従って、結
果ワードは４つのパックオブジェクトを含む。イネーブ
ルユニット１０１はユニットのうちのいくつがアクティ
ブであるべきかを決定し、出力バッファがその出力を表
すかどうかを制御する。
【００４２】インストラクションは以下の通りに表され
る。 add2p 各S1[i] にその２の補数S2[i] を加えてR[i]を
生成する。オーバーフローは無視される。 sub2p 各S2[i] の２の補数S1[i] から各S2[i] を減算
してR[i]を生成する。オーバーフローは無視される。 cmpe2p S1[i] とS2[i] を比較する。等しい場合はR[i]
を全て１に設定し、異なる場合はR[i]をゼロに設定す
る。 cmpge2ps S1[i] と符号が付けられたその２の補数のS2
[i] を比較する。S1[i]がS2[i] より大きいかS2[i] に
等しい場合はR[i]を全てゼロに設定し、S1[i] がS2[i]
より小さければR[i]をゼロに設定する。 mul2ps S1[i] とその符号付き２の補数のS2[i] を乗
算してR[i]をフル（３２ビット）プロダクトの最下位１
６ビットに設定する。
る。 add2p 各S1[i] にその２の補数S2[i] を加えてR[i]を
生成する。オーバーフローは無視される。 sub2p 各S2[i] の２の補数S1[i] から各S2[i] を減算
してR[i]を生成する。オーバーフローは無視される。 cmpe2p S1[i] とS2[i] を比較する。等しい場合はR[i]
を全て１に設定し、異なる場合はR[i]をゼロに設定す
る。 cmpge2ps S1[i] と符号が付けられたその２の補数のS2
[i] を比較する。S1[i]がS2[i] より大きいかS2[i] に
等しい場合はR[i]を全てゼロに設定し、S1[i] がS2[i]
より小さければR[i]をゼロに設定する。 mul2ps S1[i] とその符号付き２の補数のS2[i] を乗
算してR[i]をフル（３２ビット）プロダクトの最下位１
６ビットに設定する。
【００４３】幾つかの明確なパック演算インストラクシ
ョンは、普通一つのパックソースオペランド及び一つの
アンパックソースオペランドを使用する。図５はそのよ
うなユニットを示す。
ョンは、普通一つのパックソースオペランド及び一つの
アンパックソースオペランドを使用する。図５はそのよ
うなユニットを示す。
【００４４】図５のパック演算ユニットの中身は、実質
的には図４の中身と同様である。唯一異なる点は、第２
ソースオペランドの入力バッファ９２’はアンパック形
態のソースオペランドを受けることである。入力バッフ
ァ９２’は前のようにパック形態の第１ソースオペラン
ドを受ける。アンパックソースオペランド及びパックソ
ースオペランドを使用したインストラクションの一つの
例は、シフトインストラクションであり、シフトの量は
パックされないため、全てのパックオブジェクトに対し
て同じシフトが与えられる。シフト量はアンパックであ
る必要はないが、この方がより有益である。 shl2p S1[i] をS2（パックされていない）だけ左にシ
フトしてR[i]を結果に設定する。 shr2ps 各S1[i] をS2（パックされていない）だけ右に
シフトしてR[i]を結果に設定する。シフトの際符号ビッ
トが複製されるため、シフトは符号付きである。
的には図４の中身と同様である。唯一異なる点は、第２
ソースオペランドの入力バッファ９２’はアンパック形
態のソースオペランドを受けることである。入力バッフ
ァ９２’は前のようにパック形態の第１ソースオペラン
ドを受ける。アンパックソースオペランド及びパックソ
ースオペランドを使用したインストラクションの一つの
例は、シフトインストラクションであり、シフトの量は
パックされないため、全てのパックオブジェクトに対し
て同じシフトが与えられる。シフト量はアンパックであ
る必要はないが、この方がより有益である。 shl2p S1[i] をS2（パックされていない）だけ左にシ
フトしてR[i]を結果に設定する。 shr2ps 各S1[i] をS2（パックされていない）だけ右に
シフトしてR[i]を結果に設定する。シフトの際符号ビッ
トが複製されるため、シフトは符号付きである。
【００４５】同じセットの動作がパック８ビット及びパ
ック３２ビットオブジェクトに与えられることが予想さ
れる。このインストラクションは類似した名前を有する
が、"２”を "１”又は "４に置き換えたものである。
ック３２ビットオブジェクトに与えられることが予想さ
れる。このインストラクションは類似した名前を有する
が、"２”を "１”又は "４に置き換えたものである。
【００４６】バイト複製 図６はバイト複製ユニット７０を示す。バイト複製ユニ
ットは入力バッファ１０４を有し、このバッファは単一
のオペランドを受け、このオペランドは図６では８つの
パック８ビットオブジェクトS[0]乃至S[7]を含む６４ビ
ットワードとして例示される。第１マルチプレクサ１０
６は入力として第１オブジェクトS[0]及び第２オブジェ
クトS[1]を受ける。第２マルチプレクサ１０８は入力と
して第１オブジェクトS[0]及び第３オブジェクトS[2]を
受ける。第３マルチプレクサ１１０は入力として第１マ
ルチプレクサ１０８の出力及び第４オブジェクトS[3]を
受ける。バイト複製ユニットは出力バッファ１１２も有
する。出力バッファは８つの８ビットオブジェクトR[0]
乃至R[7]としてパックされた６４ビットワードを保持す
る。出力バッファ１１２の第１及び第５の８ビット位置
は入力バッファ１０４の第１の８ビットに直接接続す
る。出力バッファ１１２の第２及び第６の８ビット位置
は、第１マルチプレクサ１０６の出力を受けるように接
続される。出力バッファ１１２の第３及び第７の８ビッ
ト位置は第２マルチプレクサ１０８の出力を受けるよう
に接続される。出力バッファ１１２の第４及び第８の８
ビット位置は第３マルチプレクサ１１０の出力を受ける
ように接続される。出力バッファの８ビット結果オブジ
ェクトはR[0]乃至R[7]と称される。タイプユニット１１
４は図２のルートオペコードユニット８２から導出され
たライン１１８のオペコードを受ける。タイプユニット
は複製されるオブジェクトのサイズを選択して３つの出
力信号Do8,Do16,Do32 の内の一つを与える。これらの出
力信号はORゲート１２０に与えられる。ORゲートの出力
によって出力バッファ１１２がイネーブルとなる。Do16
及びDo32信号は第２ORゲート１２２への入力であり、そ
の出力は第１マルチプレクサ１０６を制御する。Do32信
号自体が第２マルチプレクサ１０８及び第３マルチプレ
クサ１１０を制御する。従って、バイト複製ユニットは
ソースオペランドの最下位オブジェクト（８、１６、又
は３２ビット）を使用してそれを８、４又は２倍に複製
して出力バッファ１１２に保持されるパック６４ビット
結果を生成する。動作は８ビットピースに分解され、S
[i]及びR[i]の各々は８ビットである。幾つかのロジッ
クが異なる複製において共有される。タイプユニット１
１４は１６ビットシーケンス又は３２ビットシーケンス
のどちらを複製するかを決定する。Do16又はDo32のどち
らの信号も表されない場合、８ビットシーケンスが複製
される。
ットは入力バッファ１０４を有し、このバッファは単一
のオペランドを受け、このオペランドは図６では８つの
パック８ビットオブジェクトS[0]乃至S[7]を含む６４ビ
ットワードとして例示される。第１マルチプレクサ１０
６は入力として第１オブジェクトS[0]及び第２オブジェ
クトS[1]を受ける。第２マルチプレクサ１０８は入力と
して第１オブジェクトS[0]及び第３オブジェクトS[2]を
受ける。第３マルチプレクサ１１０は入力として第１マ
ルチプレクサ１０８の出力及び第４オブジェクトS[3]を
受ける。バイト複製ユニットは出力バッファ１１２も有
する。出力バッファは８つの８ビットオブジェクトR[0]
乃至R[7]としてパックされた６４ビットワードを保持す
る。出力バッファ１１２の第１及び第５の８ビット位置
は入力バッファ１０４の第１の８ビットに直接接続す
る。出力バッファ１１２の第２及び第６の８ビット位置
は、第１マルチプレクサ１０６の出力を受けるように接
続される。出力バッファ１１２の第３及び第７の８ビッ
ト位置は第２マルチプレクサ１０８の出力を受けるよう
に接続される。出力バッファ１１２の第４及び第８の８
ビット位置は第３マルチプレクサ１１０の出力を受ける
ように接続される。出力バッファの８ビット結果オブジ
ェクトはR[0]乃至R[7]と称される。タイプユニット１１
４は図２のルートオペコードユニット８２から導出され
たライン１１８のオペコードを受ける。タイプユニット
は複製されるオブジェクトのサイズを選択して３つの出
力信号Do8,Do16,Do32 の内の一つを与える。これらの出
力信号はORゲート１２０に与えられる。ORゲートの出力
によって出力バッファ１１２がイネーブルとなる。Do16
及びDo32信号は第２ORゲート１２２への入力であり、そ
の出力は第１マルチプレクサ１０６を制御する。Do32信
号自体が第２マルチプレクサ１０８及び第３マルチプレ
クサ１１０を制御する。従って、バイト複製ユニットは
ソースオペランドの最下位オブジェクト（８、１６、又
は３２ビット）を使用してそれを８、４又は２倍に複製
して出力バッファ１１２に保持されるパック６４ビット
結果を生成する。動作は８ビットピースに分解され、S
[i]及びR[i]の各々は８ビットである。幾つかのロジッ
クが異なる複製において共有される。タイプユニット１
１４は１６ビットシーケンス又は３２ビットシーケンス
のどちらを複製するかを決定する。Do16又はDo32のどち
らの信号も表されない場合、８ビットシーケンスが複製
される。
【００４７】バイト複製ユニットによってサポートされ
る三つのインストラクションは以下の通りである。 re
plp S[0]をR[0]乃至R[7]のそれぞれに複製する。 rep2p S[0]及びS[1]をi が０から３までのR[2i] 及び
R[2i+1] に複製して１６ビットを複製する。 rep4p S[0]及びS[3]をi が０から１までのR[4i] から
R[4i+3] に複製して３２ビットを複製する。
る三つのインストラクションは以下の通りである。 re
plp S[0]をR[0]乃至R[7]のそれぞれに複製する。 rep2p S[0]及びS[1]をi が０から３までのR[2i] 及び
R[2i+1] に複製して１６ビットを複製する。 rep4p S[0]及びS[3]をi が０から１までのR[4i] から
R[4i+3] に複製して３２ビットを複製する。
【００４８】ツイスト及びジップ ツイスト及びジップユニット７４によって実行される再
構成動作には三つの種類がある。それらは以下の通りで
ある。 shuffle (zip) オブジェクトストリングのペアからな
るソースストリングを使用してオブジェクトストリング
のペアからオブジェクトをインターリーブしてソースス
トリングと同じ長さの単一のストリングを生成する。こ
れはパーフェクトシャッフルである。 Sort (unzip) オブジェクトペアを含むソースストリン
グを使用してこのペアをデインターリーブしてその結果
デインターリーブされたペアの連結からなるストリング
を生成する。これはパーフェクトソートである。 Transpose (flip) ４オブジェクトを含むソースストリ
ングを使用し、適切なソースオブジェクトを交換するこ
とによって結果ストリングを生成し、マトリックス転置
のセットを実行する。
構成動作には三つの種類がある。それらは以下の通りで
ある。 shuffle (zip) オブジェクトストリングのペアからな
るソースストリングを使用してオブジェクトストリング
のペアからオブジェクトをインターリーブしてソースス
トリングと同じ長さの単一のストリングを生成する。こ
れはパーフェクトシャッフルである。 Sort (unzip) オブジェクトペアを含むソースストリン
グを使用してこのペアをデインターリーブしてその結果
デインターリーブされたペアの連結からなるストリング
を生成する。これはパーフェクトソートである。 Transpose (flip) ４オブジェクトを含むソースストリ
ングを使用し、適切なソースオブジェクトを交換するこ
とによって結果ストリングを生成し、マトリックス転置
のセットを実行する。
【００４９】これらの動作のうちの任意の一つは他の二
つの動作の適切な組み合わせによって構成されることが
できる。
つの動作の適切な組み合わせによって構成されることが
できる。
【００５０】これら全ての変換に対してソースストリン
グは複数のベクトルからなり、各ベクトルは同じサイズ
のオブジェクトを同じ数だけ含む。これらの変換を挙げ
るためには３つの数字が必要である。 number of vectors ソース及び結果ストリングのベク
トル数を特定する。 size of vector 各ベクトルのオブジェクトの数を
特定する。 size of object 各オブジェクトのビット数を特定
する。
グは複数のベクトルからなり、各ベクトルは同じサイズ
のオブジェクトを同じ数だけ含む。これらの変換を挙げ
るためには３つの数字が必要である。 number of vectors ソース及び結果ストリングのベク
トル数を特定する。 size of vector 各ベクトルのオブジェクトの数を
特定する。 size of object 各オブジェクトのビット数を特定
する。
【００５１】インストラクションネームは変換タイプ
（zip, unzip, flip) からなり、引き続きベクトルの数
"n"が付き、各ベクトルのサイズ "v"が付き、８ビット
バイトの数として表されるオブジェクトサイズ "p"が付
く。従って、インストラクションzip4n2vlp では、zip
はインストラクションタイプを示し、4n2vlpはオペラン
ドフォーマットを特定する。この場合、zip 動作は４ベ
クトルで実行され、それぞれは２つの１バイトオブジェ
クトである。この特定の動作を行うためには、各zip は
２つのベクトルを要求するため、２つの別個のジップが
実行される。
（zip, unzip, flip) からなり、引き続きベクトルの数
"n"が付き、各ベクトルのサイズ "v"が付き、８ビット
バイトの数として表されるオブジェクトサイズ "p"が付
く。従って、インストラクションzip4n2vlp では、zip
はインストラクションタイプを示し、4n2vlpはオペラン
ドフォーマットを特定する。この場合、zip 動作は４ベ
クトルで実行され、それぞれは２つの１バイトオブジェ
クトである。この特定の動作を行うためには、各zip は
２つのベクトルを要求するため、２つの別個のジップが
実行される。
【００５２】ソース及び結果ストリングが全体で６４又
は１２８ビットである場合、図７に示されるような９個
の固有ジップ及びアンジップ変換がある。
は１２８ビットである場合、図７に示されるような９個
の固有ジップ及びアンジップ変換がある。
【００５３】このジップ及びアンジップのセットはこの
実施によってサポートされる６４及び１２８ビットスト
リングに対しては完全である。より長いストリングのジ
ップ及びアンジップは従来のmoveインストラクションと
協働したこれらのインストラクションのシーケンスによ
って実行することができる。
実施によってサポートされる６４及び１２８ビットスト
リングに対しては完全である。より長いストリングのジ
ップ及びアンジップは従来のmoveインストラクションと
協働したこれらのインストラクションのシーケンスによ
って実行することができる。
【００５４】６４及び１２８ビットストリングに適切な
flipは図８に示されている。これらのうちの幾つかは図
７のジップ及びアンジップの幾つかと同様である。
flipは図８に示されている。これらのうちの幾つかは図
７のジップ及びアンジップの幾つかと同様である。
【００５５】ジップ及びアンジップと同様に、このフリ
ップのセットも６４及び１２８ビットストリングに対し
て完全である。より長いストリングのフリップはフリッ
プのシーケンス及び従来のmoveインストラクションによ
って実行可能である。
ップのセットも６４及び１２８ビットストリングに対し
て完全である。より長いストリングのフリップはフリッ
プのシーケンス及び従来のmoveインストラクションによ
って実行可能である。
【００５６】図９は６４ビットジップ及びアンジップを
処理するツイスト及びジップユニット７４の部分を示
す。図９に示されるツイスト及びジップユニットのジッ
プ及びアンジップ部分は、S[0]からS[7]の８つのパック
８ビットソースオブジェクトを含む入力バッファ１３０
を含む。結果バッファ１３２はR[0]からR[7]の８個のパ
ック８ビット結果オブジェクトを保持するために提供さ
れる。結果R[0]は第１ソースオブジェクトS[0]に直接接
続する。第２ソースオブジェクトS[1]は第１入力として
第１マルチプレクサ１３４、第２マルチプレクサ１３６
及び第３マルチプレクサ１３８に与えられる。第１、第
２及び第３マルチプレクサ１３４、１３６、１３８は、
第２入力として第５ソースオブジェクトS[4]を受ける。
第４マルチプレクサ１４０は一つの入力として第３ソー
スオブジェクトS[2]及び別の入力として第１マルチプレ
クサ１３４の出力を受ける。第４マルチプレクサの出力
は第２結果オブジェクトR[1]に提供される。第２マルチ
プレクサ１３６の出力は第３結果オブジェクトR[2]を提
供される。第５マルチプレクサ１４２は入力として第３
マルチプレクサ１３８の出力及び第６ソースオブジェク
トS[5]を受ける。第５マルチプレクサ１４２の出力は第
４結果オブジェクトR[3]に与えられる。第６マルチプレ
クサ１４４は一つの入力として第４ソースオブジェクト
S[3]及び別の入力として第７ソースオブジェクトS[6]を
受ける。第６マルチプレクサの出力は、第７マルチプレ
クサ１４６の一つの入力として与えられ、該マルチプレ
クサ１４６の別の入力は第３ソースオブジェクトS[2]で
ある。第７マルチプレクサ１４６の出力は第５結果オブ
ジェクトR[4]に与えられる。第８マルチプレクサ１５０
は一つの入力として第４ソースオブジェクトS[3]を受
け、別の入力として第７ソースオブジェクトS[6]を受け
て、出力を第６結果オブジェクトR[5]に与える。第９マ
ルチプレクサ１５２は一つの入力として第４ソースオブ
ジェクトS[3]を受け、別の入力として第７ソースオブジ
ェクトS[6]を受ける。第９マルチプレクサ１５２の出力
は第１０マルチプレクサ１５４に与えられ、該第１０マ
ルチプレクサは第２入力として第６ソースオブジェクト
S[5]を受ける。第１０マルチプレクサ１５４の出力は第
７結果オブジェクトR[6]を提供する。第８ソースオブジ
ェクトS7は第８結果オブジェクトR7を提供するように該
結果オブジェクトに直接接続する。タイプユニット１６
２は図２のルートオペコードユニット８２から導出され
たライン１６０のオペコードを受ける。タイプユニット
１６２はツイスト及びジップユニット７４のジップ及び
アンジップ部分で実行されるインストラクションを定め
る。この目的のために、該タイプユニットは４つの出力
信号zip2n2v2p 、unzip2n4vlp 、zip2n4vlp 及びzip4n2
vlp のうちの１つを与える。zip2n4vlp 及びzip4n2vlp
出力は第１ORゲート１６４に与えられ、その出力は第８
マルチプレクサ１５０を制御する。出力信号zip4n2vlp
は第２ORゲート１６６にも与えられ、このゲート１６６
はunzip2n4vlp の出力を受ける。第２ORゲートの出力は
第４、第５、第７及び第１０マルチプレクサを制御す
る。信号unzip2n4vlp は第３及び第６マルチプレクサを
制御する。出力zip2n2v2p は第１及び第９マルチプレク
サを制御する。タイプユニット１６２の４つ全ての出力
は第３ORゲート１６８に与えられ、そのゲート１６８は
出力バッファ１３２がイネーブルかどうかを決定する。
図９においてロジックパスの幾つかは共有されるため、
１０個の８ビットマルチプレクサしか必要としない。ソ
ース及び結果はパック８ビットオブジェクトとして示さ
れる。しかしながら、ある一つのインストラクションで
はこの実施はパック１６ビットオブジェクトのみに画定
され、これはソース及び結果８ビットオブジェクトのペ
アを使用することによって達成される。
処理するツイスト及びジップユニット７４の部分を示
す。図９に示されるツイスト及びジップユニットのジッ
プ及びアンジップ部分は、S[0]からS[7]の８つのパック
８ビットソースオブジェクトを含む入力バッファ１３０
を含む。結果バッファ１３２はR[0]からR[7]の８個のパ
ック８ビット結果オブジェクトを保持するために提供さ
れる。結果R[0]は第１ソースオブジェクトS[0]に直接接
続する。第２ソースオブジェクトS[1]は第１入力として
第１マルチプレクサ１３４、第２マルチプレクサ１３６
及び第３マルチプレクサ１３８に与えられる。第１、第
２及び第３マルチプレクサ１３４、１３６、１３８は、
第２入力として第５ソースオブジェクトS[4]を受ける。
第４マルチプレクサ１４０は一つの入力として第３ソー
スオブジェクトS[2]及び別の入力として第１マルチプレ
クサ１３４の出力を受ける。第４マルチプレクサの出力
は第２結果オブジェクトR[1]に提供される。第２マルチ
プレクサ１３６の出力は第３結果オブジェクトR[2]を提
供される。第５マルチプレクサ１４２は入力として第３
マルチプレクサ１３８の出力及び第６ソースオブジェク
トS[5]を受ける。第５マルチプレクサ１４２の出力は第
４結果オブジェクトR[3]に与えられる。第６マルチプレ
クサ１４４は一つの入力として第４ソースオブジェクト
S[3]及び別の入力として第７ソースオブジェクトS[6]を
受ける。第６マルチプレクサの出力は、第７マルチプレ
クサ１４６の一つの入力として与えられ、該マルチプレ
クサ１４６の別の入力は第３ソースオブジェクトS[2]で
ある。第７マルチプレクサ１４６の出力は第５結果オブ
ジェクトR[4]に与えられる。第８マルチプレクサ１５０
は一つの入力として第４ソースオブジェクトS[3]を受
け、別の入力として第７ソースオブジェクトS[6]を受け
て、出力を第６結果オブジェクトR[5]に与える。第９マ
ルチプレクサ１５２は一つの入力として第４ソースオブ
ジェクトS[3]を受け、別の入力として第７ソースオブジ
ェクトS[6]を受ける。第９マルチプレクサ１５２の出力
は第１０マルチプレクサ１５４に与えられ、該第１０マ
ルチプレクサは第２入力として第６ソースオブジェクト
S[5]を受ける。第１０マルチプレクサ１５４の出力は第
７結果オブジェクトR[6]を提供する。第８ソースオブジ
ェクトS7は第８結果オブジェクトR7を提供するように該
結果オブジェクトに直接接続する。タイプユニット１６
２は図２のルートオペコードユニット８２から導出され
たライン１６０のオペコードを受ける。タイプユニット
１６２はツイスト及びジップユニット７４のジップ及び
アンジップ部分で実行されるインストラクションを定め
る。この目的のために、該タイプユニットは４つの出力
信号zip2n2v2p 、unzip2n4vlp 、zip2n4vlp 及びzip4n2
vlp のうちの１つを与える。zip2n4vlp 及びzip4n2vlp
出力は第１ORゲート１６４に与えられ、その出力は第８
マルチプレクサ１５０を制御する。出力信号zip4n2vlp
は第２ORゲート１６６にも与えられ、このゲート１６６
はunzip2n4vlp の出力を受ける。第２ORゲートの出力は
第４、第５、第７及び第１０マルチプレクサを制御す
る。信号unzip2n4vlp は第３及び第６マルチプレクサを
制御する。出力zip2n2v2p は第１及び第９マルチプレク
サを制御する。タイプユニット１６２の４つ全ての出力
は第３ORゲート１６８に与えられ、そのゲート１６８は
出力バッファ１３２がイネーブルかどうかを決定する。
図９においてロジックパスの幾つかは共有されるため、
１０個の８ビットマルチプレクサしか必要としない。ソ
ース及び結果はパック８ビットオブジェクトとして示さ
れる。しかしながら、ある一つのインストラクションで
はこの実施はパック１６ビットオブジェクトのみに画定
され、これはソース及び結果８ビットオブジェクトのペ
アを使用することによって達成される。
【００５７】６４ビットジップ及びアンジップは以下の
通りである。 zip4n2v1p ２つの８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。これは同じベク
トルのアンジップ（デインターリーブ）と同様である。 zip2n4v1p ４つの８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。 unzip1n4v1p ４つの８ビットオブジェクトからなるベク
トルをアンジップ（デインターリーブ）する。 zip2n2v2p ２つの１６ビットオブジェクトからなるベ
クトルをジップ（インターリーブ）する。これは同じオ
ブジェクトのアンジップ（デインターリーブ）と同様で
ある。
通りである。 zip4n2v1p ２つの８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。これは同じベク
トルのアンジップ（デインターリーブ）と同様である。 zip2n4v1p ４つの８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。 unzip1n4v1p ４つの８ビットオブジェクトからなるベク
トルをアンジップ（デインターリーブ）する。 zip2n2v2p ２つの１６ビットオブジェクトからなるベ
クトルをジップ（インターリーブ）する。これは同じオ
ブジェクトのアンジップ（デインターリーブ）と同様で
ある。
【００５８】図１０はダブル長８ビットジップ及びアン
ジップインストラクションを実行するツイスト及びジッ
プユニットの部分を示す。このツイスト及びジップユニ
ットの部分は第１及び第２入力バッファ１７０、１７２
を有し、各バッファは６４ビットワードを保持する。入
力バッファ１７０、１７２に保持される６４ビットワー
ドは、S1[0] からS2[7] までラベル付けされた１６個の
オブジェクトを有する連続データストリングとしてみな
すことができる。第１及び第２出力バッファ１７４、１
７６があり、それぞれ６４ビットワードを保持する。結
果はライン１７８の出力である。６個の切り換えスイッ
チ１８０乃至１９０があり、それぞれ２つの入力及び２
つの出力を有する。図１０に例示されるように、切り換
えスイッチ１８０乃至１９０の入力は第１及び第２入力
バッファ１７０、１７２の位置に接続する。図１０に例
示されるように切り換えスイッチ１８０乃至１９０の出
力は第１及び第２出力バッファ１７４、１７６の位置に
接続する。図７に例示されたようなzip2n8v1p 動作又は
unzip2n8v1p 動作のいずれかが実施されるように接続さ
れる。図１０から分かるように、第１入力バッファS1
[0] の第１位置及び第２入力バッファS2[7] の最終位置
はそれぞれ出力バッファの第１位置R[0]及び第２出力バ
ッファの最終位置R[15] に接続する。このようにして、
第１及び最終オブジェクトのデータストリングはジップ
及びアンジップインストラクションに従ったデータスト
リングの再構成後も変化しないままである。タイプユニ
ット１９２は図２のルートオペコードユニット８２から
導出されたライン１６０のオペコードを受ける。タイプ
ユニット１９２は、再構成インストラクションがジップ
インストラクションであるか又はアンジップインストラ
クションであるか、即ち、zip2n8v1p であるか又はunzi
p2n8v1p であるかに応じて２つの信号を出力する。これ
らの出力信号はORゲート１９６に与えられる。unzip2n8
v1p 信号は切り換えスイッチ１８０乃至１９０を制御す
る。ORゲート１９６の出力は２つのAND ゲート１９８、
２００に与えられる。AND ゲート１９８はDouble信号５
８も受ける。AND ゲート２００は逆のDouble信号５８を
受ける。AND ゲート２００は第１出力バッファ１７４を
制御し、AND ゲート１９８は第２出力バッファ１７６を
制御する。２つの出力バッファはDouble信号によって制
御され、該Double信号によって第１出力バッファ１７４
はその中身をライン１７８に沿って第１デスティネーシ
ョンレジスタに与え、次に状態を変化させ、第２出力バ
ッファ１７６はその中身をライン１７８に沿ってレジス
タファイル１２の連続レジスタに与える。
ジップインストラクションを実行するツイスト及びジッ
プユニットの部分を示す。このツイスト及びジップユニ
ットの部分は第１及び第２入力バッファ１７０、１７２
を有し、各バッファは６４ビットワードを保持する。入
力バッファ１７０、１７２に保持される６４ビットワー
ドは、S1[0] からS2[7] までラベル付けされた１６個の
オブジェクトを有する連続データストリングとしてみな
すことができる。第１及び第２出力バッファ１７４、１
７６があり、それぞれ６４ビットワードを保持する。結
果はライン１７８の出力である。６個の切り換えスイッ
チ１８０乃至１９０があり、それぞれ２つの入力及び２
つの出力を有する。図１０に例示されるように、切り換
えスイッチ１８０乃至１９０の入力は第１及び第２入力
バッファ１７０、１７２の位置に接続する。図１０に例
示されるように切り換えスイッチ１８０乃至１９０の出
力は第１及び第２出力バッファ１７４、１７６の位置に
接続する。図７に例示されたようなzip2n8v1p 動作又は
unzip2n8v1p 動作のいずれかが実施されるように接続さ
れる。図１０から分かるように、第１入力バッファS1
[0] の第１位置及び第２入力バッファS2[7] の最終位置
はそれぞれ出力バッファの第１位置R[0]及び第２出力バ
ッファの最終位置R[15] に接続する。このようにして、
第１及び最終オブジェクトのデータストリングはジップ
及びアンジップインストラクションに従ったデータスト
リングの再構成後も変化しないままである。タイプユニ
ット１９２は図２のルートオペコードユニット８２から
導出されたライン１６０のオペコードを受ける。タイプ
ユニット１９２は、再構成インストラクションがジップ
インストラクションであるか又はアンジップインストラ
クションであるか、即ち、zip2n8v1p であるか又はunzi
p2n8v1p であるかに応じて２つの信号を出力する。これ
らの出力信号はORゲート１９６に与えられる。unzip2n8
v1p 信号は切り換えスイッチ１８０乃至１９０を制御す
る。ORゲート１９６の出力は２つのAND ゲート１９８、
２００に与えられる。AND ゲート１９８はDouble信号５
８も受ける。AND ゲート２００は逆のDouble信号５８を
受ける。AND ゲート２００は第１出力バッファ１７４を
制御し、AND ゲート１９８は第２出力バッファ１７６を
制御する。２つの出力バッファはDouble信号によって制
御され、該Double信号によって第１出力バッファ１７４
はその中身をライン１７８に沿って第１デスティネーシ
ョンレジスタに与え、次に状態を変化させ、第２出力バ
ッファ１７６はその中身をライン１７８に沿ってレジス
タファイル１２の連続レジスタに与える。
【００５９】処理される２つのインストラクションは以
下の通りである。 zip2n8v1p ８個の８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。 unzip2n8v1p ８個の８ビットオブジェクトからなるベク
トルをアンジップ（デインターリーブ）する。
下の通りである。 zip2n8v1p ８個の８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。 unzip2n8v1p ８個の８ビットオブジェクトからなるベク
トルをアンジップ（デインターリーブ）する。
【００６０】図１１はダブル長１６ビット及び３２ビッ
トジップ及びアンジップインストラクションを実行する
ツイスト及びジップユニットの部分を示す。この部分は
第１及び第２入力バッファ２０２、２０４を有し、それ
ぞれは４つのパック形態の１６ビットオブジェクトを画
定する６４ビットワードを保持する。２つのオブジェク
トは３２ビットジップインストラクションを使用するこ
とによって一緒に処理することができる。第１及び第２
出力バッファ２０６及び２０８はそれぞれ４つのパック
１６ビットオブジェクトR[0]乃至R[3]、R[4]乃至R[7]を
画定する６４ビットワードを保持する。結果はライン２
１０に与えられる。Double信号５８は出力バッファがそ
の出力を表すシーケンスを制御する。ツイスト及びジッ
プユニットの他の部分と同様に、第１オブジェクトの第
１入力バッファは第１出力バッファの第１オブジェクト
位置に直接接続する。同様に、第２入力バッファ２０４
の最終ソースオブジェクト位置は第２出力バッファ２０
８の最終結果オブジェクト位置R[7]に直接接続する。
トジップ及びアンジップインストラクションを実行する
ツイスト及びジップユニットの部分を示す。この部分は
第１及び第２入力バッファ２０２、２０４を有し、それ
ぞれは４つのパック形態の１６ビットオブジェクトを画
定する６４ビットワードを保持する。２つのオブジェク
トは３２ビットジップインストラクションを使用するこ
とによって一緒に処理することができる。第１及び第２
出力バッファ２０６及び２０８はそれぞれ４つのパック
１６ビットオブジェクトR[0]乃至R[3]、R[4]乃至R[7]を
画定する６４ビットワードを保持する。結果はライン２
１０に与えられる。Double信号５８は出力バッファがそ
の出力を表すシーケンスを制御する。ツイスト及びジッ
プユニットの他の部分と同様に、第１オブジェクトの第
１入力バッファは第１出力バッファの第１オブジェクト
位置に直接接続する。同様に、第２入力バッファ２０４
の最終ソースオブジェクト位置は第２出力バッファ２０
８の最終結果オブジェクト位置R[7]に直接接続する。
【００６１】第１マルチプレクサ２１０は第１入力とし
てソースオブジェクトS1[1] 及び第２入力としてソース
オブジェクトS1[2] を受ける。第２マルチプレクサ２１
２は第１入力として第２ソースオブジェクトS1[1] 及び
第２入力として第３ソースオブジェクトS1[2] を受け
る。第３マルチプレクサ２１４は第１入力として第２ソ
ースオブジェクトS1[1] 及び第２入力として第２入力バ
ッファの第１ソースオブジェクトS2[0] を受ける。第４
マルチプレクサ２１６は第１入力としてソースオブジェ
クトS1[3] 及び第２入力としてソースオブジェクトS2
[2] を受ける。第５マルチプレクサ２１８は第１入力と
してソースオブジェクトS2[1] 及び第２入力としてソー
スオブジェクトS2[2] を受ける。第６マルチプレクサ２
２０は第１入力としてソースオブジェクトS2[1] 及び第
２入力としてソースオブジェクトS2[2] を受ける。第１
マルチプレクサ２１０の出力は第２出力バッファ２０８
の第１結果オブジェクトR[4]に与えられる。第２マルチ
プレクサ２１２の出力は第７マルチプレクサ２２２に与
えられ、この第７マルチプレクサは第２出力としてソー
スオブジェクトS2[0] を受ける。第２マルチプレクサ２
２２の出力は第１出力バッファ２０６の第２結果オブジ
ェクトR[1]に与えられる。第３マルチプレクサ２１４の
出力は第１出力バッファ２０６の第３結果オブジェクト
R[2]に与えられる。第４マルチプレクサ２１６の出力は
第２出力バッファ２０８の第２結果オブジェクトR[5]に
与えられる。第５マルチプレクサ２１８の出力は第８マ
ルチプレクサ２２４の第１出力として与えられ、この第
８マルチプレクサは第２入力としてソースオブジェクト
S1[3] を受ける。第８マルチプレクサ２２４の出力は第
２出力バッファ２０８の第３結果オブジェクトR[6]に与
えられる。第６マルチプレクサ２２０の出力は第１出力
バッファ２０６の第４結果オブジェクトR[3]に与えられ
る。タイプユニット２２６はライン１６０で図２のルー
トオペコードユニット８２から導出されたライン１６０
のオペコードを受ける。タイプユニットはツイスト及び
ジップユニットによって実行される再構成動作のタイプ
に応じて３つの出力信号を生成する。これらの信号は、
zip2n4vp2p、unzip2n4v2p 及びzip2n2v4p である。これ
らの信号はORゲート２２８に与えられ、その出力は二つ
のAND ゲート２３０及び２３２に与えられる。AND ゲー
ト２３０はDouble信号も受ける。AND ゲート２３２はDo
uble信号の逆転バージョンを受ける。AND ゲート２３
０、２３２の出力は出力バッファ２０６、２０８の動作
を制御する。
てソースオブジェクトS1[1] 及び第２入力としてソース
オブジェクトS1[2] を受ける。第２マルチプレクサ２１
２は第１入力として第２ソースオブジェクトS1[1] 及び
第２入力として第３ソースオブジェクトS1[2] を受け
る。第３マルチプレクサ２１４は第１入力として第２ソ
ースオブジェクトS1[1] 及び第２入力として第２入力バ
ッファの第１ソースオブジェクトS2[0] を受ける。第４
マルチプレクサ２１６は第１入力としてソースオブジェ
クトS1[3] 及び第２入力としてソースオブジェクトS2
[2] を受ける。第５マルチプレクサ２１８は第１入力と
してソースオブジェクトS2[1] 及び第２入力としてソー
スオブジェクトS2[2] を受ける。第６マルチプレクサ２
２０は第１入力としてソースオブジェクトS2[1] 及び第
２入力としてソースオブジェクトS2[2] を受ける。第１
マルチプレクサ２１０の出力は第２出力バッファ２０８
の第１結果オブジェクトR[4]に与えられる。第２マルチ
プレクサ２１２の出力は第７マルチプレクサ２２２に与
えられ、この第７マルチプレクサは第２出力としてソー
スオブジェクトS2[0] を受ける。第２マルチプレクサ２
２２の出力は第１出力バッファ２０６の第２結果オブジ
ェクトR[1]に与えられる。第３マルチプレクサ２１４の
出力は第１出力バッファ２０６の第３結果オブジェクト
R[2]に与えられる。第４マルチプレクサ２１６の出力は
第２出力バッファ２０８の第２結果オブジェクトR[5]に
与えられる。第５マルチプレクサ２１８の出力は第８マ
ルチプレクサ２２４の第１出力として与えられ、この第
８マルチプレクサは第２入力としてソースオブジェクト
S1[3] を受ける。第８マルチプレクサ２２４の出力は第
２出力バッファ２０８の第３結果オブジェクトR[6]に与
えられる。第６マルチプレクサ２２０の出力は第１出力
バッファ２０６の第４結果オブジェクトR[3]に与えられ
る。タイプユニット２２６はライン１６０で図２のルー
トオペコードユニット８２から導出されたライン１６０
のオペコードを受ける。タイプユニットはツイスト及び
ジップユニットによって実行される再構成動作のタイプ
に応じて３つの出力信号を生成する。これらの信号は、
zip2n4vp2p、unzip2n4v2p 及びzip2n2v4p である。これ
らの信号はORゲート２２８に与えられ、その出力は二つ
のAND ゲート２３０及び２３２に与えられる。AND ゲー
ト２３０はDouble信号も受ける。AND ゲート２３２はDo
uble信号の逆転バージョンを受ける。AND ゲート２３
０、２３２の出力は出力バッファ２０６、２０８の動作
を制御する。
【００６２】zip2n4v2p 信号は第７及び第８マルチプレ
クサ２２２、２２４を制御する。unzip2n4v2p 信号は第
１、第２、第３、第４、第５及び第６マルチプレクサを
制御する。
クサ２２２、２２４を制御する。unzip2n4v2p 信号は第
１、第２、第３、第４、第５及び第６マルチプレクサを
制御する。
【００６３】ツイスト及びジップユニットのこの部分に
よって処理される３つのインストラクションは以下の通
りである。 zip2n4v2p ４個の１６ビットオブジェクトからなるベ
クトルをジップ（インターリーブ）する。 unzip2n4v2p ４個の１６ビットオブジェクトからなる
ベクトルをアンジップ（デインターリーブ）する。 zip2n2v4p ２個の３２ビットオブジェクトからなる
ベクトルをジップ（インターリーブ）する。同じベクト
ルのアンジップ（デインターリーブ）と同様である。
よって処理される３つのインストラクションは以下の通
りである。 zip2n4v2p ４個の１６ビットオブジェクトからなるベ
クトルをジップ（インターリーブ）する。 unzip2n4v2p ４個の１６ビットオブジェクトからなる
ベクトルをアンジップ（デインターリーブ）する。 zip2n2v4p ２個の３２ビットオブジェクトからなる
ベクトルをジップ（インターリーブ）する。同じベクト
ルのアンジップ（デインターリーブ）と同様である。
【００６４】図１２は８ビットflipを実行するツイスト
及びジップユニットの部分を示す。これはシングル長及
びダブル長の両方の動作を行う。図１２において、２つ
の入力バッファ２３４及び２３６があり、それぞれは８
ビットオブジェクトとしてパックされた６４ビットワー
ドを含む。第１及び第２入力バッファ２３４、２３６の
隣接ペアはそれぞれマルチプレクサ２３８−２５２に与
えられる。マルチプレクサ２５４−２６４の第２セット
は以下のように配置される。第２セットの第１マルチプ
レクサ２５４は第１入力として第１出力バッファ２３４
の第２ソースオブジェクトを受け、第２入力として第１
セットの第３マルチプレクサ２４２の出力を受ける。第
２セットの第２マルチプレクサ２５６は第１入力として
第１出力バッファ２３４の第５ソースオブジェクトを受
け、第２入力として第１セットの第５マルチプレクサ２
４６の出力を受ける。第２セットの第３マルチプレクサ
２５８は第１入力として第１出力バッファ２３４の第４
ソースオブジェクトを受け、第２入力として第１セット
の第４マルチプレクサ２４４の出力を受ける。第２セッ
トの第４マルチプレクサ２６０は第１入力として第１出
力バッファ２３４の第７ソースオブジェクトを受け、第
２入力として第１セットの第６マルチプレクサの出力を
受ける。第２セットの第５マルチプレクサ２６２は第１
入力として第１出力バッファの第６ソースオブジェクト
を受け、第２入力として第１セットの第７マルチプレク
サ２５０の出力を受ける。第２セットの第６マルチプレ
クサ２６４は第１入力として第１出力バッファ２３４の
第８ソースオブジェクトを受け、第２入力として第１セ
ットの第８マルチプレクサ２５２の出力を受ける。ツイ
スト及びジップユニットの８ビットフリップ部分も出力
バッファ２６６を含み、８ビットパックオブジェクトと
して６４ビットワードを収容する。第１結果オブジェク
トは第１セットの第１マルチプレクサ２３８の出力とし
て与えられる。第２ソースオブジェクトは第２セットの
第２マルチプレクサ２５６の出力として与えられる。結
果の第３オブジェクトは第１セットの第２マルチプレク
サ２４０の出力として与えられる。結果の第４オブジェ
クトは第２セットの第４マルチプレクサ２６０の出力と
して与えられる。結果の第５オブジェクトは第２セット
の第１マルチプレクサ２５４の出力として与えられる。
結果の第６オブジェクトは第２セットの第５マルチプレ
クサ２６２の出力として与えられる。結果の第７オブジ
ェクトは第２セットの第３マルチプレクサ２５８の出力
として与えられる。結果の第８オブジェクトは第２セッ
トの第６マルチプレクサ２６４の出力として与えられ
る。タイプユニット２６８はライン１６０でオペコード
を受け、実行される再構成動作のタイプに応じて２つの
信号を生成する。これらの信号はflip2n4v1p及びflip2n
8v1pである。これらの信号はORゲート２７０に与えら
れ、その出力は出力バッファ２６６を制御する。Double
信号５８は第１セットのマルチプレクサ２３８−２５２
を制御する。Double信号はダブル長インストラクション
の上部分に対してのみアクティブである。第２セットの
マルチプレクサ２５４−２６４はflip2n8v1p信号によっ
て制御される。
及びジップユニットの部分を示す。これはシングル長及
びダブル長の両方の動作を行う。図１２において、２つ
の入力バッファ２３４及び２３６があり、それぞれは８
ビットオブジェクトとしてパックされた６４ビットワー
ドを含む。第１及び第２入力バッファ２３４、２３６の
隣接ペアはそれぞれマルチプレクサ２３８−２５２に与
えられる。マルチプレクサ２５４−２６４の第２セット
は以下のように配置される。第２セットの第１マルチプ
レクサ２５４は第１入力として第１出力バッファ２３４
の第２ソースオブジェクトを受け、第２入力として第１
セットの第３マルチプレクサ２４２の出力を受ける。第
２セットの第２マルチプレクサ２５６は第１入力として
第１出力バッファ２３４の第５ソースオブジェクトを受
け、第２入力として第１セットの第５マルチプレクサ２
４６の出力を受ける。第２セットの第３マルチプレクサ
２５８は第１入力として第１出力バッファ２３４の第４
ソースオブジェクトを受け、第２入力として第１セット
の第４マルチプレクサ２４４の出力を受ける。第２セッ
トの第４マルチプレクサ２６０は第１入力として第１出
力バッファ２３４の第７ソースオブジェクトを受け、第
２入力として第１セットの第６マルチプレクサの出力を
受ける。第２セットの第５マルチプレクサ２６２は第１
入力として第１出力バッファの第６ソースオブジェクト
を受け、第２入力として第１セットの第７マルチプレク
サ２５０の出力を受ける。第２セットの第６マルチプレ
クサ２６４は第１入力として第１出力バッファ２３４の
第８ソースオブジェクトを受け、第２入力として第１セ
ットの第８マルチプレクサ２５２の出力を受ける。ツイ
スト及びジップユニットの８ビットフリップ部分も出力
バッファ２６６を含み、８ビットパックオブジェクトと
して６４ビットワードを収容する。第１結果オブジェク
トは第１セットの第１マルチプレクサ２３８の出力とし
て与えられる。第２ソースオブジェクトは第２セットの
第２マルチプレクサ２５６の出力として与えられる。結
果の第３オブジェクトは第１セットの第２マルチプレク
サ２４０の出力として与えられる。結果の第４オブジェ
クトは第２セットの第４マルチプレクサ２６０の出力と
して与えられる。結果の第５オブジェクトは第２セット
の第１マルチプレクサ２５４の出力として与えられる。
結果の第６オブジェクトは第２セットの第５マルチプレ
クサ２６２の出力として与えられる。結果の第７オブジ
ェクトは第２セットの第３マルチプレクサ２５８の出力
として与えられる。結果の第８オブジェクトは第２セッ
トの第６マルチプレクサ２６４の出力として与えられ
る。タイプユニット２６８はライン１６０でオペコード
を受け、実行される再構成動作のタイプに応じて２つの
信号を生成する。これらの信号はflip2n4v1p及びflip2n
8v1pである。これらの信号はORゲート２７０に与えら
れ、その出力は出力バッファ２６６を制御する。Double
信号５８は第１セットのマルチプレクサ２３８−２５２
を制御する。Double信号はダブル長インストラクション
の上部分に対してのみアクティブである。第２セットの
マルチプレクサ２５４−２６４はflip2n8v1p信号によっ
て制御される。
【００６５】図１２では単一の６４ビット出力バッファ
のみが例示されている。flip2n4v1pインストラクション
が実行されているとき、バッファは図９に示される単一
の出力バッファに対応する。2n8v1pflipがインストラク
ションが実行されているとき、出力バッファは最初に結
果のRESULT LOW部分を保持してその部分を与え、Double
信号５８が表されると結果のRESULT HIGH 部分を保持
し、その部分を与える。
のみが例示されている。flip2n4v1pインストラクション
が実行されているとき、バッファは図９に示される単一
の出力バッファに対応する。2n8v1pflipがインストラク
ションが実行されているとき、出力バッファは最初に結
果のRESULT LOW部分を保持してその部分を与え、Double
信号５８が表されると結果のRESULT HIGH 部分を保持
し、その部分を与える。
【００６６】ユニットによって処理される２つのインス
トラクションは以下の通りである。 flip2n4v1p ４個の８ビットオブジェクトからなるベ
クトルをフリップする。 flip2n8v1p ８個の８ビットオブジェクトからなるベ
クトルをフリップする。
トラクションは以下の通りである。 flip2n4v1p ４個の８ビットオブジェクトからなるベ
クトルをフリップする。 flip2n8v1p ８個の８ビットオブジェクトからなるベ
クトルをフリップする。
【００６７】図１３は１６ビット及び３２ビットフリッ
プを実行するツイスト及びジップユニットの部分を示
す。８ビットフリップユニットと同様に、この部分もシ
ングル長及びダブル長の両方のフリップを実行する。３
２ビットオブジェクトは１６ビットオブジェクトのペア
として処理される。
プを実行するツイスト及びジップユニットの部分を示
す。８ビットフリップユニットと同様に、この部分もシ
ングル長及びダブル長の両方のフリップを実行する。３
２ビットオブジェクトは１６ビットオブジェクトのペア
として処理される。
【００６８】ユニットによって処理される３つのインス
トラクションは以下の通りである。 flip2n2v2p ２個の１６ビットオブジェクトからなる
ベクトルをフリップする。 flip2n4v2p ４個の１６ビットオブジェクトからなる
ベクトルをフリップする。 flip2n2v4p ２個の３２ビットオブジェクトからなる
ベクトルをフリップする。
トラクションは以下の通りである。 flip2n2v2p ２個の１６ビットオブジェクトからなる
ベクトルをフリップする。 flip2n4v2p ４個の１６ビットオブジェクトからなる
ベクトルをフリップする。 flip2n2v4p ２個の３２ビットオブジェクトからなる
ベクトルをフリップする。
【００６９】これら３つのフリップのうちの２つはジッ
プのうちの２つと同様である。従って、両方のインスト
ラクションセットがある場合、１つのハードウェアのセ
ットのみを実施すればよい。
プのうちの２つと同様である。従って、両方のインスト
ラクションセットがある場合、１つのハードウェアのセ
ットのみを実施すればよい。
【００７０】このツイスト及びジップユニットの部分は
第１及び第２入力バッファ２７２、２７４を有し、それ
ぞれのバッファは第１入力バッファではS1[0] からS1
[3] まで、第２入力バッファではS2[0] からS2[3] まで
の４つの１６ビットオブジェクトとしてパックされた６
４ビットワードを収容する。マルチプレクサ２７６乃至
２９０の第１セットは第１及び第２入力バッファ２７
２、２７４からの入力を以下のように受ける。第１セッ
トの第１マルチプレクサ２７６は第１入力として第１ソ
ースオブジェクトS1[0] を受け、第２入力として第３ソ
ースオブジェクトS1[2] を受ける。第１セットの第２マ
ルチプレクサ２７８は第１入力として第１ソースオブジ
ェクトS1[0] を受け、第２入力として第２ソースオブジ
ェクトS1[1]を受ける。第１セットの第３マルチプレク
サ２８０は第１入力として第２ソースオブジェクトS1
[1] を受け、第２入力として第４ソースオブジェクトS1
[3] を受ける。第１セットの第４マルチプレクサ２８２
は第１入力として第３ソースオブジェクトS1[2] を受
け、第２入力として第４ソースオブジェクトS1[3] を受
ける。第１セットの第５マルチプレクサ２８４は第１入
力として第２バッファ２７４の第１ソースオブジェクト
S2[0] を受け、第２入力として第３ソースオブジェクト
S2[2] を受ける。第１セットの第６マルチプレクサ２８
６は第１入力として第２バッファ２７４の第１ソースオ
ブジェクトS2[0] を受け、第２入力として第２ソースオ
ブジェクトS2[1] を受ける。第７マルチプレクサ２８８
は第１入力として第２ソースオブジェクトS2[1] を受
け、第２入力として第４ソースオブジェクトS2[3] を受
ける。第８マルチプレクサ２９０は第１入力として第２
入力バッファ２７４の第３ソースオブジェクトS2[2] を
受け、第２入力として第４ソースオブジェクトS2[3] を
受ける。マルチプレクサ２９２乃至２９８の第２セット
は以下のように入力を受ける。第２セットの第１マルチ
プレクサ２９２は、第１セットの第１及び第２マルチプ
レクサ２７６、２７８の出力を入力として受ける。第２
セットの第２マルチプレクサ２９４は第１セットの第３
及び第６マルチプレクサ２８０、２８６からの出力を入
力として受ける。第２セットの第３マルチプレクサ２９
６は第１セットの第４及び第５マルチプレクサ２８２、
２８４の出力を入力として受ける。第２セットの第４マ
ルチプレクサ２９８は第１セットの第７及び第８マルチ
プレクサ２８８、２９０の出力を入力として受ける。第
３セットのマルチプレクサ３００−３０４は以下のよう
に入力を受ける。第３セットの第１マルチプレクサ３０
０は第１入力バッファ２７２の第３ソースオブジェクト
S1[2] 及び第２セットの第２マルチプレクサ２９４の出
力を入力として受ける。第３セットの第２マルチプレク
サ３０２は第１入力バッファ２７２の第２ソースオブジ
ェクトS1[1] 及び第２セットの第３マルチプレクサ２９
６の出力を入力として受ける。第３セットの第３マルチ
プレクサ３０４は第１入力バッファ２７２の第４ソース
オブジェクトS1[3] 及び第２セットの第４マルチプレク
サ２９８の出力を入力として受ける。
第１及び第２入力バッファ２７２、２７４を有し、それ
ぞれのバッファは第１入力バッファではS1[0] からS1
[3] まで、第２入力バッファではS2[0] からS2[3] まで
の４つの１６ビットオブジェクトとしてパックされた６
４ビットワードを収容する。マルチプレクサ２７６乃至
２９０の第１セットは第１及び第２入力バッファ２７
２、２７４からの入力を以下のように受ける。第１セッ
トの第１マルチプレクサ２７６は第１入力として第１ソ
ースオブジェクトS1[0] を受け、第２入力として第３ソ
ースオブジェクトS1[2] を受ける。第１セットの第２マ
ルチプレクサ２７８は第１入力として第１ソースオブジ
ェクトS1[0] を受け、第２入力として第２ソースオブジ
ェクトS1[1]を受ける。第１セットの第３マルチプレク
サ２８０は第１入力として第２ソースオブジェクトS1
[1] を受け、第２入力として第４ソースオブジェクトS1
[3] を受ける。第１セットの第４マルチプレクサ２８２
は第１入力として第３ソースオブジェクトS1[2] を受
け、第２入力として第４ソースオブジェクトS1[3] を受
ける。第１セットの第５マルチプレクサ２８４は第１入
力として第２バッファ２７４の第１ソースオブジェクト
S2[0] を受け、第２入力として第３ソースオブジェクト
S2[2] を受ける。第１セットの第６マルチプレクサ２８
６は第１入力として第２バッファ２７４の第１ソースオ
ブジェクトS2[0] を受け、第２入力として第２ソースオ
ブジェクトS2[1] を受ける。第７マルチプレクサ２８８
は第１入力として第２ソースオブジェクトS2[1] を受
け、第２入力として第４ソースオブジェクトS2[3] を受
ける。第８マルチプレクサ２９０は第１入力として第２
入力バッファ２７４の第３ソースオブジェクトS2[2] を
受け、第２入力として第４ソースオブジェクトS2[3] を
受ける。マルチプレクサ２９２乃至２９８の第２セット
は以下のように入力を受ける。第２セットの第１マルチ
プレクサ２９２は、第１セットの第１及び第２マルチプ
レクサ２７６、２７８の出力を入力として受ける。第２
セットの第２マルチプレクサ２９４は第１セットの第３
及び第６マルチプレクサ２８０、２８６からの出力を入
力として受ける。第２セットの第３マルチプレクサ２９
６は第１セットの第４及び第５マルチプレクサ２８２、
２８４の出力を入力として受ける。第２セットの第４マ
ルチプレクサ２９８は第１セットの第７及び第８マルチ
プレクサ２８８、２９０の出力を入力として受ける。第
３セットのマルチプレクサ３００−３０４は以下のよう
に入力を受ける。第３セットの第１マルチプレクサ３０
０は第１入力バッファ２７２の第３ソースオブジェクト
S1[2] 及び第２セットの第２マルチプレクサ２９４の出
力を入力として受ける。第３セットの第２マルチプレク
サ３０２は第１入力バッファ２７２の第２ソースオブジ
ェクトS1[1] 及び第２セットの第３マルチプレクサ２９
６の出力を入力として受ける。第３セットの第３マルチ
プレクサ３０４は第１入力バッファ２７２の第４ソース
オブジェクトS1[3] 及び第２セットの第４マルチプレク
サ２９８の出力を入力として受ける。
【００７１】ツイスト及びジップユニットのこの部分も
４つの１６ビットオブジェクトとしてパックされた６４
ビットワードを収容することができる出力バッファ３０
６を含む。第１結果オブジェクトR[0]は第２セットの第
１マルチプレクサ２９２から導出される。第２結果オブ
ジェクトR[1]乃至第３結果オブジェクトR[3]は第３セッ
トのマルチプレクサ３００−３０４の出力から導出され
る。
４つの１６ビットオブジェクトとしてパックされた６４
ビットワードを収容することができる出力バッファ３０
６を含む。第１結果オブジェクトR[0]は第２セットの第
１マルチプレクサ２９２から導出される。第２結果オブ
ジェクトR[1]乃至第３結果オブジェクトR[3]は第３セッ
トのマルチプレクサ３００−３０４の出力から導出され
る。
【００７２】タイプユニット３０６はライン１６０で図
２のルートオペコードユニット８２からのオペコードを
受ける。タイプユニットはユニットのこの部分によって
実行される再構成インストラクションのタイプに応じて
３つの信号を生成する。この信号は、flip2n2v2p、flip
2n4v2p及びflip2n2v4pである。これらの信号はORゲート
３０８に与えられ、このゲートの出力は出力バッファ３
０６を制御する。Double信号５８は第１セットのマルチ
プレクサ２７６乃至２９０を制御する。flip2n2v4p信号
は第２セットのマルチプレクサを制御する。flip2n2v2p
信号は第３セットのマルチプレクサを制御する。
２のルートオペコードユニット８２からのオペコードを
受ける。タイプユニットはユニットのこの部分によって
実行される再構成インストラクションのタイプに応じて
３つの信号を生成する。この信号は、flip2n2v2p、flip
2n4v2p及びflip2n2v4pである。これらの信号はORゲート
３０８に与えられ、このゲートの出力は出力バッファ３
０６を制御する。Double信号５８は第１セットのマルチ
プレクサ２７６乃至２９０を制御する。flip2n2v4p信号
は第２セットのマルチプレクサを制御する。flip2n2v2p
信号は第３セットのマルチプレクサを制御する。
【００７３】ユニットのこの部分がflip2n2v2pユニット
を実行するために使用される場合、出力バッファはその
インストラクションのために図９に示された単一の出力
バッファである。flip2n4v2p又はflip2n2v4pインストラ
クションを実行するためにユニットのこの部分が使用さ
れると、出力バッファは図１２を参照して上記に述べら
れたように動作する。
を実行するために使用される場合、出力バッファはその
インストラクションのために図９に示された単一の出力
バッファである。flip2n4v2p又はflip2n2v4pインストラ
クションを実行するためにユニットのこの部分が使用さ
れると、出力バッファは図１２を参照して上記に述べら
れたように動作する。
【００７４】バイト複製及びバイトツイスト及びジップ
インストラクションの使用例が与えられる。以下の例に
おいて、アセンブリ表記はレジスタオペランドＲｎ（ｎ
は任意の数）を示す。定数オペランドはｎである。ダブ
ル長結果を生成するインストラクションはレジスタのペ
アの一番目のみを特定する。次に結果の上部分が次のレ
ジスタに書き込まれる。ラベルは "：" が続くアルファ
ベット及び数字からなるストリングによって示される。
インストラクションの使用例が与えられる。以下の例に
おいて、アセンブリ表記はレジスタオペランドＲｎ（ｎ
は任意の数）を示す。定数オペランドはｎである。ダブ
ル長結果を生成するインストラクションはレジスタのペ
アの一番目のみを特定する。次に結果の上部分が次のレ
ジスタに書き込まれる。ラベルは "：" が続くアルファ
ベット及び数字からなるストリングによって示される。
【００７５】一つの有益な動作はマトリックス転置であ
る。
る。
【００７６】マトリックス転置 ジップ、アンジップ又はフリップはマトリックスを転置
するために使用される。単一のインストラクションだけ
で転置できないマトリックスは、より長いサブユニット
に動作する一連のステップで処理することができる。
するために使用される。単一のインストラクションだけ
で転置できないマトリックスは、より長いサブユニット
に動作する一連のステップで処理することができる。
【００７７】マトリックスは、左上からスタートして順
に各行に沿って右下まで進むことで表される。この行順
序付け表示は機能ユニットの図で使用された表示と逆で
ある。
に各行に沿って右下まで進むことで表される。この行順
序付け表示は機能ユニットの図で使用された表示と逆で
ある。
【００７８】フリップの使用 例えば、フリップを使用した１６ビットオブジェクトの
４×４マトリックスの転置において、４つの４分割部分
（それぞれは２×２の１６ビットオブジェクトである）
は個々に転置され、４×４マトリックスの右上及び左下
の４分割部分はスワッピングされる。これは、マトリッ
クスを３２ビットオブジェクトの２つのインターリーブ
された２×２マトリックスとして処理することによって
実行することができる。図１４はこれを実行するための
動作を示す。
４×４マトリックスの転置において、４つの４分割部分
（それぞれは２×２の１６ビットオブジェクトである）
は個々に転置され、４×４マトリックスの右上及び左下
の４分割部分はスワッピングされる。これは、マトリッ
クスを３２ビットオブジェクトの２つのインターリーブ
された２×２マトリックスとして処理することによって
実行することができる。図１４はこれを実行するための
動作を示す。
【００７９】転置を実行するためのアセンブリコードは
外１に示される。
外１に示される。
【００８０】
【外１】
【００８１】ジップの使用 ジップ（パーフェクトシャッフル）を使用して同じマト
リックスを転置するためには、１６ビットオブジェク
ト、次に１６ビットオブジェクトのペア、更に４つの１
６ビットオブジェクトについての一連のシャッフルが要
求される。
リックスを転置するためには、１６ビットオブジェク
ト、次に１６ビットオブジェクトのペア、更に４つの１
６ビットオブジェクトについての一連のシャッフルが要
求される。
【００８２】これを実行するためのアセンブリコードは
外２に示される。
外２に示される。
【００８３】
【外２】
【００８４】アンジップの使用 アンジップ（パーフェクトソート）を使用して同じマト
リックスを転置するためには、１６ビットオブジェクト
のソートが必要である。図１６はこれを実行するための
動作を示す。
リックスを転置するためには、１６ビットオブジェクト
のソートが必要である。図１６はこれを実行するための
動作を示す。
【００８５】これを実行するためのアセンブリコードは
外３に示される。
外３に示される。
【００８６】
【外３】
【００８７】外３はアンジップを使用したバイトの４×
４マトリックスの転置を示す。
４マトリックスの転置を示す。
【００８８】マトリックス乗算 マトリックス乗算は乗算累積のセットからなる。最も一
般的なケースはベクトル（１次元）とマトリックス（２
次元）を乗算して別のベクトルを生成することである。 Ｍ0，0．．．Ｍ0，M-1 Ｖ0．．．ＶN-1 ＭN-1，0．．．ＭN-1，M-1
般的なケースはベクトル（１次元）とマトリックス（２
次元）を乗算して別のベクトルを生成することである。 Ｍ0，0．．．Ｍ0，M-1 Ｖ0．．．ＶN-1 ＭN-1，0．．．ＭN-1，M-1
【００８９】[V] 及び[M] が１６ビットデータを含むな
らば、演算を行うためにパック１６ビット乗算を使用す
ることができる。
らば、演算を行うためにパック１６ビット乗算を使用す
ることができる。
【００９０】乗算を行うための一つの方法は、バイト複
製インストラクションを使用してベクトルの各要素を複
製し、複製された各要素とマトリックスの正確な行のパ
ック乗算を実行し、部分積のパック加算を行うことであ
る。マトリックス転置の必要はないことに注意すべきで
ある。これを実行するためのコードシーケンスは外４に
示される。
製インストラクションを使用してベクトルの各要素を複
製し、複製された各要素とマトリックスの正確な行のパ
ック乗算を実行し、部分積のパック加算を行うことであ
る。マトリックス転置の必要はないことに注意すべきで
ある。これを実行するためのコードシーケンスは外４に
示される。
【００９１】
【外４】
【００９２】ベクトル要素の複製の別の方法はジップを
使用することである。図１７はこれを実行するための動
作を示す。
使用することである。図１７はこれを実行するための動
作を示す。
【００９３】マトリックス乗算のために行うコードシー
ケンスは外５に示される。
ケンスは外５に示される。
【００９４】
【外５】
【００９５】データフォーマット変換 異なるフォーマット間の変換はジップ及びアンジップに
よって実行されうる。より大きなフォーマットへの符号
付き変換には、符号ビットを複製することが必要であ
り、これは符号付き右シフトによって実行される。表１
は種々の符号なしフォーマット間の変換に要求されるイ
ンストラクションを示し、表２は符号付き変換を示す。
よって実行されうる。より大きなフォーマットへの符号
付き変換には、符号ビットを複製することが必要であ
り、これは符号付き右シフトによって実行される。表１
は種々の符号なしフォーマット間の変換に要求されるイ
ンストラクションを示し、表２は符号付き変換を示す。
【００９６】
【表１】
【００９７】
【表２】
【００９８】ストリングサーチ ストリングが特定のキャラクタを含んでいるかを知る必
要があるときにストリングサーチが使用される。サーチ
キャラクタを複製し、パック比較を実行することによっ
て、幾つかのキャラクタが同時にテストされることがで
きる。このサーチのコードシーケンスは外６に示され
る。
要があるときにストリングサーチが使用される。サーチ
キャラクタを複製し、パック比較を実行することによっ
て、幾つかのキャラクタが同時にテストされることがで
きる。このサーチのコードシーケンスは外６に示され
る。
【００９９】
【外６】
【０１００】複製 １、２又は４バイトオブジェクトの複製を実行するため
にジップ、アンジップ又はフリップを使用することが可
能である。外７、外８及び外９はそれぞれどのようにし
て最右のバイトを複製するかを示す。
にジップ、アンジップ又はフリップを使用することが可
能である。外７、外８及び外９はそれぞれどのようにし
て最右のバイトを複製するかを示す。
【０１０１】
【外７】
【０１０２】
【外８】
【０１０３】
【外９】
【０１０４】ＲＧＢαと平面ビデオフォーマットとの変
換 グラフィックス環境で使用するためには、ＲＧＢα（又
はパック）フォーマットは、単一のピクセルのレッド、
グリーン、ブルー及びアルファカラー情報を含む４つの
連続バイトである。従って、各ピクセルは４つの連続バ
イトを含む。平面フォーマットはレッド、グリーン、ブ
ルー及びアルファカラー情報の全てがメモリの別個の領
域に記憶されている場合である。従って全ての同じカラ
ー情報は連続的であり、各ピクセルはメモリの４つの非
連続バイトに対応する。
換 グラフィックス環境で使用するためには、ＲＧＢα（又
はパック）フォーマットは、単一のピクセルのレッド、
グリーン、ブルー及びアルファカラー情報を含む４つの
連続バイトである。従って、各ピクセルは４つの連続バ
イトを含む。平面フォーマットはレッド、グリーン、ブ
ルー及びアルファカラー情報の全てがメモリの別個の領
域に記憶されている場合である。従って全ての同じカラ
ー情報は連続的であり、各ピクセルはメモリの４つの非
連続バイトに対応する。
【０１０５】ＲＧＢαフォーマットと平面フォーマット
の変換はジップ又はアンジップによって実行される。ジ
ップを使用したＲＧＢαから平面への変換シーケンスは
外１０に示され、アンジップを使用した変換シーケンス
は外１１に示される。
の変換はジップ又はアンジップによって実行される。ジ
ップを使用したＲＧＢαから平面への変換シーケンスは
外１０に示され、アンジップを使用した変換シーケンス
は外１１に示される。
【０１０６】
【外１０】
【０１０７】
【外１１】
【０１０８】ジップを使用した平面からＲＧＢαへの変
換シーケンスは外１２に示され、アンジップを使用した
変換シーケンスは外１３に示される。
換シーケンスは外１２に示され、アンジップを使用した
変換シーケンスは外１３に示される。
【０１０９】
【外１２】
【０１１０】
【外１３】
【０１１１】フリップを使用して変換を実行することも
可能であるが、ピクセルがインターリーブするため望ま
しくない。
可能であるが、ピクセルがインターリーブするため望ま
しくない。
【０１１２】回転 ジップ又はアンジップによってマトリックス回転を実行
することができる。このためのシーケンスは外１４及び
外１５に示される。グラフィックオブジェクトの回転を
サポートするために類似したシーケンスを使用すること
もできる。
することができる。このためのシーケンスは外１４及び
外１５に示される。グラフィックオブジェクトの回転を
サポートするために類似したシーケンスを使用すること
もできる。
【０１１３】
【外１４】
【０１１４】
【外１５】
【図１】コンピュータのプロセッサ及びメモリのブロッ
ク図である。
ク図である。
【図２】パック演算ユニットのブロック図である。
【図３】図面において使用される記号の意味を示す。
【図４】２つのパックソースオペランドに動作する明確
なパック演算ユニットのブロック図である。
なパック演算ユニットのブロック図である。
【図５】パックソースオペランド及びアンパックソース
オペランドに動作する明確な演算パックユニットのブロ
ック図である。
オペランドに動作する明確な演算パックユニットのブロ
ック図である。
【図６】バイト複製ユニットを示す。
【図７】ジップ及びアンジップ再構成動作を示す。
【図８】フリップ再構成動作を示す。
【図９】６４ビットジップ及びアンジップを実行するツ
イスト及びジップユニットの部分を示す。
イスト及びジップユニットの部分を示す。
【図１０】ダブル長８ビットジップ及びアンジップを実
行するツイスト及びジップユニットの部分を示す。
行するツイスト及びジップユニットの部分を示す。
【図１１】ダブル長１６ビット及び３２ビットジップ
及びアンジップを実行するツイスト及びジップユニット
の部分を示す。
及びアンジップを実行するツイスト及びジップユニット
の部分を示す。
【図１２】８ビットフリップを実行するツイスト及びジ
ップユニットの部分を示す。
ップユニットの部分を示す。
【図１３】１６ビット及び３２ビットフリップを実行す
るツイスト及びジップユニットの部分を示す。
るツイスト及びジップユニットの部分を示す。
【図１４】フリップインストラクションを使用したマト
リックス転置を示す。
リックス転置を示す。
【図１５】ジップインストラクションを使用したマトリ
ックス転置を示す。
ックス転置を示す。
【図１６】アンジップインストラクションを使用したマ
トリックス転置を示す。
トリックス転置を示す。
【図１７】ジップインストラクションを使用して複製が
どのように実行されるかを示す。
どのように実行されるかを示す。
Claims (9)
- 【請求項１】 コンピュータであって、プロセッサ及び
離散データの複数のサブストリングを有するデータスト
リングを処理するためのデータ記憶回路を有し、前記サ
ブストリングは同じビット長を有する第１サブストリン
グ、最終サブストリング及び少なくとも四つの中間サブ
ストリングを有し、前記コンピュータは少なくとも一つ
のデータストリング再構成インストラクションを含むイ
ンストラクションセットを有し、前記再構成インストラ
クション又は各再構成インストラクションが実行されて
前記再構成データストリングの第１の半分を形成するビ
ットの第１シーケンス及び前記再構成データストリング
の第２の半分を形成するビットの第２シーケンスによっ
て形成された偶数のサブストリングを含む再構成データ
ストリングを生成し、前記再構成インストラクションが
実行されて互いに隣接する原データストリングの第１サ
ブストリング及び１つ置いた次のサブストリングを配置
することによって第１シーケンスを生成し、互いに隣接
する原データストリングの第２サブストリング及び１つ
置いた次のサブストリングを配置することによって第２
シーケンスを生成する、コンピュータ。 - 【請求項２】 各データストリングは８つのサブストリ
ングを有する請求項１記載のコンピュータ。 - 【請求項３】 各々が単一のアドレスによってアドレス
可能な予め決められたビット容量を有する複数のレジス
タ記憶装置を有する請求項１又は２記載のコンピュー
タ。 - 【請求項４】 データストリングは再構成インストラク
ションの実行の前に前記レジスタ記憶装置に保持される
請求項３記載のコンピュータ。 - 【請求項５】 データストリングは２つの前記レジスタ
記憶装置の内容を含み、再構成インストラクションの実
行の前に前記２つのレジスタ記憶装置に保持される請求
項３記載のコンピュータ。 - 【請求項６】 コンピュータを動作させる方法であっ
て、その方法は、離散データを表しデータストリングの
複数のサブストリングの一つを形成する複数のビットシ
ーケンスをデータ記憶装置に保持し、各サブストリング
は同じビット長を有する第１サブストリング、最終サブ
ストリング及び少なくとも４つの中間サブストリングを
含み、更に少なくとも一つのデータストリング再構成イ
ンストラクションを含むインストラクションシーケンス
を実行し、再構成インストラクション又は各再構成イン
ストラクションが実行されて前記再構成データストリン
グの第１の半分を形成する第１ビットシーケンス及び前
記再構成データストリングの第２の半分を形成する第２
ビットシーケンスによって形成された偶数のサブストリ
ングを含む再構成データストリングを生成し、前記再構
成インストラクションが実行されて互いに隣接する原デ
ータストリングの第１サブストリング及び１つ置いた次
のサブストリングを配置することによって第１シーケン
スを生成し、互いに隣接する原データストリングの第２
サブストリング及び１つ置いた次のサブストリングを配
置することによって第２シーケンスを生成する、コンピ
ュータ動作方法。 - 【請求項７】 データストリング内の前記サブストリン
グを識別せずに再構成データストリングのサブストリン
グに共通動作を実行する更なるインストラクションを実
行する、請求項６記載の方法。 - 【請求項８】 再構成されるデータストリングは各々が
ピクセル識別子を表すサブストリングのセットによって
画定される複数のピクセルを画定する情報を含み、デー
タストリングにおいてピクセル識別子は共通タイプの識
別子が互いに隣接して配置されるグループで配置され、
再構成データストリングにおいては共通ピクセルを画定
するピクセル識別子は互いに隣接して配置される、請求
項６又は７記載の方法。 - 【請求項９】 再構成されるデータストリングは各々が
ピクセル識別子を表すサブストリングのセットによって
画定される複数のピクセルを画定する情報を含み、デー
タストリングにおいて共通ピクセルを画定するピクセル
識別子は互いに隣接して配置され、再構成データストリ
ングにおいてピクセル識別子は共通タイプのグループで
配置される、請求項６又は７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9509989.1A GB9509989D0 (en) | 1995-05-17 | 1995-05-17 | Manipulation of data |
| GB9509989-1 | 1995-05-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08328849A true JPH08328849A (ja) | 1996-12-13 |
Family
ID=10774617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8146618A Pending JPH08328849A (ja) | 1995-05-17 | 1996-05-16 | コンピュータ及びコンピュータ動作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5822619A (ja) |
| EP (1) | EP0744686B1 (ja) |
| JP (1) | JPH08328849A (ja) |
| DE (1) | DE69618853D1 (ja) |
| GB (1) | GB9509989D0 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045774A1 (en) * | 1997-04-08 | 1998-10-15 | Sony Computer Entertainment Inc. | Arithmetic unit and arithmetic method |
| JP2002527812A (ja) * | 1998-10-09 | 2002-08-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 条件付き命令を備えるベクトルデータプロセッサ |
| JP2008507039A (ja) * | 2004-07-13 | 2008-03-06 | スリープラスワン テクノロジー， インコーポレイテッド | プログラム可能なプロセッサのアーキテクチャ |
| JP2010504595A (ja) * | 2006-09-21 | 2010-02-12 | インテル コーポレイション | 論理比較動作を実行するための方法と装置 |
| JP2012530977A (ja) * | 2009-06-30 | 2012-12-06 | インテル・コーポレーション | 複数レーンのパックドデータのアンパック |
| JP2014179076A (ja) * | 2013-03-14 | 2014-09-25 | Intel Corp | 複数データ要素対複数データ要素比較プロセッサ、方法、システム、および命令 |
| JP2017529597A (ja) * | 2014-09-25 | 2017-10-05 | インテル・コーポレーション | ビット群インターリーブプロセッサ、方法、システムおよび命令 |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9509987D0 (en) * | 1995-05-17 | 1995-07-12 | Sgs Thomson Microelectronics | Manipulation of data |
| US6049865A (en) * | 1997-12-18 | 2000-04-11 | Motorola, Inc. | Method and apparatus for implementing floating point projection instructions |
| GB9727398D0 (en) * | 1997-12-29 | 1998-02-25 | Sgs Thomson Microelectronics | Run-length encoding |
| GB9801713D0 (en) * | 1998-01-27 | 1998-03-25 | Sgs Thomson Microelectronics | Executing permutations |
| WO2001016702A1 (en) | 1999-09-01 | 2001-03-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
| US6412043B1 (en) | 1999-10-01 | 2002-06-25 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| US6772325B1 (en) * | 1999-10-01 | 2004-08-03 | Hitachi, Ltd. | Processor architecture and operation for exploiting improved branch control instruction |
| US6553460B1 (en) | 1999-10-01 | 2003-04-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| US6629207B1 (en) | 1999-10-01 | 2003-09-30 | Hitachi, Ltd. | Method for loading instructions or data into a locked way of a cache memory |
| US6598128B1 (en) | 1999-10-01 | 2003-07-22 | Hitachi, Ltd. | Microprocessor having improved memory management unit and cache memory |
| US7127595B1 (en) * | 2000-02-16 | 2006-10-24 | Promos Technologies, Inc. | Method and system for configuring to a desired order the order of a data array |
| US6804771B1 (en) | 2000-07-25 | 2004-10-12 | University Of Washington | Processor with register file accessible by row column to achieve data array transposition |
| US7681018B2 (en) | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
| US20020053017A1 (en) * | 2000-09-01 | 2002-05-02 | Adiletta Matthew J. | Register instructions for a multithreaded processor |
| US7155601B2 (en) * | 2001-02-14 | 2006-12-26 | Intel Corporation | Multi-element operand sub-portion shuffle instruction execution |
| US7624138B2 (en) | 2001-10-29 | 2009-11-24 | Intel Corporation | Method and apparatus for efficient integer transform |
| US7818356B2 (en) | 2001-10-29 | 2010-10-19 | Intel Corporation | Bitstream buffer manipulation with a SIMD merge instruction |
| US7685212B2 (en) * | 2001-10-29 | 2010-03-23 | Intel Corporation | Fast full search motion estimation with SIMD merge instruction |
| US20040054877A1 (en) | 2001-10-29 | 2004-03-18 | Macy William W. | Method and apparatus for shuffling data |
| US7739319B2 (en) * | 2001-10-29 | 2010-06-15 | Intel Corporation | Method and apparatus for parallel table lookup using SIMD instructions |
| US7725521B2 (en) * | 2001-10-29 | 2010-05-25 | Intel Corporation | Method and apparatus for computing matrix transformations |
| US7631025B2 (en) * | 2001-10-29 | 2009-12-08 | Intel Corporation | Method and apparatus for rearranging data between multiple registers |
| JP3753991B2 (ja) * | 2002-02-15 | 2006-03-08 | 株式会社ルネサステクノロジ | プロセッサ、該プロセッサにおける演算命令処理方法及び演算制御方法 |
| US7437724B2 (en) * | 2002-04-03 | 2008-10-14 | Intel Corporation | Registers for data transfers |
| US7392368B2 (en) * | 2002-08-09 | 2008-06-24 | Marvell International Ltd. | Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements |
| US6986023B2 (en) * | 2002-08-09 | 2006-01-10 | Intel Corporation | Conditional execution of coprocessor instruction based on main processor arithmetic flags |
| WO2004015563A1 (en) * | 2002-08-09 | 2004-02-19 | Intel Corporation | Multimedia coprocessor control mechanism including alignment or broadcast instructions |
| GB2409061B (en) * | 2003-12-09 | 2006-09-13 | Advanced Risc Mach Ltd | Table lookup operation within a data processing system |
| GB2409066B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
| GB2409064B (en) * | 2003-12-09 | 2006-09-13 | Advanced Risc Mach Ltd | A data processing apparatus and method for performing in parallel a data processing operation on data elements |
| GB2409065B (en) * | 2003-12-09 | 2006-10-25 | Advanced Risc Mach Ltd | Multiplexing operations in SIMD processing |
| GB2409060B (en) * | 2003-12-09 | 2006-08-09 | Advanced Risc Mach Ltd | Moving data between registers of different register data stores |
| GB2411974C (en) * | 2003-12-09 | 2009-09-23 | Advanced Risc Mach Ltd | Data shift operations |
| GB2409063B (en) * | 2003-12-09 | 2006-07-12 | Advanced Risc Mach Ltd | Vector by scalar operations |
| GB2409067B (en) * | 2003-12-09 | 2006-12-13 | Advanced Risc Mach Ltd | Endianess compensation within a SIMD data processing system |
| GB2409068A (en) * | 2003-12-09 | 2005-06-15 | Advanced Risc Mach Ltd | Data element size control within parallel lanes of processing |
| GB2411975B (en) * | 2003-12-09 | 2006-10-04 | Advanced Risc Mach Ltd | Data processing apparatus and method for performing arithmetic operations in SIMD data processing |
| GB2409059B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
| GB2411973B (en) * | 2003-12-09 | 2006-09-27 | Advanced Risc Mach Ltd | Constant generation in SMD processing |
| GB2409062C (en) * | 2003-12-09 | 2007-12-11 | Advanced Risc Mach Ltd | Aliasing data processing registers |
| GB2411976B (en) * | 2003-12-09 | 2006-07-19 | Advanced Risc Mach Ltd | A data processing apparatus and method for moving data between registers and memory |
| GB2410097B (en) * | 2004-01-13 | 2006-11-01 | Advanced Risc Mach Ltd | A data processing apparatus and method for performing data processing operations on floating point data elements |
| GB2411978B (en) * | 2004-03-10 | 2007-04-04 | Advanced Risc Mach Ltd | Inserting bits within a data word |
| US9557994B2 (en) * | 2004-07-13 | 2017-01-31 | Arm Limited | Data processing apparatus and method for performing N-way interleaving and de-interleaving operations where N is an odd plural number |
| GB2444744B (en) * | 2006-12-12 | 2011-05-25 | Advanced Risc Mach Ltd | Apparatus and method for performing re-arrangement operations on data |
| US8078836B2 (en) | 2007-12-30 | 2011-12-13 | Intel Corporation | Vector shuffle instructions operating on multiple lanes each having a plurality of data elements using a common set of per-lane control bits |
| US9880845B2 (en) * | 2013-11-15 | 2018-01-30 | Qualcomm Incorporated | Vector processing engines (VPEs) employing format conversion circuitry in data flow paths between vector data memory and execution units to provide in-flight format-converting of input vector data to execution units for vector processing operations, and related vector processor systems and methods |
| US9977676B2 (en) * | 2013-11-15 | 2018-05-22 | Qualcomm Incorporated | Vector processing engines (VPEs) employing reordering circuitry in data flow paths between execution units and vector data memory to provide in-flight reordering of output vector data stored to vector data memory, and related vector processor systems and methods |
| US20190272175A1 (en) * | 2018-03-01 | 2019-09-05 | Qualcomm Incorporated | Single pack & unpack network and method for variable bit width data formats for computational machines |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3810112A (en) * | 1972-12-18 | 1974-05-07 | Bell Lab Inc | Shift-shuffle memory system with rapid sequential access |
| US5471628A (en) * | 1992-06-30 | 1995-11-28 | International Business Machines Corporation | Multi-function permutation switch for rotating and manipulating an order of bits of an input data byte in either cyclic or non-cyclic mode |
| US5606677A (en) * | 1992-11-30 | 1997-02-25 | Texas Instruments Incorporated | Packed word pair multiply operation forming output including most significant bits of product and other bits of one input |
| US5408670A (en) * | 1992-12-18 | 1995-04-18 | Xerox Corporation | Performing arithmetic in parallel on composite operands with packed multi-bit components |
| US5437045A (en) * | 1992-12-18 | 1995-07-25 | Xerox Corporation | Parallel processing with subsampling/spreading circuitry and data transfer circuitry to and from any processing unit |
| US5524256A (en) * | 1993-05-07 | 1996-06-04 | Apple Computer, Inc. | Method and system for reordering bytes in a data stream |
-
1995
- 1995-05-17 GB GBGB9509989.1A patent/GB9509989D0/en active Pending
-
1996
- 1996-05-14 US US08/645,790 patent/US5822619A/en not_active Expired - Lifetime
- 1996-05-15 DE DE69618853T patent/DE69618853D1/de not_active Expired - Lifetime
- 1996-05-15 EP EP96303467A patent/EP0744686B1/en not_active Expired - Lifetime
- 1996-05-16 JP JP8146618A patent/JPH08328849A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045774A1 (en) * | 1997-04-08 | 1998-10-15 | Sony Computer Entertainment Inc. | Arithmetic unit and arithmetic method |
| JP2002527812A (ja) * | 1998-10-09 | 2002-08-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 条件付き命令を備えるベクトルデータプロセッサ |
| JP2008507039A (ja) * | 2004-07-13 | 2008-03-06 | スリープラスワン テクノロジー， インコーポレイテッド | プログラム可能なプロセッサのアーキテクチャ |
| US9037627B2 (en) | 2006-09-21 | 2015-05-19 | Intel Corporation | Method and apparatus for performing logical compare operations |
| JP2017079083A (ja) * | 2006-09-21 | 2017-04-27 | インテル コーポレイション | 論理比較動作を実行するための装置 |
| JP2013178791A (ja) * | 2006-09-21 | 2013-09-09 | Intel Corp | 論理比較動作を実行するための装置 |
| US10572251B2 (en) | 2006-09-21 | 2020-02-25 | Intel Corporation | Method and apparatus for performing logical compare operations |
| US10416997B2 (en) | 2006-09-21 | 2019-09-17 | Intel Corporation | Method and apparatus for performing logical compare operations |
| JP2015007993A (ja) * | 2006-09-21 | 2015-01-15 | インテル コーポレイション | 論理比較動作を実行するための装置 |
| US9037626B2 (en) | 2006-09-21 | 2015-05-19 | Intel Corporation | Method and apparatus for performing logical compare operations |
| JP2010504595A (ja) * | 2006-09-21 | 2010-02-12 | インテル コーポレイション | 論理比較動作を実行するための方法と装置 |
| US9043379B2 (en) | 2006-09-21 | 2015-05-26 | Intel Corporation | Method and apparatus for performing logical compare operation |
| US10146536B2 (en) | 2006-09-21 | 2018-12-04 | Intel Corporation | Method and apparatus for performing logical compare operations |
| US9898285B2 (en) | 2006-09-21 | 2018-02-20 | Intel Corporation | Method and apparatus for performing logical compare operations |
| US9170813B2 (en) | 2006-09-21 | 2015-10-27 | Intel Corporation | Method and apparatus for performing logical compare operations |
| US9081562B2 (en) | 2009-06-30 | 2015-07-14 | Intel Corporation | Unpacking packed data in multiple lanes |
| US9086872B2 (en) | 2009-06-30 | 2015-07-21 | Intel Corporation | Unpacking packed data in multiple lanes |
| JP2012530977A (ja) * | 2009-06-30 | 2012-12-06 | インテル・コーポレーション | 複数レーンのパックドデータのアンパック |
| JP2014063522A (ja) * | 2009-06-30 | 2014-04-10 | Intel Corp | 複数レーンのパックドデータのアンパック |
| JP2014179076A (ja) * | 2013-03-14 | 2014-09-25 | Intel Corp | 複数データ要素対複数データ要素比較プロセッサ、方法、システム、および命令 |
| JP2017529597A (ja) * | 2014-09-25 | 2017-10-05 | インテル・コーポレーション | ビット群インターリーブプロセッサ、方法、システムおよび命令 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0744686B1 (en) | 2002-01-30 |
| GB9509989D0 (en) | 1995-07-12 |
| DE69618853D1 (de) | 2002-03-14 |
| US5822619A (en) | 1998-10-13 |
| EP0744686A1 (en) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3138209B2 (ja) | マトリックス転置方法 | |
| JP3771968B2 (ja) | コンピュータ及びコンピュータ動作方法 | |
| JP3150286B2 (ja) | データストリング生成方法、コンピュータ動作方法、コンピュータシステムによるマトリックス乗算方法、及びコンピュータ | |
| JPH08328849A (ja) | コンピュータ及びコンピュータ動作方法 | |
| US10719318B2 (en) | Processor | |
| KR101099467B1 (ko) | 레지스터와 메모리 사이에 데이터를 이동시키는 데이터처리장치 및 방법 | |
| KR100996888B1 (ko) | 앨리어싱 데이터 처리 레지스터 | |
| KR100991984B1 (ko) | 레지스터와 메모리 사이에 데이터를 이동시키는 데이터처리장치 및 방법 | |
| JP2905446B2 (ja) | データストリング生成方法、コンピュータ動作方法、ピクセル値セット生成方法及びコンピュータ | |
| US5933650A (en) | Alignment and ordering of vector elements for single instruction multiple data processing | |
| US5996057A (en) | Data processing system and method of permutation with replication within a vector register file | |
| US7793077B2 (en) | Alignment and ordering of vector elements for single instruction multiple data processing | |
| US4141005A (en) | Data format converting apparatus for use in a digital data processor | |
| EP0755015B1 (en) | Combining data values | |
| US5673321A (en) | Efficient selection and mixing of multiple sub-word items packed into two or more computer words | |
| KR100346515B1 (ko) | 수퍼파이프라인된수퍼스칼라프로세서를위한임시파이프라인레지스터파일 | |
| JPH086544A (ja) | 直交データ変換用回転レジスタ | |
| JP2002149400A (ja) | 複数レジスタ指定が可能なｓｉｍｄ演算方式 | |
| US6332188B1 (en) | Digital signal processor with bit FIFO | |
| US6865272B2 (en) | Executing permutations | |
| Blinn | Fugue for MMX [parallel programming] | |
| US5027300A (en) | Two level multiplexer circuit shifter apparatus | |
| JPH0540622A (ja) | デジタル信号処理装置 |