JP3150286B2 - データストリング生成方法、コンピュータ動作方法、コンピュータシステムによるマトリックス乗算方法、及びコンピュータ - Google Patents

データストリング生成方法、コンピュータ動作方法、コンピュータシステムによるマトリックス乗算方法、及びコンピュータ

Info

Publication number
JP3150286B2
JP3150286B2 JP14661796A JP14661796A JP3150286B2 JP 3150286 B2 JP3150286 B2 JP 3150286B2 JP 14661796 A JP14661796 A JP 14661796A JP 14661796 A JP14661796 A JP 14661796A JP 3150286 B2 JP3150286 B2 JP 3150286B2
Authority
JP
Japan
Prior art keywords
bit
data string
instruction
string
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14661796A
Other languages
English (en)
Other versions
JPH08314718A (ja
Inventor
マッキンゼー サイドウェル ネイサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Ltd Israel
Original Assignee
STMicroelectronics Ltd Israel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Ltd Israel filed Critical STMicroelectronics Ltd Israel
Publication of JPH08314718A publication Critical patent/JPH08314718A/ja
Application granted granted Critical
Publication of JP3150286B2 publication Critical patent/JP3150286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータ複製に関す
る。本発明は全面的にという訳ではないが詳細にはコン
ピュータ及びコンピュータを動作させてパック演算イン
ストラクション（命令）の実行に関連してデータ値の複
製を行う方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】パック
演算インストラクションの実行のために、コンピュータ
はパック演算ユニットを提供し、このユニットは少なく
とも一つがパックされている二つのソースオペランドに
動作してパック結果を生成する。パックオペランドは複
数のサブストリングからなるビットストリングを有し、
各サブストリングは特定のデータ値を画定し、本明細書
中では "オブジェクト”と称される。従って、オペラン
ドは複数のオブジェクトを有する。各オペランドはレジ
スタ記憶装置を有し、その記憶装置は単一のアドレスに
よってアドレス可能な予め決められたビット容量を有
し、各ビット位置は個々にアドレスできない。従って、
各オペランド内で個々のオブジェクトをアドレス且つ処
理することはできない。
【０００３】"パックインストラクション”によってオ
ブジェクトを個々に識別せずにオペランド内の全てのオ
ブジェクトに対して共通のインストラクションが実行さ
れる。単一の共通動作はオペランドをメモリの中へ及び
該メモリの外へロードすることである。
【０００４】別の "パックインストラクション”は演算
インストラクションであり、このインストラクションは
個々のオペランドからのオブジェクトのペアに対して同
じ演算動作を並列実行し、複数の結果オブジェクトを有
するパック結果オペランドを提供する。
【０００５】このような関係からオブジェクトの各セッ
トと共通オブジェクトを演算的に又はロジカルに結合す
ること、例えばマトリックスの１行の各列値に同じ値を
乗算することが所望される。この性質の動作が実行され
なければならない多数の他のアプリケーションがある。
【０００６】セット内の各オブジェクトは、単一のオペ
ランドを構成していても個々にアドレスできないため、
現在この性質の動作をパック環境で容易に実行すること
はできない。従って、この動作は非パックインストラク
ションを使用して実行されなければならず、このインス
トラクションは個々のオブジェクトのメモリへ、及び個
々のオブジェクトのメモリからのローディング及び無駄
なレジスタ容量を必要とする。更に、長いシーケンスの
インストラクションが必要となり、これはプロセッサの
インストラクションシーケンスを保持するメモリ内のス
ペースを占有する。インストラクションシーケンスの長
さを出来るだけ減少させることが所望される。
【０００７】本発明はこれらの欠点を克服する複製イン
ストラクションを提供する。
【０００８】
【課題を解決するための手段】本発明の一態様に従う
と、単一のアドレスによってアドレス可能な予め決めら
れたビット容量を有するレジスタ記憶装置にデータスト
リングを生成する方法が提供されており、その方法は、
前記予め決められたビット容量よりも小さい第１ビット
長の少なくとも一つのビットシーケンスを有するビット
ストリングを識別し、前記ビットシーケンスを選択し、
選択ビットシーケンスを前記レジスタ記憶装置の連続位
置に複製して前記ビット容量にマッチするビット長を有
し前記選択シーケンスと同じ複数のビットシーケンスの
みからなる前記データストリングを生成する。
【０００９】これによって全て同じオブジェクトのセッ
トを含むオペランドの生成が可能になる。次にこのオペ
ランドはパック演算（又はロジック）インストラクショ
ンにおいて別のオペランドと結合される。
【００１０】識別されたビットストリングは同じビット
数を有する複数の隣接ビットシーケンスを有し、一つの
ビットシーケンスが複製のために選択される。
【００１１】識別されたビットシーケンスは生成したデ
ータストリングのビット長にマッチするビット長を有す
る。これはレジスタ記憶装置が識別されたビットストリ
ング及び複製されたビットストリングの記憶のために使
用される場合の最も一般的な条件である。
【００１２】隣接ビットシーケンスは、識別されたビッ
トストリングの最上位ビットシーケンスと最下位ビット
シーケンスの間に順番に配置される。この場合、最下位
ビットシーケンスが複製のために選択される。
【００１３】識別されたビットストリングは、単一のア
ドレスによってアドレス可能であり予め決められたビッ
ト容量に等しいビット容量を有するレジスタ記憶装置に
保持される。
【００１４】本発明の請求項１の態様では、単一のアド
レスによってアドレス可能な予め決められたビット容量
を有するレジスタ記憶装置にデータストリングを生成す
る方法であって、 前記予め決められたビット容量より
も小さい第１ビット長の少なくとも一つのビットシーケ
ンスを有するビットストリングを識別し、前記ビットシ
ーケンスを選択し、選択ビットシーケンスを前記レジス
タ記憶装置の連続位置に複製して前記ビット容量にマッ
チするビット長を有し前記選択シーケンスと同じ複数の
ビットシーケンスのみからなる前記データストリングを
生成する、ことを含む。
【００１５】本発明の請求項２の態様では請求項１の態
様において、識別ビットストリングは各々が同じビット
数を有する複数の隣接ビットシーケンスを有し、複製の
ために前記ビットシーケンスの一つを選択することを含
む。
【００１６】本発明の請求項３の態様では請求項２の態
様において、識別ビットストリングは生成データストリ
ングのビット長にマッチしたビット長を有する。
【００１７】本発明の請求項４の態様では請求項２又は
３の態様において、隣接ビットシーケンスは識別ビット
ストリングの最上位ビットシーケンスと最下位ビットシ
ーケンスとの間に順番に配置され、前記最下位ビットシ
ーケンスが複製のために選択される、ことを含む。
【００１８】本発明の請求項５の態様では前述の請求項
のいずれかの態様において、前記ビットシーケンスの選
択の前に前記識別ビットストリングは単一のアドレスに
よってアドレス可能であり前記予め決められたビット容
量と同じビット容量を有するレジスタ記憶装置に保持さ
れる、ことを含む。
【００１９】本発明の請求項６の態様では請求項１の態
様において、前記レジスタ記憶装置は６４ビット位置を
有し、各ビットシーケンスは１バイトの長さである、こ
とを含む。
【００２０】本発明の請求項７の態様では請求項５の態
様において、第１レジスタ記憶装置は識別ビットストリ
ングを保持し、第２レジスタ記憶装置は生成データスト
リングの連続位置を提供する、ことを含む。
【００２１】本発明の請求項８の態様では前述の請求項
のいずれかの態様において、前記ビットシーケンスは複
数のデータパスを介して同時に前記連続位置に複製され
る、ことを含む。
【００２２】本発明の請求項９の態様では、コンピュー
タを動作させる方法であって、離散データを表しデータ
ストリングのサブストリングを形成する少なくとも一つ
のビットシーケンスをデータ記憶装置に保持し、少なく
とも一つの複製インストラクションを含むインストラク
ションシーケンスを実行し、前記複製インストラクショ
ン又は各複製インストラクションは単一のアドレスによ
ってアドレス可能な予め決められたビット容量を有する
レジスタ記憶装置の複数の連続位置に前記少なくとも一
つのビットシーケンスを複製して前記ビット容量にマッ
チするビット長を有し前記選択シーケンスと同じ複数の
ビットシーケンスのみからなる新しいデータストリング
を生成する、ことを含む。
【００２３】本発明の請求項１０の態様では、請求項９
の態様において、各々が離散データを表しデータストリ
ングの複数のサブストリングの一つを形成する複数のビ
ットシーケンスを前記データ記憶装置に保持し、複製イ
ンストラクションは複製のために前記サブストリングの
一つを選択する、ことを含む。
【００２４】本発明の請求項１１の態様では、請求項１
０の態様において、各データストリングは新しいデータ
ストリングの予め決められたビット長と同じ予め決めら
れたビット長を有する。
【００２５】本発明の請求項１２の態様では、請求項１
１又は１２の態様において、サブストリングは、前記デ
ータストリングの最上位サブストリングと最下位サブス
トリングとの間に順番に配置され、前記最下位サブスト
リングが複製のために選択される、ことを含む。
【００２６】本発明の請求項１３の態様では、コンピュ
ータシステムを動作させてマトリックス乗算動作を実行
する方法であって、各々が第１マトリックスの少なくと
も１行又は１列の位置のデータ値を表す複数のサブスト
リングから第１データストリングを形成し、各々が第２
マトリックスの少なくとも１行又は１列の位置のデータ
値を表す複数のサブストリングから第２データストリン
グを形成し、新しいデータストリングと前記第１及び第
２データストリングの乗算に先立って請求項１乃至８記
載の方法によって前記第１又は第２データストリングの
一つから新しいデータストリングを生成する、ことを含
む。
【００２７】本発明の請求項１４の態様では、コンピュ
ータであって、プロセッサ、メモリ及びビットシーケン
スを保持するデータ記憶回路を有し、各ビットシーケン
スはデータストリング内に離散データのサブストリング
を形成し、前記コンピュータは前記メモリにインストラ
クションシーケンスを記憶し、前記インストラクション
シーケンスは、データストリング内の前記サブストリン
グの一つを選択し前記選択サブストリングを複数の連続
位置に複製して新しいデータストリングを生成する第１
インストラクション及びデータストリング内の前記サブ
ストリングの識別なしで新しいデータストリングの少な
くともいくつかのサブストリングに共通の動作を指定す
る第２インストラクションを有する。
【００２８】本発明の請求項１５の態様では、請求項１
４の態様において、データストリング及び新しいデータ
ストリングは共通の予め決められたビット長を有し、新
しいデータストリングは前記複製サブストリングのみか
らなる。
【００２９】本発明の請求項１６の態様では、請求項１
４又は１５の態様において、単一のアドレスによってア
ドレス可能な予め決められたビット容量を有するレジス
タ記憶装置を含み、前記レジスタ記憶装置は前記第２イ
ンストラクションの実行に先立って前記新しいデータス
トリングを保持する、ことを含む。
【００３０】本発明の請求項１７の態様では、請求項１
４、１５又は１６の態様において、前記第１インストラ
クションは前記新しいデータストリングとして第１オペ
ランドを生成し、前記第２インストラクションは前記第
１オペランド及び第２オペランドを使用して動作を実行
する、ことを含む。
【００３１】本発明の請求項１８の態様では、請求項１
４又は１５の態様において、データストリングは第１バ
ッファに保持され、新しいデータストリングは、前記第
１バッファと第２バッファの連続位置との間に配置され
た複数のデータパスを介して前記選択サブストリングを
同時に複製することによって第２バッファに生成され
る、ことを含む。
【００３２】本発明の請求項１９の態様では、請求項１
３、１４、１５、１６又は１７の態様において、前記イ
ンストラクションシーケンスはデータストリング内の前
記サブストリングを識別せずに前記データストリングの
サブストリングに共通動作を指定する更なるインストラ
クションを有し、前記インストラクションは前記第１イ
ンストラクションの実行の前に前記インストラクション
シーケンスに配置される、ことを含む。
【００３３】本発明の請求項２０の態様では、コンピュ
ータ動作方法であって、各々が離散データを表しデータ
ストリングの複数のサブストリングの一つを形成する複
数のビットシーケンスをデータ記憶装置に保持し、デー
タストリング内の前記サブストリングの少なくとも一つ
を選択し選択サブストリングを複数の連続位置に複製し
て新しいデータストリングを生成し、データストリング
内の前記サブストリングの識別なしで再構成データスト
リングの少なくともいくつかのサブストリングに共通の
動作を実行する第２インストラクションを実行する、こ
とを含む。
【００３４】本発明の請求項２１の態様では、請求項２
０の態様において、第１インストラクションによって生
成した新しいデータストリングはデータストリングのビ
ット長にマッチする予め決められたビット長を有し、前
記選択サブストリングのみからなる。
【００３５】本発明の請求項２２の態様では、請求項２
０又は２１の態様において、前記新しいデータストリン
グは前記第２インストラクションの実行の前に単一のア
ドレスによってアドレス可能な予め決められたビット容
量を有するレジスタ記憶装置に保持される、ことを含
む。
【００３６】本発明の請求項２３の態様では、請求項２
０、２１又は２２の態様において、前記第１インストラ
クションは前記新しいデータストリングとして第１オペ
ランドを生成し、前記第２インストラクションは前記第
１オペランド及び第２オペランドを使用して動作を実行
する、ことを含む。
【００３７】本発明の請求項２４の態様では、請求項２
０乃至２３の態様において、データストリングは第１バ
ッファに保持され、新しいデータストリングは、前記第
１バッファと第２バッファの連続位置との間に配置され
た複数のデータパスを介して前記選択サブストリングを
同時に複製することによって第２バッファに生成する。
【００３８】本発明の請求項２５の態様では、請求項２
１乃至２４の態様において、前記第１インストラクショ
ンに先立って、データストリング内のサブストリングを
識別せずに前記データストリングのサブストリングに共
通の動作を実行する更なるインストラクションを実行す
る、ことを含む。
【００３９】
【発明の実施の形態】本発明をより理解し、どのように
実行されるかを示すために、添付図面を例として参照さ
れる。
【００４０】図１は本発明の第１実施の形態に従ったプ
ロセッサを示す。プロセッサは三つの実行ユニットを有
し、これらのユニットは従来通りの演算ユニット２及び
メモリアクセスユニット４を有する。更に、パック演算
ユニット６も有する。プロセッサはインストラクション
フェッチャー８、インストラクションレジスタ１０、レ
ジスタファイル１２及びインストラクションポインタ１
４も有し、これらは全てプロセッサのコントロールユニ
ット１６の制御によって動作する。レジスタファイルは
レジスタのセットを有し、各レジスタは予め決められた
ビット容量を有し、単一のアドレスでアドレス可能であ
る。レジスタ内の個々の位置にアドレスすることは出来
ない。レジスタにアクセスすると、レジスタの全体的内
容が考慮される。プロセッサは更に定数ユニット１８及
び選択ユニット２０を有する。定数ユニット１８及び選
択ユニット２０も制御ユニット１６の制御によって動作
する。プロセッサはメモリ２２と協働して動作し、該メ
モリはプロセッサの動作を実行するためのインストラク
ション及びデータ値を保持する。データ値及びインスト
ラクションはデータバス２４を介してメモリ２２へ及び
該メモリ２２から与えられる。データバス２４はメモリ
データ入力２６を介してメモリ２２へ及び該メモリ２２
からデータ値を与える。データバス２４はフェッチャー
データ入力２８を介してインストラクションフェッチャ
ー８にデータを与え、メモリアクセス読み取り入力３０
を介してメモリアクセスユニット４にデータを与える。
メモリは選択ユニット２０を介してアドレス入力３２で
アドレスされる。選択ユニット２０は制御ユニット１６
からのフェッチ信号３４を介して制御されてフェッチャ
ー８からアドレス３６を選択するか又はメモリアクセス
ユニット４からアドレス３８を選択する。制御ユニット
１６からの読み書き制御ライン４０、４２はメモリ２２
から及び該メモリ２２への読み書き動作を制御する。イ
ンストラクションフェッチャー８は制御ユニット１６の
制御によってメモリ２２からのインストラクションを以
下のようにフェッチする。インストラクションが読み取
られるアドレス３６が選択ユニット２０を介してメモリ
２２に与えられる。これらのインストラクションはデー
タバス２４を介してフェッチャーデータ入力２８に与え
られる。インストラクションフェッチャーが次にインス
トラクションをフェッチすると、又は任意のイベントに
おいて次のインストラクションが実行可能になると、ラ
イン４４を介してReady 信号が制御ユニット１６に出さ
れる。実行されるインストラクションはインストラクシ
ョンラインInst４６に沿ってインストラクションレジス
タ１０に与えられ、実行中該レジスタに保持される。イ
ンストラクションポインタ１４は、インストラクション
ポインタライン４８を介してフェッチャー８から与えら
れ実行されるインストラクションのアドレスを保持す
る。制御ユニット１６からのNewInst 信号５３に応答し
たGet 信号４７によって、インストラクションレジスタ
１０はInstライン４６の次のインストラクションを記憶
し、フェッチャー８は次のインストラクションの準備を
する。NewInst 信号５３によってインストラクションポ
インタ１４は次のインストラクションのアドレスを記憶
する。制御ユニット１１６からのブランチライン５０に
よってフェッチャー８はブランチを実行する。
【００４１】インストラクションレジスタ１０は、ソー
ス１及ソース２レジスタアドレスをReg1及びReg2として
レジスタファイルに提供する。結果レジスタアドレスは
Destとして提供される。オペコードはライン５１に沿っ
て制御ユニット１６に与えられる。更に、幾つかのイン
ストラクションは一つの又は両方のソースレジスタをエ
ンコードする代わりに定数オペランドを与える。定数は
定数ユニット１８によって提供される。インストラクシ
ョンのソース値は、入力E1,E2 でS1Reg 及びS2Reg 信号
を適切に設定することによってソース１バス５２、ソー
ス２バス５４に与えられる。ライン５１のオペコードに
従って制御ユニット１６からのPack Ops、Mem Ops 及び
ALU Ops の適切な値を提供することによって正確な実行
ユニットがイネーブルとなる。イネーブルになったユニ
ットは普通結果バス５６に結果Res を与える。これは普
通レジスタファイル１２の選択された結果レジスタDest
に記憶される。これには幾つかの例外がある。
【００４２】幾つかのインストラクションはダブル長結
果を提供する。これらのインストラクションは結果の第
１部分を通常の方法で記憶する。連続する追加の段階で
は、結果の第２部分はDouble信号５８を表すことによっ
てレジスタファイル１２の次のレジスタに記憶される。
【００４３】Branch５０にはインストラクションポイン
タ１４を読み取り且つ調節することが要求される。これ
らのBranchによってS1Reg 信号は表されないため、イン
ストラクションポインタ１４はライン６０にソース１の
値を提供する。ソース２の値は通常の方法で（レジスタ
ファイル１２のレジスタからか又は定数ユニット１８か
ら）与えられる。演算ユニット２はブランチ演算を実行
し、その結果はレジスタファイル１２ではなくNew IP入
力６４でフェッチャー８に記憶されて制御ユニット１６
からのBranchライン５０によって信号が送られる。これ
によって新しいアドレスからフェッチャーがスタートす
る。
【００４４】条件ライン６２の状態に応じて二つの段階
で条件ブランチが実行されなければならない。第１段階
では、ReadDest信号４５を表すことによって別のソース
としてDestレジスタを使用する。条件が満たされると、
次に通常のブランチソースオペランドが読み取られブラ
ンチが実行される。
【００４５】コールはリターンアドレスをセーブしなけ
ればならない。これは、ブランチターゲットを計算する
前にデスティネーションレジスタにインストラクション
ポインタ値を記憶することによって行われる。
【００４６】本明細書で述べられるコンピュータは幾つ
かの重要な性質を有する。
【００４７】ソースオペランドは常に自然ワード長であ
る。一つ、二つ又は三つのソースオペランドがありう
る。
【００４８】結果は常に自然ワード長であるか又は自然
ワード長の２倍の長さである。自然ワード長の２倍の長
さである場合は、一つではなく二つのレジスタに記憶
し、二つのレジスタを占有する特別の段階を踏むため動
作ペナルティがある。このコンピュータでは、６４ビッ
トの自然ワード長とする。つまり、レジスタファイルの
各レジスタは６４ビットの予め決められた容量を有す
る。
【００４９】実行ユニット２、４、６はインストラクシ
ョン実行間に何らの状態も保持しない。従って、連続す
るインストラクションは独立的である。
【００５０】アンパックインストラクション 演算ユニット２及びメモリアクセスユニット４は制御ユ
ニット１６と共に従来通りのインストラクションセット
の以下のインストラクションを実行することができる。
以下の定義において、レジスタは、当該技術分野の技術
者には公知であるように、レジスタの中身及び記憶位置
としてのレジスタ自体を示すために使用される。 mov 定数又はレジスタをレジスタに移動する。 add ２個のレジスタを加算して結果を第３レジスタ
（ソースのいずれかと同様である）に記憶する。 sub ２個のレジスタを減算し結果を第３レジスタに
記憶する。 load 一つのレジスタをアドレスとして使用してメモ
リの位置から読み取り結果を別のレジスタに記憶する。 store 一つのレジスタをアドレスとして使用し、別の
レジスタの中身をアドレスによって特定された位置でメ
モリに記憶する。 compe ２個のレジスタ（又はレジスタと定数）が等し
いかを比較する。等しい場合、１をデスティネーション
レジスタに記憶し、そうでない場合はゼロを記憶する。 compge ２個のレジスタ（又はレジスタと定数）の順序
性を比較する。２番目が１番目より小さくなければ、デ
スティネーションレジスタに１を記憶し、そうでない場
合はゼロを記憶する。 jump 新しい位置へ無条件にジャンプする。 jumpz 特定のレジスタの中身がゼロである場合、新し
いプログラム位置にジャンプする。 jumpnz 特定のレジスタの中身がゼロでなければ新し
いプログラム位置にジャンプする。 shr 定数又は別のレジスタによってレジスタのビッ
ト毎の右シフトを実行する。符号ビットはシフトの際複
製されるため、シフトは符号が付けられる。 shl 定数又は別のレジスタによってレジスタのビッ
ト毎の左シフトを実行して結果をデスティネーションレ
ジスタに記憶する。 or/xor ２個のレジスタでビット毎のロジック動作（or
/xor) を実行し、結果をデスティネーションレジスタに
記憶する。
【００５１】パックユニット 図２はパック演算ユニット６のブロック図を示す。これ
は別個のユニットの集合として示され、各々はパック演
算インストラクションの幾つかのサブセットに対して応
答可能である。別の実施では異なる方法で機能を組み合
わせることがあり得るかもしれない。このユニットはバ
イト複製ユニット７０、ツイスト及びジップユニット７
４、明確なパック演算ユニット８０及び本明細書では説
明されないが他のパック演算ユニット７２、７６、７８
を含む。これらは演算ユニット７０乃至８０を選択的に
制御するルートオペコードユニット８２に応答して動作
する。演算ユニット７０乃至８０のオペランドはソース
１バス５２、ソース２バス５４に沿って与えられる。演
算ユニットからの結果は結果バス５６に与えられる。ル
ートオペコードユニット８２へのOP入力は制御ユニット
１６（図１）からのPack Opsインストラクションを受け
る。ソース１バス及びソース２バスに与えられるオペラ
ンドは演算ユニットのそれぞれの入力バッファにロード
され、結果は一つ又は二つの出力バッファからレジスタ
ファイル１２の一つ又は二つのディスティネーションレ
ジスタに与えられる。
【００５２】明確なパック演算 明確なパック演算ユニット８０は、二つのソースオペラ
ンドを各々が幾つかのパックオブジェクトを含むものと
して扱い、二つのオペランドのオブジェクトの各ペアに
動作して各ソースと同じ数のパックオブジェクトを含む
結果を生成する。サポートされる動作は、加算、減算、
比較、乗算、左シフト、右シフト等である。上記に説明
されたように、単一のアドレスを使用してレジスタをア
ドレスすることによって、オペランドがアクセスされ
る。オペランドは個々にアドレスできない複数のオブジ
ェクトを有する。
【００５３】図３はパック演算ユニット６の演算ユニッ
トを例示した図において使用される記号を示す。
【００５４】図４は、パック１６ビット数の加算、減
算、比較及び乗算を実行することができる明確なパック
演算ユニットを示す。この場合、ソース及び結果バスの
幅は６４ビットであるため、４つのパックオブジェクト
があり、それぞれは各バスで１６ビットの長さである。
【００５５】明確なパック演算ユニット８０は４つの演
算ロジカルユニットALU0-ALU3 を有し、各ユニットはラ
イン１００のオペコードによって制御され、このライン
は図２のルートオペコードユニット８２から導出され
る。ソースレジスタ１SRC1から与えられた６４ビットワ
ードは４つのパックオブジェクトS1[0]-S1[3] を含む。
ソースレジスタ２SRC2から与えられた６４ビットワード
は４つのパックオブジェクトS2[0]-S2[3] を含む。これ
らは第１入力バッファ９０及び第２入力バッファ９２に
記憶される。第１演算ロジックユニットALU0は各オペラ
ンドの第１パックオブジェクトS1[0],S2[0] に動作して
結果R[0]を生成する。第２乃至第４演算ロジックユニッ
トALU1-ALU3 も同様にオブジェクトの第２ペア乃至第４
ペアを使用してそれぞれ結果R[1]乃至R[3]を生成する。
これらは結果バッファ１０２に記憶される。従って、結
果ワードは４つのパックオブジェクトを含む。イネーブ
ルユニット１０１はユニットのうちのいくつがアクティ
ブであるべきかを決定し、出力バッファがその出力を表
すかどうかを制御する。
【００５６】インストラクションは以下の通りに表され
る。 add2p 各S1[i] にその２の補数S2[i] を加えてR[i]を
生成する。オーバーフローは無視される。 sub2p 各S2[i] の２の補数S1[i] から各S2[i] を減算
してR[i]を生成する。オーバーフローは無視される。 cmpe2p S1[i] とS2[i] を比較する。等しい場合はR[i]
を全て１に設定し、異なる場合はR[i]をゼロに設定す
る。 cmpge2ps S1[i] と符号が付けられたその２の補数のS2
[i] を比較する。S1[i]がS2[i] より大きいかS2[i] に
等しい場合はR[i]を全てゼロに設定し、S1[i] がS2[i]
より小さければR[i]をゼロに設定する。 mul2ps S1[i] とその符号付き２の補数のS2[i] を乗
算してR[i]をフル（３２ビット）プロダクトの最下位１
６ビットに設定する。
【００５７】幾つかの明確なパック演算インストラクシ
ョンは、普通一つのパックソースオペランド及び一つの
アンパックソースオペランドを使用する。図５はそのよ
うなユニットを示す。
【００５８】図５のパック演算ユニットの中身は、実質
的には図４の中身と同様である。唯一異なる点は、第２
ソースオペランドの入力バッファ９２’はアンパック形
態のソースオペランドを受けることである。入力バッフ
ァ９２’は前のようにパック形態の第１ソースオペラン
ドを受ける。アンパックソースオペランド及びパックソ
ースオペランドを使用したインストラクションの一つの
例は、シフトインストラクションであり、シフトの量は
パックされないため、全てのパックオブジェクトに対し
て同じシフトが与えられる。シフト量はアンパックであ
る必要はないが、この方がより有益である。 shl2p S1[i] をS2（パックされていない）だけ左にシ
フトしてR[i]を結果に設定する。 shr2ps 各S1[i] をS2（パックされていない）だけ右に
シフトしてR[i]を結果に設定する。シフトの際符号ビッ
トが複製されるため、シフトは符号付きである。
【００５９】同じセットの動作がパック８ビット及びパ
ック３２ビットオブジェクトに与えられることが予想さ
れる。このインストラクションは類似した名前を有する
が、"２”を "１”又は "４に置き換えたものである。
【００６０】バイト複製 図６はバイト複製ユニット７０を示す。バイト複製ユニ
ットは入力バッファ１０４を有し、このバッファは単一
のオペランドを受け、このオペランドは図６では８つの
パック８ビットオブジェクトS[0]乃至S[7]を含む６４ビ
ットワードとして例示される。第１マルチプレクサ１０
６は入力として第１オブジェクトS[0]及び第２オブジェ
クトS[1]を受ける。第２マルチプレクサ１０８は入力と
して第１オブジェクトS[0]及び第３オブジェクトS[2]を
受ける。第３マルチプレクサ１１０は入力として第１マ
ルチプレクサ１０８の出力及び第４オブジェクトS[3]を
受ける。バイト複製ユニットは出力バッファ１１２も有
する。出力バッファは８つの８ビットオブジェクトR[0]
乃至R[7]としてパックされた６４ビットワードを保持す
る。出力バッファ１１２の第１及び第５の８ビット位置
は入力バッファ１０４の第１の８ビットに直接接続す
る。出力バッファ１１２の第２及び第６の８ビット位置
は、第１マルチプレクサ１０６の出力を受けるように接
続される。出力バッファ１１２の第３及び第７の８ビッ
ト位置は第２マルチプレクサ１０８の出力を受けるよう
に接続される。出力バッファ１１２の第４及び第８の８
ビット位置は第３マルチプレクサ１１０の出力を受ける
ように接続される。出力バッファの８ビット結果オブジ
ェクトはR[0]乃至R[7]と称される。タイプユニット１１
４は図２のルートオペコードユニット８２から導出され
たライン１１８のオペコードを受ける。タイプユニット
は複製されるオブジェクトのサイズを選択して３つの出
力信号Do8,Do16,Do32 の内の一つを与える。これらの出
力信号はORゲート１２０に与えられる。ORゲートの出力
によって出力バッファ１１２がイネーブルとなる。Do16
及びDo32信号は第２ORゲート１２２への入力であり、そ
の出力は第１マルチプレクサ１０６を制御する。Do32信
号自体が第２マルチプレクサ１０８及び第３マルチプレ
クサ１１０を制御する。従って、バイト複製ユニットは
ソースオペランドの最下位オブジェクト（８、１６、又
は３２ビット）を使用してそれを８、４又は２倍に複製
して出力バッファ１１２に保持されるパック６４ビット
結果を生成する。動作は８ビットピースに分解され、S
[i]及びR[i]の各々は８ビットである。幾つかのロジッ
クが異なる複製において共有される。タイプユニット１
１４は１６ビットシーケンス又は３２ビットシーケンス
のどちらを複製するかを決定する。Do16又はDo32のどち
らの信号も表されない場合、８ビットシーケンスが複製
される。
【００６１】バイト複製ユニットによってサポートされ
る三つのインストラクションは以下の通りである。 re
plp S[0]をR[0]乃至R[7]のそれぞれに複製する。 rep2p S[0]及びS[1]をi が０から３までのR[2i] 及び
R[2i+1] に複製して１６ビットを複製する。 rep4p S[0]及びS[3]をi が０から１までのR[4i] から
R[4i+3] に複製して３２ビットを複製する。
【００６２】ツイスト及びジップ ツイスト及びジップユニット７４によって実行される再
構成動作には三つの種類がある。それらは以下の通りで
ある。 shuffle (zip) オブジェクトストリングのペアからな
るソースストリングを使用してオブジェクトストリング
のペアからオブジェクトをインターリーブしてソースス
トリングと同じ長さの単一のストリングを生成する。こ
れはパーフェクトシャッフルである。 Sort (unzip) オブジェクトペアを含むソースストリン
グを使用してこのペアをデインターリーブしてその結果
デインターリーブされたペアの連結からなるストリング
を生成する。これはパーフェクトソートである。 Transpose (flip) ４オブジェクトを含むソースストリ
ングを使用し、適切なソースオブジェクトを交換するこ
とによって結果ストリングを生成し、マトリックス転置
のセットを実行する。
【００６３】これらの動作のうちの任意の一つは他の二
つの動作の適切な組み合わせによって構成されることが
できる。
【００６４】これら全ての変換に対してソースストリン
グは複数のベクトルからなり、各ベクトルは同じサイズ
のオブジェクトを同じ数だけ含む。これらの変換を挙げ
るためには３つの数字が必要である。 number of vectors ソース及び結果ストリングのベク
トル数を特定する。 size of vector 各ベクトルのオブジェクトの数を
特定する。 size of object 各オブジェクトのビット数を特定
する。
【００６５】インストラクションネームは変換タイプ
（zip, unzip, flip) からなり、引き続きベクトルの数
"n"が付き、各ベクトルのサイズ "v"が付き、８ビット
バイトの数として表されるオブジェクトサイズ "p"が付
く。従って、インストラクションzip4n2vlp では、zip
はインストラクションタイプを示し、4n2vlpはオペラン
ドフォーマットを特定する。この場合、zip 動作は４ベ
クトルで実行され、それぞれは２つの１バイトオブジェ
クトである。この特定の動作を行うためには、各zip は
２つのベクトルを要求するため、２つの別個のジップが
実行される。
【００６６】ソース及び結果ストリングが全体で６４又
は１２８ビットである場合、図７に示されるような９個
の固有ジップ及びアンジップ変換がある。
【００６７】このジップ及びアンジップのセットはこの
実施によってサポートされる６４及び１２８ビットスト
リングに対しては完全である。より長いストリングのジ
ップ及びアンジップは従来のmoveインストラクションと
協働したこれらのインストラクションのシーケンスによ
って実行することができる。
【００６８】６４及び１２８ビットストリングに適切な
flipは図８に示されている。これらのうちの幾つかは図
７のジップ及びアンジップの幾つかと同様である。
【００６９】ジップ及びアンジップと同様に、このフリ
ップのセットも６４及び１２８ビットストリングに対し
て完全である。より長いストリングのフリップはフリッ
プのシーケンス及び従来のmoveインストラクションによ
って実行可能である。
【００７０】図９は６４ビットジップ及びアンジップを
処理するツイスト及びジップユニット７４の部分を示
す。図９に示されるツイスト及びジップユニットのジッ
プ及びアンジップ部分は、S[0]からS[7]の８つのパック
８ビットソースオブジェクトを含む入力バッファ１３０
を含む。結果バッファ１３２はR[0]からR[7]の８個のパ
ック８ビット結果オブジェクトを保持するために提供さ
れる。結果R[0]は第１ソースオブジェクトS[0]に直接接
続する。第２ソースオブジェクトS[1]は第１入力として
第１マルチプレクサ１３４、第２マルチプレクサ１３６
及び第３マルチプレクサ１３８に与えられる。第１、第
２及び第３マルチプレクサ１３４、１３６、１３８は、
第２入力として第５ソースオブジェクトS[4]を受ける。
第４マルチプレクサ１４０は一つの入力として第３ソー
スオブジェクトS[2]及び別の入力として第１マルチプレ
クサ１３４の出力を受ける。第４マルチプレクサの出力
は第２結果オブジェクトR[1]に提供される。第２マルチ
プレクサ１３６の出力は第３結果オブジェクトR[2]を提
供される。第５マルチプレクサ１４２は入力として第３
マルチプレクサ１３８の出力及び第６ソースオブジェク
トS[5]を受ける。第５マルチプレクサ１４２の出力は第
４結果オブジェクトR[3]に与えられる。第６マルチプレ
クサ１４４は一つの入力として第４ソースオブジェクト
S[3]及び別の入力として第７ソースオブジェクトS[6]を
受ける。第６マルチプレクサの出力は、第７マルチプレ
クサ１４６の一つの入力として与えられ、該マルチプレ
クサ１４６の別の入力は第３ソースオブジェクトS[2]で
ある。第７マルチプレクサ１４６の出力は第５結果オブ
ジェクトR[4]に与えられる。第８マルチプレクサ１５０
は一つの入力として第４ソースオブジェクトS[3]を受
け、別の入力として第７ソースオブジェクトS[6]を受け
て、出力を第６結果オブジェクトR[5]に与える。第９マ
ルチプレクサ１５２は一つの入力として第４ソースオブ
ジェクトS[3]を受け、別の入力として第７ソースオブジ
ェクトS[6]を受ける。第９マルチプレクサ１５２の出力
は第１０マルチプレクサ１５４に与えられ、該第１０マ
ルチプレクサは第２入力として第６ソースオブジェクト
S[5]を受ける。第１０マルチプレクサ１５４の出力は第
７結果オブジェクトR[6]を提供する。第８ソースオブジ
ェクトS7は第８結果オブジェクトR7を提供するように該
結果オブジェクトに直接接続する。タイプユニット１６
２は図２のルートオペコードユニット８２から導出され
たライン１６０のオペコードを受ける。タイプユニット
１６２はツイスト及びジップユニット７４のジップ及び
アンジップ部分で実行されるインストラクションを定め
る。この目的のために、該タイプユニットは４つの出力
信号zip2n2v2p 、unzip2n4vlp 、zip2n4vlp 及びzip4n2
vlp のうちの１つを与える。zip2n4vlp 及びzip4n2vlp
出力は第１ORゲート１６４に与えられ、その出力は第８
マルチプレクサ１５０を制御する。出力信号zip4n2vlp
は第２ORゲート１６６にも与えられ、このゲート１６６
はunzip2n4vlp の出力を受ける。第２ORゲートの出力は
第４、第５、第７及び第１０マルチプレクサを制御す
る。信号unzip2n4vlp は第３及び第６マルチプレクサを
制御する。出力zip2n2v2p は第１及び第９マルチプレク
サを制御する。タイプユニット１６２の４つ全ての出力
は第３ORゲート１６８に与えられ、そのゲート１６８は
出力バッファ１３２がイネーブルかどうかを決定する。
図９においてロジックパスの幾つかは共有されるため、
１０個の８ビットマルチプレクサしか必要としない。ソ
ース及び結果はパック８ビットオブジェクトとして示さ
れる。しかしながら、ある一つのインストラクションで
はこの実施はパック１６ビットオブジェクトのみに画定
され、これはソース及び結果８ビットオブジェクトのペ
アを使用することによって達成される。
【００７１】６４ビットジップ及びアンジップは以下の
通りである。 zip4n2v1p ２つの８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。これは同じベク
トルのアンジップ（デインターリーブ）と同様である。 zip2n4v1p ４つの８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。 unzip1n4v1p ４つの８ビットオブジェクトからなるベク
トルをアンジップ（デインターリーブ）する。 zip2n2v2p ２つの１６ビットオブジェクトからなるベ
クトルをジップ（インターリーブ）する。これは同じオ
ブジェクトのアンジップ（デインターリーブ）と同様で
ある。
【００７２】図１０はダブル長８ビットジップ及びアン
ジップインストラクションを実行するツイスト及びジッ
プユニットの部分を示す。このツイスト及びジップユニ
ットの部分は第１及び第２入力バッファ１７０、１７２
を有し、各バッファは６４ビットワードを保持する。入
力バッファ１７０、１７２に保持される６４ビットワー
ドは、S1[0] からS2[7] までラベル付けされた１６個の
オブジェクトを有する連続データストリングとしてみな
すことができる。第１及び第２出力バッファ１７４、１
７６があり、それぞれ６４ビットワードを保持する。結
果はライン１７８の出力である。６個の切り換えスイッ
チ１８０乃至１９０があり、それぞれ２つの入力及び２
つの出力を有する。図１０に例示されるように、切り換
えスイッチ１８０乃至１９０の入力は第１及び第２入力
バッファ１７０、１７２の位置に接続する。図１０に例
示されるように切り換えスイッチ１８０乃至１９０の出
力は第１及び第２出力バッファ１７４、１７６の位置に
接続する。図７に例示されたようなzip2n8v1p 動作又は
unzip2n8v1p 動作のいずれかが実施されるように接続さ
れる。図１０から分かるように、第１入力バッファS1
[0] の第１位置及び第２入力バッファS2[7] の最終位置
はそれぞれ出力バッファの第１位置R[0]及び第２出力バ
ッファの最終位置R[15] に接続する。このようにして、
第１及び最終オブジェクトのデータストリングはジップ
及びアンジップインストラクションに従ったデータスト
リングの再構成後も変化しないままである。タイプユニ
ット１９２は図２のルートオペコードユニット８２から
導出されたライン１６０のオペコードを受ける。タイプ
ユニット１９２は、再構成インストラクションがジップ
インストラクションであるか又はアンジップインストラ
クションであるか、即ち、zip2n8v1p であるか又はunzi
p2n8v1p であるかに応じて２つの信号を出力する。これ
らの出力信号はORゲート１９６に与えられる。unzip2n8
v1p 信号は切り換えスイッチ１８０乃至１９０を制御す
る。ORゲート１９６の出力は２つのAND ゲート１９８、
２００に与えられる。AND ゲート１９８はDouble信号５
８も受ける。AND ゲート２００は逆のDouble信号５８を
受ける。AND ゲート２００は第１出力バッファ１７４を
制御し、AND ゲート１９８は第２出力バッファ１７６を
制御する。２つの出力バッファはDouble信号によって制
御され、該Double信号によって第１出力バッファ１７４
はその中身をライン１７８に沿って第１デスティネーシ
ョンレジスタに与え、次に状態を変化させ、第２出力バ
ッファ１７６はその中身をライン１７８に沿ってレジス
タファイル１２の連続レジスタに与える。
【００７３】処理される２つのインストラクションは以
下の通りである。 zip2n8v1p ８個の８ビットオブジェクトからなるベク
トルをジップ（インターリーブ）する。 unzip2n8v1p ８個の８ビットオブジェクトからなるベク
トルをアンジップ（デインターリーブ）する。
【００７４】図１１はダブル長１６ビット及び３２ビッ
トジップ及びアンジップインストラクションを実行する
ツイスト及びジップユニットの部分を示す。この部分は
第１及び第２入力バッファ２０２、２０４を有し、それ
ぞれは４つのパック形態の１６ビットオブジェクトを画
定する６４ビットワードを保持する。２つのオブジェク
トは３２ビットジップインストラクションを使用するこ
とによって一緒に処理することができる。第１及び第２
出力バッファ２０６及び２０８はそれぞれ４つのパック
１６ビットオブジェクトR[0]乃至R[3]、R[4]乃至R[7]を
画定する６４ビットワードを保持する。結果はライン２
１０に与えられる。Double信号５８は出力バッファがそ
の出力を表すシーケンスを制御する。ツイスト及びジッ
プユニットの他の部分と同様に、第１オブジェクトの第
１入力バッファは第１出力バッファの第１オブジェクト
位置に直接接続する。同様に、第２入力バッファ２０４
の最終ソースオブジェクト位置は第２出力バッファ２０
８の最終結果オブジェクト位置R[7]に直接接続する。
【００７５】第１マルチプレクサ２１０は第１入力とし
てソースオブジェクトS1[1] 及び第２入力としてソース
オブジェクトS1[2] を受ける。第２マルチプレクサ２１
２は第１入力として第２ソースオブジェクトS1[1] 及び
第２入力として第３ソースオブジェクトS1[2] を受け
る。第３マルチプレクサ２１４は第１入力として第２ソ
ースオブジェクトS1[1] 及び第２入力として第２入力バ
ッファの第１ソースオブジェクトS2[0] を受ける。第４
マルチプレクサ２１６は第１入力としてソースオブジェ
クトS1[3] 及び第２入力としてソースオブジェクトS2
[2] を受ける。第５マルチプレクサ２１８は第１入力と
してソースオブジェクトS2[1] 及び第２入力としてソー
スオブジェクトS2[2] を受ける。第６マルチプレクサ２
２０は第１入力としてソースオブジェクトS2[1] 及び第
２入力としてソースオブジェクトS2[2] を受ける。第１
マルチプレクサ２１０の出力は第２出力バッファ２０８
の第１結果オブジェクトR[4]に与えられる。第２マルチ
プレクサ２１２の出力は第７マルチプレクサ２２２に与
えられ、この第７マルチプレクサは第２出力としてソー
スオブジェクトS2[0] を受ける。第２マルチプレクサ２
２２の出力は第１出力バッファ２０６の第２結果オブジ
ェクトR[1]に与えられる。第３マルチプレクサ２１４の
出力は第１出力バッファ２０６の第３結果オブジェクト
R[2]に与えられる。第４マルチプレクサ２１６の出力は
第２出力バッファ２０８の第２結果オブジェクトR[5]に
与えられる。第５マルチプレクサ２１８の出力は第８マ
ルチプレクサ２２４の第１出力として与えられ、この第
８マルチプレクサは第２入力としてソースオブジェクト
S1[3] を受ける。第８マルチプレクサ２２４の出力は第
２出力バッファ２０８の第３結果オブジェクトR[6]に与
えられる。第６マルチプレクサ２２０の出力は第１出力
バッファ２０６の第４結果オブジェクトR[3]に与えられ
る。タイプユニット２２６はライン１６０で図２のルー
トオペコードユニット８２から導出されたライン１６０
のオペコードを受ける。タイプユニットはツイスト及び
ジップユニットによって実行される再構成動作のタイプ
に応じて３つの出力信号を生成する。これらの信号は、
zip2n4vp2p、unzip2n4v2p 及びzip2n2v4p である。これ
らの信号はORゲート２２８に与えられ、その出力は二つ
のAND ゲート２３０及び２３２に与えられる。AND ゲー
ト２３０はDouble信号も受ける。AND ゲート２３２はDo
uble信号の逆転バージョンを受ける。AND ゲート２３
０、２３２の出力は出力バッファ２０６、２０８の動作
を制御する。
【００７６】zip2n4v2p 信号は第７及び第８マルチプレ
クサ２２２、２２４を制御する。unzip2n4v2p 信号は第
１、第２、第３、第４、第５及び第６マルチプレクサを
制御する。
【００７７】ツイスト及びジップユニットのこの部分に
よって処理される３つのインストラクションは以下の通
りである。 zip2n4v2p ４個の１６ビットオブジェクトからなるベ
クトルをジップ（インターリーブ）する。 unzip2n4v2p ４個の１６ビットオブジェクトからなる
ベクトルをアンジップ（デインターリーブ）する。 zip2n2v4p ２個の３２ビットオブジェクトからなる
ベクトルをジップ（インターリーブ）する。同じベクト
ルのアンジップ（デインターリーブ）と同様である。
【００７８】図１２は８ビットflipを実行するツイスト
及びジップユニットの部分を示す。これはシングル長及
びダブル長の両方の動作を行う。図１２において、２つ
の入力バッファ２３４及び２３６があり、それぞれは８
ビットオブジェクトとしてパックされた６４ビットワー
ドを含む。第１及び第２入力バッファ２３４、２３６の
隣接ペアはそれぞれマルチプレクサ２３８−２５２に与
えられる。マルチプレクサ２５４−２６４の第２セット
は以下のように配置される。第２セットの第１マルチプ
レクサ２５４は第１入力として第１出力バッファ２３４
の第２ソースオブジェクトを受け、第２入力として第１
セットの第３マルチプレクサ２４２の出力を受ける。第
２セットの第２マルチプレクサ２５６は第１入力として
第１出力バッファ２３４の第５ソースオブジェクトを受
け、第２入力として第１セットの第５マルチプレクサ２
４６の出力を受ける。第２セットの第３マルチプレクサ
２５８は第１入力として第１出力バッファ２３４の第４
ソースオブジェクトを受け、第２入力として第１セット
の第４マルチプレクサ２４４の出力を受ける。第２セッ
トの第４マルチプレクサ２６０は第１入力として第１出
力バッファ２３４の第７ソースオブジェクトを受け、第
２入力として第１セットの第６マルチプレクサの出力を
受ける。第２セットの第５マルチプレクサ２６２は第１
入力として第１出力バッファの第６ソースオブジェクト
を受け、第２入力として第１セットの第７マルチプレク
サ２５０の出力を受ける。第２セットの第６マルチプレ
クサ２６４は第１入力として第１出力バッファ２３４の
第８ソースオブジェクトを受け、第２入力として第１セ
ットの第８マルチプレクサ２５２の出力を受ける。ツイ
スト及びジップユニットの８ビットフリップ部分も出力
バッファ２６６を含み、８ビットパックオブジェクトと
して６４ビットワードを収容する。第１結果オブジェク
トは第１セットの第１マルチプレクサ２３８の出力とし
て与えられる。第２ソースオブジェクトは第２セットの
第２マルチプレクサ２５６の出力として与えられる。結
果の第３オブジェクトは第１セットの第２マルチプレク
サ２４０の出力として与えられる。結果の第４オブジェ
クトは第２セットの第４マルチプレクサ２６０の出力と
して与えられる。結果の第５オブジェクトは第２セット
の第１マルチプレクサ２５４の出力として与えられる。
結果の第６オブジェクトは第２セットの第５マルチプレ
クサ２６２の出力として与えられる。結果の第７オブジ
ェクトは第２セットの第３マルチプレクサ２５８の出力
として与えられる。結果の第８オブジェクトは第２セッ
トの第６マルチプレクサ２６４の出力として与えられ
る。タイプユニット２６８はライン１６０でオペコード
を受け、実行される再構成動作のタイプに応じて２つの
信号を生成する。これらの信号はflip2n4v1p及びflip2n
8v1pである。これらの信号はORゲート２７０に与えら
れ、その出力は出力バッファ２６６を制御する。Double
信号５８は第１セットのマルチプレクサ２３８−２５２
を制御する。Double信号はダブル長インストラクション
の上部分に対してのみアクティブである。第２セットの
マルチプレクサ２５４−２６４はflip2n8v1p信号によっ
て制御される。
【００７９】図１２では単一の６４ビット出力バッファ
のみが例示されている。flip2n4v1pインストラクション
が実行されているとき、バッファは図９に示される単一
の出力バッファに対応する。2n8v1pflipがインストラク
ションが実行されているとき、出力バッファは最初に結
果のRESULT LOW部分を保持してその部分を与え、Double
信号５８が表されると結果のRESULT HIGH 部分を保持
し、その部分を与える。
【００８０】ユニットによって処理される２つのインス
トラクションは以下の通りである。 flip2n4v1p ４個の８ビットオブジェクトからなるベ
クトルをフリップする。 flip2n8v1p ８個の８ビットオブジェクトからなるベ
クトルをフリップする。
【００８１】図１３は１６ビット及び３２ビットフリッ
プを実行するツイスト及びジップユニットの部分を示
す。８ビットフリップユニットと同様に、この部分もシ
ングル長及びダブル長の両方のフリップを実行する。３
２ビットオブジェクトは１６ビットオブジェクトのペア
として処理される。
【００８２】ユニットによって処理される３つのインス
トラクションは以下の通りである。 flip2n2v2p ２個の１６ビットオブジェクトからなる
ベクトルをフリップする。 flip2n4v2p ４個の１６ビットオブジェクトからなる
ベクトルをフリップする。 flip2n2v4p ２個の３２ビットオブジェクトからなる
ベクトルをフリップする。
【００８３】これら３つのフリップのうちの２つはジッ
プのうちの２つと同様である。従って、両方のインスト
ラクションセットがある場合、１つのハードウェアのセ
ットのみを実施すればよい。
【００８４】このツイスト及びジップユニットの部分は
第１及び第２入力バッファ２７２、２７４を有し、それ
ぞれのバッファは第１入力バッファではS1[0] からS1
[3] まで、第２入力バッファではS2[0] からS2[3] まで
の４つの１６ビットオブジェクトとしてパックされた６
４ビットワードを収容する。マルチプレクサ２７６乃至
２９０の第１セットは第１及び第２入力バッファ２７
２、２７４からの入力を以下のように受ける。第１セッ
トの第１マルチプレクサ２７６は第１入力として第１ソ
ースオブジェクトS1[0] を受け、第２入力として第３ソ
ースオブジェクトS1[2] を受ける。第１セットの第２マ
ルチプレクサ２７８は第１入力として第１ソースオブジ
ェクトS1[0] を受け、第２入力として第２ソースオブジ
ェクトS1[1]を受ける。第１セットの第３マルチプレク
サ２８０は第１入力として第２ソースオブジェクトS1
[1] を受け、第２入力として第４ソースオブジェクトS1
[3] を受ける。第１セットの第４マルチプレクサ２８２
は第１入力として第３ソースオブジェクトS1[2] を受
け、第２入力として第４ソースオブジェクトS1[3] を受
ける。第１セットの第５マルチプレクサ２８４は第１入
力として第２バッファ２７４の第１ソースオブジェクト
S2[0] を受け、第２入力として第３ソースオブジェクト
S2[2] を受ける。第１セットの第６マルチプレクサ２８
６は第１入力として第２バッファ２７４の第１ソースオ
ブジェクトS2[0] を受け、第２入力として第２ソースオ
ブジェクトS2[1] を受ける。第７マルチプレクサ２８８
は第１入力として第２ソースオブジェクトS2[1] を受
け、第２入力として第４ソースオブジェクトS2[3] を受
ける。第８マルチプレクサ２９０は第１入力として第２
入力バッファ２７４の第３ソースオブジェクトS2[2] を
受け、第２入力として第４ソースオブジェクトS2[3] を
受ける。マルチプレクサ２９２乃至２９８の第２セット
は以下のように入力を受ける。第２セットの第１マルチ
プレクサ２９２は、第１セットの第１及び第２マルチプ
レクサ２７６、２７８の出力を入力として受ける。第２
セットの第２マルチプレクサ２９４は第１セットの第３
及び第６マルチプレクサ２８０、２８６からの出力を入
力として受ける。第２セットの第３マルチプレクサ２９
６は第１セットの第４及び第５マルチプレクサ２８２、
２８４の出力を入力として受ける。第２セットの第４マ
ルチプレクサ２９８は第１セットの第７及び第８マルチ
プレクサ２８８、２９０の出力を入力として受ける。第
３セットのマルチプレクサ３００−３０４は以下のよう
に入力を受ける。第３セットの第１マルチプレクサ３０
０は第１入力バッファ２７２の第３ソースオブジェクト
S1[2] 及び第２セットの第２マルチプレクサ２９４の出
力を入力として受ける。第３セットの第２マルチプレク
サ３０２は第１入力バッファ２７２の第２ソースオブジ
ェクトS1[1] 及び第２セットの第３マルチプレクサ２９
６の出力を入力として受ける。第３セットの第３マルチ
プレクサ３０４は第１入力バッファ２７２の第４ソース
オブジェクトS1[3] 及び第２セットの第４マルチプレク
サ２９８の出力を入力として受ける。
【００８５】ツイスト及びジップユニットのこの部分も
４つの１６ビットオブジェクトとしてパックされた６４
ビットワードを収容することができる出力バッファ３０
６を含む。第１結果オブジェクトR[0]は第２セットの第
１マルチプレクサ２９２から導出される。第２結果オブ
ジェクトR[1]乃至第３結果オブジェクトR[3]は第３セッ
トのマルチプレクサ３００−３０４の出力から導出され
る。
【００８６】タイプユニット３０６はライン１６０で図
２のルートオペコードユニット８２からのオペコードを
受ける。タイプユニットはユニットのこの部分によって
実行される再構成インストラクションのタイプに応じて
３つの信号を生成する。この信号は、flip2n2v2p、flip
2n4v2p及びflip2n2v4pである。これらの信号はORゲート
３０８に与えられ、このゲートの出力は出力バッファ３
０６を制御する。Double信号５８は第１セットのマルチ
プレクサ２７６乃至２９０を制御する。flip2n2v4p信号
は第２セットのマルチプレクサを制御する。flip2n2v2p
信号は第３セットのマルチプレクサを制御する。
【００８７】ユニットのこの部分がflip2n2v2pユニット
を実行するために使用される場合、出力バッファはその
インストラクションのために図９に示された単一の出力
バッファである。flip2n4v2p又はflip2n2v4pインストラ
クションを実行するためにユニットのこの部分が使用さ
れると、出力バッファは図１２を参照して上記に述べら
れたように動作する。
【００８８】バイト複製及びバイトツイスト及びジップ
インストラクションの使用例が与えられる。以下の例に
おいて、アセンブリ表記はレジスタオペランドＲｎ（ｎ
は任意の数）を示す。定数オペランドはｎである。ダブ
ル長結果を生成するインストラクションはレジスタのペ
アの一番目のみを特定する。次に結果の上部分が次のレ
ジスタに書き込まれる。ラベルは "：" が続くアルファ
ベット及び数字からなるストリングによって示される。
【００８９】一つの有益な動作はマトリックス転置であ
る。
【００９０】マトリックス転置 ジップ、アンジップ又はフリップはマトリックスを転置
するために使用される。単一のインストラクションだけ
で転置できないマトリックスは、より長いサブユニット
に動作する一連のステップで処理することができる。
【００９１】マトリックスは、左上からスタートして順
に各行に沿って右下まで進むことで表される。この行順
序付け表示は機能ユニットの図で使用された表示と逆で
ある。
【００９２】フリップの使用 例えば、フリップを使用した１６ビットオブジェクトの
４×４マトリックスの転置において、４つの４分割部分
（それぞれは２×２の１６ビットオブジェクトである）
は個々に転置され、４×４マトリックスの右上及び左下
の４分割部分はスワッピングされる。これは、マトリッ
クスを３２ビットオブジェクトの２つのインターリーブ
された２×２マトリックスとして処理することによって
実行することができる。図１４はこれを実行するための
動作を示す。
【００９３】転置を実行するためのアセンブリコードは
外１に示される。
【００９４】
【外１】
【００９５】ジップの使用 ジップ（パーフェクトシャッフル）を使用して同じマト
リックスを転置するためには、１６ビットオブジェク
ト、次に１６ビットオブジェクトのペア、更に４つの１
６ビットオブジェクトについての一連のシャッフルが要
求される。
【００９６】これを実行するためのアセンブリコードは
外２に示される。
【００９７】
【外２】
【００９８】アンジップの使用 アンジップ（パーフェクトソート）を使用して同じマト
リックスを転置するためには、１６ビットオブジェクト
のソートが必要である。図１６はこれを実行するための
動作を示す。
【００９９】これを実行するためのアセンブリコードは
外３に示される。
【０１００】
【外３】
【０１０１】外３はアンジップを使用したバイトの４×
４マトリックスの転置を示す。
【０１０２】マトリックス乗算 マトリックス乗算は乗算累積のセットからなる。最も一
般的なケースはベクトル（１次元）とマトリックス（２
次元）を乗算して別のベクトルを生成することである。 Ｍ0，0．．．Ｍ0，M-1 Ｖ0．．．ＶN-1 ＭN-1,0．．．ＭN-1,M-1
【０１０３】[V] 及び[M] が１６ビットデータを含むな
らば、演算を行うためにパック１６ビット乗算を使用す
ることができる。
【０１０４】乗算を行うための一つの方法は、バイト複
製インストラクションを使用してベクトルの各要素を複
製し、複製された各要素とマトリックスの正確な行のパ
ック乗算を実行し、部分積のパック加算を行うことであ
る。マトリックス転置の必要はないことに注意すべきで
ある。これを実行するためのコードシーケンスは外４に
示される。
【０１０５】
【外４】
【０１０６】ベクトル要素の複製の別の方法はジップを
使用することである。図１７はこれを実行するための動
作を示す。
【０１０７】マトリックス乗算のために行うコードシー
ケンスは外５に示される。
【０１０８】
【外５】
【０１０９】データフォーマット変換 異なるフォーマット間の変換はジップ及びアンジップに
よって実行されうる。より大きなフォーマットへの符号
付き変換には、符号ビットを複製することが必要であ
り、これは符号付き右シフトによって実行される。表１
は種々の符号なしフォーマット間の変換に要求されるイ
ンストラクションを示し、表２は符号付き変換を示す。
【０１１０】
【表１】
【０１１１】
【表２】
【０１１２】ストリングサーチ ストリングが特定のキャラクタを含んでいるかを知る必
要があるときにストリングサーチが使用される。サーチ
キャラクタを複製し、パック比較を実行することによっ
て、幾つかのキャラクタが同時にテストされることがで
きる。このサーチのコードシーケンスは外６に示され
る。
【０１１３】
【外６】
【０１１４】複製 １、２又は４バイトオブジェクトの複製を実行するため
にジップ、アンジップ又はフリップを使用することが可
能である。外７、外８及び外９はそれぞれどのようにし
て最右のバイトを複製するかを示す。
【０１１５】
【外７】
【０１１６】
【外８】
【０１１７】
【外９】
【０１１８】ＲＧＢαと平面ビデオフォーマットとの変
換 グラフィックス環境で使用するためには、ＲＧＢα（又
はパック）フォーマットは、単一のピクセルのレッド、
グリーン、ブルー及びアルファカラー情報を含む４つの
連続バイトである。従って、各ピクセルは４つの連続バ
イトを含む。平面フォーマットはレッド、グリーン、ブ
ルー及びアルファカラー情報の全てがメモリの別個の領
域に記憶されている場合である。従って全ての同じカラ
ー情報は連続的であり、各ピクセルはメモリの４つの非
連続バイトに対応する。
【０１１９】ＲＧＢαフォーマットと平面フォーマット
の変換はジップ又はアンジップによって実行される。ジ
ップを使用したＲＧＢαから平面への変換シーケンスは
外１０に示され、アンジップを使用した変換シーケンス
は外１１に示される。
【０１２０】
【外１０】
【０１２１】
【外１１】
【０１２２】ジップを使用した平面からＲＧＢαへの変
換シーケンスは外１２に示され、アンジップを使用した
変換シーケンスは外１３に示される。
【０１２３】
【外１２】
【０１２４】
【外１３】
【０１２５】フリップを使用して変換を実行することも
可能であるが、ピクセルがインターリーブするため望ま
しくない。
【０１２６】回転 ジップ又はアンジップによってマトリックス回転を実行
することができる。このためのシーケンスは外１４及び
外１５に示される。グラフィックオブジェクトの回転を
サポートするために類似したシーケンスを使用すること
もできる。
【０１２７】
【外１４】
【０１２８】
【外１５】
【図面の簡単な説明】
【図１】コンピュータのプロセッサ及びメモリのブロッ
ク図である。
【図２】パック演算ユニットのブロック図である。
【図３】図面において使用される記号の意味を示す。
【図４】２つのパックソースオペランドに動作する明確
なパック演算ユニットのブロック図である。
【図５】パックソースオペランド及びアンパックソース
オペランドに動作する明確な演算パックユニットのブロ
ック図である。
【図６】バイト複製ユニットを示す。
【図７】ジップ及びアンジップ再構成動作を示す。
【図８】フリップ再構成動作を示す。
【図９】６４ビットジップ及びアンジップを実行するツ
イスト及びジップユニットの部分を示す。
【図１０】ダブル長８ビットジップ及びアンジップを実
行するツイスト及びジップユニットの部分を示す。
【図１１】ダブル長１６ビット及び３２ビットジップ
及びアンジップを実行するツイスト及びジップユニット
の部分を示す。
【図１２】８ビットフリップを実行するツイスト及びジ
ップユニットの部分を示す。
【図１３】１６ビット及び３２ビットフリップを実行す
るツイスト及びジップユニットの部分を示す。
【図１４】フリップインストラクションを使用したマト
リックス転置を示す。
【図１５】ジップインストラクションを使用したマトリ
ックス転置を示す。
【図１６】アンジップインストラクションを使用したマ
トリックス転置を示す。
【図１７】ジップインストラクションを使用して複製が
どのように実行されるかを示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−171379（ＪＰ，Ａ) 特開 平７−114469（ＪＰ，Ａ) 特開 平５−73607（ＪＰ，Ａ) 特開 平７−21034（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/30 - 9/355 G06F 9/40 - 9/42 G06F 7/00 G06F 17/16

Claims (25)

    (57)【特許請求の範囲】
  1. 【請求項１】 単一のアドレスによってアドレス可能な
    予め決められたビット容量を有するレジスタ記憶装置に
    データストリングを生成する方法であって、 前記予め決められたビット容量よりも小さい第１ビット
    長の少なくとも一つのビットシーケンスを有するビット
    ストリングを識別し、 前記ビットシーケンスを選択し、 選択ビットシーケンスを前記レジスタ記憶装置の連続位
    置に複製して前記ビット容量にマッチするビット長を有
    し前記選択シーケンスと同じ複数のビットシーケンスの
    みからなる前記データストリングを生成する、 データストリング生成方法。
  2. 【請求項２】 識別ビットストリングは各々が同じビッ
    ト数を有する複数の隣接ビットシーケンスを有し、複製
    のために前記ビットシーケンスの一つを選択することを
    含む請求項１記載の方法。
  3. 【請求項３】 識別ビットストリングは生成データスト
    リングのビット長にマッチしたビット長を有する、請求
    項２記載の方法。
  4. 【請求項４】 隣接ビットシーケンスは識別ビットスト
    リングの最上位ビットシーケンスと最下位ビットシーケ
    ンスとの間に順番に配置され、前記最下位ビットシーケ
    ンスが複製のために選択される、請求項２又は３記載の
    方法。
  5. 【請求項５】 前記ビットシーケンスの選択の前に前記
    識別ビットストリングは単一のアドレスによってアドレ
    ス可能であり前記予め決められたビット容量と同じビッ
    ト容量を有するレジスタ記憶装置に保持される、請求項
    １乃至４記載の方法。
  6. 【請求項６】 前記レジスタ記憶装置は６４ビット位置
    を有し、各ビットシーケンスは１バイトの長さである、
    請求項１記載の方法。
  7. 【請求項７】 第１レジスタ記憶装置は識別ビットスト
    リングを保持し、第２レジスタ記憶装置は生成データス
    トリングの連続位置を提供する、請求項５記載の方法。
  8. 【請求項８】 前記ビットシーケンスは複数のデータパ
    スを介して同時に前記連続位置に複製される、請求項１
    乃至７記載の方法。
  9. 【請求項９】 コンピュータを動作させる方法であっ
    て、 離散データを表しデータストリングのサブストリングを
    形成する少なくとも一つのビットシーケンスをデータ記
    憶装置に保持し、 少なくとも一つの複製インストラクションを含むインス
    トラクションシーケンスを実行し、前記複製インストラ
    クション又は各複製インストラクションは単一のアドレ
    スによってアドレス可能な予め決められたビット容量を
    有するレジスタ記憶装置の複数の連続位置に前記少なく
    とも一つのビットシーケンスを複製して前記ビット容量
    にマッチするビット長を有し前記選択シーケンスと同じ
    複数のビットシーケンスのみからなる新しいデータスト
    リングを生成する、 コンピュータ動作方法。
  10. 【請求項１０】 各々が離散データを表しデータストリ
    ングの複数のサブストリングの一つを形成する複数のビ
    ットシーケンスを前記データ記憶装置に保持し、複製イ
    ンストラクションは複製のために前記サブストリングの
    一つを選択する、請求項９記載の方法。
  11. 【請求項１１】 各データストリングは新しいデータス
    トリングの予め決められたビット長と同じ予め決められ
    たビット長を有する、請求項１０記載の方法。
  12. 【請求項１２】 サブストリングは、前記データストリ
    ングの最上位サブストリングと最下位サブストリングと
    の間に順番に配置され、前記最下位サブストリングが複
    製のために選択される、請求項９乃至１１記載の方法。
  13. 【請求項１３】 コンピュータシステムを動作させてマ
    トリックス乗算動作を実行する方法であって、各々が第
    １マトリックスの少なくとも１行又は１列の位置のデー
    タ値を表す複数のサブストリングから第１データストリ
    ングを形成し、各々が第２マトリックスの少なくとも１
    行又は１列の位置のデータ値を表す複数のサブストリン
    グから第２データストリングを形成し、新しいデータス
    トリングと前記第１及び第２データストリングの乗算に
    先立って請求項１乃至８記載の方法によって前記第１又
    は第２データストリングの一つから新しいデータストリ
    ングを生成する、コンピュータシステムによるマトリッ
    クス乗算方法。
  14. 【請求項１４】 コンピュータであって、プロセッサ、
    メモリ及びビットシーケンスを保持するデータ記憶回路
    を有し、各ビットシーケンスはデータストリング内に離
    散データのサブストリングを形成し、前記コンピュータ
    は前記メモリにインストラクションシーケンスを記憶
    し、前記インストラクションシーケンスは、データスト
    リング内の前記サブストリングの一つを選択し前記選択
    サブストリングを複数の連続位置に複製して新しいデー
    タストリングを生成する第１インストラクション及びデ
    ータストリング内の前記サブストリングの識別なしで新
    しいデータストリングの少なくともいくつかのサブスト
    リングに共通の動作を指定する第２インストラクション
    を有する、コンピュータ。
  15. 【請求項１５】 データストリング及び新しいデータス
    トリングは共通の予め決められたビット長を有し、新し
    いデータストリングは前記複製サブストリングのみから
    なる、請求項１４記載のコンピュータ。
  16. 【請求項１６】 単一のアドレスによってアドレス可能
    な予め決められたビット容量を有するレジスタ記憶装置
    を含み、前記レジスタ記憶装置は前記第２インストラク
    ションの実行に先立って前記新しいデータストリングを
    保持する、請求項１４又は１５記載のコンピュータ。
  17. 【請求項１７】 前記第１インストラクションは前記新
    しいデータストリングとして第１オペランドを生成し、
    前記第２インストラクションは前記第１オペランド及び
    第２オペランドを使用して動作を実行する、請求項１
    ４、１５又は１６記載のコンピュータ。
  18. 【請求項１８】 データストリングは第１バッファに保
    持され、新しいデータストリングは、前記第１バッファ
    と第２バッファの連続位置との間に配置された複数のデ
    ータパスを介して前記選択サブストリングを同時に複製
    することによって第２バッファに生成される、請求項１
    ４又は１５記載のコンピュータ。
  19. 【請求項１９】 前記インストラクションシーケン
    スはデータストリング内の前記サブストリングを識別せ
    ずに前記データストリングのサブストリングに共通動作
    を指定する更なるインストラクションを有し、前記イン
    ストラクションは前記第１インストラクションの実行の
    前に前記インストラクションシーケンスに配置される、
    請求項１４、１５、１６又は１７記載のコンピュータ。
  20. 【請求項２０】 コンピュータ動作方法であって、各々
    が離散データを表しデータストリングの複数のサブスト
    リングの一つを形成する複数のビットシーケンスをデー
    タ記憶装置に保持し、データストリング内の前記サブス
    トリングの少なくとも一つを選択し選択サブストリング
    を複数の連続位置に複製して新しいデータストリングを
    生成し、データストリング内の前記サブストリングの識
    別なしで再構成データストリングの少なくともいくつか
    のサブストリングに共通の動作を実行する第２インスト
    ラクションを実行する。
  21. 【請求項２１】 第１インストラクションによって生成
    した新しいデータストリングはデータストリングのビッ
    ト長にマッチする予め決められたビット長を有し、前記
    選択サブストリングのみからなる、請求項２０記載の方
    法。
  22. 【請求項２２】 前記新しいデータストリングは前記第
    ２インストラクションの実行の前に単一のアドレスによ
    ってアドレス可能な予め決められたビット容量を有する
    レジスタ記憶装置に保持される、請求項２０又は２１記
    載の方法。
  23. 【請求項２３】 前記第１インストラクションは前記新
    しいデータストリングとして第１オペランドを生成し、
    前記第２インストラクションは前記第１オペランド及び
    第２オペランドを使用して動作を実行する、請求項２
    ０、２１又は２２記載の方法。
  24. 【請求項２４】 データストリングは第１バッファに保
    持され、新しいデータストリングは、前記第１バッファ
    と第２バッファの連続位置との間に配置された複数のデ
    ータパスを介して前記選択サブストリングを同時に複製
    することによって第２バッファに生成する、請求項２０
    乃至２３記載の方法。
  25. 【請求項２５】 前記第１インストラクションに先立っ
    て、データストリング内のサブストリングを識別せずに
    前記データストリングのサブストリングに共通の動作を
    実行する更なるインストラクションを実行する、請求項
    ２１乃至２４記載の方法。
JP14661796A 1995-05-17 1996-05-16 データストリング生成方法、コンピュータ動作方法、コンピュータシステムによるマトリックス乗算方法、及びコンピュータ Expired - Fee Related JP3150286B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9509983.4A GB9509983D0 (en) 1995-05-17 1995-05-17 Replication of data
GB9509983-4 1995-05-17

Publications (2)

Publication Number Publication Date
JPH08314718A JPH08314718A (ja) 1996-11-29
JP3150286B2 true JP3150286B2 (ja) 2001-03-26

Family

ID=10774612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14661796A Expired - Fee Related JP3150286B2 (ja) 1995-05-17 1996-05-16 データストリング生成方法、コンピュータ動作方法、コンピュータシステムによるマトリックス乗算方法、及びコンピュータ

Country Status (5)

Country Link
US (1) US5859790A (ja)
EP (1) EP0743593B1 (ja)
JP (1) JP3150286B2 (ja)
DE (1) DE69625952D1 (ja)
GB (1) GB9509983D0 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9509987D0 (en) * 1995-05-17 1995-07-12 Sgs Thomson Microelectronics Manipulation of data
GB9513515D0 (en) * 1995-07-03 1995-09-06 Sgs Thomson Microelectronics Expansion of data
US6418529B1 (en) * 1998-03-31 2002-07-09 Intel Corporation Apparatus and method for performing intra-add operation
US7395302B2 (en) 1998-03-31 2008-07-01 Intel Corporation Method and apparatus for performing horizontal addition and subtraction
US7392275B2 (en) * 1998-03-31 2008-06-24 Intel Corporation Method and apparatus for performing efficient transformations with horizontal addition and subtraction
US6212618B1 (en) 1998-03-31 2001-04-03 Intel Corporation Apparatus and method for performing multi-dimensional computations based on intra-add operation
US6098087A (en) * 1998-04-23 2000-08-01 Infineon Technologies North America Corp. Method and apparatus for performing shift operations on packed data
WO2000008552A1 (en) * 1998-08-06 2000-02-17 Koninklijke Philips Electronics N.V. Data processor and method of processing data
US6753874B1 (en) * 1999-08-06 2004-06-22 Microsoft Corporation System and method for packing and unpacking video data
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US20020053017A1 (en) * 2000-09-01 2002-05-02 Adiletta Matthew J. Register instructions for a multithreaded processor
US7024429B2 (en) 2002-01-31 2006-04-04 Nextpage,Inc. Data replication based upon a non-destructive data model
US7437724B2 (en) * 2002-04-03 2008-10-14 Intel Corporation Registers for data transfers
GB2409062C (en) * 2003-12-09 2007-12-11 Advanced Risc Mach Ltd Aliasing data processing registers
GB2409065B (en) * 2003-12-09 2006-10-25 Advanced Risc Mach Ltd Multiplexing operations in SIMD processing
GB2409068A (en) * 2003-12-09 2005-06-15 Advanced Risc Mach Ltd Data element size control within parallel lanes of processing
GB2409066B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2411973B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd Constant generation in SMD processing
GB2409063B (en) * 2003-12-09 2006-07-12 Advanced Risc Mach Ltd Vector by scalar operations
GB2409059B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2411976B (en) * 2003-12-09 2006-07-19 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2409060B (en) * 2003-12-09 2006-08-09 Advanced Risc Mach Ltd Moving data between registers of different register data stores
GB2411974C (en) * 2003-12-09 2009-09-23 Advanced Risc Mach Ltd Data shift operations
GB2409067B (en) * 2003-12-09 2006-12-13 Advanced Risc Mach Ltd Endianess compensation within a SIMD data processing system
GB2409064B (en) * 2003-12-09 2006-09-13 Advanced Risc Mach Ltd A data processing apparatus and method for performing in parallel a data processing operation on data elements
GB2411975B (en) * 2003-12-09 2006-10-04 Advanced Risc Mach Ltd Data processing apparatus and method for performing arithmetic operations in SIMD data processing
GB2409061B (en) * 2003-12-09 2006-09-13 Advanced Risc Mach Ltd Table lookup operation within a data processing system
GB2410097B (en) * 2004-01-13 2006-11-01 Advanced Risc Mach Ltd A data processing apparatus and method for performing data processing operations on floating point data elements
GB2411978B (en) * 2004-03-10 2007-04-04 Advanced Risc Mach Ltd Inserting bits within a data word
US9557994B2 (en) 2004-07-13 2017-01-31 Arm Limited Data processing apparatus and method for performing N-way interleaving and de-interleaving operations where N is an odd plural number
KR101239304B1 (ko) 2004-11-03 2013-03-05 실리콘 하이브 비.브이. Ｓｉｍｄ 명령을 지원하는 프로그램 가능한 데이터 처리회로
US9020887B2 (en) 2004-12-21 2015-04-28 Proofpoint, Inc. Managing the status of documents in a distributed storage system
US20070271325A1 (en) * 2006-05-08 2007-11-22 Nvidia Corporation Matrix multiply with reduced bandwidth requirements
CN104025033B (zh) 2011-12-30 2017-11-21 英特尔公司 利用控制操纵的simd可变移位和循环

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900702450A (ko) * 1988-11-04 1990-12-07 원본미기재 미니컴퓨터용 병렬 스트링 프로세서 및 방법
JPH03171379A (ja) * 1989-11-30 1991-07-24 Ricoh Co Ltd 繰返しパターンの作成方法
US5553219A (en) * 1991-05-10 1996-09-03 Fuji Xerox Co., Ltd. Font outline and bit map generator synthesizing filling data with selected outline data or duplicate outline data
US5606677A (en) * 1992-11-30 1997-02-25 Texas Instruments Incorporated Packed word pair multiply operation forming output including most significant bits of product and other bits of one input
JPH07114469A (ja) * 1993-10-18 1995-05-02 Mitsubishi Electric Corp データ処理装置
US5644522A (en) * 1993-11-30 1997-07-01 Texas Instruments Incorporated Method, apparatus and system for multiply rounding using redundant coded multiply result

Also Published As

Publication number Publication date
DE69625952D1 (de) 2003-03-06
US5859790A (en) 1999-01-12
EP0743593A1 (en) 1996-11-20
EP0743593B1 (en) 2003-01-29
JPH08314718A (ja) 1996-11-29
GB9509983D0 (en) 1995-07-12

Similar Documents

Publication Publication Date Title
JP3150286B2 (ja) データストリング生成方法、コンピュータ動作方法、コンピュータシステムによるマトリックス乗算方法、及びコンピュータ
JP3138209B2 (ja) マトリックス転置方法
JP3771968B2 (ja) コンピュータ及びコンピュータ動作方法
US5822619A (en) System and method for restructuring data strings
US10719318B2 (en) Processor
US5996057A (en) Data processing system and method of permutation with replication within a vector register file
JP2905446B2 (ja) データストリング生成方法、コンピュータ動作方法、ピクセル値セット生成方法及びコンピュータ
US5933650A (en) Alignment and ordering of vector elements for single instruction multiple data processing
US7793077B2 (en) Alignment and ordering of vector elements for single instruction multiple data processing
US5832288A (en) Element-select mechanism for a vector processor
US8601246B2 (en) Execution of instruction with element size control bit to interleavingly store half packed data elements of source registers in same size destination register
EP0754998A1 (en) An arithmetic unit
EP0755015B1 (en) Combining data values
US5673321A (en) Efficient selection and mixing of multiple sub-word items packed into two or more computer words
TW201346734A (zh) 改良的萃取指令背景之設備及方法
US6865272B2 (en) Executing permutations
US5708800A (en) High speed microprocessor for processing and transferring N-bits of M-bit data

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees