JP2009514096A5 - - Google Patents

Download PDF

Info

Publication number
JP2009514096A5
JP2009514096A5 JP2008537761A JP2008537761A JP2009514096A5 JP 2009514096 A5 JP2009514096 A5 JP 2009514096A5 JP 2008537761 A JP2008537761 A JP 2008537761A JP 2008537761 A JP2008537761 A JP 2008537761A JP 2009514096 A5 JP2009514096 A5 JP 2009514096A5
Authority
JP
Japan
Prior art keywords
data
table addressing
lookup table
data word
reference table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008537761A
Other languages
English (en)
Other versions
JP5112325B2 (ja
JP2009514096A (ja
Filing date
Publication date
Priority claimed from US11/258,662 external-priority patent/US8285972B2/en
Application filed filed Critical
Publication of JP2009514096A publication Critical patent/JP2009514096A/ja
Publication of JP2009514096A5 publication Critical patent/JP2009514096A5/ja
Application granted granted Critical
Publication of JP5112325B2 publication Critical patent/JP5112325B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (32)

  1. 外部メモリ内の参照テーブルのセットを有する参照テーブルアドレス指定システムであって、
    計算ユニットからデータワードを受け取るための入力レジスタ、及び前記外部メモリ内の前記参照テーブルのセットの位置を識別するためのテーブルベースとその特定の参照テーブルにおける特定のエントリの位置を識別するための変位フィールドとを含む第１のデポジットインクリメントインデックスレジスタを有するデータアドレス生成器を備え、
    前記データアドレス生成器が、前記参照テーブルのセットにおける各参照テーブルに関して前記データワードのセクションに対応する部分的な結果を取得するために前記インデックスレジスタをインクリメントする前に、前記データワードのセクションに対応する部分的な結果にアクセスするために、前記データワードのセクションを前記変位フィールドに配置するように構成される
    ことを特徴とする参照テーブルアドレス指定システム。
  2. 前記エントリが、前記データワードの対応するセクションの部分的な結果を含む
    ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
  3. 前記計算ユニットが、アキュムレータ、参照テーブル宛先レジスタ、及び結合回路を有し、
    前記計算ユニットが、最終結果を獲得するために、前記データワードの全セクションからの前記部分的な結果を累算するように構成される
    ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
  4. 前記参照テーブル宛先レジスタが、前記計算ユニットのデータレジスタファイルのうちのいずれかであり得る
    ことを特徴とする請求項３に記載の参照テーブルアドレス指定システム。
  5. 前記データアドレス生成器が、複数のポインタレジスタを備え、
    前記第１のデポジットインクリメントインデックスレジスタが、前記ポインタレジスタの内の１つによって実現される
    ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
  6. 前記データアドレス生成器が、更に、前記参照テーブルのセットにおける次の参照テーブルを識別するために、前記第１のデポジットインクリメントインデックスレジスタの前記インデックスフィールドをインクリメントするように構成される
    ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
  7. 前記部分的な結果が、前記対応するセクションのデータビットを含むと共に、
    前記データアドレス生成器が、更に、それらのビットを所定の出力ワードに割り当てるように構成される
    ことを特徴とする請求項２に記載の参照テーブルアドレス指定システム。
  8. 前記出力ワード及び前記データワードが、同一のビット数を有している
    ことを特徴とする請求項７に記載の参照テーブルアドレス指定システム。
  9. 前記出力ワード及び前記データワードが、同一でないビット数を有している
    ことを特徴とする請求項７に記載の参照テーブルアドレス指定システム。
  10. 前記結合回路が、排他的論理和回路である
    ことを特徴とする請求項３に記載の参照テーブルアドレス指定システム。
  11. 前記結合回路が、加算回路である
    ことを特徴とする請求項３に記載の参照テーブルアドレス指定システム。
  12. 前記データアドレス生成器が、第２のデポジットインクリメントインデックスレジスタを備え、
    前記データアドレス生成器が、前記データワードの第２のセクションを前記第２のデポジットインクリメントインデックスレジスタの変位フィールドに配置するように構成される
    ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
  13. 前記データアドレス生成器が、前記第１のデポジットインクリメントインデックスレジスタに既知の参照テーブルアドレスをあらかじめ読み込むように構成される
    ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
  14. 前記既知の参照テーブルアドレスが、開始アドレスである
    ことを特徴とする請求項１３に記載の参照テーブルアドレス指定システム。
  15. 前記セクションが、ビットフィールドである
    ことを特徴とする請求項１に記載の参照テーブルアドレス指定システム。
  16. 前記ビットフィールドが、１バイトである
    ことを特徴とする請求項１５に記載の参照テーブルアドレス指定システム。
  17. 前記ビットフィールドが、１ニブルである
    ことを特徴とする請求項１５に記載の参照テーブルアドレス指定システム。
  18. 外部メモリ内の参照テーブルのセットを使用可能にするための参照テーブルアドレス指定方法であって、
    データワードを計算ユニットからデータアドレス生成器内の入力レジスタに転送する段階と、
    前記データアドレス生成器内の第１のインデックスレジスタに、前記外部メモリ内の前記参照テーブルのセットの位置を識別するためのテーブルベースフィールド、及び変位フィールドを提供する段階と、
    前記データワードのセクションに対応する部分的な結果の位置を識別するために、前記データワードのセクションを前記第１のインデックスレジスタ内の変位フィールドに配置する段階と、
    前記参照テーブルのセットにおける各参照テーブルに関して前記データワードのセクションに対応する部分的な結果を取得するために、前記第１のインデックスレジスタをインクリメントする段階と
    を含むことを特徴とする参照テーブルアドレス指定方法。
  19. 前記エントリが、前記データワードの対応するセクションの部分的な結果を含む
    ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
  20. 最終結果を獲得するために、前記データワードの全セクションからの部分的な結果を累算する段階を更に含む
    ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
  21. 前記セットにおける次の参照テーブルを識別するために、前記データアドレス生成器において、前記テーブルベースフィールドをインクリメントする段階を更に含む
    ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
  22. 前記部分的な結果が、データビットを含むと共に、
    前記方法が、それらのビットを所定の出力ワードに割り当てる段階を更に含む
    ことを特徴とする請求項２１に記載の参照テーブルアドレス指定方法。
  23. 前記出力ワード及び前記データワードが、同一のビット数を有している
    ことを特徴とする請求項２２に記載の参照テーブルアドレス指定方法。
  24. 前記出力ワード及び前記データワードが、同一でないビット数を有している
    ことを特徴とする請求項２２に記載の参照テーブルアドレス指定方法。
  25. 前記累算する段階が、排他的論理和を計算する段階を含む
    ことを特徴とする請求項２０に記載の参照テーブルアドレス指定方法。
  26. 前記累算する段階が、加算する段階を含む
    ことを特徴とする請求項２０に記載の参照テーブルアドレス指定方法。
  27. 前記データワードのセクションを前記第１のインデックスレジスタ内の変位フィールドに配置するのと並行して、前記データワードの第２のセクションを、別の特定のエントリの位置を識別するために、第２のインデックスレジスタの変位フィールドに配置する段階を更に含む
    ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
  28. 前記第１のインデックスレジスタに既知の参照テーブルアドレスをあらかじめ読み込む段階を更に含む
    ことを特徴とする請求項１８に記載の参照テーブルアドレス指定方法。
  29. 前記第１のインデックスレジスタに、開始アドレスがあらかじめ読み込まれる
    ことを特徴とする請求項２８に記載の参照テーブルアドレス指定方法。
  30. 前記セクションが、ビットフィールドである
    ことを特徴とする請求項２８に記載の参照テーブルアドレス指定方法。
  31. 前記ビットフィールドが、１バイトである
    ことを特徴とする請求項３０に記載の参照テーブルアドレス指定方法。
  32. 前記ビットフィールドが、１ニブルである
    ことを特徴とする請求項３０に記載の参照テーブルアドレス指定方法。
JP2008537761A 2005-10-26 2006-10-17 参照テーブルアドレス指定システム及び方法 Expired - Fee Related JP5112325B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/258,662 2005-10-26
US11/258,662 US8285972B2 (en) 2005-10-26 2005-10-26 Lookup table addressing system and method
PCT/US2006/040414 WO2007050349A2 (en) 2005-10-26 2006-10-17 Lookup table addressing system and method

Publications (3)

Publication Number Publication Date
JP2009514096A JP2009514096A (ja) 2009-04-02
JP2009514096A5 true JP2009514096A5 (ja) 2011-10-20
JP5112325B2 JP5112325B2 (ja) 2013-01-09

Family

ID=37968359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008537761A Expired - Fee Related JP5112325B2 (ja) 2005-10-26 2006-10-17 参照テーブルアドレス指定システム及び方法

Country Status (6)

Country Link
US (1) US8285972B2 (ja)
EP (1) EP1941370A4 (ja)
JP (1) JP5112325B2 (ja)
CN (1) CN101341470B (ja)
TW (1) TWI333615B (ja)
WO (1) WO2007050349A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728744B2 (en) * 2005-10-26 2010-06-01 Analog Devices, Inc. Variable length decoder system and method
US8024551B2 (en) * 2005-10-26 2011-09-20 Analog Devices, Inc. Pipelined digital signal processor
US8301990B2 (en) * 2007-09-27 2012-10-30 Analog Devices, Inc. Programmable compute unit with internal register and bit FIFO for executing Viterbi code
US7877571B2 (en) * 2007-11-20 2011-01-25 Qualcomm, Incorporated System and method of determining an address of an element within a table
US20090245510A1 (en) * 2008-03-25 2009-10-01 Mathieu Ciet Block cipher with security intrinsic aspects
WO2010013092A1 (en) * 2008-07-30 2010-02-04 Telefonaktiebolaget Lm Ericsson (Publ) Systems and method for providing trusted system functionalities in a cluster based system
JP5755970B2 (ja) * 2011-08-26 2015-07-29 株式会社東芝 演算装置
GB2533531A (en) 2013-09-13 2016-06-22 Smg Holdings-Anova Tech Llc Self-healing data transmission system to achieve lower latency
AU2014318629A1 (en) * 2013-09-13 2016-05-05 Smg Holdings-Anova Technologies, Llc Packet sharing data transmission system and relay to lower latency
US11106437B2 (en) * 2019-01-14 2021-08-31 Microsoft Technology Licensing, Llc Lookup table optimization for programming languages that target synchronous digital circuits
US11144286B2 (en) 2019-01-14 2021-10-12 Microsoft Technology Licensing, Llc Generating synchronous digital circuits from source code constructs that map to circuit implementations
US11113176B2 (en) 2019-01-14 2021-09-07 Microsoft Technology Licensing, Llc Generating a debugging network for a synchronous digital circuit during compilation of program source code
US11275568B2 (en) 2019-01-14 2022-03-15 Microsoft Technology Licensing, Llc Generating a synchronous digital circuit from a source code construct defining a function call
US11093682B2 (en) 2019-01-14 2021-08-17 Microsoft Technology Licensing, Llc Language and compiler that generate synchronous digital circuits that maintain thread execution order
CN109933301B (zh) * 2019-03-19 2023-04-14 中科亿海微电子科技（苏州）有限公司 可扩展可编程逻辑单元及可编程逻辑块结构
TWI754206B (zh) * 2020-01-10 2022-02-01 祥碩科技股份有限公司 資料儲存系統、資料儲存裝置及其管理方法
KR20220009643A (ko) * 2020-07-16 2022-01-25 삼성전자주식회사 스토리지 컨트롤러, 이를 포함하는 클라이언트 및 서버, 및 이의 동작 방법
CN114185486A (zh) * 2021-11-17 2022-03-15 深圳市德明利技术股份有限公司 一种dram存储器的数据写入方法和dram控制系统

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1181461B (de) * 1963-10-08 1964-11-12 Telefunken Patent Adressenaddierwerk einer programm-gesteuerten Rechenmaschine
US3805037A (en) * 1972-02-22 1974-04-16 J Ellison N{40 th power galois linear gate
DE2407241A1 (de) * 1974-02-15 1975-08-21 Ibm Deutschland Verfahren und anordnung zur erhoehung der verfuegbarkeit eines digitalrechners
DE3600905A1 (de) 1986-01-15 1987-07-16 Ant Nachrichtentech Verfahren zum dekodieren von binaersignalen sowie viterbi-dekoder und anwendungen
EP0347560B1 (en) * 1988-04-27 1996-03-06 Nec Corporation Memory access control device which can be formed by a reduced number of LSI's
US5287511A (en) 1988-07-11 1994-02-15 Star Semiconductor Corporation Architectures and methods for dividing processing tasks into tasks for a programmable real time signal processor and tasks for a decision making microprocessor interfacing therewith
US5031131A (en) 1988-11-14 1991-07-09 Eaton Corporation Direct digital synthesizer
US5062057A (en) * 1988-12-09 1991-10-29 E-Machines Incorporated Computer display controller with reconfigurable frame buffer memory
DE3909996A1 (de) 1989-03-25 1990-10-04 Forschungszentrum Juelich Gmbh Rekuperativer keramischer waermeuebertrager
JPH0492921A (ja) 1990-08-03 1992-03-25 Fujitsu Ltd 指数関数演算器
CA2074769C (en) * 1991-08-09 2001-03-20 International Business Machines Corporation Formula processor
US5386523A (en) * 1992-01-10 1995-01-31 Digital Equipment Corporation Addressing scheme for accessing a portion of a large memory space
US5260898A (en) 1992-03-13 1993-11-09 Sun Microsystems, Inc. Result cache for complex arithmetic units
US5351047A (en) 1992-09-21 1994-09-27 Laboratory Automation, Inc. Data decoding method and apparatus
JPH06110852A (ja) 1992-09-29 1994-04-22 Hitachi Ltd ブロック状並列分散演算アレイプロセッサ
JP3124648B2 (ja) 1993-03-19 2001-01-15 富士通株式会社 色データ管理方法及び装置
KR0135846B1 (ko) * 1994-02-02 1998-06-15 김광호 룩-업-테이블장치
US5530825A (en) * 1994-04-15 1996-06-25 Motorola, Inc. Data processor with branch target address cache and method of operation
US5832290A (en) * 1994-06-13 1998-11-03 Hewlett-Packard Co. Apparatus, systems and method for improving memory bandwidth utilization in vector processing systems
US5507000A (en) 1994-09-26 1996-04-09 Bull Hn Information Systems Inc. Sharing of register stack by two execution units in a central processor
US5689452A (en) * 1994-10-31 1997-11-18 University Of New Mexico Method and apparatus for performing arithmetic in large galois field GF(2n)
US5710939A (en) 1995-05-26 1998-01-20 National Semiconductor Corporation Bidirectional parallel data port having multiple data transfer rates, master, and slave operation modes, and selective data transfer termination
US6029242A (en) * 1995-08-16 2000-02-22 Sharp Electronics Corporation Data processing system using a shared register bank and a plurality of processors
US5666116A (en) 1995-12-01 1997-09-09 U.S. Philips Corporation High speed variable-length decoder arrangement
DE69734399D1 (de) * 1996-01-24 2006-03-02 Sun Microsystems Inc Verfahren und vorrichtung zur stapel-cachespeicherung
US5675332A (en) 1996-02-01 1997-10-07 Samsung Electronics Co., Ltd. Plural-step chunk-at-a-time decoder for variable-length codes of Huffman type
US5996066A (en) * 1996-10-10 1999-11-30 Sun Microsystems, Inc. Partitioned multiply and add/subtract instruction for CPU with integrated graphics functions
US6009499A (en) 1997-03-31 1999-12-28 Sun Microsystems, Inc Pipelined stack caching circuit
GB9707861D0 (en) * 1997-04-18 1997-06-04 Certicom Corp Arithmetic processor
US5961640A (en) 1997-04-22 1999-10-05 Vlsi Technology, Inc. Virtual contiguous FIFO having the provision of packet-driven automatic endian conversion
US6259456B1 (en) 1997-04-30 2001-07-10 Canon Kabushiki Kaisha Data normalization techniques
US5937438A (en) * 1997-06-30 1999-08-10 Lucent Technologies Inc. Sine/cosine lookup table
US6263420B1 (en) * 1997-09-17 2001-07-17 Sony Corporation Digital signal processor particularly suited for decoding digital audio
US6151705A (en) * 1997-10-30 2000-11-21 Hewlett-Packard Company Efficient use of the base register auto-increment feature of memory access instructions
US5970241A (en) * 1997-11-19 1999-10-19 Texas Instruments Incorporated Maintaining synchronism between a processor pipeline and subsystem pipelines during debugging of a data processing system
US6094726A (en) 1998-02-05 2000-07-25 George S. Sheng Digital signal processor using a reconfigurable array of macrocells
US6223320B1 (en) * 1998-02-10 2001-04-24 International Business Machines Corporation Efficient CRC generation utilizing parallel table lookup operations
GB9806687D0 (en) * 1998-03-27 1998-05-27 Memory Corp Plc Memory system
US6272452B1 (en) 1998-04-02 2001-08-07 Ati Technologies, Inc. Universal asynchronous receiver transmitter (UART) emulation stage for modem communication
US6067609A (en) * 1998-04-09 2000-05-23 Teranex, Inc. Pattern generation and shift plane operations for a mesh connected computer
US6138208A (en) * 1998-04-13 2000-10-24 International Business Machines Corporation Multiple level cache memory with overlapped L1 and L2 memory access
US5996057A (en) * 1998-04-17 1999-11-30 Apple Data processing system and method of permutation with replication within a vector register file
JP3154991B2 (ja) * 1998-04-27 2001-04-09 松下電器産業株式会社 暗号処理装置、暗号処理方法、及び、暗号処理プログラムを記憶した記憶媒体
US6134676A (en) 1998-04-30 2000-10-17 International Business Machines Corporation Programmable hardware event monitoring method
US6332188B1 (en) * 1998-11-06 2001-12-18 Analog Devices, Inc. Digital signal processor with bit FIFO
US6829695B1 (en) 1999-09-03 2004-12-07 Nexql, L.L.C. Enhanced boolean processor with parallel input
US6771196B2 (en) 1999-12-14 2004-08-03 Broadcom Corporation Programmable variable-length decoder
JP2001210357A (ja) 2000-01-28 2001-08-03 Hitachi Maxell Ltd アルカリ蓄電池
US6539477B1 (en) * 2000-03-03 2003-03-25 Chameleon Systems, Inc. System and method for control synthesis using a reachable states look-up table
US6480845B1 (en) * 2000-06-14 2002-11-12 Bull Hn Information Systems Inc. Method and data processing system for emulating virtual memory working spaces
US6430672B1 (en) 2000-07-17 2002-08-06 International Business Machines Corporation Method for performing address mapping using two lookup tables
CN1232041C (zh) * 2001-05-16 2005-12-14 皇家菲利浦电子有限公司 可重新配置的逻辑器件以及包括该器件的乘法阵列
US6587057B2 (en) 2001-07-25 2003-07-01 Quicksilver Technology, Inc. High performance memory efficient variable-length coding decoder
KR100437609B1 (ko) 2001-09-20 2004-06-30 주식회사 하이닉스반도체 반도체 메모리 장치의 어드레스 변환 방법 및 그 장치
US7283628B2 (en) * 2001-11-30 2007-10-16 Analog Devices, Inc. Programmable data encryption engine
US6587864B2 (en) * 2001-11-30 2003-07-01 Analog Devices, Inc. Galois field linear transformer
US7508937B2 (en) * 2001-12-18 2009-03-24 Analog Devices, Inc. Programmable data encryption engine for advanced encryption standard algorithm
US6829694B2 (en) 2002-02-07 2004-12-07 Analog Devices, Inc. Reconfigurable parallel look up table system
JP2003264467A (ja) 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd ビタビ復号回路
US20030196072A1 (en) * 2002-04-11 2003-10-16 Chinnakonda Murali S. Digital signal processor architecture for high computation speed
US7127667B2 (en) 2002-04-15 2006-10-24 Mediatek Inc. ACS circuit and viterbi decoder with the circuit
US6865659B2 (en) 2002-06-07 2005-03-08 Sun Microsystems, Inc. Using short references to access program elements in a large address space
US7173985B1 (en) 2002-08-05 2007-02-06 Altera Corporation Method and apparatus for implementing a Viterbi decoder
US7424597B2 (en) * 2003-03-31 2008-09-09 Hewlett-Packard Development Company, L.P. Variable reordering (Mux) instructions for parallel table lookups from registers
US7693928B2 (en) * 2003-04-08 2010-04-06 Analog Devices, Inc. Galois field linear transformer trellis system
JP2005134477A (ja) * 2003-10-28 2005-05-26 Sony Corp 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム
US20050228966A1 (en) 2004-03-16 2005-10-13 Kabushiki Kaisha Toshiba Processor system and data processing method
US7506239B2 (en) 2004-12-23 2009-03-17 Raghavan Sudhakar Scalable traceback technique for channel decoder
US7243210B2 (en) * 2005-05-31 2007-07-10 Atmel Corporation Extracted-index addressing of byte-addressable memories
US7765459B2 (en) 2005-09-28 2010-07-27 Samsung Electronics Co., Ltd. Viterbi decoder and viterbi decoding method
US7728744B2 (en) * 2005-10-26 2010-06-01 Analog Devices, Inc. Variable length decoder system and method
US8024551B2 (en) * 2005-10-26 2011-09-20 Analog Devices, Inc. Pipelined digital signal processor
US7882284B2 (en) * 2007-03-26 2011-02-01 Analog Devices, Inc. Compute unit with an internal bit FIFO circuit
US8301990B2 (en) * 2007-09-27 2012-10-30 Analog Devices, Inc. Programmable compute unit with internal register and bit FIFO for executing Viterbi code

Similar Documents

Publication Publication Date Title
JP2009514096A5 (ja)
US7447870B2 (en) Device for identifying data characteristics for flash memory
JP3599352B2 (ja) フレキシブルなｎ−ウェイ・メモリ・インターリーブ方式
CN103518193B (zh) 用于数据去重复的方法及装置
JP5489991B2 (ja) メモリ割り当ての機構
CN105830022B (zh) 访问文件的方法和装置
US20070288697A1 (en) Apparatus and method of prefetching data
US10026458B2 (en) Memories and methods for performing vector atomic memory operations with mask control and variable data length and data unit size
US6721869B1 (en) Method for deriving a word address and byte offset information
CN105993000B (zh) 用于浮点寄存器混叠的处理器和方法
CN105224476A (zh) 高速缓存路预测
WO2008084531A1 (ja) メモリ管理装置
US9361239B2 (en) System on chip including unified input/output memory management unit
JP2010515128A (ja) 不揮発性メモリにおけるデータを管理する方法
US20020169900A1 (en) Direct memory access controller, and direct memory access control method
JP4855864B2 (ja) ダイレクトメモリアクセスコントローラ
CN109840150B (zh) 存储器分配器
US6950922B2 (en) Data extraction/insertion method and device in digital signal processor
US9824779B2 (en) Memory error repair
CN110968538A (zh) 一种数据缓冲方法和装置
WO2004111835A3 (en) Data processing apparatus and method for transferring data values between a register file and a memory
US7124261B2 (en) Access to bit values within data words stored in a memory
US9977737B2 (en) Method and an apparatus for memory address allignment
US5506747A (en) Provision of FIFO buffer in RAM
CN110825658B (zh) 闪存控制器及方法