JP5755970B2 - 演算装置 - Google Patents
演算装置 Download PDFInfo
- Publication number
- JP5755970B2 JP5755970B2 JP2011184938A JP2011184938A JP5755970B2 JP 5755970 B2 JP5755970 B2 JP 5755970B2 JP 2011184938 A JP2011184938 A JP 2011184938A JP 2011184938 A JP2011184938 A JP 2011184938A JP 5755970 B2 JP5755970 B2 JP 5755970B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- data
- address
- storage device
- xtime
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1008—Correctness of operation, e.g. memory ordering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
Description
これまでのAES演算回路の小型化の研究では、記憶素子も含めたAES演算回路全体のサイズを小さくすることに主眼が置かれていた。AES演算回路単体で利用されるのであれば、AES演算回路全体のサイズを小型化する意味はある。現実にはAES演算回路は何らかの装置(電子機器)に組み込まれて使用される。このため、このような使用状況を考慮してAES演算回路のサイズを小さくする必要がある。しかし、これまでは、AES演算回路が他の機器(システム)に組み込まれて使用されるということを考慮した小型化の研究は行われていない。
(1)入出力IFを介して暗号化するデータ(メッセージ)を読み出し、記憶装置300に書き込む。
(2)鍵記憶装置400から鍵情報を読み出し、記憶装置300に書き込む。
(3)暗号化装置100に演算を指示する。これにより、演算の処理結果である暗号文が記憶装置300に書き込まれる。
・使用する記憶領域全体のサイズ=49バイト
・入力となるメッセージm=16バイト
・入力となる鍵k=16バイト
・作業領域w=16バイト
・ラウンド定数rc=1バイト
なお、演算結果である暗号文はメッセージmに上書きされる。
・記憶装置300に入力データ(メッセージm(16バイト)および鍵k(16バイト)を書き込む
・暗号化装置100を実行開始する
・暗号化装置100の実行終了を待つ
・演算結果は記憶装置300に書き込まれているので、演算結果を記憶装置300から読み出す
//入力 m:メッセージ、k:鍵
round=0
rc=0x01
m=AK(m,k)//AddRoundKey
while(1){
k=KS(k)//KeyExpansion
m=SB(m)//SubBytes
w=SR(m)//ShiftRows
round=round+1
if(round==10) break;//exit while loop
m=MC(w)//MixColumns
m=AK(m,k)//AddRoundKey
rc=xtime(rc)//rc update
}
m=AK(w,k)//AddRoundKey
AK:AddRoundKey
KS:KeyExpansion
MC:MixColumns
SB:SubBytes
SR:ShiftRows
rc=0x01
//AddRoundKey:m=AK(m,k)
for(i=0; i<16; i++){
ld m[i]
xor k[i]
st m[i]
}
while(1){
//KeyExpansion:k=KS(k)
for(i=0; i<16; i++){
ld k[kp(i)]
if(i<4){
sbox
if(i==0) xor rc
}
xor k[i]
st k[i]
}
//SubBytes:m=SB(m)
for(i=0; i<16; i++){
ld m[i]
sbox
st m[i]
}
//ShiftRows:w=SR(m)
for(i=0; i<16; i++){
ld m[sr(i)]
st w[i]
}
//loop control
round=round+1
if(round==10) break;//exit while loop
//MixColumns:m=MC(w)
for(i=0; i<16; i++){
ld w[i]
xor w[ofs1(i)]
xtime
xor w[ofs1(i)]
xor w[ofs2(i)]
xor w[ofs3(i)]
st m[i]
}
//AddRoundKey:m=AK(m,k)
for(i=0; i<16; i++){
ld m[i]
xor k[i]
st m[i]
}
//rc update:rc=xtime(rc)
ld rc
xtime
st rc
}
//AddRoundKey:m=AK(w,k)
for(i=0; i<16; i++){
ld w[i]
xor k[i]
st m[i]
}
//end
(msb(x)==0)?(x<<1):(x<<1)^0x1b (1)
for(i=0; i<16; i++){
w[i]=m[sr[i]];
}
int sr[16]={0,5,10,15,4,9,14,3,8,13,2,7,12,1,6,11};
であるため、上記コードは、
w[0]=m[0]
w[1]=m[5]
w[2]=m[10]
w[3]=m[15]
w[4]=m[4]
w[5]=m[9]
w[6]=m[14]
w[7]=m[3]
w[8]=m[8]
w[9]=m[13]
w[10]=m[2]
w[11]=m[7]
w[12]=m[12]
w[13]=m[1]
w[14]=m[6]
w[15]=m[11]
という代入をしているのと同じことになる。
m[0]=xtime(w[0])^xtime(w[1])^w[1]^w[2]^w[3]
のように計算することが定められている。一方、xtime(a)^xtime(b)=xtime(a^b)であるため、次のようにxtimeをまとめて計算することもできる。
m[0]=xtime(w[0]^w[1])^w[1]^w[2]^w[3]
m[0]=xtime(w[0]^w[1])^w[1]^w[2]^w[3]
m[1]=xtime(w[1]^w[2])^w[2]^w[3]^w[0]
m[2]=xtime(w[2]^w[3])^w[3]^w[0]^w[1]
m[3]=xtime(w[3]^w[0])^w[0]^w[1]^w[2]
m[4]=xtime(w[4]^w[5])^w[5]^w[6]^w[7]
m[5]=xtime(w[5]^w[6])^w[6]^w[7]^w[4]
m[6]=xtime(w[6]^w[7])^w[7]^w[4]^w[5]
m[7]=xtime(w[7]^w[4])^w[4]^w[5]^w[6]
m[8]=xtime(w[8]^w[9])^w[9]^w[10]^w[11]
m[9]=xtime(w[9]^w[10])^w[10]^w[11]^w[8]
m[10]=xtime(w[10]^w[11])^w[11]^w[8]^w[9]
m[11]=xtime(w[11]^w[8])^w[8]^w[9]^w[10]
m[12]=xtime(w[12]^w[13])^w[13]^w[14]^w[15]
m[13]=xtime(w[13]^w[14])^w[14]^w[15]^w[12]
m[14]=xtime(w[14]^w[15])^w[15]^w[12]^w[13]
m[15]=xtime(w[15]^w[12])^w[12]^w[13]^w[14]
m[i]=xtime(w[i]^w[ofs1(i)])^w[ofs1(i)]^w[ofs2(i)]^w[ofs3(i)]
図16は、第1の実施形態の変形例にかかるアドレス生成部114−2の構成の一例を示すブロック図である。図16に示すように、アドレス生成部114−2は、kp1001と、sr1002と、ofs1010と、セレクタ1021−2と、を備えている。
第2の実施形態では、AES暗号方式の復号装置に演算装置を適用した例を説明する。図18は、第2の実施形態にかかる復号装置100−2の構成の一例を示すブロック図である。図18に示すように、復号装置100−2は、復号処理部110−2と、演算部としてのALU(Arithmetic Logic Unit)120−2と、アキュムレータ130と、を備えている。
//m=invAES(m,k)
//入力 m:暗号文 k:復号鍵
round=0;
rc=0x36;
m=AK(m,k)//AddRoundKey
while(1){
k=iKS(k)//invKeyExpansion
m=iSB(m)//invSubBytes
w=iSR(m)//invShiftRows
round=round+1
if(round==10) break;//exit while loop
w=AK(w,k)//AddRoundKey
m=iMC(w)//invMixColumns
rc=ixtime(rc)//rc update
}
m=AK(w,k)//AddRoundKey
(1)LD
(2)XTIME
(3)SBOX
(4)ISBOX
(5)XOR
100 暗号化装置
100−2 復号装置
110 暗号化処理部
110−2 復号処理部
111 制御部
112 ラウンドカウンタ
113 インデックスレジスタ
114 アドレス生成部
120、120−2 ALU
130 アキュムレータ
300 記憶装置
400 鍵記憶装置
Claims (9)
- データの種類ごとにN個の前記データを連続するアドレスに記憶する記憶装置と接続され、予め定められた暗号方式の演算を実行する演算装置であって、
前記暗号方式で用いられる複数の演算処理を実行する演算部と、
前記演算処理で用いられる種類のN個の前記データのうち先頭のデータのアドレスの上位ビットと、指定に応じて更新されるカウンタ値に応じた値であって前記先頭のデータのアドレスを基準とするオフセットと、に基づいて、前記演算処理で用いられるデータを記憶する前記記憶装置のアドレスを生成するアドレス生成部と、
前記暗号方式で定められる順序で前記演算処理を実行するように前記演算部を制御するとともに、前記演算処理で用いられるデータの種類を変更するタイミング、および、前記演算処理で用いられるデータを変更するタイミングで前記カウンタ値の更新を指定する制御部と、を備え、
複数の前記演算処理それぞれの前記カウンタ値の更新回数は一致する、
ことを特徴とする演算装置。 - 前記暗号方式は、AES(Advanced Encryption Standard)暗号方式であること、
を特徴とする請求項1に記載の演算装置。 - 複数の前記演算処理は、前記AES暗号方式で定められるsbox、xtime、および、xorと、前記記憶装置から前記データを読み出すロード処理と、を含むこと、
を特徴とする請求項2に記載の演算装置。 - 前記演算部は、sboxを実行する回路、xtimeを実行する回路、および、xorを実行する回路をそれぞれ1つ含むこと、
を特徴とする請求項3に記載の演算装置。 - 複数の前記演算処理は、前記AES暗号方式で定められるsbox、isbox、xtime、および、xorと、前記記憶装置から前記データを読み出すロード処理と、を含むこと、
を特徴とする請求項2に記載の演算装置。 - 前記アドレス生成部は、前記オフセットをそれぞれ出力する複数のオフセット回路を含み、前記上位ビットと、複数の前記オフセット回路のいずれかが出力する前記オフセットと、に基づいて前記アドレスを生成すること、
を特徴とする請求項1に記載の演算装置。 - 前記アドレス生成部は、複数の前記オフセットを出力する1つのオフセット回路を含み、前記上位ビットと、前記オフセット回路が出力する複数の前記オフセットのいずれかと、に基づいて前記アドレスを生成すること、
を特徴とする請求項1に記載の演算装置。 - 前記更新回数は16であること、
を特徴とする請求項1に記載の演算装置。 - 記憶装置と接続される演算装置であって、
予め定められた暗号方式で用いられる複数の演算処理を実行する演算部と、
前記記憶装置に記憶され前記演算処理で用いられるN個のデータのうち先頭のデータのアドレスの上位ビットと、指定に応じて更新されるカウンタ値に応じた値であって前記先頭のデータのアドレスを基準とするオフセットと、に基づいて、前記演算処理で用いられるデータを記憶する前記記憶装置のアドレスを生成するアドレス生成部と、
前記暗号方式で定められる順序で前記演算処理を実行するように前記演算部を制御するとともに、前記演算処理で用いられるデータの種類を変更するタイミング、および、前記演算処理で用いられるデータを変更するタイミングで前記カウンタ値の更新を指定する制御部と、を備え、
複数の前記演算処理それぞれの前記カウンタ値の更新回数は一致する、
ことを特徴とする演算装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011184938A JP5755970B2 (ja) | 2011-08-26 | 2011-08-26 | 演算装置 |
US13/568,393 US8953783B2 (en) | 2011-08-26 | 2012-08-07 | Arithmetic device |
US14/589,740 US9389855B2 (en) | 2011-08-26 | 2015-01-05 | Arithmetic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011184938A JP5755970B2 (ja) | 2011-08-26 | 2011-08-26 | 演算装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015107434A Division JP2015173497A (ja) | 2015-05-27 | 2015-05-27 | 電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013045072A JP2013045072A (ja) | 2013-03-04 |
JP5755970B2 true JP5755970B2 (ja) | 2015-07-29 |
Family
ID=48008989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011184938A Expired - Fee Related JP5755970B2 (ja) | 2011-08-26 | 2011-08-26 | 演算装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8953783B2 (ja) |
JP (1) | JP5755970B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5755970B2 (ja) * | 2011-08-26 | 2015-07-29 | 株式会社東芝 | 演算装置 |
JP5674630B2 (ja) | 2011-12-02 | 2015-02-25 | 株式会社東芝 | 暗号化演算装置を搭載する不揮発性半導体記憶装置 |
WO2015178082A1 (ja) | 2014-05-21 | 2015-11-26 | 富士電機株式会社 | 情報処理装置、プログラム、及び記録媒体 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3819480B2 (ja) * | 1996-06-28 | 2006-09-06 | 株式会社日立コミュニケーションテクノロジー | 多重変換装置の構築方法 |
US6606385B1 (en) * | 1997-08-07 | 2003-08-12 | Hitachi, Ltd. | Data encrypting/decrypting conversion methods and apparatuses and data communication system adopting the same |
JP2001266103A (ja) * | 2000-01-12 | 2001-09-28 | Hitachi Ltd | Icカードとマイクロコンピュータ |
JP4168305B2 (ja) * | 2000-01-12 | 2008-10-22 | 株式会社ルネサステクノロジ | Icカードとマイクロコンピュータ |
JP2001320358A (ja) * | 2000-05-11 | 2001-11-16 | Mitsubishi Heavy Ind Ltd | 暗号化データ用のプロセッサ |
JP3851115B2 (ja) * | 2001-06-28 | 2006-11-29 | 富士通株式会社 | 暗号回路 |
US20030068038A1 (en) * | 2001-09-28 | 2003-04-10 | Bedros Hanounik | Method and apparatus for encrypting data |
US7508937B2 (en) * | 2001-12-18 | 2009-03-24 | Analog Devices, Inc. | Programmable data encryption engine for advanced encryption standard algorithm |
GB0211812D0 (en) * | 2002-05-23 | 2002-07-03 | Koninkl Philips Electronics Nv | S-box encryption in block cipher implementations |
GB0214620D0 (en) * | 2002-06-25 | 2002-08-07 | Koninkl Philips Electronics Nv | Round key generation for AES rijndael block cipher |
JP2004054128A (ja) * | 2002-07-23 | 2004-02-19 | Sony Corp | 暗号化装置 |
JP2004078053A (ja) * | 2002-08-22 | 2004-03-11 | Sony Corp | 暗号化装置 |
US20040047466A1 (en) * | 2002-09-06 | 2004-03-11 | Joel Feldman | Advanced encryption standard hardware accelerator and method |
US20040202317A1 (en) * | 2002-12-20 | 2004-10-14 | Victor Demjanenko | Advanced encryption standard (AES) implementation as an instruction set extension |
JP2004325677A (ja) * | 2003-04-23 | 2004-11-18 | Sony Corp | 暗号処理装置および暗号処理方法、並びにコンピュータ・プログラム |
JP4701166B2 (ja) * | 2004-04-26 | 2011-06-15 | パナソニック株式会社 | 暗号又は復号を行うコンピュータシステム及びコンピュータプログラム |
WO2007075154A2 (en) * | 2004-12-06 | 2007-07-05 | The Trustees Of The Stevens Institute Of Technology | Method and apparatus for maintaining data integrity for block-encryption algorithms |
CN101167114A (zh) * | 2005-04-28 | 2008-04-23 | 松下电器产业株式会社 | 程序转换装置、加密处理装置以及加密处理方法 |
US8285972B2 (en) * | 2005-10-26 | 2012-10-09 | Analog Devices, Inc. | Lookup table addressing system and method |
US7702100B2 (en) * | 2006-06-20 | 2010-04-20 | Lattice Semiconductor Corporation | Key generation for advanced encryption standard (AES) Decryption and the like |
US7890750B2 (en) * | 2006-07-06 | 2011-02-15 | Accenture Global Services Limited | Encryption and decryption on a graphics processing unit |
US7890747B2 (en) * | 2006-07-06 | 2011-02-15 | Accenture Global Services Limited | Display of decrypted data by a graphics processing unit |
US20080126766A1 (en) * | 2006-11-03 | 2008-05-29 | Saurabh Chheda | Securing microprocessors against information leakage and physical tampering |
US8094815B2 (en) * | 2006-11-13 | 2012-01-10 | Electronics Andtelecommunications Research Institute | Arithmetic method and apparatus for supporting AES and ARIA encryption/decryption functions |
JP2008151829A (ja) * | 2006-12-14 | 2008-07-03 | Fujitsu Ltd | 暗号演算装置 |
KR100806345B1 (ko) * | 2007-01-05 | 2008-03-03 | 삼성전자주식회사 | 3차원 그래픽 가속기 그리고 텍스쳐 데이터 독출 방법 |
JP2008209499A (ja) * | 2007-02-23 | 2008-09-11 | Toshiba Corp | Aes復号装置及びプログラム |
US8594322B2 (en) * | 2007-07-10 | 2013-11-26 | Stmicroelectronics S.R.L. | Encoding/decoding apparatus |
JP5272417B2 (ja) * | 2008-01-21 | 2013-08-28 | ソニー株式会社 | データ変換装置、およびデータ変換方法、並びにコンピュータ・プログラム |
US20110173460A1 (en) * | 2008-10-10 | 2011-07-14 | Takayuki Ito | Information processing device, method, program, and integrated circuit |
JP5228803B2 (ja) * | 2008-10-30 | 2013-07-03 | 富士通セミコンダクター株式会社 | 共通鍵ブロック暗号におけるスワップ回路及び、それを有する暗号化・復号化回路 |
US8280040B2 (en) * | 2009-02-04 | 2012-10-02 | Globalfoundries Inc. | Processor instructions for improved AES encryption and decryption |
US8654970B2 (en) * | 2009-03-31 | 2014-02-18 | Oracle America, Inc. | Apparatus and method for implementing instruction support for the data encryption standard (DES) algorithm |
JP5323196B2 (ja) * | 2009-09-18 | 2013-10-23 | 株式会社東芝 | 演算装置、方法およびプログラム |
US9773431B2 (en) * | 2009-11-10 | 2017-09-26 | Maxim Integrated Products, Inc. | Block encryption security for integrated microcontroller and external memory system |
JP5198526B2 (ja) * | 2010-09-21 | 2013-05-15 | 株式会社東芝 | 暗号化装置および復号装置 |
JP5755970B2 (ja) * | 2011-08-26 | 2015-07-29 | 株式会社東芝 | 演算装置 |
JP5674630B2 (ja) | 2011-12-02 | 2015-02-25 | 株式会社東芝 | 暗号化演算装置を搭載する不揮発性半導体記憶装置 |
-
2011
- 2011-08-26 JP JP2011184938A patent/JP5755970B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-07 US US13/568,393 patent/US8953783B2/en not_active Expired - Fee Related
-
2015
- 2015-01-05 US US14/589,740 patent/US9389855B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8953783B2 (en) | 2015-02-10 |
US20130202105A1 (en) | 2013-08-08 |
US9389855B2 (en) | 2016-07-12 |
US20150121042A1 (en) | 2015-04-30 |
JP2013045072A (ja) | 2013-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4905000B2 (ja) | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム | |
JP4960044B2 (ja) | 暗号処理回路及びicカード | |
JP4783104B2 (ja) | 暗号化/復号装置 | |
US9363074B2 (en) | Encryption processing apparatus, encryption processing method, and computer program | |
JP2005531023A (ja) | AES(Rijndael)ブロック暗号器に対するラウンドキーの生成 | |
US20120159186A1 (en) | Securing the implementation of a cryptographic process using key expansion | |
US8724804B2 (en) | Encryption processing apparatus | |
US10121392B2 (en) | Masking and unmasking methods and devices | |
CN107800532B (zh) | 低成本密码加速器 | |
WO2005073842A1 (ja) | 擬似乱数生成装置および擬似乱数生成プログラム | |
US8908859B2 (en) | Cryptographic apparatus and memory system | |
JP2007192893A (ja) | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム | |
JP2008233683A (ja) | 暗号処理装置及びプログラム | |
JP5755970B2 (ja) | 演算装置 | |
EP3644546B1 (en) | Apparatus and method for generating cryptographic algorithm, apparatus and method for encryption | |
US10411881B2 (en) | Data processing apparatus, method for processing data, and medium | |
US8687803B2 (en) | Operational mode for block ciphers | |
JP2014240921A (ja) | 暗号装置、暗号処理方法及び暗号処理プログラム | |
JP2015173497A (ja) | 電子機器 | |
JP2008276728A (ja) | 疑似乱数生成装置及びそれを用いた暗号化処理装置 | |
KR102282363B1 (ko) | 비트 시리얼 hight 연산 장치 및 그 방법, 그 방법을 프로세서가 수행하도록 하기 위한 명령어를 포함하는 컴퓨터 판독 가능한 기록매체 및 컴퓨터 프로그램 | |
KR102393958B1 (ko) | 암호화 알고리즘이 적용된 시스템에서의 데이터 처리 방법 | |
JP2005149412A (ja) | メモリシャッフル装置、メモリシャッフル方法及びプログラム | |
JP2006292958A (ja) | 暗号化装置及び復号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150528 |
|
LAPS | Cancellation because of no payment of annual fees |