JP3851115B2 - 暗号回路 - Google Patents
暗号回路 Download PDFInfo
- Publication number
- JP3851115B2 JP3851115B2 JP2001195752A JP2001195752A JP3851115B2 JP 3851115 B2 JP3851115 B2 JP 3851115B2 JP 2001195752 A JP2001195752 A JP 2001195752A JP 2001195752 A JP2001195752 A JP 2001195752A JP 3851115 B2 JP3851115 B2 JP 3851115B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- selector
- encryption
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、共通鍵暗号として現在の米国標準であるDESに代わり、次世代の共通鍵ブロック暗号AES（Advanced Encryption Standard）として標準化されつつあるRijndaelアルゴリズムをハードウェア実装するための暗号回路に関する。
【０００２】
【従来の技術】
電子商取引や電子マネー等、インターネットを用いた様々なサービスが検討されている。これらの技術は、個人の生活にとどまらず、会社間の取引や生産性の向上等様々な分野で広く用いられていく技術である。特に、今後は、個人認証を目的として、スマートカードやモバイル機に暗号機能が搭載され、認証、電子署名、及びデータの暗号化等に広く使われると予想される。
【０００３】
これらの応用において、インターネット上の第三者からの盗聴を防ぐ意味で共通鍵暗号が用いられる。共通鍵暗号は、現在の米国標準であるDESに代わる次世代の共通鍵ブロック暗号AES（Advanced Encryption Standard）として、Rijndaelと呼ばれる暗号アルゴリズムが選定され、標準化されようとしている（AESドラフト http://csrc.nist.gov/publications/drafts/dfips-AES.pdf参照）。
【０００４】
AESは処理ブロック長128ビットのブロック暗号であり、その暗号化アルゴリズムは、図１に示すように、ラウンドファンクション部２０と鍵スケジュール部１０で構成される暗号回路により実現可能であると考えられる。ラウンドファンクション部２０は、入力データを一時格納する入力レジスタ２１と、入力データと拡大鍵との排他的論理和演算を行うEXOR処理部２２とRound処理部２３、最終Round処理部２４および出力データを一時格納する出力レジスタ２５からなる。
【０００５】
Round処理部２３は、Byte Sub変換部３１、Shift Row変換部３２、Mix Column変換部３３およびRound Key加算部３４からなり、最終Round処理部２４はRound処理部２３からMix Column変換部３３を除いた処理を行うもので、Byte Sub変換部３５、 Shift Row変換部３６およびRound Key加算部３７から構成される。
【０００６】
Round処理は繰り返し行われるが、最終Round処理を含むRound処理の繰り返し回数Nrは、鍵スケジュール部１０に入力される鍵長により決められており、表１に示すように規定されている。
【０００７】
【表１】
【０００８】
このことから、各鍵長においてそれぞれRound処理の回数をNr-1回行い、最後に最終Round処理を行うものであり、鍵長が128bitではRound処理が9回繰り返され、鍵長が192bitでは11回繰り返され、鍵長が256bitでは13回繰り返され、最後に最終Round処理を行うこととなる。EXOR回路２２、Round処理部２３および最終Round処理部２４には、鍵スケジュール部１０で生成されたRound Keyが入力される。
【０００９】
鍵スケジュール部１０は、 AESドラフトに示される鍵生成スケジュールに基づいてRound Keyを生成するものであり、そのアルゴリズムを図２に示す。
AESブロック暗号の回路化にあたり、AES Proposal仕様（Rijndael Specification，http://csrc.nist.gov/encryption/aes/rijndael/Rijndael.pdf）に２つのハードウェア実装が紹介されている。
【００１０】
そのうちの１つは、図１に示す全ての機能をそのまま128bit単位でハードウェア化する方法（以下、従来例１と称す）である。この場合、暗号化と復号化において、各機能の処理の順番が逆となり、暗号化における処理回路と復号化時における処理回路を別々に用意する必要がある。
【００１１】
また、表１に示すように鍵長によりRound処理の実施回数を変える必要があるため、鍵長毎に回路を作成する必要がある。
さらに、ラウンドファンクション部２０で使用されるRound Keyは、暗号化時と復号化時において逆順になるため、鍵スケジュール部１０において鍵生成の順を暗号化時と復号化時とで逆にする必要がある。したがって、暗号化時と復号化時における鍵スケジュール回路を別々に構成するか、暗号化時と復号化時において鍵スケジュール部１０を共通に使用できるような工夫をする必要がある。
【００１２】
２つ目の方法は、図３に示すように、Byte Sub変換部５１とMix Column変換部５２を有するコプロセッサ５０を作成してByte Sub変換とMix Column変換の機能のみをハードウェア化し、その他の機能をプログラム４１に組み込んでソフトウェア化しＣＰＵ４０で処理する方法（以下、従来例２と称す）である。
【００１３】
この場合、処理時間的にＣＰＵ４０での処理に不向きなByte Sub変換とMix Column変換をコプロセッサ５０としてハードウェア化し、他の処理をＣＰＵ４０に格納されたプログラム４１で処理することで回路規模を小さくすることができる。
【００１４】
【発明が解決しようとする課題】
スマートカード等にAESブロック暗号を組込むことを想定した場合、暗号回路に要求される性能は、一定水準の処理速度を保ちつつ、回路規模の小型化にある。 この要求を前提とした場合、従来提案されている全ての機能を128bit単位でハードウェア化する方法では回路規模が大きすぎ、スマートカードへの搭載が困難となる。また、Byte Sub変換とMix Column変換の機能のみをハードウェア化し、他機能をソフトウェアで処理する方法では、要求処理速度を満足しないといった問題がある。
【００１５】
また、Round Keyを生成する鍵スケジュール部１０では、メモリにすべてのRound Keyを格納すると大きなメモリ容量が必要となり、回路規模が大きくなる。したがって、処理速度を低下させずに回路規模の削減を行うために、メモリにすべての拡大鍵を格納する必要がないような回路構成でRound Keyの生成を行うことが望まれる。
【００１６】
本発明では、AESブロック暗号を実装する際に、回路規模を小型化するとともに一定水準の高速処理が実現可能な暗号回路の提供を目的とする。
【００１７】
【課題を解決するための手段】
本発明に係る暗号回路は、暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを生成し、入力データとRound Keyのうちの１つとEXOR演算を実行するEXOR演算部と、Byte Sub変換、Shift Row変換、Mix Column変換、Round Key加算を含むRound処理を複数回実行するRound処理部とを備えるラウンドファンクション部により入力データとRound Keyによる暗号化／復号化処理を処理ブロック長毎に実行する暗号回路であって、Round処理部が、入力データを処理ブロック長よりも小さい実行ブロック長に分割する第１セレクタと、実行ブロック長毎にRound Keyの値を入力データに加算する第１Round Key加算回路と、第１Round Key加算回路の出力を一時的に格納するとともに処理ブロック長によるShift Row変換を実行する中間レジスタ兼Shift Row変換回路と、中間レジスタ兼Shift Row変換回路の値が実行ブロック長毎に入力されByte Sub変換を実行するByte Sub変換回路と、中間レジスタ兼Shift Row変換回路の値が実行ブロック長毎に入力されRound Keyの値を実行ブロック長毎に加算する第２Round Key加算回路と、第２Round Key加算回路の出力に対してMix Column変換を実行するMix Column変換回路と、第１セレクタ、中間レジスタ兼Shift Row変換回路、Byte Sub変換回路、Mix Column変換回路の出力のうちいずれか１つを第１Round Key加算回路に出力する第２セレクタとを備える。
【００１８】
ここで、実行ブロック長は８の倍数ビットとすることができ、処理ブロック長が１２８ビットであり実行ブロック長が３２ビットとすることができる。
さらに、暗号鍵の鍵長が１２８ビット、１９２ビット、２５６ビットのうちのいずれかとすることができる。
【００１９】
また、Byte Sub変換回路は、入力データに対して行列演算を実行する復号化用行列演算部と、入力データと復号化用行列演算部の出力とのうちいずれかを出力する第３セレクタと、第３セレクタから出力されるデータに対して逆数演算を実行する逆数演算部と、逆数演算部から出力されるデータに対して行列演算を実行する暗号化用行列演算部と、逆数演算部の出力と暗号化用行列演算部の出力のうちいずれか一方を出力する第４セレクタとを備える構成とすることができる。
【００２０】
さらに、復号化用行列演算部と暗号化行列演算部は、１クロックで８ビット毎の演算を行うように複数の排他的論理和演算回路を備えている構成とすることができ、１クロックで１ビットの演算を行うように排他的論理和演算回路を備える構成とすることができる。
【００２１】
また、中間レジスタ兼Shift Row変換回路における Shift Row 変換処理は、入力されるデータを Column （列）× Row （行）のマトリクスのデータ配列とし、 Row 毎に異なるシフト量でローテートシフトを行うものであり、暗号化時と復号化時において逆変換処理となるように前記 Row 毎のシフト量に関するシフトデータを入力することにより、中間レジスタ兼Shift Row変換回路を暗号化と復号化に共通に使用することができる。
【００２２】
さらに、Mix Column変換回路は、乗数固定の複数の乗算器と複数の乗算器の排他的論理和を演算するEXOR回路とを備え、各乗算器に入力されるデータと各乗算器に設定された乗数との間で行列演算を実行するように構成できる。この場合、Mix Column変換回路は、８ビット単位で演算が可能な４つの乗算器と４つの乗算器の出力に基づいて排他的論理和演算を実行するEXOR回路とを有する演算器を４つ備える構成とすることができる。この乗算器は、２つの乗数を制御可能であり暗号化と復号化に共通に使用されるように構成でき、上位ビットからの加算値を制御するように構成することもできる。
【００２３】
また、暗号鍵を実行ブロック長に応じたビット数に分割して出力する第５セレクタと、実行ブロック長毎にデータをラッチするフリップフロップ回路が複数段接続されたシフトレジスタと、シフトレジスタの最終段のフリップフロップ回路の出力と定数群のうちから選択される１つの定数との排他的論理和演算を実行する第１EXOR回路と、シフトレジスタのフリップフロップのうち暗号化時に演算対象となるフリップフロップの出力と復号化時に演算対象となるフリップフロップの出力とが入力されいずれか１つを選択的に出力する第６セレクタと、第６セレクタの出力をローテーション処理するRot Byte処理回路と、第６セレクタの出力とRot Byte処理回路の出力とが入力され、いずれか１つを選択的に出力する第７セレクタと、第７セレクタの出力に対して実行ブロック長毎のByte Sub変換を実行するSub Byte処理回路と、第６セレクタの出力とSub Byte処理回路の出力が入力され、いずれか１つを選択的に出力する第８セレクタと、第１EXOR回路の出力と第８セレクタの出力とに基づいて排他的論理和演算を実行する第２EXOR回路と、シフトレジスタのフリップフロップのうち暗号化時にその出力が演算対象となるフリップフロップに対して、第２EXOR回路の出力と、隣接する段のフリップフロップの出力とのうちいずれかを選択的に出力するシフトレジスタ部セレクタとを備える、暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを実行ブロック長に対応するビット数毎に分割された拡大鍵として生成する拡大鍵スケジュール回路を有するように構成できる。
【００２４】
ここで、シフトレジスタは、３２ビット単位でデータ処理を実行する８個のフリップフロップ回路を備え、第６セレクタは、フリップフロップのうち下から２段目、４段目、６段目、８段目のフリップフロップの出力が入力され、いずれか１つを出力するように構成できる。
【００２５】
また、第７セレクタに中間レジスタ兼Shift Row変換回路の出力が入力され、Sub Byte処理回路の出力を第２セレクタに入力することにより、Sub Byte処理回路とRound処理部のByte Sub変換回路とを共用するように構成できる。
【００２６】
【発明の実施の形態】
〈ラウンドファンクション部〉
AESブロック暗号は、鍵長１２８／１９２／２５６ビット、処理ブロック長１２８ビットで暗号化／復号化を行うものであり、図１に示すように、暗号鍵から複数のRound Keyを生成する鍵スケジュール部１０と、鍵スケジュール部１０から供給されるRound Keyを用いて暗号化／復号化を実行するラウンドファンクション部２０で構成される。ラウンドファンクション部２０では、排他的論理和演算、Byte Sub変換処理、Shift Row変換処理、Mix Column変換処理、Round Key加算処理などの処理を行う。
【００２７】
第１実施形態は、このラウンドファンクション部２０を実現するための回路を構成するものであり、図４にその回路構成を示す。各回路ブロックではShift Row変換処理を除いて３２ビットによる処理を実行し、Shift Row変換処理では１２８ビットによる処理を実行するものとし、各回路ブロック間のデータの転送は３２ビット単位で実施されるものとする。
【００２８】
このラウンドファンクション部には、入力データを一時格納する入力レジスタ２０１と、１２８ビットの入力データから３２ビットのデータを選択する第１セレクタ２０２と、第１セレクタ２０２の出力が１つの入力端子に入力される第２セレクタ２０３と、第２セレクタ２０３の出力が入力される第１Round Key加算回路２０４と、第１Round Key加算回路２０４に拡大鍵または"0"を加算データとして入力する加算データセレクタ２０５と、第１Round Key加算回路２０４の出力値を格納するとともに１２８ビット単位でShift Row変換処理を実行する中間レジスタ兼Shift Row変換回路２０６と、中間レジスタ兼Shift Row変換回路２０６の値が３２ビット毎に入力されByte Sub変換を実行するByte Sub変換回路２０７と、中間レジスタ兼Shift Row変換回路２０６の値が３２ビット毎に入力される第２Round Key加算回路２０８と、第２Round Key加算回路２０８に拡大鍵または"0"を加算データとして入力する加算データセレクタ２０９と、第２Round Key加算回路２０８の出力に対してMix Column変換を実行するMix Column変換回路２１０とを備えている。第２セレクタ２０３には、第１セレクタ２０２、Byte Sub変換回路２０７、Mix Column変換回路２１０および中間レジスタ兼Shift Row変換回路２０６の出力が入力されており、このうちいずれか１つを第１Round Key加算回路２０４に出力するように構成される。
〈暗号化時の動作スケジュール〉
このラウンドファンクション部における暗号化時における動作スケジュールを表２に示す。
【００２９】
【表２】
【００３０】
ここで、Round０では、第２セレクタ２０３のセレクタ位置をａとして第１Round Key加算回路２０４により拡大鍵の加算処理を実行する。第１セレクタ２０２により入力レジスタ２０１内の入力データを３２ビット毎に選択して第１Round Key加算回路２０４に入力し、鍵スケジュール部から入力されるRound Keyのうち３２ビット毎に分割された拡大鍵の加算処理を実行する。入力データおよび拡大鍵を３２ビット毎に変更しながら、第１Round Key加算回路２０４による加算処理を実行することで、第000サイクル〜第003サイクルの４サイクルで１２８ビットの処理ブロックに対し、図１におけるEXOR処理部２２の排他的論理和演算処理を実行することができる。第１Round Key加算回路２０４による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。
【００３１】
Round１では、図１におけるRound処理２３を実行するものであり、Byte Sub変換処理３１、Shift Row変換処理３２、Mix Column変換処理３３、Round Key加算処理３４を実行する。このために、まず、第004サイクル〜第007サイクルで、第２セレクタ２０３のセレクタ位置をｂとし、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出してByte Sub変換回路２０７に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることで、第１Round Key加算回路２０４をマスク状態とする。Byte Sub変換回路２０７による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。このことにより、１２８ビットのByte Sub変換処理が行われ、演算結果が中間レジスタ兼Shift Row変換回路２０６に格納されることとなる。
【００３２】
次に、第008サイクルにおいて、Shift Row変換処理を実行する。中間レジスタ兼Shift Row変換回路２０６では、１２８ビット単位でShift Row変換処理を行うことが可能となっており、この第008サイクルにおいて、１２８ビットのShift Row変換処理を実行する。このとき、第２セレクタ２０３のセレクタ位置はいずれの位置であってもよいが、次のサイクルでの処理を考慮してｃの位置とすることが好ましい。
【００３３】
第009サイクル〜第012サイクルでは、Mix Column変換処理およびRound Key加算処理を実行する。ここでは、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出して第２Round Key加算回路２０８に入力する。このとき、加算データセレクタ２０９により選択されるデータを"0"とすることで、第２Round Key加算回路２０８をマスク状態とする。また、第２セレクタ２０３のセレクタ位置をｃとすることにより、Mix Column変換回路２１０でMix Column変換処理が実行されたデータが第２セレクタ２０３を介して第１Round Key加算回路２０４に入力される。加算データセレクタ２０５により選択されるデータは、鍵スケジュール部から入力される拡大鍵が選択されており、第１Round Key加算回路２０４においてRound Key加算処理が実行される。Mix Column変換回路２１０でMix Column変換処理され、第１Round Key加算回路２０４においてRound Key加算処理された演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６にそれぞれシフトされながら格納される。このことにより、第009サイクル〜第012サイクルで、Mix Column変換処理およびRound Key加算処理を実行した１２８ビットの演算結果が中間レジスタ兼Shift Row変換回路２０６に格納される。このようにして、第004サイクル〜第012サイクルの９サイクルで１つのRound処理が実行される。
【００３４】
以下、第２Round〜第（Nr−１）Roundにおいて、第１Roundと同様の処理を実行する（ただし、Nrは最終Round処理を含むRound処理の繰り返し回数であり、表１に示すように、鍵長により異なる回数が規定されている）。
【００３５】
第（Nr）Round（最終Round）では、図１における最終Round処理２４を実行するものであり、Byte Sub変換処理３５、Shift Row変換処理３６、Round Key加算処理３７を実行する。
【００３６】
このために、第（Nr＊９−５）サイクル〜第（Nr＊９−２）サイクルにおいて、第２セレクタ２０３のセレクタ位置をｂとし、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出してByte Sub変換回路２０７に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることで、第１Round Key加算回路２０４をマスク状態とする。Byte Sub変換回路２０７による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。このことにより、１２８ビットのByte Sub変換処理が行われ、演算結果が中間レジスタ兼Shift Row変換回路２０６に格納されることとなる。
【００３７】
次に、第（Nr＊９−１）サイクルにおいて、１２８ビットのShift Row変換処理を実行する。このとき、第２セレクタ２０３のセレクタ位置はいずれの位置であってもよいが、次のサイクルでの処理を考慮してｄの位置とすることが好ましい。
【００３８】
第（Nr＊９）サイクル〜第（Nr＊９＋３）サイクルでは、Round Key加算処理を実行する。ここでは、第２セレクタ２０４のセレクタ位置をｄとすることで、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出して第２セレクタ２０３を介して第１Round Key加算回路２０４に入力する。このとき、加算データセレクタ２０５により選択されるデータを鍵スケジュール部から供給される拡大鍵とすることで、第１Round Key加算回路２０４による３２ビット毎のRound Key加算処理を実行することができる。第１Round Key加算回路２０４においてRound Key加算処理された演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６にそれぞれシフトされながら格納される。このことにより、第（Nr＊９）サイクル〜第（Nr＊９＋３）サイクルで、Round Key加算処理を実行した１２８ビットの演算結果が中間レジスタ兼Shift Row変換回路２０６に格納される。このようにして、第（Nr＊９−５）サイクル〜第（Nr＊９＋３）サイクルの９サイクルで最終Round処理が実行される。
〈復号化時の動作スケジュール〉
このラウンドファンクション部における復号化時の動作は暗号化時の逆順で処理が実行される。このときの動作スケジュールを表３に示す。
【００３９】
【表３】
【００４０】
ここで、Round０では、第２セレクタ２０３のセレクタ位置をａとして第１Round Key加算回路２０４により拡大鍵の加算処理を実行する。第１セレクタ２０２により入力レジスタ２０１内の入力データを３２ビット毎に選択して第１Round Key加算回路２０４に入力し、鍵スケジュール部から入力されるRound Keyのうち３２ビット毎に分割された拡大鍵の加算処理を実行する。このとき、第１セレクタ２０２を介して入力されるデータは暗号化時の入力順と逆に入力され、かつ鍵スケジュール部から入力される拡大鍵の入力順も暗号化時の逆に入力することとする。このように、入力データおよび拡大鍵を３２ビット毎に変更しながら、第１Round Key加算回路２０４による加算処理を実行することで、第000サイクル〜第003サイクルの４サイクルで１２８ビットの処理ブロックに対するRound Key加算処理を実行することができる。第１Round Key加算回路２０４による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。
【００４１】
Round１では、Shift Row変換、Byte Sub変換、Round Key加算、Mix Column変換の順に処理を実行する。このために、まず、第004サイクルにおいて、中間レジスタ兼Shift Row変換回路２０６において、１２８ビット単位でShift Row変換処理を実行する。この場合、暗号化時におけるShift Row変換処理と同じ処理が行われる。また、第２セレクタ２０３のセレクタ位置はいずれの位置であってもよいが、次のサイクルでの処理を考慮してｂの位置とすることが好ましい。
【００４２】
次に、第005サイクル〜第008サイクルで、第２セレクタ２０３のセレクタ位置をｂとし、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出してByte Sub変換回路２０７に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることで、第１Round Key加算回路２０４をマスク状態とする。Byte Sub変換回路２０７による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。この場合も、暗号化時の逆変換処理となるようにByte Sub変換処理を実行するものであり、詳細は後述する。このことにより、１２８ビットのByte Sub変換処理が行われ、演算結果が中間レジスタ兼Shift Row変換回路２０６に格納されることとなる。
【００４３】
第009サイクル〜第012サイクルでは、Round Key加算処理およびMix Column変換処理を実行する。ここでは、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出して第２Round Key加算回路２０８に入力する。このとき、加算データセレクタ２０９により選択されるデータを鍵スケジュール部から入力される拡大鍵とする。また、第２セレクタ２０３のセレクタ位置をｃとして、Mix Column変換回路２１０の出力を第２セレクタ２０３を介して第１Round Key加算回路２０４に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることにより、第１Round Key加算回路２０４をマスク状態とする。この場合も、暗号化時と逆変換処理となるようにMix Column変換処理を実行するものであり、詳細は後述する。このことにより、第２Round Key加算回路２０８によるRound Key加算処理とMix Column変換回路２１０によるMix Column変換処理を実行した１２８ビットの演算結果が中間レジスタ兼Shift Row変換回路２０６に格納される。このようにして、第004サイクル〜第012サイクルの９サイクルで１つのRound処理が実行される。
【００４４】
以下、第２Round〜第（Nr−１）Roundにおいて、第１Roundと同様の処理を実行する（ただし、Nrは最終Round処理を含むRound処理の繰り返し回数であり、表１に示すように、鍵長により異なる回数が規定されている）。
【００４５】
第（Nr）Round（最終Round）では、Shift Row変換処理、Byte Sub変換処理、Round Key加算処理を実行する。
このために、第（Nr＊９−５）サイクルにおいて、１２８ビットのShift Row変換処理を実行する。このとき、第２セレクタ２０３のセレクタ位置はいずれの位置であってもよいが、次のサイクルでの処理を考慮してｂの位置とすることが好ましい。
【００４６】
次に、第（Nr＊９−４）サイクル〜第（Nr＊９−１）サイクルにおいて、第２セレクタ２０３のセレクタ位置をｂとし、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出してByte Sub変換回路２０７に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることで、第１Round Key加算回路２０４をマスク状態とする。Byte Sub変換回路２０７による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。このことにより、１２８ビットのByte Sub変換処理が行われ、演算結果が中間レジスタ兼Shift Row変換回路２０６に格納されることとなる。
【００４７】
第（Nr＊９）サイクル〜第（Nr＊９＋３）サイクルでは、Round Key加算処理を実行する。ここでは、第２セレクタ２０４のセレクタ位置をｄとすることで、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出して第２セレクタ２０３を介して第１Round Key加算回路２０４に入力する。このとき、加算データセレクタ２０５により選択されるデータを鍵スケジュール部から供給される拡大鍵とすることで、第１Round Key加算回路２０４による３２ビット毎のRound Key加算処理を実行することができる。第１Round Key加算回路２０４においてRound Key加算処理された演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６にそれぞれシフトされながら格納される。このことにより、第（Nr＊９）サイクル〜第（Nr＊９＋３）サイクルで、Round Key加算処理を実行した１２８ビットの演算結果が中間レジスタ兼Shift Row変換回路２０６に格納される。このようにして、第（Nr＊９−５）サイクル〜第（Nr＊９＋３）サイクルの９サイクルで最終Round処理が実行される。
〈中間値レジスタ兼Shift Row変換回路〉
中間値レジスタ兼Shift Row変換回路の１実施例を図５に示す。
【００４８】
ここでは、８ビット単位で処理を行うシフトレジスタを４個設けた構成となっている。１番目のシフトレジスタは、４つのフリップフロップ３０２，３０４，３０６，３０８が順次接続される構成でなり、各フリップフロップ３０２，３０４，３０６，３０８にはそれぞれ入力を選択するセレクタ３０１，３０３，３０５，３０７が接続されている。１番目のセレクタ３０１には、入力データIN0とフリップフロップ３０２の出力とが入力されておりいずれか一方をフリップフロップ３０２に入力するように構成されている。また、２〜４番目のセレクタ３０３，３０５，３０７にはそれぞれ前段のフリップフロップ３０２，３０４，３０６の出力およびフリップフロップ３０４，３０６，３０８の出力とが入力されておりいずれか一方をフリップフロップ３０４，３０６，３０８に入力するように構成されている。
【００４９】
２番目のシフトレジスタは、４つのフリップフロップ３１２，３１４，３１６，３１８が順次接続される構成でなり、各フリップフロップ３１２，３１４，３１６，３１８にはそれぞれ入力を選択するセレクタ３１１，３１３，３１５，３１７が接続されている。１番目のセレクタ３１１には、入力データIN1とフリップフロップ３１２の出力およびフリップフロップ３１８の出力が入力されておりいずれか一方をフリップフロップ３１２に入力するように構成されている。また、２〜４番目のセレクタ３１３，３１５，３１７にはそれぞれ前段のフリップフロップ３１２，３１４，３１６の出力およびフリップフロップ３１４，３１６，３１８の出力とが入力されておりいずれか一方をフリップフロップ３１４，３１６，３１８に入力するように構成されている。
【００５０】
３番目のシフトレジスタは、４つのフリップフロップ３２２，３２４，３２６，３２８が順次接続される構成でなり、各フリップフロップ３２２，３２４，３２６，３２８にはそれぞれ入力を選択するセレクタ３２１，３２３，３２５，３２７が接続されている。１番目のセレクタ３２１には、入力データIN2とフリップフロップ３２２の出力およびフリップフロップ３２６の出力が入力されておりいずれか一方をフリップフロップ３２２に入力するように構成されている。また、２番目のセレクタ３２３には前段のフリップフロップ３２２の出力、フリップフロップ３２４の出力およびフリップフロップ３２８の出力が入力されておりいずれか一方をフリップフロップ３２４に入力するように構成されている。３番目のセレクタ３２５には前段のフリップフロップ３２４の出力、フリップフロップ３２６の出力およびフリップフロップ３２２の出力が入力されておりいずれか一方をフリップフロップ３２６に入力するように構成されている。４番目のセレクタ３２７には前段のフリップフロップ３２６の出力、フリップフロップ３２８の出力およびフリップフロップ３２４の出力が入力されておりいずれか一方をフリップフロップ３２８に入力するように構成されている。
【００５１】
４番目のシフトレジスタは、４つのフリップフロップ３３２，３３４，３３６，３３８が順次接続される構成でなり、各フリップフロップ３３２，３３４，３３６，３３８にはそれぞれ入力を選択するセレクタ３３１，３３３，３３５，３３７が接続されている。１番目のセレクタ３３１には、入力データIN3とフリップフロップ３３２の出力およびフリップフロップ３３４の出力が入力されておりいずれか一方をフリップフロップ３３２に入力するように構成されている。また、２番目のセレクタ３３３には前段のフリップフロップ３３２の出力、フリップフロップ３３４の出力およびフリップフロップ３３６の出力が入力されておりいずれか一方をフリップフロップ３３４に入力するように構成されている。３番目のセレクタ３３５には前段のフリップフロップ３３４の出力、フリップフロップ３３６の出力およびフリップフロップ３３８の出力が入力されておりいずれか一方をフリップフロップ３３６に入力するように構成されている。４番目のセレクタ３３７には前段のフリップフロップ３３６の出力、フリップフロップ３３８の出力およびフリップフロップ３３２の出力が入力されておりいずれか一方をフリップフロップ３３８に入力するように構成されている。
【００５２】
このように構成した中間値レジスタ兼Shift Row変換回路を、各処理における中間値レジスタとして動作させる場合には、入力データIN0〜IN3に各８ビット単位のデータを入力することで、各サイクルにおいて３２ビット単位で処理されたデータを格納することができる。さらに、各セレクタ３０１〜３３７のセレクタ位置をｂにして、各フリップフロップのデータを後段にシフトさせつつ、入力データIN0〜IN3にそれぞれ８ビット毎のデータを入力することで、４サイクルで１２８ビットのデータを入力することができる。１２８ビットのデータ入力が完了した場合、１サイクル目に入力された４つの８ビットデータは、それぞれフリップフロップ３０８，３１８，３２８，３３８にラッチされていることとなる。
【００５３】
次にShift Row変換の動作について説明する。
Rijndaelアルゴリズムでは、入力データをそれぞれ８bitのデータa00〜a33に分割しこれをマトリクスとして処理を行い、暗号化と復号化でシフトの向きが逆になっている。本発明では、データの処理順をColumn（列）配列順とし、暗号化時と復号化時において逆順に処理することにより、同じ処理でShift Row変換処理を実現することができる。
【００５４】
【表４】
【００５５】
表４左に示すように、各Row（行）におけるデータが左端のColumnから順に配列されているような場合には、暗号化時には、左端のColumnから順に処理が実行される。また、復号化時には、表４右に示すように、右端のColumnから順に処理が実行される。
【００５６】
Shift Row変換処理では、暗号化時には、表４左に示されているような配列のデータ配列をRow毎に異なるシフト量でローテートシフトする。具体的には、表５に示すように、１行目をそのままとし、２行目を左１Byteローテートシフト、３行目を左２Byteローテートシフト、４行目を左３Byteローテートシフトする。このことにより、表５左に示す処理前の状態から表５右の処理後の状態となる。
【００５７】
【表５】
【００５８】
また、復号化時には、暗号化時と逆変換処理となるように、表４左に示されているような配列のデータ配列からRow毎に異なるシフト量でローテートシフトする。具体的には、表６に示すように、１行目をそのままとし、２行目を左３Byteローテートシフト、３行目を左２Byteローテートシフト、４行目を左１Byteローテートシフトする。このことにより、表６左に示す処理前の状態から表６右の処理後の状態となる。
【００５９】
【表６】
【００６０】
本実施形態では、図５に示すような中間値レジスタ兼Shift Row変換回路を用いている。このことから、１２８ビットのデータの入力が完了した段階で、最初のサイクルで入力されたデータが最後段のフリップフロップ３０８，３１８，３２８，３３８にラッチされており、前段のフリップフロップに順にデータがラッチされている。データを取り出す場合には、１サイクル毎に右側に１Byteずつシフトしながら右端に位置する最後段のフリップフロップからデータが取り出されることとなる。したがって、データの処理順が右端側からであることを考慮してデータを配列し直すと、暗号化時のShift Row処理前は表７の左のような形態となる。
【００６１】
【表７】
【００６２】
表５と同様のローテートシフトを行うためには、表７の右に示すように、１行目をそのままとし、２行目を右１Byteローテートシフト、３行目を右２Byteローテートシフト、４行目を右３Byteローテートシフトすることとなる。
【００６３】
このような暗号化時におけるShift Row変換処理を行うためには、図５に示す中間値レジスタ兼Shift Row変換回路を用いて各セレクタを切換制御し、１２８ビット単位で一括してデータの入れ換えを行う。
【００６４】
１番目のRowについては、シフトの必要がないため、各セレクタ３０１，３０３，３０５，３０７のセレクタ位置をａとする。２番目のRowについては、右１Byteローテートシフトを実行するために、セレクタ３１１のセレクタ位置をｃとし、それ以外のセレクタ３１３，３１５，３１７のセレクタ位置をｂとする。３番目のRowについては、右２Byteローテートシフトを実行するために、各セレクタ３２１，３２３，３２５，３２７のセレクタ位置をｃとする。４番目のRowについては、右に３byteローテートシフトを実行するために、各セレクタ３３１，３３３，３３５，３３７のセレクタ位置をｃとする。
【００６５】
前述したようなShift Row変換処理を実行する前における中間値レジスタ兼Shift Row変換回路の各フリップフロップがラッチしている出力データを図５に示すようにそれぞれb00〜b33とすると、各出力データは表８の右に示すような配列で各フリップフロップの出力にラッチされることとなる。
【００６６】
【表８】
【００６７】
復号化時には、表４のように右側の列から処理が実行されるため、表９左に示すように、データが配列される。
【００６８】
【表９】
【００６９】
表６と同様のローテートシフトを行うためには、表９の右に示すように、１行目をそのままとし、２行目を右１Byteローテートシフト、３行目を右２Byteローテートシフト、４行目を右３Byteローテートシフトすることとなる。
【００７０】
したがって、前述した暗号化時におけるShift Row変換時と同様に、中間値レジスタ兼Shift Row変換回路の各セレクタのセレクタ位置を設定して、表８に示すような暗号化時におけるローテートシフト処理と全く同じ処理を実行することにより、復号化時におけるShift Row変換処理を実行することが可能となる。
【００７１】
このことにより、同一の中間値レジスタ兼Shift Row変換回路で暗号化時および復号化時におけるShift Row変換処理を共用することができる。
〈Mix Column変換回路〉
この実施形態で採用されるMix Column変換回路の一例を図６に示す。
【００７２】
このMix Column変換回路は４つの第１演算器３５１，第２演算器３５２，第３演算器３５３，第４演算器３５４を含んでいる。第１演算器３５１は、それぞれ８ビット単位で演算処理を実行する第１乗算器３６１，第２乗算器３６２，第３乗算器３６３，第４乗算器３６４と、各乗算器３６１〜３６４の出力の排他的論理和演算を実行するEXOR回路３６５とで構成されている。その他の第２演算器３５２〜第４演算器３５４についても、図示していないが、第１乗算器〜第４乗算器の４つの乗算器とEXOR回路が設けられている。
【００７３】
（a0j,a1j,a2j,a3j）で構成される第ｊ番目のColumnを（b0j,b1j,b2j,b3j）で構成されるColumnに変換処理を行うものとした場合、変換処理後の第ｊ番目のColumnのデータ（b0j,b1j,b2j,b3j）は、次のように表すことができる。
暗号化
b0j = 02*a0j + 03*a1j + 01*a2j + 01*a3j
b1j = 01*a0j + 02*a1j + 03*a2j + 01*a3j b2j = 01*a0j + 01*a1j + 02*a2j + 03*a3j b3j = 03*a0j + 01*a1j + 01*a2j + 02*a3j
復号化
b0j = 0E*a0j + 0B*a1j + 0D*a2j + 09*a3j
b1j = 09*a0j + 0E*a1j + 0B*a2j + 0D*a3j b2j = 0D*a0j + 09*a1j + 0E*a2j + 0B*a3j b3j = 0B*a0j + 0D*a1j + 09*a2j + 0E*a3jここで、各項に乗算されている係数はそれぞれ２桁の１６進数である。
【００７４】
このようなMix Column変換処理を実行するために、Column単位の３２ビットデータをそれぞれ第１演算器３５１〜第４演算器３５４に入力して、第１乗算器〜第４乗算器による乗算およびEXOR回路による演算を行う。
【００７５】
各演算器３５１〜３５４に設けられる乗算器３６１〜３６４は、暗号化および復号のいずれの場合にも共通に使用することができるように、暗号化時の係数および復号化時の係数を備えており、演算時に選択することが可能に構成されている。
【００７６】
第１演算器３５１の第１乗算器３６１では、入力されるデータに対して0x02倍または0x0E倍のいずれかの乗算が可能となっている。第２乗算器３６２では、入力されるデータに対して0x03倍または0x0B倍のいずれかの乗算が可能となっている。第３乗算器３６３では、入力されるデータに対して0x01倍または0x0D倍のいずれかの乗算が可能となっている。第４乗算器３６４では、入力されるデータに対して0x01倍または0x09倍のいずれかの乗算が可能となっている。
【００７７】
第２演算器３５２の第１乗算器では、入力されるデータに対して0x01倍または0x09倍のいずれかの乗算が可能となっている。第２乗算器では、入力されるデータに対して0x02倍または0x0E倍のいずれかの乗算が可能となっている。第３乗算器では、入力されるデータに対して0x03倍または0x0B倍のいずれかの乗算が可能となっている。第４乗算器では、入力されるデータに対して0x01倍または0x0D倍のいずれかの乗算が可能となっている。
【００７８】
第３演算器３５３の第１乗算器では、入力されるデータに対して0x01倍または0x0D倍のいずれかの乗算が可能となっている。第２乗算器では、入力されるデータに対して0x01倍または0x09倍のいずれかの乗算が可能となっている。第３乗算器では、入力されるデータに対して0x02倍または0x0E倍のいずれかの乗算が可能となっている。第４乗算器では、入力されるデータに対して0x03倍または0x0B倍のいずれかの乗算が可能となっている。
【００７９】
第４演算器３５４の第１乗算器では、入力されるデータに対して0x03倍または0x0B倍のいずれかの乗算が可能となっている。第２乗算器では、入力されるデータに対して0x01倍または0x0D倍のいずれかの乗算が可能となっている。第３乗算器では、入力されるデータに対して0x01倍または0x09倍のいずれかの乗算が可能となっている。第４乗算器では、入力されるデータに対して0x02倍または0x0E倍のいずれかの乗算が可能となっている。
【００８０】
このような第１演算器３５１〜第４演算器３５４の第１乗算器〜第４乗算器の各係数を暗号化時および復号化時において変更することにより、暗号化時と復号化時における回路構成を共通に使用することが可能となる。
〈Mix Column変換回路の乗算器〉
Mix Column変換回路中に含まれる乗算器の一例を図７に示す。
【００８１】
入力される８ビットデータ（a7,a6,a5,a4,a3,a2,a1,a0）に対し、係数（b3,b2,b1,b0）の乗算を行うものとする。この場合、８ビットデータ（a7,a6,a5,a4,a3,a2,a1,a0）に係数の各ビットを乗算する部分積演算部３７５〜３７８を設けている。さらに、係数の最上位ビットを乗算する部分積演算部３７５の演算結果に対して、部分積演算部３７６の演算結果を１ビットシフトさせて加算する加算器３７１、部分積演算部３７７の演算結果をさらに１ビットシフトさせて加算する加算器３７２、部分積演算部３７８の演算結果をさらに１ビットシフトさせて加算する加算器３７３を備えている。加算器３７３の演算結果と部分積演算部３７５、各加算器３７１〜３７３でオーバーフローしたキャリーが入力され、除数により除算される除算器３７４が設けられている。
【００８２】
このような構成により、係数（b3,b2,b1,b0）として、暗号化時における係数と復号化時における係数とを選択的にセットすることでMix Column変換処理を暗号化時と復号化時において共通に使用することができる。
【００８３】
（b3,b2,b1,b0）としてセットされる係数は、前述したように、各乗算器について２つずつ設定されている。各乗算器における係数の組み合わせは、（0x02,0x0E）,（0x03,0x0B），（0x01,0x0D），（0x01,0x09）の４通りであり、これを下位４ビットで表示すると、（0010,1110）,（0011,1011），（0001,1101），（0001,1001）となる。このような係数において共通するビットの演算は部分積の制御を行わず、異なるビットの演算は加算処理を制御することで、回路規模を小さくすることが可能である。
【００８４】
たとえば、係数が（0x01,0x0D）の組み合わせの場合、２進数で表現すると（0001,1101）となり、上位２ビットの部分積の加算結果を下位２ビットの部分積に加算するか否かを制御することで、２つの係数を選択して乗算することが可能となる。係数（0x01,0x0D）の組み合わせの場合における回路構成の例を図８に示す。
【００８５】
図８では、入力される８ビットデータ（a7,a6,a5,a4,a3,a2,a1,a0）に対し、１ビットシフトさせて加算処理を実行する第１加算器３８１が設けられている。第１加算器３８１の出力は、制御ロジック３８２を介して第２加算器３８３に入力されている。この第２加算器３８３は、係数の最下位ビットによる部分積演算結果を加算するものであって、入力される８ビットデータに対して３ビットシフトさせて加算処理を実行するように構成されている。
【００８６】
加算器３８３の演算結果と第１加算器３８１および第２加算器３８３でオーバーフローしたキャリーが入力され、除数により除算される除算器３８４が設けられている。
【００８７】
制御ロジック３８２は、係数が0x01である場合には、上位２ビットの演算結果である第１加算器３８１の出力を第２加算器３８３に出力しない。また、制御ロジック３８２は、係数が0x0Dである場合には、上位２ビットの演算結果である第１加算器３８１の出力を第２加算器３８３に出力するように構成される。
【００８８】
ここでの乗算は既約多項式M(x)＝ｘ8＋ｘ4＋ｘ3＋ｘ＋１とするＧＦ（２8）上での乗算であり、加算はＧＦ（２）上での加算であるため、排他的論理和演算で実現することが可能である。
【００８９】
このように、２つの係数の異なるビットにおける部分積の加算処理を制御することにより回路規模を小さくすることができ、回路規模を削減することが可能となる。
〈鍵スケジュール部〉
鍵スケジュール部の回路構成の一例を図９に示す。
【００９０】
この鍵スケジュール部は、主に、拡大鍵生成ロジック部１０１、拡大鍵レジスタ１２０および鍵入力レジスタ１３１とから構成されている。
鍵入力レジスタ１３１は、８個の３２ビットレジスタk0〜k7から構成される２５６ビットのレジスタであり、レジスタk0から順に暗号鍵が３２ビット毎に格納される。暗号鍵が２５６ビットの場合にはレジスタk0〜k7全てにデータが格納され、暗号鍵が１９２ビットの場合にはレジスタk0〜k5にデータが格納され、暗号鍵が１２８ビットの場合にはレジスタk0〜k3にデータが格納される。
【００９１】
鍵入力レジスタ１３１には、各レジスタk0〜k7のうちいずれか１つの値を選択的に出力するセレクタ１３２が接続されている。このセレクタ１３２は、鍵入力レジスタ１３１の２５６ビットデータから３２ビットのデータを選択して拡大鍵レジスタ１２０の最下位に入力するものである。
【００９２】
拡大鍵レジスタ１２０は、３２ビット単位での処理が可能な８個のフリップフロップ１２１〜１２８が順次接続されたシフトレジスタで構成されている。最下位に位置するフリップフロップ１２８には、セレクタ１３２の出力と拡大鍵生成ロジック部１０１の出力を選択するセレクタ１１３の出力が入力される。フリップフロップ１２８の出力W7KEYは、フリップフロップ１２７に入力されている。フリップフロップ１２７の出力W6KEYは、フリップフロップ１２６の前段にあるセレクタ１１２に入力されている。セレクタ１１２には、フリップフロップ１２７の出力W6KEYと拡大鍵生成ロジック１０１の出力とが入力されており、いずれか一方をフリップフロップ１２６に入力するように構成されている。
【００９３】
フリップフロップ１２６の出力W5KEYは、フリップフロップ１２５に入力されている。フリップフロップ１２５の出力W4KEYは、フリップフロップ１２４の前段にあるセレクタ１１１に入力されている。セレクタ１１１には、フリップフロップ１２５の出力W4KEYと拡大鍵生成ロジック１０１の出力とが入力されており、いずれか一方をフリップフロップ１２４に入力するように構成されている。
【００９４】
フリップフロップ１２４の出力W3KEYは、フリップフロップ１２３に入力されている。フリップフロップ１２３の出力W2KEYは、フリップフロップ１２２に入力されている。フリップフロップ１２２の出力W1KEYは、フリップフロップ１２１に入力されている。
【００９５】
拡大鍵生成ロジック部１０１は、拡大鍵生成用定数Rconが格納されているＲＯＭ１０２、ＲＯＭ１０２から読み出される値と読出信号RCON#ENとの論理積演算を行うAND回路１０３、拡大鍵レジスタ１２０の最上位に位置するフリップフロップ１２１の出力W0KEYとAND回路１０３の出力が入力されて排他的論理和演算を実行するEXOR回路１０４を含んでいる。
【００９６】
また、拡大鍵生成ロジック部１０１は、フリップフロップ１２１の出力W0KEY、フリップフロップ１２４の出力W3KEY、フリップフロップ１２６の出力W5KEY、フリップフロップ１２８の出力W7KEYが入力され、いずれか１つを選択的に出力するセレクタ１０５を備えている。セレクタ１０５の出力は、データのローテーション処理を行うRot Byte回路１０６、セレクタ１０７、セレクタ１０９に入力されている。セレクタ１０７には、Rot Byte回路１０６の出力とセレクタ１０５の出力が入力されており、いずれかをSub Byte回路１０８に供給する。Sub Byte回路１０８は、３２ビット分のByte Sub変換処理を実行するものであり、その出力がセレクタ１０９に供給する。セレクタ１０９は、Sub Byte回路１０８の出力とセレクタ１０５の出力が入力され、いずれか一方を出力する。拡大鍵生成ロジック部１０１は、EXOR回路１０４の出力とセレクタ１０９の出力が入力され、排他的論理和演算を実行するEXOR回路１１０を備えている。
【００９７】
このように構成される鍵スケジュール部では、▲１▼ラウンドファンクション部のRound Key加算処理に用いる拡大鍵の生成、▲２▼暗号化時における鍵入力レジスタの書き換えと、暗号化と復号化終了に伴う拡大鍵初期値のセットアップ、▲３▼復号化時の鍵入力レジスタの書き換えに伴う拡大鍵初期値のセットアップなどの機能を備える。
【００９８】
ラウンドファンクション部のRound Key加算処理で用いられるRound Keyは、鍵長２５６ビットの場合では、Initial Round KeyとRound Key01〜Round Key14の合計１５個必要となる。各Round keyは処理ブロック長に対応して１２８ビットで構成されており、鍵スケジュール部で生成される３２ビットの拡大鍵で各Round keyを充当するためには、W00〜W59の６０個の拡大鍵が必要となる。このような拡大鍵W00〜W59は、暗号化時にはW00→W59の順に使用され、復号化時にはW59→W00の順に使用される。この実施形態では、表１０に示すように、暗号化時にW00→W59の順に拡大鍵を生成するとともに、復号化時においてW59→W00の順に拡大鍵の生成を行うように構成する。
【００９９】
【表１０】
【０１００】
ここで、暗号化時の拡大鍵W08は、W08=W00^Sub Byte(Rot Byte(W07))^Rcon[1]の式により、W00とSub Byte(Rot Byte(W07))と定数Rcon[1]との排他的論理和で演算される。A^A=Aという性質を利用すると、拡大鍵W00は、W00= W08^Sub Byte(Rot Byte(W07))^Rcon[1]で表され、W08とW07から生成できることがわかる。よって、復号化では、一旦、W00=>W59まで生成して、暗号化の時と逆の順番W59=>W00で拡大鍵を生成することが可能である。これにより、復号化時もすべての拡大鍵をメモリに格納しておく必要はなく、各ラウンドで必要な拡大鍵だけを生成しながら、復号処理を行うことが可能となる。
【０１０１】
まず、ラウンドファンクション部でのRound Key加算用拡大鍵の生成について説明する。
表１０に示すように各ラウンドのRound Key加算で4個の拡大鍵(32bit単位)が使用され、拡大鍵はラウンドファンクションのMix Column変換 + Round Key加算のバックグラウンドで演算されるため4個の拡大鍵は4サイクルで作成すればよい。このため図９に示すような回路構成において、１サイクルで１個の拡大鍵を生成する構成となっている。拡大鍵レジスタ１２０はシフトレジスタで構成されており、ラウンドファンクション部で使用される現在の拡大鍵は、フリップフロップ１２１の出力W0KEYを用いる。
【０１０２】
拡大鍵生成ロジック部１０１のセレクタ１０５(SEL#B)は、表１１に示すように、鍵長と暗号化/復号化の2種類の条件により切り換え制御が行われる。また、拡大鍵生成ロジック部１０１の出力が供給されるセレクタ１１１，１１２，１１３（SEL#E〜SEL#G）は、鍵長に基づいて、表１２のように設定される。ただし、暗号鍵が初期値として入力される際には、各セレクタ１１１〜１１３のセレクタ位置はｂが選択される。さらに、セレクタ１０７，１０９(SEL#C〜D)は、表１３に示すように、各拡大鍵の生成論理により切り換え制御が行われる。ＲＯＭ１０２には、EXOR回路１０４に供給される定数Rcon[i]が格納されており、アドレスｉ番地に対応する各定数Rcon[i]が表１４に示すように格納されている。
【０１０３】
【表１１】
【０１０４】
【表１２】
【０１０５】
【表１３】
【０１０６】
【表１４】
【０１０７】
表１０に示すように、鍵長が２５６ビットである場合の各演算について回路動作を説明する。なお、ラウンドファンクション動作前に、鍵入力レジスタ１３１の各レジスタk0〜k7の値をロードすることによって、No.00〜07からの初期値が拡大鍵レジスタ１２０の各フリップフロップ１２１〜１２８にセットされているものとする。
【０１０８】
暗号化時における拡大鍵W08は、表１０に示されているように、W08=W00^Sub Byte(Rot Byte(W07))^Rcon[1]で演算される。このW08=W00^Sub Byte(Rot Byte(W07))^Rcon[1]の演算開始時には、フリップフロップ１２１の出力W0KEYにはW00がセットされており、EXOR回路１０４に入力される。また、フリップフロップ１２８の出力W7KEYにはW07がセットされており、このW07がセレクタ１０５（SEL#B）に入力されている。
【０１０９】
ROM１０２のRconアドレスを"1"にし、AND回路１０３に入力される読出信号RCON#ENをイネーブルにして、Rcon[1]^W00の演算をEXOR回路１０４で行い、その結果をEXOR回路１１０に入力する。 一方、セレクタ１０５（SEL#B）を通過したW07は、Rot Byte回路１０６とSub Byte回路１０７による処理が行われ、Sub Byte(Rot Byte(W07)) の演算結果がEXOR回路１１０に入力される。よって、EXOR回路１１０では、W08=W00^Sub Byte(Rot Byte(W07))^Rcon[1]の演算が行われる。
【０１１０】
次に、拡大鍵W09=W01^W08の演算処理を説明する。W09=W01^W08の演算開始時には、フリップフロップ１２１の出力W0KEYにはW01がセットされており、EXOR回路１０４にこれが入力されている。フリップフロップ１２８の出力W7KEYにはW08がセットされており、セレクタ１０５（SEL#B）に入力されている。AND回路１０３に入力される読出信号RCON#ENをディセーブルにして、フリップフロップ１２１から入力されるW01がそのままEXOR回路１１０に入力されるように設定する。このとき、セレクタ１０９（SEL#D）ではセレクタ位置がｂに設定されており、セレクタ１０５（SEL#B）を通過したW08が、セレクタ１０９を介してそのままEXOR回路１１０に入力される。
【０１１１】
よって、EXOR回路１１０では、W09=W01^W08の演算が行われる。 W10〜W11、W13〜W15も同じパスでそれぞれ演算が行われる。
拡大鍵W12の演算処理を説明する。拡大鍵W12=W04^SubByte(W11)で演算され、この演算の開始時には、フリップフロップ１２１の出力W0KEYにはW04がセットされ、EXOR回路１０４に入力されている。また、フリップフロップ１２８の出力W7KEYにはW11がセットされておりセレクタ１０５（SEL#B）に入力されている。AND回路１０３に入力される読出信号RCON#ENをディセーブルとして、W04がそのままEXOR回路１０４に入力されるように設定する。一方、セレクタ１０７（SEL#C）ではセレクタ位置がｂに設定されており、セレクタ１０５（SEL#B）を通過したW11が、セレクタ１０７（SEL#C）を介してSub Byte回路１０８に入力される。このことにより、Sub Byte回路１０８によるSub Byte処理が行われ、Sub Byte(W11) の演算結果がEXOR回路１１０に入力される。よって、EXOR回路１１０では、W12=W04^Sub Byte(W11)の演算が行われる。
【０１１２】
以上の要領で全ての拡大鍵について演算が行われる。
次に、暗号化時の鍵入力レジスタ１３１の書換えと、暗号化と復号化終了に伴う拡大鍵初期値のセットアップについて説明する。このセットアップ動作は、次の暗号化もしくは復号化に備え、鍵入力レジスタ１３１に格納されている拡大鍵初期値を拡大鍵レジスタ１２０に転送する動作である。
【０１１３】
鍵入力レジスタ１３１にセットされた拡大鍵初期値は、セレクタ１３２(SEL#A)により３２ビット単位でデータ選択が行われ、セレクタ１１３(SEL#G)のセレクタ位置ｂを経由して拡大鍵レジスタ１２０にセットされる。拡大鍵レジスタ１２０は、前述したようにシフトレジスタ構成であり、フリップフロップ１２８（FF7）=>フリップフロップ１２７（FF6）=>フリップフロップ１２６（FF5）=>フリップフロップ１２５（FF4）=>フリップフロップ１２４（FF3）=>フリップフロップ１２３（FF2）=>フリップフロップ１２２（FF1）=>フリップフロップ１２１（FF0）へとシフトして行き、８サイクルで全ての拡大鍵初期値が転送される。なお、セレクタ１３２（SEL#A）で選択される鍵入力データは鍵入力レジスタ１３１のレジスタk0,k1,k2,k3,k4,k5,k6,k7の順番である。
【０１１４】
復号化時の鍵入力レジスタ１３１の書換えに伴う拡大鍵初期値のセットアップについて説明する。表１０のように、復号化においては、拡大鍵初期値を暗号化での最終拡大鍵のセット(W59〜W52)とする必要がある。鍵入力レジスタ１３１の書換えにより、鍵入力レジスタ１３１にセットされたデータを前述した方法で、一旦、拡大鍵レジスタ１２０に転送し、暗号化の拡大鍵生成論理に従い、最終拡大鍵のセット（W52〜W59）まで図９の回路を動作させる。
【０１１５】
この最終拡大鍵のセットの生成期間に、W52の生成時にW52を鍵入力レジスタ１３１のレジスタk7に転送し、W53の生成時にW53をレジスタk6に転送し、W54の生成時にW54をレジスタk5に転送し、W55の生成時にW55をレジスタk4に転送し、W56の生成時にW56をレジスタk3に転送し、W57の生成時にW57をレジスタk2に転送し、W58の生成時にW58をレジスタk1に転送し、W59の生成時にW59をk0に転送することにより鍵入力レジスタ１３１に逆の順番で最終拡大鍵をセットする。さらに、鍵入力レジスタ１３１の最終拡大鍵のセットを前述した方法で拡大鍵レジスタ１２０に転送することで復号化時の鍵入力レジスタの書換えに伴う拡大鍵初期値のセットアップが完了する
この後、セレクタ１０５（SEL#B）、セレクタ１０７（SEL#C）、セレクタ１０９（SEL#D）、セレクタ１１１〜１１３（SEL#E〜SEL#G）を表１１〜表１３に示すようなセレクタ位置に設定し、復号化に必要な各拡大鍵を順次生成する。
〈Byte Sub変換回路の共用化〉
上述した鍵スケジュール部のSub Byte処理およびラウンドファンクション部のByte sub変換処理では、ともに３２ビット単位でのByte Sub変換処理を実行しているため、これらの処理回路を共用化することが考えられる。
【０１１６】
たとえば、図９に示す鍵スケジュール部に設けられるSub Byte回路１０８をラウンドファンクション部のByte Sub変換回路と共用化することについて考察。
図４に示すラウンドファンクション部における中間レジスタ兼Shift Row変換回路２０６からByte Sub変換回路２０７への入力BSINを、図９に示す拡大鍵生成ロジック部１０１のセレクタ１０７のセレクタ位置ｃに接続する。さらに、拡大鍵生成ロジック部１０１のSub Byte回路１０８からの出力を、図４のByte Sub変換回路２０７の出力BSOUTとしてセレクタ２０３に接続する。
【０１１７】
Sub Byte回路１０８を用いてByte Sub変換処理を行う場合には、表１３に示すように、セレクタ１０７（SEL#C）のセレクタ位置をｃとし、セレクタ１０９（SEL#D）のセレクタ位置をｂとする。このことによって、拡大鍵生成ロジック部１０１のSub Byte回路１０８を用いてラウンドファンクション部のByte Sub変換処理を実行することが可能となる。
〈Byte Sub変換回路〉
Byte Sub変換処理は、８ビット単位での逆数演算と行列演算との組み合わせで構成されており、暗号化時においては逆数演算を行った後に行列演算を実行し、復号化時においては行列演算を行った後に逆数演算を実行する。このようなByte Sub変換処理を、暗号化時と復号化時において共通の回路で実施するために、図１０に示すような回路を提案する。
【０１１８】
図１０に示すByte Sub変換回路３９１は、復号化用行列演算回路３９２と、セレクタ３９３、逆数演算回路３９４、暗号化用行列演算回路３９５、セレクタ３９６とで構成されている。
【０１１９】
セレクタ３９３は、入力データと復号化用行列演算回路３９２の出力が入力されておりいずれか一方を逆数演算回路３９４に入力するように構成されている。また、セレクタ３９６は、逆数演算回路３９４の出力と暗号化用行列演算回路３９５の出力が入力されており、いずれか一方を出力するように構成されている。
【０１２０】
暗号化時には、セレクタ３９３を入力データ側にし、セレクタ３９６を暗号化用行列演算回路３９５側にする。また、復号化時には、セレクタ３９３を復号化用行列演算回路３９２側にし、セレクタ３９６を逆数演算回路３９４側にする。このことにより、暗号化時におけるByte Sub変換処理と、復号化時におけるByte
Sub変換処理とを共通の回路構成で実現することが可能となる。
【０１２１】
暗号化時における行列演算処理は、次のような数１で表される。
【０１２２】
【数１】
【０１２３】
これを展開すると、次に示す数２のように表すことができる。ただし、ここでの”＋”は排他的論理和演算で構成される。
【０１２４】
【数２】
【０１２５】
また、復号化時における行列演算処理は、次のような数３で表される。
【０１２６】
【数３】
【０１２７】
これを同様に展開すると、次に示す数４のように表すことができる。
【０１２８】
【数４】
【０１２９】
暗号化用行列演算回路の一例を図１１に示す。
ここでは、８ビットの入力レジスタ４０１、出力レジスタ４０３および排他的論理和と否定で構成される論理回路４０２で構成される。暗号化時において数２に示すような排他的論理和演算を実行するためには、論理回路４０２内の排他的論理和回路のうち、重複する演算処理を共用化することで１６個のEXORと４個のＮＯＴを組み合わせることにより実現することが可能となる。
【０１３０】
復号化用行列演算回路の一例を図１２に示す。
暗号化用行列演算回路と同様に、８ビットの入力レジスタ４０５、出力レジスタ４０７および排他的論理和と否定で構成される論理回路４０６で構成されている。ここでも暗号化用行列演算回路と同様に、復号化時において数４に示すような排他的論理和演算を実行するために、論理回路４０６内の排他的論理和回路のうち、重複する演算処理を共有化することで１３個のEXOR回路と２個のＮＯＴを組み合わせることで実現することが可能となる。
【０１３１】
暗号化用行列演算回路の他の例を図１３に示す。
この暗号化用行列演算回路は、入力レジスタ４１１、出力レジスタ４１４、定数保持用レジスタ４１３および排他的論理回路で構成される論理回路４１２を備えている。入力レジスタ４１１、出力レジスタ４１４、定数保持用レジスタ４１３は、いずれも８ビットのシフトレジスタで構成されており、クロックに同期して１ビットずつ右にローテートシフトする。
【０１３２】
数１の右辺第１項の定数は、１つの行が３つの"0"と５つの"1"でなり、１つずつシフトするように構成されている。これから、入力レジスタ４１１のx0,x4,x5,x6,x7の各ビットをローテートシフトさせながら論理回路４１２に入力してEXOR演算を実行することで、数１の右辺第１項の行列演算を行うことができる。
【０１３３】
また、定数保持用レジスタ４１３には、下位ビットから順に数１右辺第２項の定数がセットされている。定数保持用レジスタ４１３の値をローテートシフトさせながら最下位ビットの値を論理回路４１２に入力しEXOR演算を実行することで、数１右辺第２項の行列演算を行うことができる。
【０１３４】
このことにより、入力レジスタ４１１にデータがセットされると、最初のクロックでy0が演算されて出力レジスタ４１４に格納される。次のクロックでは、y1が演算されて出力レジスタ４１４に格納され、以下順次演算処理を実行して８クロックで（y7,y6,y5,y4,y3,y2,y1,y0）の演算が完了する。この場合の論理回路４１２は５個のEXOR回路で数２の演算処理を実行することが可能となる。
【０１３５】
これと同様に構成した復号化用行列演算回路の他の例を図１４に示す。
この復号化用行列演算回路は、入力レジスタ４１５、出力レジスタ４１８、定数保持用レジスタ４１７および排他的論理回路で構成される論理回路４１６を備えている。入力レジスタ４１５、出力レジスタ４１８、定数保持用レジスタ４１７は、いずれも８ビットのシフトレジスタで構成されており、クロックに同期して１ビットずつ右にローテートシフトする。
【０１３６】
数３の右辺第１項の定数は、１つの行が５つの"0"と３つの"1"の組み合わせでなり、１つずつシフトするように構成されている。これから、入力レジスタ４１５のx2,x5,x7の各ビットをローテートシフトさせながら論理回路４１６に入力してEXOR演算を実行することで、数３の右辺第１項の行列演算を行うことができる。
【０１３７】
また、定数保持用レジスタ４１７には、下位ビットから順に数３右辺第２項の定数がセットされている。定数保持用レジスタ４１７の値をローテートシフトさせながら最下位ビットの値を論理回路４１６に入力しEXOR演算を実行することで、数３右辺第２項の行列演算を行うことができる。
【０１３８】
このことにより、入力レジスタ４１５にデータがセットされると、最初のクロックでy0が演算されて出力レジスタ４１８に格納される。以下、暗号化時と同様に順次演算処理を実行して８クロックで（y7,y6,y5,y4,y3,y2,y1,y0）の演算が完了する。この場合の論理回路４１６は３個のEXOR回路で数４の演算処理を実行することが可能となる。
（付記１）
暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを生成し、入力データと前記Round Keyのうちの１つとEXOR演算を実行するEXOR演算部と、Byte Sub変換、Shift Row変換、Mix Column変換、Round Key加算を含むRound処理を複数回実行するRound処理部とを備えるラウンドファンクション部により入力データと前記Round Keyによる暗号化／復号化処理を前記処理ブロック長毎に実行する暗号回路であって、
前記Round処理部が、入力データを前記処理ブロック長よりも小さい実行ブロック長に分割する第１セレクタと、前記実行ブロック長毎に前記Round Keyの値を入力データに加算する第１Round Key加算回路と、前記第１Round Key加算回路の出力を一時的に格納するとともに前記処理ブロック長によるShift Row変換を実行する中間レジスタ兼Shift Row変換回路と、前記中間レジスタ兼Shift Row変換回路の値が前記実行ブロック長毎に入力されByte Sub変換を実行するByte Sub変換回路と、前記中間レジスタ兼Shift Row変換回路の値が前記実行ブロック長毎に入力され前記Round Keyの値を前記実行ブロック長毎に加算する第２Round Key加算回路と、前記第２Round Key加算回路の出力に対してMix Column変換を実行するMix Column変換回路と、前記第１セレクタ、中間レジスタ兼Shift Row変換回路、Byte Sub変換回路、Mix Column変換回路の出力のうちいずれか１つを前記第２Round Key加算回路に出力する第２セレクタとを備えることを特徴とする暗号回路。
【０１３９】
（付記２）
前記実行ブロック長は８の倍数ビットである付記１に記載の暗号回路。
（付記３）
前記処理ブロック長が１２８ビットであり、前記実行ブロック長が３２ビットである付記１または２に記載の暗号回路。
【０１４０】
（付記４）
前記暗号鍵の鍵長が１２８ビット、１９２ビット、２５６ビットのうちのいずれかである付記１〜３に記載の暗号回路。
【０１４１】
（付記５）
前記Byte Sub変換回路は、入力データに対して行列演算を実行する復号化用行列演算部と、入力データと前記復号化用行列演算部の出力とのうちいずれかを出力する第３セレクタと、前記第３セレクタから出力されるデータに対して逆数演算を実行する逆数演算部と、前記逆数演算部から出力されるデータに対して行列演算を実行する暗号化用行列演算部と、前記逆数演算部の出力と前記暗号化用行列演算部の出力のうちいずれか一方を出力する第４セレクタとを備える付記１〜４のいずれかに記載の暗号回路。
【０１４２】
（付記６）
前記復号化用行列演算部と前記暗号化行列演算部は、１クロックで８ビットの演算を行うようにEXOR回路を接続している付記５に記載の暗号回路。
【０１４３】
（付記７）
前記復号化行列演算部と前記暗号化行列演算部は、１クロックで１ビットの演算を行うようにEXOR回路を接続している付記５に記載の暗号回路。
【０１４４】
（付記８）
前記中間レジスタ兼Shift Row変換回路に入力されるデータのシフト量に関するシフトデータを暗号化時と復号化時において逆順に入力することにより、前記中間レジスタ兼Shift Row変換回路を暗号化と復号化に共通に使用する、付記１〜７のいずれかに記載の暗号回路。
【０１４５】
（付記９）
前記Mix Column変換回路は、乗数固定の複数の乗算器と前記複数の乗算器の排他的論理和を演算するEXOR回路とを備え、各乗算器に入力されるデータと各乗算器に設定された乗数との間で行列演算を実行する、付記１〜８のいずれかに記載の暗号回路。
【０１４６】
（付記１０）
前記Mix Column変換回路は、８ビット単位で演算が可能な４つの乗算器と前記４つの乗算器の出力に基づいて排他的論理和演算を実行するEXOR回路とを有する演算器を４つ備える付記９に記載の暗号回路。
【０１４７】
（付記１１）
前記乗算器が、２つの乗数を制御可能であり暗号化と復号化に共通に使用される付記９または１０に記載の暗号回路。
【０１４８】
（付記１２）
前記乗算器は、上位ビットからの加算値を制御するように構成される、付記１１に記載の暗号回路。
【０１４９】
（付記１３）
暗号鍵を前記実行ブロック長に応じたビット数に分割して出力する第５セレクタと、
前記実行ブロック長毎にデータをラッチするフリップフロップ回路が複数段接続されたシフトレジスタと、
前記シフトレジスタの最終段のフリップフロップ回路の出力と定数群のうちから選択される１つの定数との排他的論理和演算を実行する第１EXOR回路と、
前記シフトレジスタのフリップフロップのうち暗号化時に演算対象となるフリップフロップの出力と復号化時に演算対象となるフリップフロップの出力とが入力されいずれか１つを選択的に出力する第６セレクタと、
前記第６セレクタの出力をローテーション処理するRot Byte処理回路と、
前記第６セレクタの出力と前記Rot Byte処理回路の出力とが入力され、いずれか１つを選択的に出力する第７セレクタと、
前記第７セレクタの出力に対して前記実行ブロック長毎のByte Sub変換を実行するSub Byte処理回路と、
前記第６セレクタの出力と前記Sub Byte処理回路の出力が入力され、いずれか１つを選択的に出力する第８セレクタと、
前記第１EXOR回路の出力と前記第８セレクタの出力とに基づいて排他的論理和演算を実行する第２EXOR回路と、
前記シフトレジスタのフリップフロップのうち暗号化時にその出力が演算対象となるフリップフロップに対して、前記第２EXOR回路の出力と、隣接する段のフリップフロップの出力とのうちいずれかを選択的に出力するシフトレジスタ部セレクタと、
を備える、前記暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを前記実行ブロック長に対応するビット数毎に分割された拡大鍵として生成する拡大鍵スケジュール回路を有する付記１〜１２のいずれかに記載の暗号回路。
【０１５０】
（付記１４）
前記シフトレジスタは、３２ビット単位でデータ処理を実行する８個のフリップフロップ回路を備え、
前記第６セレクタは、前記フリップフロップのうち下から２段目、４段目、６段目、８段目のフリップフロップの出力が入力され、いずれか１つを出力するように構成されている付記１３に記載の暗号回路。
【０１５１】
（付記１５）
前記第７セレクタに前記中間レジスタ兼Shift Row変換回路の出力が入力され、前記Sub Byte処理回路の出力を前記第２セレクタに入力することにより、前記Sub Byte処理回路と前記Round処理部のByte Sub変換回路とを共用する、付記１３または１４に記載の暗号回路。
【０１５２】
【発明の効果】
本発明によれば、特定処理回路の処理データを所定の実行ブロック長に細分化することにより、ＡＥＳブロック暗号アルゴリズムをコンパクトな回路で実行可能となる。また、暗号化時における処理回路と復号化時における処理回路を共有化するとともに、鍵スケジュール部とラウンドファンクション部の回路の一部を共有化することでさらに回路規模を小さくすることが可能となる。、
【図面の簡単な説明】
【図１】 RijndaelアルゴリズムによるＡＥＳの処理ブロック図。
【図２】鍵スケジュールのプログラムリスト。
【図３】想定される回路実装の例を示すブロック図。
【図４】本発明の１実施形態に採用されるラウンドファンクション部のブロック図。
【図５】中間レジスタ兼Shift Row変換回路のブロック図。
【図６】 Mix Column変換回路のブロック図。
【図７】乗算器の構成を示すブロック図。
【図８】乗算器の他の構成を示すブロック図。
【図９】鍵スケジュール部のブロック図。
【図１０】 Byte Sub変換回路のブロック図。
【図１１】暗号化用行列演算回路のブロック図。
【図１２】復号化用行列演算回路のブロック図。
【図１３】暗号化用行列演算回路の他の例を示すブロック図。
【図１４】復号化用行列演算回路の他の例を示すブロック図。
【発明の属する技術分野】
本発明は、共通鍵暗号として現在の米国標準であるDESに代わり、次世代の共通鍵ブロック暗号AES（Advanced Encryption Standard）として標準化されつつあるRijndaelアルゴリズムをハードウェア実装するための暗号回路に関する。
【０００２】
【従来の技術】
電子商取引や電子マネー等、インターネットを用いた様々なサービスが検討されている。これらの技術は、個人の生活にとどまらず、会社間の取引や生産性の向上等様々な分野で広く用いられていく技術である。特に、今後は、個人認証を目的として、スマートカードやモバイル機に暗号機能が搭載され、認証、電子署名、及びデータの暗号化等に広く使われると予想される。
【０００３】
これらの応用において、インターネット上の第三者からの盗聴を防ぐ意味で共通鍵暗号が用いられる。共通鍵暗号は、現在の米国標準であるDESに代わる次世代の共通鍵ブロック暗号AES（Advanced Encryption Standard）として、Rijndaelと呼ばれる暗号アルゴリズムが選定され、標準化されようとしている（AESドラフト http://csrc.nist.gov/publications/drafts/dfips-AES.pdf参照）。
【０００４】
AESは処理ブロック長128ビットのブロック暗号であり、その暗号化アルゴリズムは、図１に示すように、ラウンドファンクション部２０と鍵スケジュール部１０で構成される暗号回路により実現可能であると考えられる。ラウンドファンクション部２０は、入力データを一時格納する入力レジスタ２１と、入力データと拡大鍵との排他的論理和演算を行うEXOR処理部２２とRound処理部２３、最終Round処理部２４および出力データを一時格納する出力レジスタ２５からなる。
【０００５】
Round処理部２３は、Byte Sub変換部３１、Shift Row変換部３２、Mix Column変換部３３およびRound Key加算部３４からなり、最終Round処理部２４はRound処理部２３からMix Column変換部３３を除いた処理を行うもので、Byte Sub変換部３５、 Shift Row変換部３６およびRound Key加算部３７から構成される。
【０００６】
Round処理は繰り返し行われるが、最終Round処理を含むRound処理の繰り返し回数Nrは、鍵スケジュール部１０に入力される鍵長により決められており、表１に示すように規定されている。
【０００７】
【表１】
このことから、各鍵長においてそれぞれRound処理の回数をNr-1回行い、最後に最終Round処理を行うものであり、鍵長が128bitではRound処理が9回繰り返され、鍵長が192bitでは11回繰り返され、鍵長が256bitでは13回繰り返され、最後に最終Round処理を行うこととなる。EXOR回路２２、Round処理部２３および最終Round処理部２４には、鍵スケジュール部１０で生成されたRound Keyが入力される。
【０００９】
鍵スケジュール部１０は、 AESドラフトに示される鍵生成スケジュールに基づいてRound Keyを生成するものであり、そのアルゴリズムを図２に示す。
AESブロック暗号の回路化にあたり、AES Proposal仕様（Rijndael Specification，http://csrc.nist.gov/encryption/aes/rijndael/Rijndael.pdf）に２つのハードウェア実装が紹介されている。
【００１０】
そのうちの１つは、図１に示す全ての機能をそのまま128bit単位でハードウェア化する方法（以下、従来例１と称す）である。この場合、暗号化と復号化において、各機能の処理の順番が逆となり、暗号化における処理回路と復号化時における処理回路を別々に用意する必要がある。
【００１１】
また、表１に示すように鍵長によりRound処理の実施回数を変える必要があるため、鍵長毎に回路を作成する必要がある。
さらに、ラウンドファンクション部２０で使用されるRound Keyは、暗号化時と復号化時において逆順になるため、鍵スケジュール部１０において鍵生成の順を暗号化時と復号化時とで逆にする必要がある。したがって、暗号化時と復号化時における鍵スケジュール回路を別々に構成するか、暗号化時と復号化時において鍵スケジュール部１０を共通に使用できるような工夫をする必要がある。
【００１２】
２つ目の方法は、図３に示すように、Byte Sub変換部５１とMix Column変換部５２を有するコプロセッサ５０を作成してByte Sub変換とMix Column変換の機能のみをハードウェア化し、その他の機能をプログラム４１に組み込んでソフトウェア化しＣＰＵ４０で処理する方法（以下、従来例２と称す）である。
【００１３】
この場合、処理時間的にＣＰＵ４０での処理に不向きなByte Sub変換とMix Column変換をコプロセッサ５０としてハードウェア化し、他の処理をＣＰＵ４０に格納されたプログラム４１で処理することで回路規模を小さくすることができる。
【００１４】
【発明が解決しようとする課題】
スマートカード等にAESブロック暗号を組込むことを想定した場合、暗号回路に要求される性能は、一定水準の処理速度を保ちつつ、回路規模の小型化にある。 この要求を前提とした場合、従来提案されている全ての機能を128bit単位でハードウェア化する方法では回路規模が大きすぎ、スマートカードへの搭載が困難となる。また、Byte Sub変換とMix Column変換の機能のみをハードウェア化し、他機能をソフトウェアで処理する方法では、要求処理速度を満足しないといった問題がある。
【００１５】
また、Round Keyを生成する鍵スケジュール部１０では、メモリにすべてのRound Keyを格納すると大きなメモリ容量が必要となり、回路規模が大きくなる。したがって、処理速度を低下させずに回路規模の削減を行うために、メモリにすべての拡大鍵を格納する必要がないような回路構成でRound Keyの生成を行うことが望まれる。
【００１６】
本発明では、AESブロック暗号を実装する際に、回路規模を小型化するとともに一定水準の高速処理が実現可能な暗号回路の提供を目的とする。
【００１７】
【課題を解決するための手段】
本発明に係る暗号回路は、暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを生成し、入力データとRound Keyのうちの１つとEXOR演算を実行するEXOR演算部と、Byte Sub変換、Shift Row変換、Mix Column変換、Round Key加算を含むRound処理を複数回実行するRound処理部とを備えるラウンドファンクション部により入力データとRound Keyによる暗号化／復号化処理を処理ブロック長毎に実行する暗号回路であって、Round処理部が、入力データを処理ブロック長よりも小さい実行ブロック長に分割する第１セレクタと、実行ブロック長毎にRound Keyの値を入力データに加算する第１Round Key加算回路と、第１Round Key加算回路の出力を一時的に格納するとともに処理ブロック長によるShift Row変換を実行する中間レジスタ兼Shift Row変換回路と、中間レジスタ兼Shift Row変換回路の値が実行ブロック長毎に入力されByte Sub変換を実行するByte Sub変換回路と、中間レジスタ兼Shift Row変換回路の値が実行ブロック長毎に入力されRound Keyの値を実行ブロック長毎に加算する第２Round Key加算回路と、第２Round Key加算回路の出力に対してMix Column変換を実行するMix Column変換回路と、第１セレクタ、中間レジスタ兼Shift Row変換回路、Byte Sub変換回路、Mix Column変換回路の出力のうちいずれか１つを第１Round Key加算回路に出力する第２セレクタとを備える。
【００１８】
ここで、実行ブロック長は８の倍数ビットとすることができ、処理ブロック長が１２８ビットであり実行ブロック長が３２ビットとすることができる。
さらに、暗号鍵の鍵長が１２８ビット、１９２ビット、２５６ビットのうちのいずれかとすることができる。
【００１９】
また、Byte Sub変換回路は、入力データに対して行列演算を実行する復号化用行列演算部と、入力データと復号化用行列演算部の出力とのうちいずれかを出力する第３セレクタと、第３セレクタから出力されるデータに対して逆数演算を実行する逆数演算部と、逆数演算部から出力されるデータに対して行列演算を実行する暗号化用行列演算部と、逆数演算部の出力と暗号化用行列演算部の出力のうちいずれか一方を出力する第４セレクタとを備える構成とすることができる。
【００２０】
さらに、復号化用行列演算部と暗号化行列演算部は、１クロックで８ビット毎の演算を行うように複数の排他的論理和演算回路を備えている構成とすることができ、１クロックで１ビットの演算を行うように排他的論理和演算回路を備える構成とすることができる。
【００２１】
また、中間レジスタ兼Shift Row変換回路における Shift Row 変換処理は、入力されるデータを Column （列）× Row （行）のマトリクスのデータ配列とし、 Row 毎に異なるシフト量でローテートシフトを行うものであり、暗号化時と復号化時において逆変換処理となるように前記 Row 毎のシフト量に関するシフトデータを入力することにより、中間レジスタ兼Shift Row変換回路を暗号化と復号化に共通に使用することができる。
【００２２】
さらに、Mix Column変換回路は、乗数固定の複数の乗算器と複数の乗算器の排他的論理和を演算するEXOR回路とを備え、各乗算器に入力されるデータと各乗算器に設定された乗数との間で行列演算を実行するように構成できる。この場合、Mix Column変換回路は、８ビット単位で演算が可能な４つの乗算器と４つの乗算器の出力に基づいて排他的論理和演算を実行するEXOR回路とを有する演算器を４つ備える構成とすることができる。この乗算器は、２つの乗数を制御可能であり暗号化と復号化に共通に使用されるように構成でき、上位ビットからの加算値を制御するように構成することもできる。
【００２３】
また、暗号鍵を実行ブロック長に応じたビット数に分割して出力する第５セレクタと、実行ブロック長毎にデータをラッチするフリップフロップ回路が複数段接続されたシフトレジスタと、シフトレジスタの最終段のフリップフロップ回路の出力と定数群のうちから選択される１つの定数との排他的論理和演算を実行する第１EXOR回路と、シフトレジスタのフリップフロップのうち暗号化時に演算対象となるフリップフロップの出力と復号化時に演算対象となるフリップフロップの出力とが入力されいずれか１つを選択的に出力する第６セレクタと、第６セレクタの出力をローテーション処理するRot Byte処理回路と、第６セレクタの出力とRot Byte処理回路の出力とが入力され、いずれか１つを選択的に出力する第７セレクタと、第７セレクタの出力に対して実行ブロック長毎のByte Sub変換を実行するSub Byte処理回路と、第６セレクタの出力とSub Byte処理回路の出力が入力され、いずれか１つを選択的に出力する第８セレクタと、第１EXOR回路の出力と第８セレクタの出力とに基づいて排他的論理和演算を実行する第２EXOR回路と、シフトレジスタのフリップフロップのうち暗号化時にその出力が演算対象となるフリップフロップに対して、第２EXOR回路の出力と、隣接する段のフリップフロップの出力とのうちいずれかを選択的に出力するシフトレジスタ部セレクタとを備える、暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを実行ブロック長に対応するビット数毎に分割された拡大鍵として生成する拡大鍵スケジュール回路を有するように構成できる。
【００２４】
ここで、シフトレジスタは、３２ビット単位でデータ処理を実行する８個のフリップフロップ回路を備え、第６セレクタは、フリップフロップのうち下から２段目、４段目、６段目、８段目のフリップフロップの出力が入力され、いずれか１つを出力するように構成できる。
【００２５】
また、第７セレクタに中間レジスタ兼Shift Row変換回路の出力が入力され、Sub Byte処理回路の出力を第２セレクタに入力することにより、Sub Byte処理回路とRound処理部のByte Sub変換回路とを共用するように構成できる。
【００２６】
【発明の実施の形態】
〈ラウンドファンクション部〉
AESブロック暗号は、鍵長１２８／１９２／２５６ビット、処理ブロック長１２８ビットで暗号化／復号化を行うものであり、図１に示すように、暗号鍵から複数のRound Keyを生成する鍵スケジュール部１０と、鍵スケジュール部１０から供給されるRound Keyを用いて暗号化／復号化を実行するラウンドファンクション部２０で構成される。ラウンドファンクション部２０では、排他的論理和演算、Byte Sub変換処理、Shift Row変換処理、Mix Column変換処理、Round Key加算処理などの処理を行う。
【００２７】
第１実施形態は、このラウンドファンクション部２０を実現するための回路を構成するものであり、図４にその回路構成を示す。各回路ブロックではShift Row変換処理を除いて３２ビットによる処理を実行し、Shift Row変換処理では１２８ビットによる処理を実行するものとし、各回路ブロック間のデータの転送は３２ビット単位で実施されるものとする。
【００２８】
このラウンドファンクション部には、入力データを一時格納する入力レジスタ２０１と、１２８ビットの入力データから３２ビットのデータを選択する第１セレクタ２０２と、第１セレクタ２０２の出力が１つの入力端子に入力される第２セレクタ２０３と、第２セレクタ２０３の出力が入力される第１Round Key加算回路２０４と、第１Round Key加算回路２０４に拡大鍵または"0"を加算データとして入力する加算データセレクタ２０５と、第１Round Key加算回路２０４の出力値を格納するとともに１２８ビット単位でShift Row変換処理を実行する中間レジスタ兼Shift Row変換回路２０６と、中間レジスタ兼Shift Row変換回路２０６の値が３２ビット毎に入力されByte Sub変換を実行するByte Sub変換回路２０７と、中間レジスタ兼Shift Row変換回路２０６の値が３２ビット毎に入力される第２Round Key加算回路２０８と、第２Round Key加算回路２０８に拡大鍵または"0"を加算データとして入力する加算データセレクタ２０９と、第２Round Key加算回路２０８の出力に対してMix Column変換を実行するMix Column変換回路２１０とを備えている。第２セレクタ２０３には、第１セレクタ２０２、Byte Sub変換回路２０７、Mix Column変換回路２１０および中間レジスタ兼Shift Row変換回路２０６の出力が入力されており、このうちいずれか１つを第１Round Key加算回路２０４に出力するように構成される。
〈暗号化時の動作スケジュール〉
このラウンドファンクション部における暗号化時における動作スケジュールを表２に示す。
【００２９】
【表２】
ここで、Round０では、第２セレクタ２０３のセレクタ位置をａとして第１Round Key加算回路２０４により拡大鍵の加算処理を実行する。第１セレクタ２０２により入力レジスタ２０１内の入力データを３２ビット毎に選択して第１Round Key加算回路２０４に入力し、鍵スケジュール部から入力されるRound Keyのうち３２ビット毎に分割された拡大鍵の加算処理を実行する。入力データおよび拡大鍵を３２ビット毎に変更しながら、第１Round Key加算回路２０４による加算処理を実行することで、第000サイクル〜第003サイクルの４サイクルで１２８ビットの処理ブロックに対し、図１におけるEXOR処理部２２の排他的論理和演算処理を実行することができる。第１Round Key加算回路２０４による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。
【００３１】
Round１では、図１におけるRound処理２３を実行するものであり、Byte Sub変換処理３１、Shift Row変換処理３２、Mix Column変換処理３３、Round Key加算処理３４を実行する。このために、まず、第004サイクル〜第007サイクルで、第２セレクタ２０３のセレクタ位置をｂとし、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出してByte Sub変換回路２０７に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることで、第１Round Key加算回路２０４をマスク状態とする。Byte Sub変換回路２０７による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。このことにより、１２８ビットのByte Sub変換処理が行われ、演算結果が中間レジスタ兼Shift Row変換回路２０６に格納されることとなる。
【００３２】
次に、第008サイクルにおいて、Shift Row変換処理を実行する。中間レジスタ兼Shift Row変換回路２０６では、１２８ビット単位でShift Row変換処理を行うことが可能となっており、この第008サイクルにおいて、１２８ビットのShift Row変換処理を実行する。このとき、第２セレクタ２０３のセレクタ位置はいずれの位置であってもよいが、次のサイクルでの処理を考慮してｃの位置とすることが好ましい。
【００３３】
第009サイクル〜第012サイクルでは、Mix Column変換処理およびRound Key加算処理を実行する。ここでは、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出して第２Round Key加算回路２０８に入力する。このとき、加算データセレクタ２０９により選択されるデータを"0"とすることで、第２Round Key加算回路２０８をマスク状態とする。また、第２セレクタ２０３のセレクタ位置をｃとすることにより、Mix Column変換回路２１０でMix Column変換処理が実行されたデータが第２セレクタ２０３を介して第１Round Key加算回路２０４に入力される。加算データセレクタ２０５により選択されるデータは、鍵スケジュール部から入力される拡大鍵が選択されており、第１Round Key加算回路２０４においてRound Key加算処理が実行される。Mix Column変換回路２１０でMix Column変換処理され、第１Round Key加算回路２０４においてRound Key加算処理された演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６にそれぞれシフトされながら格納される。このことにより、第009サイクル〜第012サイクルで、Mix Column変換処理およびRound Key加算処理を実行した１２８ビットの演算結果が中間レジスタ兼Shift Row変換回路２０６に格納される。このようにして、第004サイクル〜第012サイクルの９サイクルで１つのRound処理が実行される。
【００３４】
以下、第２Round〜第（Nr−１）Roundにおいて、第１Roundと同様の処理を実行する（ただし、Nrは最終Round処理を含むRound処理の繰り返し回数であり、表１に示すように、鍵長により異なる回数が規定されている）。
【００３５】
第（Nr）Round（最終Round）では、図１における最終Round処理２４を実行するものであり、Byte Sub変換処理３５、Shift Row変換処理３６、Round Key加算処理３７を実行する。
【００３６】
このために、第（Nr＊９−５）サイクル〜第（Nr＊９−２）サイクルにおいて、第２セレクタ２０３のセレクタ位置をｂとし、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出してByte Sub変換回路２０７に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることで、第１Round Key加算回路２０４をマスク状態とする。Byte Sub変換回路２０７による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。このことにより、１２８ビットのByte Sub変換処理が行われ、演算結果が中間レジスタ兼Shift Row変換回路２０６に格納されることとなる。
【００３７】
次に、第（Nr＊９−１）サイクルにおいて、１２８ビットのShift Row変換処理を実行する。このとき、第２セレクタ２０３のセレクタ位置はいずれの位置であってもよいが、次のサイクルでの処理を考慮してｄの位置とすることが好ましい。
【００３８】
第（Nr＊９）サイクル〜第（Nr＊９＋３）サイクルでは、Round Key加算処理を実行する。ここでは、第２セレクタ２０４のセレクタ位置をｄとすることで、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出して第２セレクタ２０３を介して第１Round Key加算回路２０４に入力する。このとき、加算データセレクタ２０５により選択されるデータを鍵スケジュール部から供給される拡大鍵とすることで、第１Round Key加算回路２０４による３２ビット毎のRound Key加算処理を実行することができる。第１Round Key加算回路２０４においてRound Key加算処理された演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６にそれぞれシフトされながら格納される。このことにより、第（Nr＊９）サイクル〜第（Nr＊９＋３）サイクルで、Round Key加算処理を実行した１２８ビットの演算結果が中間レジスタ兼Shift Row変換回路２０６に格納される。このようにして、第（Nr＊９−５）サイクル〜第（Nr＊９＋３）サイクルの９サイクルで最終Round処理が実行される。
〈復号化時の動作スケジュール〉
このラウンドファンクション部における復号化時の動作は暗号化時の逆順で処理が実行される。このときの動作スケジュールを表３に示す。
【００３９】
【表３】
ここで、Round０では、第２セレクタ２０３のセレクタ位置をａとして第１Round Key加算回路２０４により拡大鍵の加算処理を実行する。第１セレクタ２０２により入力レジスタ２０１内の入力データを３２ビット毎に選択して第１Round Key加算回路２０４に入力し、鍵スケジュール部から入力されるRound Keyのうち３２ビット毎に分割された拡大鍵の加算処理を実行する。このとき、第１セレクタ２０２を介して入力されるデータは暗号化時の入力順と逆に入力され、かつ鍵スケジュール部から入力される拡大鍵の入力順も暗号化時の逆に入力することとする。このように、入力データおよび拡大鍵を３２ビット毎に変更しながら、第１Round Key加算回路２０４による加算処理を実行することで、第000サイクル〜第003サイクルの４サイクルで１２８ビットの処理ブロックに対するRound Key加算処理を実行することができる。第１Round Key加算回路２０４による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。
【００４１】
Round１では、Shift Row変換、Byte Sub変換、Round Key加算、Mix Column変換の順に処理を実行する。このために、まず、第004サイクルにおいて、中間レジスタ兼Shift Row変換回路２０６において、１２８ビット単位でShift Row変換処理を実行する。この場合、暗号化時におけるShift Row変換処理と同じ処理が行われる。また、第２セレクタ２０３のセレクタ位置はいずれの位置であってもよいが、次のサイクルでの処理を考慮してｂの位置とすることが好ましい。
【００４２】
次に、第005サイクル〜第008サイクルで、第２セレクタ２０３のセレクタ位置をｂとし、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出してByte Sub変換回路２０７に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることで、第１Round Key加算回路２０４をマスク状態とする。Byte Sub変換回路２０７による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。この場合も、暗号化時の逆変換処理となるようにByte Sub変換処理を実行するものであり、詳細は後述する。このことにより、１２８ビットのByte Sub変換処理が行われ、演算結果が中間レジスタ兼Shift Row変換回路２０６に格納されることとなる。
【００４３】
第009サイクル〜第012サイクルでは、Round Key加算処理およびMix Column変換処理を実行する。ここでは、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出して第２Round Key加算回路２０８に入力する。このとき、加算データセレクタ２０９により選択されるデータを鍵スケジュール部から入力される拡大鍵とする。また、第２セレクタ２０３のセレクタ位置をｃとして、Mix Column変換回路２１０の出力を第２セレクタ２０３を介して第１Round Key加算回路２０４に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることにより、第１Round Key加算回路２０４をマスク状態とする。この場合も、暗号化時と逆変換処理となるようにMix Column変換処理を実行するものであり、詳細は後述する。このことにより、第２Round Key加算回路２０８によるRound Key加算処理とMix Column変換回路２１０によるMix Column変換処理を実行した１２８ビットの演算結果が中間レジスタ兼Shift Row変換回路２０６に格納される。このようにして、第004サイクル〜第012サイクルの９サイクルで１つのRound処理が実行される。
【００４４】
以下、第２Round〜第（Nr−１）Roundにおいて、第１Roundと同様の処理を実行する（ただし、Nrは最終Round処理を含むRound処理の繰り返し回数であり、表１に示すように、鍵長により異なる回数が規定されている）。
【００４５】
第（Nr）Round（最終Round）では、Shift Row変換処理、Byte Sub変換処理、Round Key加算処理を実行する。
このために、第（Nr＊９−５）サイクルにおいて、１２８ビットのShift Row変換処理を実行する。このとき、第２セレクタ２０３のセレクタ位置はいずれの位置であってもよいが、次のサイクルでの処理を考慮してｂの位置とすることが好ましい。
【００４６】
次に、第（Nr＊９−４）サイクル〜第（Nr＊９−１）サイクルにおいて、第２セレクタ２０３のセレクタ位置をｂとし、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出してByte Sub変換回路２０７に入力する。このとき、加算データセレクタ２０５により選択されるデータを"0"とすることで、第１Round Key加算回路２０４をマスク状態とする。Byte Sub変換回路２０７による演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６に順次格納される。このことにより、１２８ビットのByte Sub変換処理が行われ、演算結果が中間レジスタ兼Shift Row変換回路２０６に格納されることとなる。
【００４７】
第（Nr＊９）サイクル〜第（Nr＊９＋３）サイクルでは、Round Key加算処理を実行する。ここでは、第２セレクタ２０４のセレクタ位置をｄとすることで、中間レジスタ兼Shift Row変換回路２０６に格納されているデータを３２ビットずつシフトさせながら読み出して第２セレクタ２０３を介して第１Round Key加算回路２０４に入力する。このとき、加算データセレクタ２０５により選択されるデータを鍵スケジュール部から供給される拡大鍵とすることで、第１Round Key加算回路２０４による３２ビット毎のRound Key加算処理を実行することができる。第１Round Key加算回路２０４においてRound Key加算処理された演算結果は、３２ビット毎に中間レジスタ兼Shift Row変換回路２０６にそれぞれシフトされながら格納される。このことにより、第（Nr＊９）サイクル〜第（Nr＊９＋３）サイクルで、Round Key加算処理を実行した１２８ビットの演算結果が中間レジスタ兼Shift Row変換回路２０６に格納される。このようにして、第（Nr＊９−５）サイクル〜第（Nr＊９＋３）サイクルの９サイクルで最終Round処理が実行される。
〈中間値レジスタ兼Shift Row変換回路〉
中間値レジスタ兼Shift Row変換回路の１実施例を図５に示す。
【００４８】
ここでは、８ビット単位で処理を行うシフトレジスタを４個設けた構成となっている。１番目のシフトレジスタは、４つのフリップフロップ３０２，３０４，３０６，３０８が順次接続される構成でなり、各フリップフロップ３０２，３０４，３０６，３０８にはそれぞれ入力を選択するセレクタ３０１，３０３，３０５，３０７が接続されている。１番目のセレクタ３０１には、入力データIN0とフリップフロップ３０２の出力とが入力されておりいずれか一方をフリップフロップ３０２に入力するように構成されている。また、２〜４番目のセレクタ３０３，３０５，３０７にはそれぞれ前段のフリップフロップ３０２，３０４，３０６の出力およびフリップフロップ３０４，３０６，３０８の出力とが入力されておりいずれか一方をフリップフロップ３０４，３０６，３０８に入力するように構成されている。
【００４９】
２番目のシフトレジスタは、４つのフリップフロップ３１２，３１４，３１６，３１８が順次接続される構成でなり、各フリップフロップ３１２，３１４，３１６，３１８にはそれぞれ入力を選択するセレクタ３１１，３１３，３１５，３１７が接続されている。１番目のセレクタ３１１には、入力データIN1とフリップフロップ３１２の出力およびフリップフロップ３１８の出力が入力されておりいずれか一方をフリップフロップ３１２に入力するように構成されている。また、２〜４番目のセレクタ３１３，３１５，３１７にはそれぞれ前段のフリップフロップ３１２，３１４，３１６の出力およびフリップフロップ３１４，３１６，３１８の出力とが入力されておりいずれか一方をフリップフロップ３１４，３１６，３１８に入力するように構成されている。
【００５０】
３番目のシフトレジスタは、４つのフリップフロップ３２２，３２４，３２６，３２８が順次接続される構成でなり、各フリップフロップ３２２，３２４，３２６，３２８にはそれぞれ入力を選択するセレクタ３２１，３２３，３２５，３２７が接続されている。１番目のセレクタ３２１には、入力データIN2とフリップフロップ３２２の出力およびフリップフロップ３２６の出力が入力されておりいずれか一方をフリップフロップ３２２に入力するように構成されている。また、２番目のセレクタ３２３には前段のフリップフロップ３２２の出力、フリップフロップ３２４の出力およびフリップフロップ３２８の出力が入力されておりいずれか一方をフリップフロップ３２４に入力するように構成されている。３番目のセレクタ３２５には前段のフリップフロップ３２４の出力、フリップフロップ３２６の出力およびフリップフロップ３２２の出力が入力されておりいずれか一方をフリップフロップ３２６に入力するように構成されている。４番目のセレクタ３２７には前段のフリップフロップ３２６の出力、フリップフロップ３２８の出力およびフリップフロップ３２４の出力が入力されておりいずれか一方をフリップフロップ３２８に入力するように構成されている。
【００５１】
４番目のシフトレジスタは、４つのフリップフロップ３３２，３３４，３３６，３３８が順次接続される構成でなり、各フリップフロップ３３２，３３４，３３６，３３８にはそれぞれ入力を選択するセレクタ３３１，３３３，３３５，３３７が接続されている。１番目のセレクタ３３１には、入力データIN3とフリップフロップ３３２の出力およびフリップフロップ３３４の出力が入力されておりいずれか一方をフリップフロップ３３２に入力するように構成されている。また、２番目のセレクタ３３３には前段のフリップフロップ３３２の出力、フリップフロップ３３４の出力およびフリップフロップ３３６の出力が入力されておりいずれか一方をフリップフロップ３３４に入力するように構成されている。３番目のセレクタ３３５には前段のフリップフロップ３３４の出力、フリップフロップ３３６の出力およびフリップフロップ３３８の出力が入力されておりいずれか一方をフリップフロップ３３６に入力するように構成されている。４番目のセレクタ３３７には前段のフリップフロップ３３６の出力、フリップフロップ３３８の出力およびフリップフロップ３３２の出力が入力されておりいずれか一方をフリップフロップ３３８に入力するように構成されている。
【００５２】
このように構成した中間値レジスタ兼Shift Row変換回路を、各処理における中間値レジスタとして動作させる場合には、入力データIN0〜IN3に各８ビット単位のデータを入力することで、各サイクルにおいて３２ビット単位で処理されたデータを格納することができる。さらに、各セレクタ３０１〜３３７のセレクタ位置をｂにして、各フリップフロップのデータを後段にシフトさせつつ、入力データIN0〜IN3にそれぞれ８ビット毎のデータを入力することで、４サイクルで１２８ビットのデータを入力することができる。１２８ビットのデータ入力が完了した場合、１サイクル目に入力された４つの８ビットデータは、それぞれフリップフロップ３０８，３１８，３２８，３３８にラッチされていることとなる。
【００５３】
次にShift Row変換の動作について説明する。
Rijndaelアルゴリズムでは、入力データをそれぞれ８bitのデータa00〜a33に分割しこれをマトリクスとして処理を行い、暗号化と復号化でシフトの向きが逆になっている。本発明では、データの処理順をColumn（列）配列順とし、暗号化時と復号化時において逆順に処理することにより、同じ処理でShift Row変換処理を実現することができる。
【００５４】
【表４】
表４左に示すように、各Row（行）におけるデータが左端のColumnから順に配列されているような場合には、暗号化時には、左端のColumnから順に処理が実行される。また、復号化時には、表４右に示すように、右端のColumnから順に処理が実行される。
【００５６】
Shift Row変換処理では、暗号化時には、表４左に示されているような配列のデータ配列をRow毎に異なるシフト量でローテートシフトする。具体的には、表５に示すように、１行目をそのままとし、２行目を左１Byteローテートシフト、３行目を左２Byteローテートシフト、４行目を左３Byteローテートシフトする。このことにより、表５左に示す処理前の状態から表５右の処理後の状態となる。
【００５７】
【表５】
また、復号化時には、暗号化時と逆変換処理となるように、表４左に示されているような配列のデータ配列からRow毎に異なるシフト量でローテートシフトする。具体的には、表６に示すように、１行目をそのままとし、２行目を左３Byteローテートシフト、３行目を左２Byteローテートシフト、４行目を左１Byteローテートシフトする。このことにより、表６左に示す処理前の状態から表６右の処理後の状態となる。
【００５９】
【表６】
本実施形態では、図５に示すような中間値レジスタ兼Shift Row変換回路を用いている。このことから、１２８ビットのデータの入力が完了した段階で、最初のサイクルで入力されたデータが最後段のフリップフロップ３０８，３１８，３２８，３３８にラッチされており、前段のフリップフロップに順にデータがラッチされている。データを取り出す場合には、１サイクル毎に右側に１Byteずつシフトしながら右端に位置する最後段のフリップフロップからデータが取り出されることとなる。したがって、データの処理順が右端側からであることを考慮してデータを配列し直すと、暗号化時のShift Row処理前は表７の左のような形態となる。
【００６１】
【表７】
表５と同様のローテートシフトを行うためには、表７の右に示すように、１行目をそのままとし、２行目を右１Byteローテートシフト、３行目を右２Byteローテートシフト、４行目を右３Byteローテートシフトすることとなる。
【００６３】
このような暗号化時におけるShift Row変換処理を行うためには、図５に示す中間値レジスタ兼Shift Row変換回路を用いて各セレクタを切換制御し、１２８ビット単位で一括してデータの入れ換えを行う。
【００６４】
１番目のRowについては、シフトの必要がないため、各セレクタ３０１，３０３，３０５，３０７のセレクタ位置をａとする。２番目のRowについては、右１Byteローテートシフトを実行するために、セレクタ３１１のセレクタ位置をｃとし、それ以外のセレクタ３１３，３１５，３１７のセレクタ位置をｂとする。３番目のRowについては、右２Byteローテートシフトを実行するために、各セレクタ３２１，３２３，３２５，３２７のセレクタ位置をｃとする。４番目のRowについては、右に３byteローテートシフトを実行するために、各セレクタ３３１，３３３，３３５，３３７のセレクタ位置をｃとする。
【００６５】
前述したようなShift Row変換処理を実行する前における中間値レジスタ兼Shift Row変換回路の各フリップフロップがラッチしている出力データを図５に示すようにそれぞれb00〜b33とすると、各出力データは表８の右に示すような配列で各フリップフロップの出力にラッチされることとなる。
【００６６】
【表８】
復号化時には、表４のように右側の列から処理が実行されるため、表９左に示すように、データが配列される。
【００６８】
【表９】
表６と同様のローテートシフトを行うためには、表９の右に示すように、１行目をそのままとし、２行目を右１Byteローテートシフト、３行目を右２Byteローテートシフト、４行目を右３Byteローテートシフトすることとなる。
【００７０】
したがって、前述した暗号化時におけるShift Row変換時と同様に、中間値レジスタ兼Shift Row変換回路の各セレクタのセレクタ位置を設定して、表８に示すような暗号化時におけるローテートシフト処理と全く同じ処理を実行することにより、復号化時におけるShift Row変換処理を実行することが可能となる。
【００７１】
このことにより、同一の中間値レジスタ兼Shift Row変換回路で暗号化時および復号化時におけるShift Row変換処理を共用することができる。
〈Mix Column変換回路〉
この実施形態で採用されるMix Column変換回路の一例を図６に示す。
【００７２】
このMix Column変換回路は４つの第１演算器３５１，第２演算器３５２，第３演算器３５３，第４演算器３５４を含んでいる。第１演算器３５１は、それぞれ８ビット単位で演算処理を実行する第１乗算器３６１，第２乗算器３６２，第３乗算器３６３，第４乗算器３６４と、各乗算器３６１〜３６４の出力の排他的論理和演算を実行するEXOR回路３６５とで構成されている。その他の第２演算器３５２〜第４演算器３５４についても、図示していないが、第１乗算器〜第４乗算器の４つの乗算器とEXOR回路が設けられている。
【００７３】
（a0j,a1j,a2j,a3j）で構成される第ｊ番目のColumnを（b0j,b1j,b2j,b3j）で構成されるColumnに変換処理を行うものとした場合、変換処理後の第ｊ番目のColumnのデータ（b0j,b1j,b2j,b3j）は、次のように表すことができる。
暗号化
b0j = 02*a0j + 03*a1j + 01*a2j + 01*a3j
b1j = 01*a0j + 02*a1j + 03*a2j + 01*a3j b2j = 01*a0j + 01*a1j + 02*a2j + 03*a3j b3j = 03*a0j + 01*a1j + 01*a2j + 02*a3j
復号化
b0j = 0E*a0j + 0B*a1j + 0D*a2j + 09*a3j
b1j = 09*a0j + 0E*a1j + 0B*a2j + 0D*a3j b2j = 0D*a0j + 09*a1j + 0E*a2j + 0B*a3j b3j = 0B*a0j + 0D*a1j + 09*a2j + 0E*a3jここで、各項に乗算されている係数はそれぞれ２桁の１６進数である。
【００７４】
このようなMix Column変換処理を実行するために、Column単位の３２ビットデータをそれぞれ第１演算器３５１〜第４演算器３５４に入力して、第１乗算器〜第４乗算器による乗算およびEXOR回路による演算を行う。
【００７５】
各演算器３５１〜３５４に設けられる乗算器３６１〜３６４は、暗号化および復号のいずれの場合にも共通に使用することができるように、暗号化時の係数および復号化時の係数を備えており、演算時に選択することが可能に構成されている。
【００７６】
第１演算器３５１の第１乗算器３６１では、入力されるデータに対して0x02倍または0x0E倍のいずれかの乗算が可能となっている。第２乗算器３６２では、入力されるデータに対して0x03倍または0x0B倍のいずれかの乗算が可能となっている。第３乗算器３６３では、入力されるデータに対して0x01倍または0x0D倍のいずれかの乗算が可能となっている。第４乗算器３６４では、入力されるデータに対して0x01倍または0x09倍のいずれかの乗算が可能となっている。
【００７７】
第２演算器３５２の第１乗算器では、入力されるデータに対して0x01倍または0x09倍のいずれかの乗算が可能となっている。第２乗算器では、入力されるデータに対して0x02倍または0x0E倍のいずれかの乗算が可能となっている。第３乗算器では、入力されるデータに対して0x03倍または0x0B倍のいずれかの乗算が可能となっている。第４乗算器では、入力されるデータに対して0x01倍または0x0D倍のいずれかの乗算が可能となっている。
【００７８】
第３演算器３５３の第１乗算器では、入力されるデータに対して0x01倍または0x0D倍のいずれかの乗算が可能となっている。第２乗算器では、入力されるデータに対して0x01倍または0x09倍のいずれかの乗算が可能となっている。第３乗算器では、入力されるデータに対して0x02倍または0x0E倍のいずれかの乗算が可能となっている。第４乗算器では、入力されるデータに対して0x03倍または0x0B倍のいずれかの乗算が可能となっている。
【００７９】
第４演算器３５４の第１乗算器では、入力されるデータに対して0x03倍または0x0B倍のいずれかの乗算が可能となっている。第２乗算器では、入力されるデータに対して0x01倍または0x0D倍のいずれかの乗算が可能となっている。第３乗算器では、入力されるデータに対して0x01倍または0x09倍のいずれかの乗算が可能となっている。第４乗算器では、入力されるデータに対して0x02倍または0x0E倍のいずれかの乗算が可能となっている。
【００８０】
このような第１演算器３５１〜第４演算器３５４の第１乗算器〜第４乗算器の各係数を暗号化時および復号化時において変更することにより、暗号化時と復号化時における回路構成を共通に使用することが可能となる。
〈Mix Column変換回路の乗算器〉
Mix Column変換回路中に含まれる乗算器の一例を図７に示す。
【００８１】
入力される８ビットデータ（a7,a6,a5,a4,a3,a2,a1,a0）に対し、係数（b3,b2,b1,b0）の乗算を行うものとする。この場合、８ビットデータ（a7,a6,a5,a4,a3,a2,a1,a0）に係数の各ビットを乗算する部分積演算部３７５〜３７８を設けている。さらに、係数の最上位ビットを乗算する部分積演算部３７５の演算結果に対して、部分積演算部３７６の演算結果を１ビットシフトさせて加算する加算器３７１、部分積演算部３７７の演算結果をさらに１ビットシフトさせて加算する加算器３７２、部分積演算部３７８の演算結果をさらに１ビットシフトさせて加算する加算器３７３を備えている。加算器３７３の演算結果と部分積演算部３７５、各加算器３７１〜３７３でオーバーフローしたキャリーが入力され、除数により除算される除算器３７４が設けられている。
【００８２】
このような構成により、係数（b3,b2,b1,b0）として、暗号化時における係数と復号化時における係数とを選択的にセットすることでMix Column変換処理を暗号化時と復号化時において共通に使用することができる。
【００８３】
（b3,b2,b1,b0）としてセットされる係数は、前述したように、各乗算器について２つずつ設定されている。各乗算器における係数の組み合わせは、（0x02,0x0E）,（0x03,0x0B），（0x01,0x0D），（0x01,0x09）の４通りであり、これを下位４ビットで表示すると、（0010,1110）,（0011,1011），（0001,1101），（0001,1001）となる。このような係数において共通するビットの演算は部分積の制御を行わず、異なるビットの演算は加算処理を制御することで、回路規模を小さくすることが可能である。
【００８４】
たとえば、係数が（0x01,0x0D）の組み合わせの場合、２進数で表現すると（0001,1101）となり、上位２ビットの部分積の加算結果を下位２ビットの部分積に加算するか否かを制御することで、２つの係数を選択して乗算することが可能となる。係数（0x01,0x0D）の組み合わせの場合における回路構成の例を図８に示す。
【００８５】
図８では、入力される８ビットデータ（a7,a6,a5,a4,a3,a2,a1,a0）に対し、１ビットシフトさせて加算処理を実行する第１加算器３８１が設けられている。第１加算器３８１の出力は、制御ロジック３８２を介して第２加算器３８３に入力されている。この第２加算器３８３は、係数の最下位ビットによる部分積演算結果を加算するものであって、入力される８ビットデータに対して３ビットシフトさせて加算処理を実行するように構成されている。
【００８６】
加算器３８３の演算結果と第１加算器３８１および第２加算器３８３でオーバーフローしたキャリーが入力され、除数により除算される除算器３８４が設けられている。
【００８７】
制御ロジック３８２は、係数が0x01である場合には、上位２ビットの演算結果である第１加算器３８１の出力を第２加算器３８３に出力しない。また、制御ロジック３８２は、係数が0x0Dである場合には、上位２ビットの演算結果である第１加算器３８１の出力を第２加算器３８３に出力するように構成される。
【００８８】
ここでの乗算は既約多項式M(x)＝ｘ8＋ｘ4＋ｘ3＋ｘ＋１とするＧＦ（２8）上での乗算であり、加算はＧＦ（２）上での加算であるため、排他的論理和演算で実現することが可能である。
【００８９】
このように、２つの係数の異なるビットにおける部分積の加算処理を制御することにより回路規模を小さくすることができ、回路規模を削減することが可能となる。
〈鍵スケジュール部〉
鍵スケジュール部の回路構成の一例を図９に示す。
【００９０】
この鍵スケジュール部は、主に、拡大鍵生成ロジック部１０１、拡大鍵レジスタ１２０および鍵入力レジスタ１３１とから構成されている。
鍵入力レジスタ１３１は、８個の３２ビットレジスタk0〜k7から構成される２５６ビットのレジスタであり、レジスタk0から順に暗号鍵が３２ビット毎に格納される。暗号鍵が２５６ビットの場合にはレジスタk0〜k7全てにデータが格納され、暗号鍵が１９２ビットの場合にはレジスタk0〜k5にデータが格納され、暗号鍵が１２８ビットの場合にはレジスタk0〜k3にデータが格納される。
【００９１】
鍵入力レジスタ１３１には、各レジスタk0〜k7のうちいずれか１つの値を選択的に出力するセレクタ１３２が接続されている。このセレクタ１３２は、鍵入力レジスタ１３１の２５６ビットデータから３２ビットのデータを選択して拡大鍵レジスタ１２０の最下位に入力するものである。
【００９２】
拡大鍵レジスタ１２０は、３２ビット単位での処理が可能な８個のフリップフロップ１２１〜１２８が順次接続されたシフトレジスタで構成されている。最下位に位置するフリップフロップ１２８には、セレクタ１３２の出力と拡大鍵生成ロジック部１０１の出力を選択するセレクタ１１３の出力が入力される。フリップフロップ１２８の出力W7KEYは、フリップフロップ１２７に入力されている。フリップフロップ１２７の出力W6KEYは、フリップフロップ１２６の前段にあるセレクタ１１２に入力されている。セレクタ１１２には、フリップフロップ１２７の出力W6KEYと拡大鍵生成ロジック１０１の出力とが入力されており、いずれか一方をフリップフロップ１２６に入力するように構成されている。
【００９３】
フリップフロップ１２６の出力W5KEYは、フリップフロップ１２５に入力されている。フリップフロップ１２５の出力W4KEYは、フリップフロップ１２４の前段にあるセレクタ１１１に入力されている。セレクタ１１１には、フリップフロップ１２５の出力W4KEYと拡大鍵生成ロジック１０１の出力とが入力されており、いずれか一方をフリップフロップ１２４に入力するように構成されている。
【００９４】
フリップフロップ１２４の出力W3KEYは、フリップフロップ１２３に入力されている。フリップフロップ１２３の出力W2KEYは、フリップフロップ１２２に入力されている。フリップフロップ１２２の出力W1KEYは、フリップフロップ１２１に入力されている。
【００９５】
拡大鍵生成ロジック部１０１は、拡大鍵生成用定数Rconが格納されているＲＯＭ１０２、ＲＯＭ１０２から読み出される値と読出信号RCON#ENとの論理積演算を行うAND回路１０３、拡大鍵レジスタ１２０の最上位に位置するフリップフロップ１２１の出力W0KEYとAND回路１０３の出力が入力されて排他的論理和演算を実行するEXOR回路１０４を含んでいる。
【００９６】
また、拡大鍵生成ロジック部１０１は、フリップフロップ１２１の出力W0KEY、フリップフロップ１２４の出力W3KEY、フリップフロップ１２６の出力W5KEY、フリップフロップ１２８の出力W7KEYが入力され、いずれか１つを選択的に出力するセレクタ１０５を備えている。セレクタ１０５の出力は、データのローテーション処理を行うRot Byte回路１０６、セレクタ１０７、セレクタ１０９に入力されている。セレクタ１０７には、Rot Byte回路１０６の出力とセレクタ１０５の出力が入力されており、いずれかをSub Byte回路１０８に供給する。Sub Byte回路１０８は、３２ビット分のByte Sub変換処理を実行するものであり、その出力がセレクタ１０９に供給する。セレクタ１０９は、Sub Byte回路１０８の出力とセレクタ１０５の出力が入力され、いずれか一方を出力する。拡大鍵生成ロジック部１０１は、EXOR回路１０４の出力とセレクタ１０９の出力が入力され、排他的論理和演算を実行するEXOR回路１１０を備えている。
【００９７】
このように構成される鍵スケジュール部では、▲１▼ラウンドファンクション部のRound Key加算処理に用いる拡大鍵の生成、▲２▼暗号化時における鍵入力レジスタの書き換えと、暗号化と復号化終了に伴う拡大鍵初期値のセットアップ、▲３▼復号化時の鍵入力レジスタの書き換えに伴う拡大鍵初期値のセットアップなどの機能を備える。
【００９８】
ラウンドファンクション部のRound Key加算処理で用いられるRound Keyは、鍵長２５６ビットの場合では、Initial Round KeyとRound Key01〜Round Key14の合計１５個必要となる。各Round keyは処理ブロック長に対応して１２８ビットで構成されており、鍵スケジュール部で生成される３２ビットの拡大鍵で各Round keyを充当するためには、W00〜W59の６０個の拡大鍵が必要となる。このような拡大鍵W00〜W59は、暗号化時にはW00→W59の順に使用され、復号化時にはW59→W00の順に使用される。この実施形態では、表１０に示すように、暗号化時にW00→W59の順に拡大鍵を生成するとともに、復号化時においてW59→W00の順に拡大鍵の生成を行うように構成する。
【００９９】
【表１０】
ここで、暗号化時の拡大鍵W08は、W08=W00^Sub Byte(Rot Byte(W07))^Rcon[1]の式により、W00とSub Byte(Rot Byte(W07))と定数Rcon[1]との排他的論理和で演算される。A^A=Aという性質を利用すると、拡大鍵W00は、W00= W08^Sub Byte(Rot Byte(W07))^Rcon[1]で表され、W08とW07から生成できることがわかる。よって、復号化では、一旦、W00=>W59まで生成して、暗号化の時と逆の順番W59=>W00で拡大鍵を生成することが可能である。これにより、復号化時もすべての拡大鍵をメモリに格納しておく必要はなく、各ラウンドで必要な拡大鍵だけを生成しながら、復号処理を行うことが可能となる。
【０１０１】
まず、ラウンドファンクション部でのRound Key加算用拡大鍵の生成について説明する。
表１０に示すように各ラウンドのRound Key加算で4個の拡大鍵(32bit単位)が使用され、拡大鍵はラウンドファンクションのMix Column変換 + Round Key加算のバックグラウンドで演算されるため4個の拡大鍵は4サイクルで作成すればよい。このため図９に示すような回路構成において、１サイクルで１個の拡大鍵を生成する構成となっている。拡大鍵レジスタ１２０はシフトレジスタで構成されており、ラウンドファンクション部で使用される現在の拡大鍵は、フリップフロップ１２１の出力W0KEYを用いる。
【０１０２】
拡大鍵生成ロジック部１０１のセレクタ１０５(SEL#B)は、表１１に示すように、鍵長と暗号化/復号化の2種類の条件により切り換え制御が行われる。また、拡大鍵生成ロジック部１０１の出力が供給されるセレクタ１１１，１１２，１１３（SEL#E〜SEL#G）は、鍵長に基づいて、表１２のように設定される。ただし、暗号鍵が初期値として入力される際には、各セレクタ１１１〜１１３のセレクタ位置はｂが選択される。さらに、セレクタ１０７，１０９(SEL#C〜D)は、表１３に示すように、各拡大鍵の生成論理により切り換え制御が行われる。ＲＯＭ１０２には、EXOR回路１０４に供給される定数Rcon[i]が格納されており、アドレスｉ番地に対応する各定数Rcon[i]が表１４に示すように格納されている。
【０１０３】
【表１１】
【表１２】
【表１３】
【表１４】
表１０に示すように、鍵長が２５６ビットである場合の各演算について回路動作を説明する。なお、ラウンドファンクション動作前に、鍵入力レジスタ１３１の各レジスタk0〜k7の値をロードすることによって、No.00〜07からの初期値が拡大鍵レジスタ１２０の各フリップフロップ１２１〜１２８にセットされているものとする。
【０１０８】
暗号化時における拡大鍵W08は、表１０に示されているように、W08=W00^Sub Byte(Rot Byte(W07))^Rcon[1]で演算される。このW08=W00^Sub Byte(Rot Byte(W07))^Rcon[1]の演算開始時には、フリップフロップ１２１の出力W0KEYにはW00がセットされており、EXOR回路１０４に入力される。また、フリップフロップ１２８の出力W7KEYにはW07がセットされており、このW07がセレクタ１０５（SEL#B）に入力されている。
【０１０９】
ROM１０２のRconアドレスを"1"にし、AND回路１０３に入力される読出信号RCON#ENをイネーブルにして、Rcon[1]^W00の演算をEXOR回路１０４で行い、その結果をEXOR回路１１０に入力する。 一方、セレクタ１０５（SEL#B）を通過したW07は、Rot Byte回路１０６とSub Byte回路１０７による処理が行われ、Sub Byte(Rot Byte(W07)) の演算結果がEXOR回路１１０に入力される。よって、EXOR回路１１０では、W08=W00^Sub Byte(Rot Byte(W07))^Rcon[1]の演算が行われる。
【０１１０】
次に、拡大鍵W09=W01^W08の演算処理を説明する。W09=W01^W08の演算開始時には、フリップフロップ１２１の出力W0KEYにはW01がセットされており、EXOR回路１０４にこれが入力されている。フリップフロップ１２８の出力W7KEYにはW08がセットされており、セレクタ１０５（SEL#B）に入力されている。AND回路１０３に入力される読出信号RCON#ENをディセーブルにして、フリップフロップ１２１から入力されるW01がそのままEXOR回路１１０に入力されるように設定する。このとき、セレクタ１０９（SEL#D）ではセレクタ位置がｂに設定されており、セレクタ１０５（SEL#B）を通過したW08が、セレクタ１０９を介してそのままEXOR回路１１０に入力される。
【０１１１】
よって、EXOR回路１１０では、W09=W01^W08の演算が行われる。 W10〜W11、W13〜W15も同じパスでそれぞれ演算が行われる。
拡大鍵W12の演算処理を説明する。拡大鍵W12=W04^SubByte(W11)で演算され、この演算の開始時には、フリップフロップ１２１の出力W0KEYにはW04がセットされ、EXOR回路１０４に入力されている。また、フリップフロップ１２８の出力W7KEYにはW11がセットされておりセレクタ１０５（SEL#B）に入力されている。AND回路１０３に入力される読出信号RCON#ENをディセーブルとして、W04がそのままEXOR回路１０４に入力されるように設定する。一方、セレクタ１０７（SEL#C）ではセレクタ位置がｂに設定されており、セレクタ１０５（SEL#B）を通過したW11が、セレクタ１０７（SEL#C）を介してSub Byte回路１０８に入力される。このことにより、Sub Byte回路１０８によるSub Byte処理が行われ、Sub Byte(W11) の演算結果がEXOR回路１１０に入力される。よって、EXOR回路１１０では、W12=W04^Sub Byte(W11)の演算が行われる。
【０１１２】
以上の要領で全ての拡大鍵について演算が行われる。
次に、暗号化時の鍵入力レジスタ１３１の書換えと、暗号化と復号化終了に伴う拡大鍵初期値のセットアップについて説明する。このセットアップ動作は、次の暗号化もしくは復号化に備え、鍵入力レジスタ１３１に格納されている拡大鍵初期値を拡大鍵レジスタ１２０に転送する動作である。
【０１１３】
鍵入力レジスタ１３１にセットされた拡大鍵初期値は、セレクタ１３２(SEL#A)により３２ビット単位でデータ選択が行われ、セレクタ１１３(SEL#G)のセレクタ位置ｂを経由して拡大鍵レジスタ１２０にセットされる。拡大鍵レジスタ１２０は、前述したようにシフトレジスタ構成であり、フリップフロップ１２８（FF7）=>フリップフロップ１２７（FF6）=>フリップフロップ１２６（FF5）=>フリップフロップ１２５（FF4）=>フリップフロップ１２４（FF3）=>フリップフロップ１２３（FF2）=>フリップフロップ１２２（FF1）=>フリップフロップ１２１（FF0）へとシフトして行き、８サイクルで全ての拡大鍵初期値が転送される。なお、セレクタ１３２（SEL#A）で選択される鍵入力データは鍵入力レジスタ１３１のレジスタk0,k1,k2,k3,k4,k5,k6,k7の順番である。
【０１１４】
復号化時の鍵入力レジスタ１３１の書換えに伴う拡大鍵初期値のセットアップについて説明する。表１０のように、復号化においては、拡大鍵初期値を暗号化での最終拡大鍵のセット(W59〜W52)とする必要がある。鍵入力レジスタ１３１の書換えにより、鍵入力レジスタ１３１にセットされたデータを前述した方法で、一旦、拡大鍵レジスタ１２０に転送し、暗号化の拡大鍵生成論理に従い、最終拡大鍵のセット（W52〜W59）まで図９の回路を動作させる。
【０１１５】
この最終拡大鍵のセットの生成期間に、W52の生成時にW52を鍵入力レジスタ１３１のレジスタk7に転送し、W53の生成時にW53をレジスタk6に転送し、W54の生成時にW54をレジスタk5に転送し、W55の生成時にW55をレジスタk4に転送し、W56の生成時にW56をレジスタk3に転送し、W57の生成時にW57をレジスタk2に転送し、W58の生成時にW58をレジスタk1に転送し、W59の生成時にW59をk0に転送することにより鍵入力レジスタ１３１に逆の順番で最終拡大鍵をセットする。さらに、鍵入力レジスタ１３１の最終拡大鍵のセットを前述した方法で拡大鍵レジスタ１２０に転送することで復号化時の鍵入力レジスタの書換えに伴う拡大鍵初期値のセットアップが完了する
この後、セレクタ１０５（SEL#B）、セレクタ１０７（SEL#C）、セレクタ１０９（SEL#D）、セレクタ１１１〜１１３（SEL#E〜SEL#G）を表１１〜表１３に示すようなセレクタ位置に設定し、復号化に必要な各拡大鍵を順次生成する。
〈Byte Sub変換回路の共用化〉
上述した鍵スケジュール部のSub Byte処理およびラウンドファンクション部のByte sub変換処理では、ともに３２ビット単位でのByte Sub変換処理を実行しているため、これらの処理回路を共用化することが考えられる。
【０１１６】
たとえば、図９に示す鍵スケジュール部に設けられるSub Byte回路１０８をラウンドファンクション部のByte Sub変換回路と共用化することについて考察。
図４に示すラウンドファンクション部における中間レジスタ兼Shift Row変換回路２０６からByte Sub変換回路２０７への入力BSINを、図９に示す拡大鍵生成ロジック部１０１のセレクタ１０７のセレクタ位置ｃに接続する。さらに、拡大鍵生成ロジック部１０１のSub Byte回路１０８からの出力を、図４のByte Sub変換回路２０７の出力BSOUTとしてセレクタ２０３に接続する。
【０１１７】
Sub Byte回路１０８を用いてByte Sub変換処理を行う場合には、表１３に示すように、セレクタ１０７（SEL#C）のセレクタ位置をｃとし、セレクタ１０９（SEL#D）のセレクタ位置をｂとする。このことによって、拡大鍵生成ロジック部１０１のSub Byte回路１０８を用いてラウンドファンクション部のByte Sub変換処理を実行することが可能となる。
〈Byte Sub変換回路〉
Byte Sub変換処理は、８ビット単位での逆数演算と行列演算との組み合わせで構成されており、暗号化時においては逆数演算を行った後に行列演算を実行し、復号化時においては行列演算を行った後に逆数演算を実行する。このようなByte Sub変換処理を、暗号化時と復号化時において共通の回路で実施するために、図１０に示すような回路を提案する。
【０１１８】
図１０に示すByte Sub変換回路３９１は、復号化用行列演算回路３９２と、セレクタ３９３、逆数演算回路３９４、暗号化用行列演算回路３９５、セレクタ３９６とで構成されている。
【０１１９】
セレクタ３９３は、入力データと復号化用行列演算回路３９２の出力が入力されておりいずれか一方を逆数演算回路３９４に入力するように構成されている。また、セレクタ３９６は、逆数演算回路３９４の出力と暗号化用行列演算回路３９５の出力が入力されており、いずれか一方を出力するように構成されている。
【０１２０】
暗号化時には、セレクタ３９３を入力データ側にし、セレクタ３９６を暗号化用行列演算回路３９５側にする。また、復号化時には、セレクタ３９３を復号化用行列演算回路３９２側にし、セレクタ３９６を逆数演算回路３９４側にする。このことにより、暗号化時におけるByte Sub変換処理と、復号化時におけるByte
Sub変換処理とを共通の回路構成で実現することが可能となる。
【０１２１】
暗号化時における行列演算処理は、次のような数１で表される。
【０１２２】
【数１】
これを展開すると、次に示す数２のように表すことができる。ただし、ここでの”＋”は排他的論理和演算で構成される。
【０１２４】
【数２】
また、復号化時における行列演算処理は、次のような数３で表される。
【０１２６】
【数３】
これを同様に展開すると、次に示す数４のように表すことができる。
【０１２８】
【数４】
暗号化用行列演算回路の一例を図１１に示す。
ここでは、８ビットの入力レジスタ４０１、出力レジスタ４０３および排他的論理和と否定で構成される論理回路４０２で構成される。暗号化時において数２に示すような排他的論理和演算を実行するためには、論理回路４０２内の排他的論理和回路のうち、重複する演算処理を共用化することで１６個のEXORと４個のＮＯＴを組み合わせることにより実現することが可能となる。
【０１３０】
復号化用行列演算回路の一例を図１２に示す。
暗号化用行列演算回路と同様に、８ビットの入力レジスタ４０５、出力レジスタ４０７および排他的論理和と否定で構成される論理回路４０６で構成されている。ここでも暗号化用行列演算回路と同様に、復号化時において数４に示すような排他的論理和演算を実行するために、論理回路４０６内の排他的論理和回路のうち、重複する演算処理を共有化することで１３個のEXOR回路と２個のＮＯＴを組み合わせることで実現することが可能となる。
【０１３１】
暗号化用行列演算回路の他の例を図１３に示す。
この暗号化用行列演算回路は、入力レジスタ４１１、出力レジスタ４１４、定数保持用レジスタ４１３および排他的論理回路で構成される論理回路４１２を備えている。入力レジスタ４１１、出力レジスタ４１４、定数保持用レジスタ４１３は、いずれも８ビットのシフトレジスタで構成されており、クロックに同期して１ビットずつ右にローテートシフトする。
【０１３２】
数１の右辺第１項の定数は、１つの行が３つの"0"と５つの"1"でなり、１つずつシフトするように構成されている。これから、入力レジスタ４１１のx0,x4,x5,x6,x7の各ビットをローテートシフトさせながら論理回路４１２に入力してEXOR演算を実行することで、数１の右辺第１項の行列演算を行うことができる。
【０１３３】
また、定数保持用レジスタ４１３には、下位ビットから順に数１右辺第２項の定数がセットされている。定数保持用レジスタ４１３の値をローテートシフトさせながら最下位ビットの値を論理回路４１２に入力しEXOR演算を実行することで、数１右辺第２項の行列演算を行うことができる。
【０１３４】
このことにより、入力レジスタ４１１にデータがセットされると、最初のクロックでy0が演算されて出力レジスタ４１４に格納される。次のクロックでは、y1が演算されて出力レジスタ４１４に格納され、以下順次演算処理を実行して８クロックで（y7,y6,y5,y4,y3,y2,y1,y0）の演算が完了する。この場合の論理回路４１２は５個のEXOR回路で数２の演算処理を実行することが可能となる。
【０１３５】
これと同様に構成した復号化用行列演算回路の他の例を図１４に示す。
この復号化用行列演算回路は、入力レジスタ４１５、出力レジスタ４１８、定数保持用レジスタ４１７および排他的論理回路で構成される論理回路４１６を備えている。入力レジスタ４１５、出力レジスタ４１８、定数保持用レジスタ４１７は、いずれも８ビットのシフトレジスタで構成されており、クロックに同期して１ビットずつ右にローテートシフトする。
【０１３６】
数３の右辺第１項の定数は、１つの行が５つの"0"と３つの"1"の組み合わせでなり、１つずつシフトするように構成されている。これから、入力レジスタ４１５のx2,x5,x7の各ビットをローテートシフトさせながら論理回路４１６に入力してEXOR演算を実行することで、数３の右辺第１項の行列演算を行うことができる。
【０１３７】
また、定数保持用レジスタ４１７には、下位ビットから順に数３右辺第２項の定数がセットされている。定数保持用レジスタ４１７の値をローテートシフトさせながら最下位ビットの値を論理回路４１６に入力しEXOR演算を実行することで、数３右辺第２項の行列演算を行うことができる。
【０１３８】
このことにより、入力レジスタ４１５にデータがセットされると、最初のクロックでy0が演算されて出力レジスタ４１８に格納される。以下、暗号化時と同様に順次演算処理を実行して８クロックで（y7,y6,y5,y4,y3,y2,y1,y0）の演算が完了する。この場合の論理回路４１６は３個のEXOR回路で数４の演算処理を実行することが可能となる。
（付記１）
暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを生成し、入力データと前記Round Keyのうちの１つとEXOR演算を実行するEXOR演算部と、Byte Sub変換、Shift Row変換、Mix Column変換、Round Key加算を含むRound処理を複数回実行するRound処理部とを備えるラウンドファンクション部により入力データと前記Round Keyによる暗号化／復号化処理を前記処理ブロック長毎に実行する暗号回路であって、
前記Round処理部が、入力データを前記処理ブロック長よりも小さい実行ブロック長に分割する第１セレクタと、前記実行ブロック長毎に前記Round Keyの値を入力データに加算する第１Round Key加算回路と、前記第１Round Key加算回路の出力を一時的に格納するとともに前記処理ブロック長によるShift Row変換を実行する中間レジスタ兼Shift Row変換回路と、前記中間レジスタ兼Shift Row変換回路の値が前記実行ブロック長毎に入力されByte Sub変換を実行するByte Sub変換回路と、前記中間レジスタ兼Shift Row変換回路の値が前記実行ブロック長毎に入力され前記Round Keyの値を前記実行ブロック長毎に加算する第２Round Key加算回路と、前記第２Round Key加算回路の出力に対してMix Column変換を実行するMix Column変換回路と、前記第１セレクタ、中間レジスタ兼Shift Row変換回路、Byte Sub変換回路、Mix Column変換回路の出力のうちいずれか１つを前記第２Round Key加算回路に出力する第２セレクタとを備えることを特徴とする暗号回路。
【０１３９】
（付記２）
前記実行ブロック長は８の倍数ビットである付記１に記載の暗号回路。
（付記３）
前記処理ブロック長が１２８ビットであり、前記実行ブロック長が３２ビットである付記１または２に記載の暗号回路。
【０１４０】
（付記４）
前記暗号鍵の鍵長が１２８ビット、１９２ビット、２５６ビットのうちのいずれかである付記１〜３に記載の暗号回路。
【０１４１】
（付記５）
前記Byte Sub変換回路は、入力データに対して行列演算を実行する復号化用行列演算部と、入力データと前記復号化用行列演算部の出力とのうちいずれかを出力する第３セレクタと、前記第３セレクタから出力されるデータに対して逆数演算を実行する逆数演算部と、前記逆数演算部から出力されるデータに対して行列演算を実行する暗号化用行列演算部と、前記逆数演算部の出力と前記暗号化用行列演算部の出力のうちいずれか一方を出力する第４セレクタとを備える付記１〜４のいずれかに記載の暗号回路。
【０１４２】
（付記６）
前記復号化用行列演算部と前記暗号化行列演算部は、１クロックで８ビットの演算を行うようにEXOR回路を接続している付記５に記載の暗号回路。
【０１４３】
（付記７）
前記復号化行列演算部と前記暗号化行列演算部は、１クロックで１ビットの演算を行うようにEXOR回路を接続している付記５に記載の暗号回路。
【０１４４】
（付記８）
前記中間レジスタ兼Shift Row変換回路に入力されるデータのシフト量に関するシフトデータを暗号化時と復号化時において逆順に入力することにより、前記中間レジスタ兼Shift Row変換回路を暗号化と復号化に共通に使用する、付記１〜７のいずれかに記載の暗号回路。
【０１４５】
（付記９）
前記Mix Column変換回路は、乗数固定の複数の乗算器と前記複数の乗算器の排他的論理和を演算するEXOR回路とを備え、各乗算器に入力されるデータと各乗算器に設定された乗数との間で行列演算を実行する、付記１〜８のいずれかに記載の暗号回路。
【０１４６】
（付記１０）
前記Mix Column変換回路は、８ビット単位で演算が可能な４つの乗算器と前記４つの乗算器の出力に基づいて排他的論理和演算を実行するEXOR回路とを有する演算器を４つ備える付記９に記載の暗号回路。
【０１４７】
（付記１１）
前記乗算器が、２つの乗数を制御可能であり暗号化と復号化に共通に使用される付記９または１０に記載の暗号回路。
【０１４８】
（付記１２）
前記乗算器は、上位ビットからの加算値を制御するように構成される、付記１１に記載の暗号回路。
【０１４９】
（付記１３）
暗号鍵を前記実行ブロック長に応じたビット数に分割して出力する第５セレクタと、
前記実行ブロック長毎にデータをラッチするフリップフロップ回路が複数段接続されたシフトレジスタと、
前記シフトレジスタの最終段のフリップフロップ回路の出力と定数群のうちから選択される１つの定数との排他的論理和演算を実行する第１EXOR回路と、
前記シフトレジスタのフリップフロップのうち暗号化時に演算対象となるフリップフロップの出力と復号化時に演算対象となるフリップフロップの出力とが入力されいずれか１つを選択的に出力する第６セレクタと、
前記第６セレクタの出力をローテーション処理するRot Byte処理回路と、
前記第６セレクタの出力と前記Rot Byte処理回路の出力とが入力され、いずれか１つを選択的に出力する第７セレクタと、
前記第７セレクタの出力に対して前記実行ブロック長毎のByte Sub変換を実行するSub Byte処理回路と、
前記第６セレクタの出力と前記Sub Byte処理回路の出力が入力され、いずれか１つを選択的に出力する第８セレクタと、
前記第１EXOR回路の出力と前記第８セレクタの出力とに基づいて排他的論理和演算を実行する第２EXOR回路と、
前記シフトレジスタのフリップフロップのうち暗号化時にその出力が演算対象となるフリップフロップに対して、前記第２EXOR回路の出力と、隣接する段のフリップフロップの出力とのうちいずれかを選択的に出力するシフトレジスタ部セレクタと、
を備える、前記暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを前記実行ブロック長に対応するビット数毎に分割された拡大鍵として生成する拡大鍵スケジュール回路を有する付記１〜１２のいずれかに記載の暗号回路。
【０１５０】
（付記１４）
前記シフトレジスタは、３２ビット単位でデータ処理を実行する８個のフリップフロップ回路を備え、
前記第６セレクタは、前記フリップフロップのうち下から２段目、４段目、６段目、８段目のフリップフロップの出力が入力され、いずれか１つを出力するように構成されている付記１３に記載の暗号回路。
【０１５１】
（付記１５）
前記第７セレクタに前記中間レジスタ兼Shift Row変換回路の出力が入力され、前記Sub Byte処理回路の出力を前記第２セレクタに入力することにより、前記Sub Byte処理回路と前記Round処理部のByte Sub変換回路とを共用する、付記１３または１４に記載の暗号回路。
【０１５２】
【発明の効果】
本発明によれば、特定処理回路の処理データを所定の実行ブロック長に細分化することにより、ＡＥＳブロック暗号アルゴリズムをコンパクトな回路で実行可能となる。また、暗号化時における処理回路と復号化時における処理回路を共有化するとともに、鍵スケジュール部とラウンドファンクション部の回路の一部を共有化することでさらに回路規模を小さくすることが可能となる。、
【図面の簡単な説明】
【図１】 RijndaelアルゴリズムによるＡＥＳの処理ブロック図。
【図２】鍵スケジュールのプログラムリスト。
【図３】想定される回路実装の例を示すブロック図。
【図４】本発明の１実施形態に採用されるラウンドファンクション部のブロック図。
【図５】中間レジスタ兼Shift Row変換回路のブロック図。
【図６】 Mix Column変換回路のブロック図。
【図７】乗算器の構成を示すブロック図。
【図８】乗算器の他の構成を示すブロック図。
【図９】鍵スケジュール部のブロック図。
【図１０】 Byte Sub変換回路のブロック図。
【図１１】暗号化用行列演算回路のブロック図。
【図１２】復号化用行列演算回路のブロック図。
【図１３】暗号化用行列演算回路の他の例を示すブロック図。
【図１４】復号化用行列演算回路の他の例を示すブロック図。
Claims (5)
- 暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを生成し、入力データと前記Round Keyのうちの１つと排他的論理和演算を実行するEXOR演算部と、Byte Sub変換、Shift Row変換、Mix Column変換、Round Key加算を含むRound処理を複数回実行するRound処理部とを備えるラウンドファンクション部により入力データと前記Round Keyによる暗号化／復号化処理を前記処理ブロック長毎に実行する暗号回路であって、
前記Round処理部が、入力データを前記処理ブロック長よりも小さい実行ブロック長に分割する第１セレクタと、前記実行ブロック長毎に前記Round Keyの値を入力データに加算する第１Round Key加算回路と、前記第１Round Key加算回路の出力を一時的に格納するとともに前記処理ブロック長によるShift Row変換を実行する中間レジスタ兼Shift Row変換回路と、前記中間レジスタ兼Shift Row変換回路の値が前記実行ブロック長毎に入力されByte Sub変換を実行するByte Sub変換回路と、前記中間レジスタ兼Shift Row変換回路の値が前記実行ブロック長毎に入力され前記Round Keyの値を前記実行ブロック長毎に加算する第２Round Key加算回路と、前記第２Round Key加算回路の出力に対してMix Column変換を実行するMix Column変換回路と、前記第１セレクタ、中間レジスタ兼Shift Row変換回路、Byte Sub変換回路、Mix Column変換回路の出力のうちいずれか１つを前記第１Round Key加算回路に出力する第２セレクタとを備えることを特徴とする暗号回路。 - 前記Byte Sub変換回路は、入力データに対して行列演算を実行する復号化用行列演算部と、入力データと前記復号化用行列演算部の出力とのうちいずれかを出力する第３セレクタと、前記第３セレクタから出力されるデータに対して逆数演算を実行する逆数演算部と、前記逆数演算部から出力されるデータに対して行列演算を実行する暗号化用行列演算部と、前記逆数演算部の出力と前記暗号化用行列演算部の出力のうちいずれか一方を出力する第４セレクタとを備える請求項１に記載の暗号回路。
- 前記中間レジスタ兼Shift Row変換回路における Shift Row 変換処理は、入力されるデータを Column （列）× Row （行）のマトリクスのデータ配列とし、 Row 毎に異なるシフト量でローテートシフトを行うものであり、暗号化時と復号化時において逆変換処理となるように前記 Row 毎のシフト量に関するシフトデータを入力することにより、前記中間レジスタ兼Shift Row変換回路を暗号化と復号化に共通に使用する、請求項１または２に記載の暗号回路。
- 前記Mix Column変換回路は、乗数固定の複数の乗算器と前記複数の乗算器の排他的論理和を演算するEXOR回路とを備え、各乗算器に入力されるデータと各乗算器に設定された乗数との間で行列演算を実行する、請求項１〜３のいずれかに記載の暗号回路。
- 暗号鍵を前記実行ブロック長に応じたビット数に分割して出力する第５セレクタと、
前記実行ブロック長毎にデータをラッチするフリップフロップ回路が複数段接続されたシフトレジスタと、
前記シフトレジスタの最終段のフリップフロップ回路の出力と定数群のうちから選択される１つの定数との排他的論理和演算を実行する第１EXOR回路と、
前記シフトレジスタのフリップフロップのうち暗号化時に演算対象となるフリップフロップの出力と復号化時に演算対象となるフリップフロップの出力とが入力されいずれか１つを選択的に出力する第６セレクタと、
前記第６セレクタの出力をローテーション処理するRot Byte処理回路と、
前記第６セレクタの出力と前記Rot Byte処理回路の出力とが入力され、いずれか１つを選択的に出力する第７セレクタと、
前記第７セレクタの出力に対して前記実行ブロック長毎のByte Sub変換を実行するSub Byte処理回路と、
前記第６セレクタの出力と前記Sub Byte処理回路の出力が入力され、いずれか１つを選択的に出力する第８セレクタと、
前記第１EXOR回路の出力と前記第８セレクタの出力とに基づいて排他的論理和演算を実行する第２EXOR回路と、
前記シフトレジスタのフリップフロップのうち暗号化時にその出力が演算対象となるフリップフロップに対して、前記第２EXOR回路の出力と、隣接する段のフリップフロップの出力とのうちいずれかを選択的に出力するシフトレジスタ部セレクタと、
を備える、前記暗号鍵から所定の処理ブロック長に対応するビット数の複数のRound Keyを前記実行ブロック長に対応するビット数毎に分割された拡大鍵として生成する拡大鍵スケジュール回路を有する請求項１〜４のいずれかに記載の暗号回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195752A JP3851115B2 (ja) | 2001-06-28 | 2001-06-28 | 暗号回路 |
| EP01310953A EP1271839B1 (en) | 2001-06-28 | 2001-12-31 | AES Encryption circuit |
| DE60105788T DE60105788T2 (de) | 2001-06-28 | 2001-12-31 | AES Verschlüsselungsschaltung |
| US10/034,321 US7158638B2 (en) | 2001-06-28 | 2002-01-03 | Encryption circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195752A JP3851115B2 (ja) | 2001-06-28 | 2001-06-28 | 暗号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003015522A JP2003015522A (ja) | 2003-01-17 |
| JP3851115B2 true JP3851115B2 (ja) | 2006-11-29 |
Family
ID=19033681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195752A Expired - Fee Related JP3851115B2 (ja) | 2001-06-28 | 2001-06-28 | 暗号回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7158638B2 (ja) |
| EP (1) | EP1271839B1 (ja) |
| JP (1) | JP3851115B2 (ja) |
| DE (1) | DE60105788T2 (ja) |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040202318A1 (en) * | 2001-10-04 | 2004-10-14 | Chih-Chung Lu | Apparatus for supporting advanced encryption standard encryption and decryption |
| TW527783B (en) * | 2001-10-04 | 2003-04-11 | Ind Tech Res Inst | Encryption/deciphering device capable of supporting advanced encryption standard |
| JP2003271054A (ja) * | 2002-03-14 | 2003-09-25 | Matsushita Electric Ind Co Ltd | データ暗号化装置及びデータ復号化装置 |
| US20030198345A1 (en) * | 2002-04-15 | 2003-10-23 | Van Buer Darrel J. | Method and apparatus for high speed implementation of data encryption and decryption utilizing, e.g. Rijndael or its subset AES, or other encryption/decryption algorithms having similar key expansion data flow |
| JP4150886B2 (ja) * | 2002-04-19 | 2008-09-17 | ソニー株式会社 | 暗号化復号化演算装置およびデータ受信装置 |
| GB0214620D0 (en) * | 2002-06-25 | 2002-08-07 | Koninkl Philips Electronics Nv | Round key generation for AES rijndael block cipher |
| US20040047466A1 (en) * | 2002-09-06 | 2004-03-11 | Joel Feldman | Advanced encryption standard hardware accelerator and method |
| AU2003302946A1 (en) * | 2002-12-13 | 2004-07-09 | Koninklijke Philips Electronics N.V. | A small hardware implementation of the subbyte function of rijndael |
| JP3818263B2 (ja) | 2003-01-28 | 2006-09-06 | 日本電気株式会社 | Ａｅｓ暗号処理装置、ａｅｓ復号処理装置、ａｅｓ暗号・復号処理装置、ａｅｓ暗号処理方法、ａｅｓ復号処理方法、および、ａｅｓ暗号・復号処理方法 |
| US7532722B2 (en) | 2003-04-18 | 2009-05-12 | Ip-First, Llc | Apparatus and method for performing transparent block cipher cryptographic functions |
| US7844053B2 (en) | 2003-04-18 | 2010-11-30 | Ip-First, Llc | Microprocessor apparatus and method for performing block cipher cryptographic functions |
| US8060755B2 (en) | 2003-04-18 | 2011-11-15 | Via Technologies, Inc | Apparatus and method for providing user-generated key schedule in a microprocessor cryptographic engine |
| US7321910B2 (en) * | 2003-04-18 | 2008-01-22 | Ip-First, Llc | Microprocessor apparatus and method for performing block cipher cryptographic functions |
| US7539876B2 (en) | 2003-04-18 | 2009-05-26 | Via Technologies, Inc. | Apparatus and method for generating a cryptographic key schedule in a microprocessor |
| US7502943B2 (en) | 2003-04-18 | 2009-03-10 | Via Technologies, Inc. | Microprocessor apparatus and method for providing configurable cryptographic block cipher round results |
| US7536560B2 (en) | 2003-04-18 | 2009-05-19 | Via Technologies, Inc. | Microprocessor apparatus and method for providing configurable cryptographic key size |
| US7529368B2 (en) | 2003-04-18 | 2009-05-05 | Via Technologies, Inc. | Apparatus and method for performing transparent output feedback mode cryptographic functions |
| US7529367B2 (en) | 2003-04-18 | 2009-05-05 | Via Technologies, Inc. | Apparatus and method for performing transparent cipher feedback mode cryptographic functions |
| US7925891B2 (en) | 2003-04-18 | 2011-04-12 | Via Technologies, Inc. | Apparatus and method for employing cryptographic functions to generate a message digest |
| US7542566B2 (en) | 2003-04-18 | 2009-06-02 | Ip-First, Llc | Apparatus and method for performing transparent cipher block chaining mode cryptographic functions |
| US7900055B2 (en) | 2003-04-18 | 2011-03-01 | Via Technologies, Inc. | Microprocessor apparatus and method for employing configurable block cipher cryptographic algorithms |
| US7519833B2 (en) | 2003-04-18 | 2009-04-14 | Via Technologies, Inc. | Microprocessor apparatus and method for enabling configurable data block size in a cryptographic engine |
| US7392400B2 (en) | 2003-04-18 | 2008-06-24 | Via Technologies, Inc. | Microprocessor apparatus and method for optimizing block cipher cryptographic functions |
| EP2528000B1 (en) | 2003-05-23 | 2017-07-26 | IP Reservoir, LLC | Intelligent data storage and processing using FPGA devices |
| US10572824B2 (en) | 2003-05-23 | 2020-02-25 | Ip Reservoir, Llc | System and method for low latency multi-functional pipeline with correlation logic and selectively activated/deactivated pipelined data processing engines |
| JP2005004048A (ja) * | 2003-06-13 | 2005-01-06 | Oki Electric Ind Co Ltd | 鍵拡張装置、鍵拡張方法および鍵拡張プログラム |
| JP2006527865A (ja) * | 2003-06-16 | 2006-12-07 | エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュート | ラインドールブロック暗号化装置、及びその暗号化並びに復号化方法 |
| EP1623420B1 (en) * | 2003-06-18 | 2015-11-11 | Panasonic Intellectual Property Management Co., Ltd. | Playback apparatus, playback method, and program for reproducing an encrypted virtual package |
| BRPI0318492B1 (pt) * | 2003-09-05 | 2019-12-10 | Telecom Italia Spa | rede dependente de chave combinatória e método para criptografia/decifração de dados digitais de entrada |
| US7257225B2 (en) * | 2003-12-29 | 2007-08-14 | American Express Travel Related Services Company, Inc. | System and method for high speed reversible data encryption |
| KR20050087271A (ko) * | 2004-02-26 | 2005-08-31 | 삼성전자주식회사 | 가변 키 길이를 가지는 초기 라운드 키에 대응하는 암호라운드 키와 복호 라운드 키를 선택적으로 발생하는 키스케쥴 장치 |
| KR100594265B1 (ko) | 2004-03-16 | 2006-06-30 | 삼성전자주식회사 | 매스킹 방법이 적용된 데이터 암호처리장치, ａｅｓ암호시스템 및 ａｅｓ 암호방법. |
| US7783037B1 (en) * | 2004-09-20 | 2010-08-24 | Globalfoundries Inc. | Multi-gigabit per second computing of the rijndael inverse cipher |
| JP2008530663A (ja) * | 2005-02-11 | 2008-08-07 | ユニバーサル データ プロテクション コーポレーション | マイクロプロセッサのデータセキュリティの方法およびシステム |
| JP2006253745A (ja) * | 2005-03-08 | 2006-09-21 | N-Crypt Inc | データ処理装置、データ処理システム、及びデータ処理方法 |
| EP1865481A1 (en) * | 2005-03-31 | 2007-12-12 | Matsushita Electric Industrial Co., Ltd. | Data encryption device and data encryption method |
| KR100755536B1 (ko) * | 2005-12-15 | 2007-09-06 | 주식회사 팬택앤큐리텔 | 복제단말기에 대한 ｉｐ 할당 방지시스템 |
| US8379841B2 (en) | 2006-03-23 | 2013-02-19 | Exegy Incorporated | Method and system for high throughput blockwise independent encryption/decryption |
| IL174784A0 (en) * | 2006-04-04 | 2006-12-31 | Nds Ltd | Robust cipher design |
| JP5037876B2 (ja) * | 2006-08-18 | 2012-10-03 | 三菱電機株式会社 | 暗号処理装置及び復号処理装置 |
| US8301905B2 (en) * | 2006-09-08 | 2012-10-30 | Inside Secure | System and method for encrypting data |
| US7889861B2 (en) * | 2006-09-13 | 2011-02-15 | Michael Borza | Multiple sequential security key encryption-decryption |
| JP2008151829A (ja) * | 2006-12-14 | 2008-07-03 | Fujitsu Ltd | 暗号演算装置 |
| JP4860708B2 (ja) * | 2006-12-27 | 2012-01-25 | 富士通株式会社 | ストリーム暗号方法および暗号システム |
| US7949130B2 (en) | 2006-12-28 | 2011-05-24 | Intel Corporation | Architecture and instruction set for implementing advanced encryption standard (AES) |
| US8538012B2 (en) * | 2007-03-14 | 2013-09-17 | Intel Corporation | Performing AES encryption or decryption in multiple modes with a single instruction |
| US8538015B2 (en) | 2007-03-28 | 2013-09-17 | Intel Corporation | Flexible architecture and instruction for advanced encryption standard (AES) |
| US8391475B2 (en) * | 2007-03-30 | 2013-03-05 | Intel Corporation | Method and apparatus for advanced encryption standard (AES) block cipher |
| JP4939305B2 (ja) * | 2007-05-25 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 暗号／復号装置 |
| US8520845B2 (en) * | 2007-06-08 | 2013-08-27 | Intel Corporation | Method and apparatus for expansion key generation for block ciphers |
| US8787565B2 (en) * | 2007-08-20 | 2014-07-22 | Intel Corporation | Method and apparatus for generating an advanced encryption standard (AES) key schedule |
| EP2186250B1 (en) | 2007-08-31 | 2019-03-27 | IP Reservoir, LLC | Method and apparatus for hardware-accelerated encryption/decryption |
| JP5197258B2 (ja) * | 2007-10-10 | 2013-05-15 | キヤノン株式会社 | 暗号処理回路 |
| US9191197B2 (en) * | 2007-10-10 | 2015-11-17 | Canon Kabushiki Kaisha | AES encryption/decryption circuit |
| JP5020115B2 (ja) * | 2008-02-12 | 2012-09-05 | 川崎マイクロエレクトロニクス株式会社 | 暗号化装置および復号化装置 |
| US8175266B2 (en) * | 2008-05-07 | 2012-05-08 | Apple Inc. | System and method of performing authentication |
| KR100949538B1 (ko) * | 2008-09-09 | 2010-03-25 | 한국전자통신연구원 | Ａｅｓ 라인달 알고리즘을 이용하는 암호화 및 복호화 장치와 그 방법 |
| US8150031B2 (en) * | 2008-12-19 | 2012-04-03 | Intel Corporation | Method and apparatus to perform redundant array of independent disks (RAID) operations |
| US8565421B1 (en) * | 2009-01-15 | 2013-10-22 | Marvell International Ltd. | Block cipher improvements |
| JP5042272B2 (ja) * | 2009-05-15 | 2012-10-03 | 日本電信電話株式会社 | 暗号用拡大鍵生成回路、復号用拡大鍵生成回路、暗号用拡大鍵生成方法および復号用拡大鍵生成方法 |
| JP2011169977A (ja) * | 2010-02-16 | 2011-09-01 | Renesas Electronics Corp | 暗号処理装置 |
| US8611540B2 (en) * | 2010-06-23 | 2013-12-17 | Damaka, Inc. | System and method for secure messaging in a hybrid peer-to-peer network |
| JP5755970B2 (ja) * | 2011-08-26 | 2015-07-29 | 株式会社東芝 | 演算装置 |
| US8995658B2 (en) * | 2013-02-13 | 2015-03-31 | Honeywell International Inc. | Physics-based key generation |
| US9305067B2 (en) | 2013-07-19 | 2016-04-05 | International Business Machines Corporation | Creation of change-based data integration jobs |
| US9960908B1 (en) * | 2015-06-19 | 2018-05-01 | Amazon Technologies, Inc. | Reduced-latency packet ciphering |
| WO2018119035A1 (en) | 2016-12-22 | 2018-06-28 | Ip Reservoir, Llc | Pipelines for hardware-accelerated machine learning |
| RU2649429C1 (ru) * | 2017-03-06 | 2018-04-03 | Общество с ограниченной ответственностью "КАСКАД" | Устройство шифрования данных по стандарту гост р 34.12-2015 и алгоритмам "магма" и aes |
| RU174150U1 (ru) * | 2017-03-06 | 2017-10-04 | Общество с ограниченной ответственностью "КАСКАД" | Устройство шифрования данных по стандарту гост р 34.12-2015 и алгоритмам "магма" и aes |
| JP7383985B2 (ja) * | 2019-10-30 | 2023-11-21 | 富士電機株式会社 | 情報処理装置、情報処理方法及びプログラム |
| EP4044496A1 (en) * | 2021-02-10 | 2022-08-17 | Robert Bosch GmbH | Distributed secure multi party computation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389902B1 (ko) * | 1997-06-23 | 2003-09-22 | 삼성전자주식회사 | 차분해독법과선형해독법에대하여안전성을보장하는고속블럭암호화방법 |
| US6182216B1 (en) * | 1997-09-17 | 2001-01-30 | Frank C. Luyster | Block cipher method |
| US6098166A (en) * | 1998-04-10 | 2000-08-01 | Compaq Computer Corporation | Speculative issue of instructions under a load miss shadow |
| US6108770A (en) * | 1998-06-24 | 2000-08-22 | Digital Equipment Corporation | Method and apparatus for predicting memory dependence using store sets |
| FR2802741B1 (fr) * | 1999-12-15 | 2003-10-31 | Sagem | Dispositif mettant en oeuvre un algorithme de chiffrage par bloc a repetition de rondes |
| JP3499810B2 (ja) * | 2000-03-06 | 2004-02-23 | 株式会社東芝 | 暗号化装置、暗号化方法及び暗号化装置としてコンピュータを機能させるためのプログラムを記録したコンピュータ読取り可能な記録媒体並びに復号装置、復号方法及び復号装置としてコンピュータを機能させるためのプログラムを記録したコンピュータ読取り可能な記録媒体 |
| US6937727B2 (en) * | 2001-06-08 | 2005-08-30 | Corrent Corporation | Circuit and method for implementing the advanced encryption standard block cipher algorithm in a system having a plurality of channels |
-
2001
- 2001-06-28 JP JP2001195752A patent/JP3851115B2/ja not_active Expired - Fee Related
- 2001-12-31 DE DE60105788T patent/DE60105788T2/de not_active Expired - Lifetime
- 2001-12-31 EP EP01310953A patent/EP1271839B1/en not_active Expired - Lifetime
-
2002
- 2002-01-03 US US10/034,321 patent/US7158638B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1271839A2 (en) | 2003-01-02 |
| DE60105788D1 (de) | 2004-10-28 |
| EP1271839A3 (en) | 2003-04-23 |
| US20030108195A1 (en) | 2003-06-12 |
| US7158638B2 (en) | 2007-01-02 |
| DE60105788T2 (de) | 2005-02-10 |
| EP1271839B1 (en) | 2004-09-22 |
| JP2003015522A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3851115B2 (ja) | 暗号回路 | |
| CN107493163B (zh) | 用于高级加密标准(aes)的灵活结构和指令 | |
| US8280040B2 (en) | Processor instructions for improved AES encryption and decryption | |
| JP4128395B2 (ja) | データ変換装置 | |
| JP3225440B2 (ja) | デジタル信号ブロックの変換装置およびその使用方法 | |
| JP2005215688A (ja) | Ｓ−ｂｏｘ演算を用いるハードウェア暗号化／復号化装置及び、その方法 | |
| JP4025722B2 (ja) | データ暗号化のための方法および装置 | |
| O'Melia et al. | Enhancing the performance of symmetric-key cryptography via instruction set extensions | |
| CN116366248B (zh) | 基于紧凑指令集扩展的Kyber实现方法及系统 | |
| CN112564890A (zh) | 一种加速sm4算法的方法、装置、处理器及电子设备 | |
| JP2005513541A (ja) | Ａｅｓアルゴリズム用のプログラマブルデータ暗号化エンジン | |
| JP2005513541A6 (ja) | Ａｅｓアルゴリズム用のプログラマブルデータ暗号化エンジン | |
| KR20030051111A (ko) | AES Rijndael(라인달) 암호 알고리듬의 하드웨어 구현을위한 라운드 처리부 회로 및 온라인 라운드 키 생성 회로 | |
| Lee et al. | Lightweight and low-latency AES accelerator using shared SRAM | |
| JP2002358010A (ja) | べき乗剰余演算器 | |
| JP2004004603A (ja) | 拡大鍵生成装置、暗号化装置および暗号化システム | |
| JP2000075785A (ja) | 高速暗号処理回路および処理方法 | |
| JP4117157B2 (ja) | 暗号回路 | |
| JP4230152B2 (ja) | 暗号回路 | |
| Kivilinna | Block ciphers: Fast implementations on x86-64 architecture | |
| KR100546777B1 (ko) | Ｓｅｅｄ 암/복호화 장치, 암/복호화 방법, 라운드 처리 방법, 이에 적합한 ｆ함수 처리기 | |
| Ni et al. | A novel design of flexible crypto coprocessor and its application | |
| JP4745598B2 (ja) | 暗号回路 | |
| JP2870532B2 (ja) | 暗号変換装置 | |
| Ali et al. | Optimal datapath design for a cryptographic processor: the Blowfish algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |