JPH0492921A - 指数関数演算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 指数関数演算器に関し、 演算回数を減少すると共に、打ち切り誤差の要因となる
加算を不要にして演算精度を高めることを目的とし、 指数関数ａｘのＸの値をｎ個の数の和（ｘｌ　＋Ｘｇ　
＋Ｘ３　＋・・・・・・）に分配する分配手段と、各分
配数をアドレス入力として分配数毎の指数関数値（３ｘ
　Ｉ　、　ａｘ　ｔ、ａｘ３　・・・・……）を出力す
るｎ個のテーブルと、各テーブルから出力された指数関
数値の積（ａｘ１、ａ１１！・ａｘ３・・・・・……）
を求める演算手段とを備えたことを特徴とする。

〔産業上の利用分野〕

本発明は、指数関数演算器に関する。

データ処理や画像処理など複雑な演算処理を必要とする
分野では、関数演算、なかでも指数関数演算の占める割
合が高く、全体の処理時間を短縮化する上で、関数演算
速度を高速化することが要求される。

〔従来の技術〕

従来の指数関数演算技法としては、「級数展開」による
ものが−船釣であった。

例えば、ａｘ　（但し、ａ〉０）を計算する場合には、
次式■に示すようなｅ　　（２，７１８２８１８２８４
・・・・……）を底とする自然対数を仮定し、 ａｘ−ｅｙであるから、 ・・・・・・■ となり、上式■の各項を求めてそれらを反復加算するこ
とにより、ａｘＯ値を得ることができる。

〔発明が解決しようとする課題〕

しかしながら、かかる従来の技法にあっては、級数の和
を指数関数の答とするものであったため、級数の項の数
に比例して演算回数が多くなり、しかも級数の和を途中
で打ち切るために発生する打ち切り誤差（ｔｒｕｎｃａ
ｔｉｏｎ　ｅｒｒｏｒ）が無視できないといった問題点
があった。

本発明は、上記問題点に鑑みてなされたもので、演算回
数を減少すると共に、打ち切り誤差の要因となる加算を
不要にして演算精度を高めることを目的としている。

〔課題を解決するための手段〕

本発明は、上記目的を達成するためその原理構成図を第
１図に示すように、指数関数ａｘのＸの値をｎ（例えば
ｎ＝３）個の数の和（’ｘ、＋ｘ。

＋ｘ３）に分配する分配手段りと、各分配数をアドレス
入力として分配数毎の指数関数値（ａ″′ａ　ｘ２、ａ
ｘ３）を出力するｎ個のテーブルＬＴＬＴ！、ＬＴ３と
、各テーブルから出力された指数関数値の積（ａｘｌ、
ａｘ２・ａ″３）を求める演算手段Ｍとを備えたことを
特徴とする。

〔作用〕

指数関数は以下の性質を持つ。

ａｘ　：ａｘｌ　＋Ｘ２＋Ｘ３．０．。

＝ａ　　　　　−ａ　　　　　−ａ　　　　　−ａ　　
　　　・（（旦し、ｘ＝ｘ、＋ｘ２＋ｘ、　十・−・−
）したがって、指数Ｘの値をｎ個の数の和４こ分配し、
各分配毎の指数関数値を求め、各関数値の積を演算して
も、指数関数ａｘが求められる。

その結果、級数展開を不要にでき、計算回数が削減され
ると共に、演算精度が向上される。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第２図は本発明に係る指数関数演算器の一実施例を示す
図である。

第２図において、１０は３２ビツト長のデータレジスタ
であり、下位側１６ビツトと上位側１６ビツトのふたつ
に分けられている。各ビット内に書き込まれた数字は重
みを表しており、最上位ビットのＳは符号を表している
。

データレジスタ１０には、必要に応じて指数関数ａｘの
指数Ｘを書き込むことができ、Ｘの下位側から例えば５
ビツトづつの第１〜第４ビツト群１１〜１４と、符号ピ
ントを含む残りの第５ビット群１５が、各々第１メモリ
１６〜第５メモリ２０のアドレスとして取り出されるよ
うになっている。

ここで、第１ビット群１１は各ビットの重みをそれぞれ
２４．２３．２２．２′　　２°として計５ビットで数
値ｘ１を表現し、また、第２ビット群１２は各ピントの
重みをそれぞれ２９．２８　　２７２６．２５として計
５ビットで数値Ｘ２を表現し、また、第３ビット群１３
は各ビットの重みをそれぞれｔ２＋４　２１３．２Ｉ２
．２日　２１０として計５ビットで数値ｘ３を表現し、
また、第４ビット群１４は各ビットの重みをそれぞれ２
１９．２１８　２１７２１６．２１５として計５ビット
で数値ｘ４を表現し、第５ビット群１６は各ビットの重
みをそれぞれ一２！＋　　　（Ｓ）　　、　　２　Ｑ　
、　　２２９、　２２８、　２２７　　　２２６　、　
２２５２２４　２Ｚ：ｌ　　２ｔｚ　　２ｚ＋　　２ｇ
ｏとして計１１ピントで数値Ｘ、を表現する。

したがって、データレジスタ１０は、指数関数２ＸのＸ
の値をｎ個（本実施例ではｎ−５）の数の和（ｘ、＋ｘ
ｔ＋ｘ、＋Ｘ、　＋ｘｓ’）に分配する分配手段を構成
している。

第１メモリ１６〜第５メモリ２０は、それぞれ第１ビッ
ト群１１〜第５ビット群の６値ｘ１〜ｘ５に対応した指
数関数値を出力するもので、各メモリ内には、あらかじ
め間数テーブルが格納されている。

すなわち、第１メモリ１６には値ｘ、に対応した指数関
数ａｘＩの第１関数テーブル２１が格納され、また、第
２メモリ１７には値ｘ２に対応した指数関数ａｘ２の第
２関数テーブル２２が格納され、また、第３メモリ１８
には値ｘ３に対応した指数関数ａｘ３の第３関数テーブ
ル２３が格納され、また、第４メモリ１９には値ｘ４に
対応した指数関数ａｘ４の第４関数テーブル２４が格納
され、また、第５メモリ２０には値ｘ５に対応した指数
関数ａｘ５の第５関数テーブル２５が格納されている。

２６は第１〜第５メモリ１６〜２０から取り出された各
指数関数ａｘｌ〜ａ　ｘ　Ｓを乗算する乗算器であり、
各テーブルから出力された指数関数値の積（ａｘ・ａ　
ｘ　２・ａ″３・・・・・……）を求める演算手段とし
て機能する。

以上のような構成によれば、指数Ｘを分配してテーブル
をルックアップした後、乗算を行うといった手順で指数
関数ａｘを求めることができる。

したがって、前記級数展開のように加算を含む反復演算
を行う必要がなくなり、演算回数を減少できると共に、
級数の和を途中で打ち切るために発生していた打ち切り
誤差もなくなり、演算精度を向上できる。

なお、上記実施例では、指数Ｘの全ての分配毎に関数テ
ーブルを設けているが、分配の仕方によってはテーブル
を省くことができる。

すなわち、ＭＳＢ側にあっては、１つでもビットが立つ
と乗算器２６の乗算結果がオーバーフロー（但しＸが負
の場合にはアンダーフロー）となるフィールドがあり、
このフィールド範囲がひとつのビット群となるように分
配すれば、当該ビット群の論理和をとるだけでＭＳＢ側
の関数テーブルを不要にできる。また、ＬＳＢ側にあっ
ては、乗算器２６の乗算精度以下の重みを持つビット（
言い替えれば乗算結果に影響しないビット）があり、か
かるピントについては分配の必要がないので、このビッ
トを除く他のビットについて分配すればよい。

第３図はこうした点を考慮した好ましい他の実施例を示
す図であり、ＬＳＢ側の数ビットとＭＳＢ側の数ピント
を除く残りのピントについて例えば３分配し、各分配毎
に関数テーブル３０〜３２を設けると共に、ＭＳＢ側の
数ビットの論理和をとるオアゲート３３を設け、オアゲ
ート３３からのオーバーフローフラグＯＶを乗算器３４
に与えるようにしている。なお、この例では指数Ｘが浮
動小数点フォーマットで入力するものとし、浮動小数点
から固定小数点へとフォーマット変換する変換器３５を
備えている。

〔発明の効果〕

本発明によれば、以上のように構成したので、級数展開
のように加算を含む反復演算を行う必要がなくなり、演
算回数を減少できると共に、打ち切り誤差の要因となる
加算を不要にして演算精度を高めることができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２．３図は本発明に係る指数関数演算器の一実施例を
示す図であり、 第２図はその構成図、 第３図はその好ましい他の構成図である。 １０・・・・・・データレジスタ（分配手段）、１１・
・・・・・第１ビット群、 １２・・・・・・第２ビット群、 １３・・・・・・第３ビ・ノド群、 １４・・・・・・第４ビット群、 １５・・・・・・第５ピント群、 １６・・・・・・第１メモリ、 １７・・・・・・第２メモリ、 １８・・・・・・第３メモリ、 工９・・・・・・第４メモリ、 ２０・・・・・・第５メモリ、 ２１・・・・・・第１関数テーブル（テーブル）、２２
・・・・・・第２関数テーブル（テーブル）、２３・・
・・・・第３関数テーブル（テーブル）２４・・・・・
・第４関数テーブル（テーブル）２５・・・・・・第５
関数テーブル（テーブル）２６・・・・・・乗算器（演
算手段）。

Claims (1)

1. 【特許請求の範囲】 指数関数ａ＾ｘのｘの値をｎ個の数の和（ｘ＿１＋ｘ＿
   ２＋ｘ＿３＋……）に分配する分配手段と、各分配数を
   アドレス入力として分配数毎の指数関数値（ａ＾ｘ＾１
   、ａ＾ｘ＾２、ａ＾ｘ＾３、……）を出力するｎ個のテ
   ーブルと、 各テーブルから出力された指数関数値の積（ａ＾ｘ＾１
   ・ａ＾ｘ＾２・ａ＾ｘ＾３・……）を求める演算手段と
   を備えたことを特徴とする指数関数演算器。