JP2009506577A5

JP2009506577A5 -

Info

Publication number: JP2009506577A5
Application number: JP2008529166A
Authority: JP
Filing date: 2006-08-30
Publication date: 2009-03-26

Claims

プログラム可能デバイスであって、
各々のセルが長寸法と短寸法を有する複数のセルを備え、
前記各々のセルは、
ｅヒューズと、
前記ｅヒューズに直列で、ワード・ラインに接続した制御電極及びセンス・ラインに接続した導電経路を有するトランジスタであって、前記トランジスタ及び前記ｅヒューズは前記セルの長寸法に実質的に適合した長寸法を有し、前記ワード・ラインは前記セルの前記長寸法に実質的に平行に配置される、トランジスタと、
前記複数のセルのうちの少なくとも２つの短寸法と交差するビット・ラインと、
前記ビット・ラインに接続するセンス増幅器と
を備える、
プログラム可能デバイス。
前記センス増幅器は参照電圧源を備える、請求項１に記載のプログラム可能デバイス。
前記参照電圧源は、複数のｅヒューズを含むネットワークを備える、請求項２に記載のプログラム可能デバイス。
前記参照電圧源は、２つの直列に接続したｅヒューズを備える、請求項２に記載のプログラム可能デバイス。
前記参照電圧源は抵抗を備える、請求項２に記載のプログラム可能デバイス。
前記抵抗は、プログラムされたｅヒューズの抵抗とプログラムされていないｅヒューズの抵抗の間の対数的中点の抵抗に近い、請求項５に記載のプログラム可能デバイス。
前記抵抗を調節する手段をさらに含む、請求項５に記載のプログラム可能デバイス。
前記抵抗を調節する前記手段は、それに印加される調節可能電圧を有するトランジスタを含む、請求項７に記載のプログラム可能デバイス。
前記ｅヒューズを選択的にプログラミングするための電源をさらに備える、請求項２に記載のプログラム可能デバイス。
前記電源は電荷ポンプを含む、請求項９に記載のプログラム可能デバイス。
集積回路のためのｅヒューズであって、
それに接続する導電体の幅に相当する長さを有する第１端子と、
電流束密度を集中させるための形状を有する第２端子と
を備え、
１８０Ωよりも小さな非プログラム状態抵抗を有する
ｅヒューズ。
シリサイドを含むヒューズ素子を有する、請求項１１に記載のｅヒューズ。
前記シリサイドはニッケル・シリサイドである、請求項１２に記載のｅヒューズ。
プログラム可能デバイスであって、
半導体チップと、
メモリ・セルの２次元配列であって、各々のメモリ・セルは、ビット・ラインに接続するｅヒューズと、該ｅヒューズに直列でワード・ラインに接続する制御電極を有するトランジスタとを含む、メモリ・セルの２次元配列と、
第１の電圧を前記ワード・ラインに選択的に印加するためのデコーダと、
前記第１の電圧及び第２の電圧のうちの１つを前記ビット・ラインに選択的に印加するためのセレクタであって、前記第２の電圧は前記第１の電圧よりも高い、セレクタと、
前記第２の電圧の電源と
を備え、
前記メモリ・セルの２次元配列、前記デコーダ、前記セレクタ、及び前記第２の電圧の前記電源は、前記半導体チップ上に形成される、
プログラム可能デバイス。
前記セレクタは、選択されないビット・ラインを参照電圧に接続する手段を含む、請求項１４に記載のプログラム可能デバイス。
それと直列のトランジスタを有するｅヒューズをプログラミングする方法であって、
前記ｅヒューズにプログラミング電圧を印加するステップと、
前記プログラミング電圧より低い電圧により前記トランジスタの導電を制御するステップと
を含み、
前記トランジスタは、初めは飽和モードで導電し、前記ｅヒューズのプログラミング後に前記ｅヒューズを横切る電圧を印加する、
方法。
前記ｅヒューズのプログラミング後に前記電圧を印加するステップは、前記ｅヒューズが初めに飽和モードで導電した後に、前記ｅヒューズに増加した電圧を印加するステップを含む、請求項１６に記載の方法。
製造中に、低電圧を用いて前記ｅヒューズのプログラム状態又は非プログラム状態を検出するステップをさらに含む、請求項１６に記載の方法。