CN114566196A - 存储芯片 - Google Patents

存储芯片 Download PDF

Info

Publication number
CN114566196A
CN114566196A CN202011360601.5A CN202011360601A CN114566196A CN 114566196 A CN114566196 A CN 114566196A CN 202011360601 A CN202011360601 A CN 202011360601A CN 114566196 A CN114566196 A CN 114566196A
Authority
CN
China
Prior art keywords
unit
sot
mtj
electrically connected
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011360601.5A
Other languages
English (en)
Inventor
何世坤
周亚星
郑泽杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hikstor Technology Co Ltd
Original Assignee
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hikstor Technology Co Ltd filed Critical Hikstor Technology Co Ltd
Priority to CN202011360601.5A priority Critical patent/CN114566196A/zh
Priority to PCT/CN2020/142226 priority patent/WO2022110504A1/zh
Publication of CN114566196A publication Critical patent/CN114566196A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申请提供了一种存储芯片，包括：一次可编程区域，包括第一SOT单元、开关单元和数据读取单元，第一SOT单元的第一端与位线电连接，第一SOT单元的第二端与开关单元的第一端电连接，开关单元的第二端与源极线电连接，开关单元的第三端与字线电连接，第一SOT单元包括接触设置的第一MTJ和第一自旋轨道矩层；数据存储区域，包括第二SOT单元、读单元和写单元，读单元的第一端和写单元的第一端分别与源极线电连接，读单元的第二端与第二SOT单元的第一端电连接，写单元的第二端与第二SOT单元的第二端电连接，第二SOT单元的第三端与位线电连接，第二SOT单元包括接触设置的至少一个第二MTJ和第二自旋轨道矩层。

Description

存储芯片
技术领域
本申请涉及存储器领域，具体而言，涉及一种存储芯片。
背景技术
相比于传统的STT-MRAM(自旋转移矩磁性随机存储器)，SOT-MRAM(自旋轨道矩磁性随机存储器)即保持了MRAM高速度和低功耗等优异特性，又实现了低写入电压及读写路径分离。有望取代STT-MRAM，利用自旋轨道矩实现快速而可靠的磁化翻转。存储芯片一般都会有一次可编程模块用来存储芯片的配置信息(如读取和写入条件等等)，通常易失性芯片采用eFuse作为一次可编程模块。MRAM作为非易失存储，可以利用其存储单元MTJ来存储配置信息，但应用中往往要求能够承受回流焊。现有技术中具有存储配置信息功能的存储芯片制作过程复杂，制造成本高。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种存储芯片，以解决现有技术中具有存储配置信息功能的存储芯片制作过程复杂，制造成本高的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种存储芯片，所述存储芯片包括一次可编程区域和数据存储区域，其中，所述一次可编程区域包括第一SOT单元、开关单元和数据读取单元，所述第一SOT单元的第一端与位线电连接，所述第一SOT单元的第二端与所述开关单元的第一端电连接，所述开关单元的第二端与源极线电连接，所述开关单元的第三端与字线电连接，所述数据读取单元与所述开关单元的第一端电连接或者与所述第一SOT单元的第三端电连接，所述第一SOT单元包括接触设置的第一MTJ和第一自旋轨道矩层；所述数据存储区域包括第二SOT单元、读单元和写单元，所述读单元的第一端和所述写单元的第一端分别与源极线电连接，所述读单元的第二端与所述第二SOT单元的第一端电连接，所述写单元的第二端与所述第二SOT单元的第二端电连接，所述第二SOT单元的第三端与位线电连接，所述第二SOT单元包括接触设置的至少一个第二MTJ和第二自旋轨道矩层。
可选地，所述第一MTJ的第二端为第一SOT单元的第一端，所述第一自旋轨道矩层的第二端为所述第一SOT单元的第二端，所述第一自旋轨道矩层的第三端为所述第一SOT单元的第三端，所述数据读取单元与所述第一SOT单元的第三端电连接，所述第一MTJ的第一端和所述第一自旋轨道矩层的第一端电连接；所述第二MTJ有一个，所述第二MTJ的第二端为第二SOT单元的第一端，所述第二自旋轨道矩层的第二端为所述第二SOT单元的第二端，所述第二自旋轨道矩层的第三端为所述第二SOT单元的第三端，所述第二MTJ的第一端和所述第二自旋轨道矩层的第一端电连接。
可选地，所述第一自旋轨道矩层的第二端为第一SOT单元的第一端，所述第一MTJ的第二端为所述第一SOT单元的第二端，所述数据读取单元与所述开关单元的第一端电连接，所述第一MTJ的第一端和所述第一自旋轨道矩层的第一端电连接；所述第二MTJ有一个，所述第二自旋轨道矩层的第二端为第二SOT单元的第一端，所述第二MTJ的第二端为所述第二SOT单元的第二端，所述第二MTJ的第一端和所述第二自旋轨道矩层的第一端电连接。
可选地，所述第一MTJ的第二端为第一SOT单元的第一端，所述第一自旋轨道矩层的第二端为所述第一SOT单元的第二端，所述第一自旋轨道矩层的第三端为所述第一SOT单元的第三端，所述数据读取单元与所述第一SOT单元的第三端电连接，所述第一MTJ的第一端和所述第一自旋轨道矩层的第一端电连接；所述第二MTJ有多个，多个所述第二MTJ的第二端为第二SOT单元的第一端，所述第二自旋轨道矩层的第二端为所述第二SOT单元的第二端，所述第二自旋轨道矩层的第三端为所述第二SOT单元的第三端，所述第二MTJ的第一端和所述第二自旋轨道矩层的第一端电连接。
可选地，所述第一自旋轨道矩层的第二端为第一SOT单元的第一端，所述第一MTJ的第二端为所述第一SOT单元的第二端，所述数据读取单元与所述开关单元的第一端电连接，所述第一MTJ的第一端和所述第一自旋轨道矩层的第一端电连接；所述第二自旋轨道矩层的第二端为第二SOT单元的第一端，所述第二MTJ有多个，多个所述第二MTJ的第二端为所述第二SOT单元的第二端，所述第二MTJ的第一端和所述第二自旋轨道矩层的第一端电连接。
可选地，所述第一SOT单元还包括通孔结构和绝缘介质层，所述通孔结构垂直贯穿所述绝缘介质层，所述绝缘介质层与所述第一自旋轨道矩层的远离所述第一MTJ的表面接触，所述通孔结构的第一端与所述第一自旋轨道矩层的远离所述第一MTJ的表面接触，所述通孔结构的第二端为所述第一SOT单元的第二端，且所述通孔结构在预定平面上的投影位于所述第一MTJ的结构层中，所述预定平面为所述第一MTJ所在的平面。
可选地，所述读单元包括至少一个读出字线和至少一个第一晶体管，所述第一晶体管的栅极和所述读出字线一一对应连接，所述第一晶体管的源极分别与所述源极线电连接，所述第一晶体管的漏极与所述第二MTJ一一对应电连接，所述写单元包括第二晶体管和写入字线，所述第二晶体管的栅极和所述写入字线电连接，所述第二晶体管的源极与所述源极线电连接，所述第二晶体管的漏极与所述第二自旋轨道矩层电连接。
可选地，所述开关单元为第三晶体管，所述第三晶体管的栅极与所述字线电连接，所述第三晶体管的源极与源极线电连接，所述第三晶体管的漏极与所述通孔结构电连接。
可选地，所述第一自旋轨道矩层和所述第二自旋轨道矩层结构相同，所述第一自旋轨道矩层的与所述第一MTJ接触的材料为重金属材料层，所述第二自旋轨道矩层的与所述第二MTJ接触的材料为重金属材料层，所述重金属材料层包括铂、钽、钨、铱、铪、钌、铊、铋、金、钛和锇中的任意一种。
可选地，所述第一MTJ包括依次层叠的第一自由层、第一势垒层和第一钉扎层，所述第二MTJ包括依次层叠的第二自由层、第二势垒层和第二钉扎层，所述第一自由层与所述第一自旋轨道矩层接触，所述第二自由层和所述第二自旋接触轨道矩层接触。
可选地，所述第一MTJ还包括第一顶电极或第一底电极，在所述第一MTJ的第二端为所述第一SOT单元的第一端的情况下，所述第一MTJ包括所述第一顶电极，所述第一顶电极与位线电连接，在所述第一MTJ的第二端为所述第一SOT单元的第二端的情况下，所述第一MTJ包括所述第一底电极，所述第一底电极与所述开关单元的电连接，所述第二MTJ还包括第二顶电极或第二底电极，在所述第二MTJ的第二端为第二SOT单元的第一端的情况下，所述第二MTJ包括所述第二顶电极，所述第二顶电极与所述读单元电连接，在所述第二MTJ的第二端为所述第二SOT单元的第二端的情况下，所述第二MTJ包括所述第二底电极，所述第二底电极与所述写单元电连接。
可选地，所述通孔结构包括导电通孔和填充物质，所述填充物质为低电阻导电材料。
本申请提供了一种存储芯片，所述的存储芯片，包括所述一次可编程区域和所述数据存储区域，所述一次可编程区域包括第一SOT单元、开关单元和数据读取单元，所述第一SOT单元包括接触设置的第一MTJ和第一自旋轨道矩层；所述数据存储区域包括第二SOT单元、读单元和写单元，所述第二SOT单元包括接触设置的至少一个第二MTJ和第二自旋轨道矩层。所述存储芯片，通过所述一次可编程区域和所述数据存储区域可以实现芯片配置信息的存储，且所述一次可编程区域和所述数据存储区域有相同的基本结构SOT单元，相比现有技术，所述存储芯片在具备存储配置信息功能的同时，无需额外光罩，可同时制造得到所述一次可编程区域和所述数据存储区域，制造工艺较为简单，有效地控制了芯片的制造成本，缓解了现有的具有存储配置信息功能的存储芯片制作过程复杂，制造成本高的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请的实施例的存储芯片的结构示意图；
图2至图4分别示出了根据本申请的三种具体的实施例的存储芯片的结构示意图；
图5(a)示出了根据本申请的具体的实施例的存储芯片的结构的侧视图；
图5(b)示出了根据本申请的具体的实施例的存储芯片的结构的俯视图；
图6示出了根据本申请的具体的实施例的存储芯片的结构示意图。
其中，上述附图包括以下附图标记：
10、一次可编程区域；20、数据存储区域；100、第一SOT单元；101、开关单元；102、数据读取单元；103、第一MTJ；104、第一自旋轨道矩层；105、绝缘介质层；106、导电通孔；107、第一钉扎层；108、第一势垒层；109、第一自由层；110、第一底电极；111、第一顶电极；200、第二SOT单元；201、第一晶体管；202、第二晶体管；203、第二MTJ；204、第二自旋轨道矩层；205、第二钉扎层；206、第二势垒层；207、第二自由层；208、第二底电极；209、第二顶电极。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中具有存储配置信息功能的存储芯片制作过程复杂，制造成本高，为了解决如上问题，本申请提出了一种存储芯片。
根据本申请的一种典型的实施例，提供了一种存储芯片，图1示出了根据本申请的实施例的一种存储芯片的结构示意图，如图1所示，上述存储芯片包括一次可编程区域10和数据存储区域20，其中，上述一次可编程区域10包括第一SOT单元100、开关单元101和数据读取单元102，上述第一SOT单元100的第一端与位线电连接，上述第一SOT单元100的第二端与上述开关单元101的第一端电连接，上述开关单元101的第二端与源极线电连接，上述开关单元101的第三端与字线电连接，上述数据读取单元102与上述开关单元101的第一端电连接或者与上述第一SOT单元100的第三端电连接，即，上述数据读取单元102的连接方式有两种，第一种，上述数据读取单元102与上述开关单元101的第一端电连接，如图1所示；第二种，上述数据读取单元102与上述第一SOT单元100的第三端电连接，图1中未示出；上述第一SOT单元100包括接触设置的第一MTJ103和第一自旋轨道矩层104；上述数据存储区域20包括第二SOT单元200、读单元和写单元，上述读单元的第一端和上述写单元的第一端分别与源极线电连接，上述读单元的第二端与上述第二SOT单元200的第一端电连接，上述写单元的第二端与上述第二SOT单元200的第二端电连接，上述第二SOT单元200的第三端与位线电连接，上述第二SOT单元200包括接触设置的至少一个第二MTJ203和第二自旋轨道矩层204。
上述的存储芯片，包括上述一次可编程区域和上述数据存储区域，上述一次可编程区域包括第一SOT单元、开关单元和数据读取单元102，上述第一SOT单元包括接触设置的第一MTJ和第一自旋轨道矩层；上述数据存储区域包括第二SOT单元、读单元和写单元，上述第二SOT单元包括接触设置的至少一个第二MTJ和第二自旋轨道矩层。上述存储芯片，通过上述一次可编程区域和上述数据存储区域可以实现芯片配置信息的存储，且上述一次可编程区域和上述数据存储区域有相同的基本结构SOT单元，相比现有技术，上述存储芯片在具备存储配置信息功能的同时，无需额外光罩，可同时制造得到上述一次可编程区域和上述数据存储区域，制造工艺较为简单，有效地控制了芯片的制造成本，缓解了现有的具有存储配置信息功能的存储芯片制作过程复杂，制造成本高的问题。
当然，上述第一MTJ和第一自旋轨道矩层的位置关系并不限于图1中所示的位置关系，上述第二MTJ和第二自旋轨道矩层的位置关系也并不限于图1中所示的位置关系。
根据本申请的一种具体的实施例，上述第一MTJ的第二端为第一SOT单元的第一端，上述第一自旋轨道矩层的第二端为上述第一SOT单元的第二端，上述第一自旋轨道矩层的第三端为上述第一SOT单元的第三端，上述数据读取单元102与上述第一SOT单元的第三端电连接，上述第一MTJ的第一端和上述第一自旋轨道矩层的第一端电连接；上述第二MTJ有一个，上述第二MTJ的第二端为第二SOT单元的第一端，上述第二自旋轨道矩层的第二端为上述第二SOT单元的第二端，上述第二自旋轨道矩层的第三端为上述第二SOT单元的第三端，上述第二MTJ的第一端和上述第二自旋轨道矩层的第一端电连接。上述的存储芯片，上述第一SOT单元和上述第二SOT单元结构相同，这样进一步地保证了上述存储芯片的制造工艺较为简单，进一步地保证了上述存储芯片的制造成本较低，进一步地缓解了现有的具有存储配置信息功能的存储芯片制作过程复杂，制造成本高的问题。
根据本申请的另一种具体的实施例，上述第一自旋轨道矩层的第二端为第一SOT单元的第一端，上述第一MTJ的第二端为上述第一SOT单元的第二端，上述数据读取单元102与上述开关单元的第一端电连接，上述第一MTJ的第一端和上述第一自旋轨道矩层的第一端电连接；上述第二MTJ有一个，上述第二自旋轨道矩层的第二端为第二SOT单元的第一端，上述第二MTJ的第二端为上述第二SOT单元的第二端，上述第二MTJ的第一端和上述第二自旋轨道矩层的第一端电连接。上述的存储芯片，上述第一SOT单元和上述第二SOT单元结构相同，这样进一步地保证了上述存储芯片的制造工艺较为简单，进一步地保证了上述存储芯片的制造成本较低，进一步地缓解了现有的具有存储配置信息功能的存储芯片制作过程复杂，制造成本高的问题。
在实际的应用过程中，上述第一MTJ和上述第二MTJ的大小可以相同也可以不同，上述第一自旋轨道矩层的宽度与上述第二自旋轨道矩层的宽度可以相同也可以不同。
本申请的再一种具体的实施例中，上述第一MTJ的第二端为第一SOT单元的第一端，上述第一自旋轨道矩层的第二端为上述第一SOT单元的第二端，上述第一自旋轨道矩层的第三端为上述第一SOT单元的第三端，上述数据读取单元102与上述第一SOT单元的第三端电连接，上述第一MTJ的第一端和上述第一自旋轨道矩层的第一端电连接；上述第二MTJ有多个，多个上述第二MTJ的第二端为第二SOT单元的第一端，上述第二自旋轨道矩层的第二端为上述第二SOT单元的第二端，上述第二自旋轨道矩层的第三端为上述第二SOT单元的第三端，上述第二MTJ的第一端和上述第二自旋轨道矩层的第一端电连接。上述存储芯片，包括多个上述第二MTJ，在保证制造工艺较为简单的同时，通过多个上述第二MTJ，使得上述数据存储区域的存储配置信息的性能较好，保证了上述芯片具有较好的存储配置信息的能力。
根据本申请的又一种具体的实施例，上述第一自旋轨道矩层的第二端为第一SOT单元的第一端，上述第一MTJ的第二端为上述第一SOT单元的第二端，上述数据读取单元与上述开关单元的第一端电连接，上述第一MTJ的第一端和上述第一自旋轨道矩层的第一端电连接；上述第二自旋轨道矩层的第二端为第二SOT单元的第一端，上述第二MTJ有多个，多个上述第二MTJ的第二端为上述第二SOT单元的第二端，上述第二MTJ的第一端和上述第二自旋轨道矩层的第一端电连接。上述存储芯片，包括多个上述第二MTJ，在保证制造工艺较为简单的同时，通过多个上述第二MTJ，使得上述数据存储区域的存储配置信息的性能较好，保证了上述芯片具有较好的存储配置信息的能力。
在实际的应用过程中，上述第一SOT单元还包括通孔结构和绝缘介质层，上述通孔结构垂直贯穿上述绝缘介质层，上述绝缘介质层与上述第一自旋轨道矩层的远离上述第一MTJ的表面接触，上述通孔结构的第一端与上述第一自旋轨道矩层的远离上述第一MTJ的表面接触，上述通孔结构的第二端为上述第一SOT单元的第二端，且上述通孔结构在预定平面上的投影位于上述第一MTJ的结构层中，上述预定平面为上述第一MTJ所在的平面。上述第一SOT单元包括通孔结构和绝缘介质层，且上述通孔结构垂直贯穿上述绝缘介质层，上述通孔结构在预定平面上的投影位于上述第一MTJ的结构层中，上述通孔结构提供了一个垂直于上述第一自旋轨道矩层的导电路径，这样使得上述一次可编程区域的读写电流垂直于上述第一自旋轨道矩层，从而有效地避免了上述第一自旋轨道矩层的横向电阻造成的读窗口扰动影响；同时，通过上述通孔结构和上述第一MTJ的击穿特性，可以使得上述一次可编程区域具备较好的承受回流焊的能力，从而有效地缓解上述一次可编程区域在回流焊后数据丢失的问题。
当然，上述通孔结构的第一端还可以与上述第一MTJ的远离上述第一自旋轨道矩层的表面接触，上述通孔结构的第二端为上述第一SOT单元的第二端，且上述通孔结构在预定平面上的投影位于上述第一MTJ的结构层中，上述预定平面为上述第一MTJ所在的平面。
为了进一步地减小上述存储芯片的读窗口扰动影响，以及进一步地增强上述存储芯片承受回流焊的能力，在实际的应用过程中，上述通孔结构在上述第一MTJ所在的平面上的投影位于上述第一MTJ的结构层的中心，上述投影的中心至上述第一MTJ的结构层的中心的距离小于50nm。
根据本申请的另一种具体的实施例，上述读单元包括至少一个读出字线和至少一个第一晶体管，上述第一晶体管的栅极和上述读出字线一一对应连接，上述第一晶体管的源极分别与上述源极线电连接，上述第一晶体管的漏极与上述第二MTJ一一对应电连接，上述写单元包括第二晶体管和写入字线，上述第二晶体管的栅极和上述写入字线电连接，上述第二晶体管的源极与上述源极线电连接，上述第二晶体管的漏极与上述第二自旋轨道矩层电连接。
当然，上述读单元还可以包括读出字线和其他器件，上述写单元还可以包括写入字线和其他器件。
在实际的应用过程中，上述开关单元可以包括任何具有开关作用的器件，本领域技术人员可以根据实际需要进行选择，本申请的又一种具体的实施例中，上述开关单元为第三晶体管，上述第三晶体管的栅极与上述字线电连接，上述第三晶体管的源极与源极线电连接，上述第三晶体管的漏极与上述通孔结构电连接。
本申请的存储芯片利用MTJ器件击穿前为高电阻值(一般大于5×103欧姆)，击穿后为低电阻值(一般小于200欧姆)的特性读取存储单元的信息。在实际的应用过程中，上述一次可编程区域必须通过平行于重金属层材料和上述第一MTJ界面的电流使得上述第一MTJ的状态发生改变。当跨越一次可编程区域施加电压时，第一SOT单元和上述开关单元的电阻会形成分压器，当跨越第一SOT单元的电压足够大时，会导致势垒层的击穿。击穿后，第一SOT单元短路，此时一次可编程区域处于编程状态，其具有大约100欧姆的电阻值，而上述开关单元的导通电阻约为500欧姆，输出数据状态为状态1。在读取过程中，第一SOT单元中第一MTJ的钉扎层和自由层未短路，两层磁化方向相同或者相反，对应的电阻分别为Rp或者Rap。晶体管的导通电阻约为500欧姆，数据读取单元输出数据状态为状态0。一次可编程区域在读取过程中，电流通过第一MTJ后纵向垂直通过第一自旋轨道矩层，在有通孔结构的情况下自旋轨道矩和通孔结构，垂直通过使得高电阻率的重金属层材料贡献很小的串联电阻，对分压电路影响基本可以忽略。
在实际的应用过程中，上述第一自旋轨道矩层和上述第二自旋轨道矩层在垂直方向上均为多层结构，上述第一自旋轨道矩层和上述第二自旋轨道矩层结构相同，上述第一自旋轨道矩层的与上述第一MTJ接触的材料为重金属材料层，上述第二自旋轨道矩层的与上述第二MTJ接触的材料为重金属材料层，上述重金属材料层包括铂、钽、钨、铱、铪、钌、铊、铋、金、钛和锇中的任意一种。这样保证了上述第一自旋轨道矩层的与上述第一MTJ接触的表面电阻率较大，上述第二自旋轨道矩层的与上述第二MTJ接触的表面电阻率较大，便于产生自旋轨道距效应，使得上述第一MTJ和上述第二MTJ能实现较为快速和可靠的磁化翻转。
当然，上述第一自旋轨道矩层的与上述第一MTJ接触的材料还可以为其他重金属材料，上述第二自旋轨道矩层的与上述第二MTJ接触的材料也还可以为其他重金属材料。
一种具体的实施例中，第二底电极第一MTJ包括依次层叠的第一自由层、第一势垒层和第一钉扎层，第二底电极第二MTJ包括依次层叠的第二自由层、第二势垒层和第二钉扎层，第二底电极第一自由层与第二底电极第一自旋轨道矩层接触，第二底电极第二自由层和第二底电极第二自旋接触轨道矩层接触。通过上述第一MTJ的第一自由层与上述第一自旋轨道矩层接触，以及上述第二MTJ的第二自由层与上述第二自旋轨道矩层接触，进一步地保证了自旋轨道矩效应的产生，来实现上述第一MTJ和上述第二MTJ的快速磁化翻转。
本申请的另一种具体的实施例中，第二底电极第一MTJ还包括第一顶电极或第一底电极，在第二底电极第一MTJ的第二端为第二底电极第一SOT单元的第一端的情况下，第二底电极第一MTJ包括第二底电极第一顶电极，第二底电极第一顶电极与位线电连接，在第二底电极第一MTJ的第二端为第二底电极第一SOT单元的第二端的情况下，第二底电极第一MTJ包括第二底电极第一底电极，第二底电极第一底电极与第二底电极开关单元的电连接，这样保证了在上述第一MTJ与位线电连接的情况下，上述第一MTJ通过上述顶电极与位线电连接，在上述第一MTJ与上述开关单元电连接的情况下，上述第一MTJ通过上述底电极与上述开关单元电连接。第二底电极第二MTJ还包括第二顶电极或第二底电极，在第二底电极第二MTJ的第二端为第二SOT单元的第一端的情况下，第二底电极第二MTJ包括第二底电极第二顶电极，第二底电极第二顶电极与第二底电极读单元电连接，在第二底电极第二MTJ的第二端为第二底电极第二SOT单元的第二端的情况下，第二底电极第二MTJ包括第二底电极第二底电极，第二底电极第二底电极与所写单元电连接，这样保证了上述第二MTJ与上述读单元电连接的情况下，上述第二MTJ通过上述第二顶电极与上述读单元电连接，在上述第二MTJ与上述写单元电连接的情况下，上述第二MTJ通过上述第二底电极与上述写单元电连接。
在实际的应用过程中，当上述第一SOT单元包括通孔结构，且上述通孔结构与上述第一MTJ接触时，上述第一MTJ通过上述通孔结构与上述开关单元电连接，上述通孔结构相当于上述第一MTJ的底电极，此时，上述第一MTJ可以不包括上述第一底电极。
根据本申请的再一种具体的实施例，上述通孔结构包括导电通孔和填充物质，上述填充物质为低电阻导电材料。上述填充物质为低电阻导电材料，保证了上述一次可编程区域的数据读取的准确性较好。
具体的一种实施例中，上述填充物包括铜(Cu)和/或钨(W)，当然，上述填充物还可以包括其他低电阻金属材料。
为了使得本领域的技术人员更加清楚地了解本申请的技术方案，下面将通过具体的实施例来进行说明。
实施例1
生成了如图2所示的存储芯片结构图。其中，上述第一MTJ包括第一顶电极111、第一钉扎层107、第一势垒层108和第一自由层109，上述第二MTJ包括第二顶电极209、第二钉扎层205、第二势垒层206和第二自由层207，上述写单元包括第二晶体管202和写入字线WWL，上述读单元包括一个读出字线RWL和一个第一晶体管201，上述第一自旋轨道矩层104与上述数据读取单元102电连接，上述开关单元101为第三晶体管，上述第一SOT单元包括通孔结构和绝缘介质层105，上述通孔结构包括导电通孔106和填充物质，上述第二自旋轨道矩层204与上述第二晶体管202电连接。上述一次可编程区域的数据读取和写入通过两个独立通道，上述数据存储区域的数据读取和写入通过单一通道。
通过在上述第一自旋轨道矩层104上做上述导电通孔106，连接到上述数据读取单元102，当在位线BL施加编程电压VBL跨越上述一次可编程区域时，上述第一SOT单元两端的分压VSOT由下列方程来决定：
Figure BDA0002803874170000091
其中，RHM为上述第一自旋轨道矩层104垂直于上述第一SOT单元方向的电阻，Rvia为上述通孔结构的电阻，RMOS为上述第三晶体管导通时的电阻，RSOT为上述第一SOT单元的电阻。
由于在垂直于第一SOT单元的方向上，第一自旋轨道矩层104很薄，RHM电阻较小(约10欧姆)，导电通孔106填充物为低电阻金属材料如Cu、W等，电阻只有几欧姆，则：
Figure BDA0002803874170000092
当VSOT数值低于第一SOT单元击穿电压时，输出数据状态为0，当VSOT足够大时，器件被击穿，输出数据状态为1。
当然，上述开关单元还可以包括其他器件，上述第一晶体管和上述第二晶体管还可以为其他器件。
实施例2
生成了如图3所示的存储芯片结构图。其中，上述第一MTJ包括第一顶电极111、第一钉扎层107、第一势垒层108和第一自由层109，上述第二MTJ包括第二顶电极209、第二钉扎层205、第二势垒层206和第二自由层207，上述写单元包括第二晶体管202和写入字线WWL，上述读单元包括一个读出字线RWL和一个第一晶体管201，上述开关单元101为第三晶体管，上述开关单元与上述数据读取单元102电连接，即数据从上述第三晶体管的漏极读取，上述第一SOT单元包括通孔结构和绝缘介质层105，上述通孔结构包括导电通孔106和填充物质，上述第二自旋轨道矩层204与上述第二晶体管202电连接。上述一次可编程区域的数据读取和写入通过两个独立通道，上述数据存储区域的数据读取和写入通过单一通道。
导电通孔106填充物为低电阻金属材料如Cu、W等，电阻只有几欧姆，不影响数据读取的准确性；同时，第一MTJ的导电通孔106与数据读取单元的导电通孔106可以工艺集成在同一步骤，这样可以降低工艺集成难度和成本。
Figure BDA0002803874170000093
当然，上述开关单元还可以包括其他器件，上述第一晶体管和上述第二晶体管还可以为其他器件。
实施例3
生成了如图4所示的存储芯片结构图。其中，上述第一MTJ包括第一钉扎层107、第一势垒层108、第一自由层109和第一底电极110，上述第二MTJ包括第二钉扎层205、第二势垒层206、第二自由层207和第二底电极208，上述写单元包括第二晶体管202和写入字线WWL，上述读单元包括一个读出字线RWL和一个第一晶体管201，上述第一自旋轨道矩层104与位线电连接，上述第一自旋轨道矩层104在上述第一MTJ的上方，上述开关单元101为第三晶体管，上述数据读取单元102与上述开关单元101电连接，即数据从上述第三晶体管的漏极读取，上述第二自旋轨道矩层204在上述第二MTJ的上方，上述第二自旋轨道矩层204的一端与位线电连接，第二自旋轨道矩层204的另一端与第一晶体管201电连接，上述第一SOT单元包括通孔结构和绝缘介质层105，上述通孔结构包括导电通孔106和填充物质，上述第二自旋轨道矩层204与上述第二晶体管202电连接。上述一次可编程区域的数据读取和写入通过两个独立通道，上述数据存储区域的数据读取和写入通过单一通道。
上述第一自旋轨道矩层104在第一MTJ器件上方时，上述第一钉扎层107与上述第一底电极110电连接，在上述第一MTJ不包括上述第一底电极110时，上述第一钉扎层107与导电通孔106电连接，上述第一自由层109在上述第一势垒层108的上方，上述第一自旋轨道矩层104与位线BL相连。数据读取单元102从上述第三晶体管的漏端或者从上述第一MTJ的上述第一底电极110连出，通过放大器判断上述第一SOT单元的状态。上述第一SOT单元的分压表达式为：
Figure BDA0002803874170000101
当然，上述开关单元还可以包括其他器件，上述第一晶体管和上述第二晶体管还可以为其他器件，在上述第一SOT单元包括上述通孔结构的情况下，上述第一MTJ可以不包括上述第一底电极。
实施例4
生成如图5所示的存储芯片结构图，图5(a)为存储芯片俯视图，图5(b)为存储芯片侧视图。其中，上述第一MTJ103包括第一顶电极111、第一钉扎层107、第一势垒层108和第一自由层109，上述第二MTJ203包括第二顶电极209、第二钉扎层205、第二势垒层206和第二自由层207，上述一次可编程区域单元中，上述开关单元101为第三晶体管，上述第三晶体管的漏级与上述第一自旋轨道矩层104连接，上述第三晶体管的源极与源极线SL连接，上述第三晶体管的栅极与字线WL连接，上述数据读取单元102与上述第一自旋轨道矩层104的一端连接，上述第一MTJ103在上述第一自旋轨道矩层104的上方，上述第一自旋轨道矩层104的宽度大于上述第一MTJ103的尺寸，使得上述第一自旋轨道矩层104单位长度的电阻远低于上述第二自旋轨道矩层204单位长度的电阻，并且上述第一自旋轨道矩层104的总电阻远小于上述第一MTJ103的电阻。上述第一自旋轨道矩层104与上述第一MTJ103的上述第一自由层109连接，上述第一MTJ103与位线BL连接。优选地，上述一次可编程区域的上述第一自旋轨道矩层104的宽度约为上述数据存储区域的上述第二自旋轨道矩层204的宽度的2倍，使得上述第一自旋轨道矩层104单位长度的电阻比上述第二自旋轨道矩层204单位长度的电阻小50％以上，上述一次可编程区域与上述数据存储区域的器件尺寸一致。上述读单元包括一个读出字线RWL和一个第一晶体管201，上述写单元包括第二晶体管202和写入字线WWL。
对于上述一次可编程区域单元来说，上述第一SOT单元的电压VSOT表达式为：
Figure BDA0002803874170000111
其中，RHM为上述数据读取单元与上述第一SOT单元之间的上述第一自旋轨道矩层104电阻，RMOS为上述第三晶体管打开时的电阻，RSOT为上述第一SOT单元的电阻，VBL为位线上施加的电压。
上述一次可编程区域中，RHM的电阻约为500欧姆，RMOS的电阻约为500欧姆，上述第一SOT单元分压VSOT数值增大，上述一次可编程区域单元更容易击穿。当上述第一SOT单元没有击穿时，处于平行态或者反平行态，电阻为5000或者10000欧姆，输出电压为低电平，状态为“0”；当上述第一SOT单元击穿后，其电阻约为100欧姆，输出电平为高电平，状态为“1”。
与实施例3相比，本实施例中的上述存储芯片不包括通孔结构，上述数据读取单元102与上述第一自旋轨道矩层104直接电连接，通过使上述第一自旋轨道矩层104单位长度的电阻远低于上述第二自旋轨道矩层204单位长度的电阻，并且上述第一自旋轨道矩层104的总电阻远小于上述第一MTJ103的电阻，保证了上述一次可编程区域能较好地工作，进而保证存储芯片的性能较好。
当然，上述开关单元还可以包括其他器件，上述第一晶体管和上述第二晶体管还可以为其他器件。
实施例5
生成了如图5所示的存储芯片结构图，图5(a)为存储芯片俯视图，图5(b)为存储芯片侧视图。其中，上述开关单元101为第三晶体管，一次可编程区域中，上述第三晶体管的漏级与上述第一自旋轨道矩层104连接，上述第三晶体管的源极与源极线SL连接，上述第三晶体管的栅极与字线WL连接，上述数据读取单元102与上述第一自旋轨道矩层104的一端连接，上述第一MTJ103在上述第一自旋轨道矩层104的上方，上述第一自旋轨道矩层104的宽度大于上述第一MTJ103的尺寸，使得上述第一自旋轨道矩层104单位长度的电阻远低于上述第二自旋轨道矩层204单位长度的电阻，并且上述第一自旋轨道矩层104的总电阻远小于上述第一MTJ103的电阻。上述第一自旋轨道矩层104与上述第一MTJ103的第一自由层109连接，上述第一MTJ103与位线BL连接。优选地，上述一次可编程区域中的上述第一MTJ103的尺寸比上述数据存储区域中的上述第二MTJ203的尺寸要小约20％，使得上述一次可编程区域的器件电阻比上述数据存储区域的器件电阻大40％以上；上述一次可编程区域的上述第一自旋轨道矩层104与上述数据存储区域的上述第二自旋轨道矩层204的大小一致。上述读单元包括一个读出字线RWL和一个上述第一晶体管201，上述写单元包括上述第二晶体管202和写入字线WWL。
对于上述一次可编程区域来说，第一SOT单元的电压VSOT表达式为：
Figure BDA0002803874170000121
其中RHM为上述数据读取单元与上述第一SOT单元之间的上述第一自旋轨道矩层104电阻，RMOS为上述第三晶体管打开时的电阻，RSOT为上述第一SOT单元的电阻，VBL为位线上施加的电压。
上述一次可编程区域的RHM的电阻约为1000欧姆，上述第一SOT单元电阻约为7800或者15600欧姆，上述第一SOT单元分压VSOT数值增大，上述一次可编程区域更容易击穿。当上述第一SOT单元没有击穿时，处于平行态或者反平行态，输出电压为低电平，状态为“0”；当上述第一SOT单元击穿后，其电阻约为100欧姆，输出电平为高电平，状态为“1”。
与实施例3相比，本实施例中的上述存储芯片不包括通孔结构，上述数据读取单元102与上述第一自旋轨道矩层104直接电连接，通过使上述第一自旋轨道矩层104单位长度的电阻远低于上述第二自旋轨道矩层204单位长度的电阻，并且上述第一自旋轨道矩层104的总电阻远小于上述第一MTJ103的电阻，保证了上述一次可编程区域能较好地工作，进而保证存储芯片的性能较好。
当然，上述开关单元还可以包括其他器件，上述第一晶体管和上述第二晶体管还可以为其他器件。
实施例6
生成如图6所示的存储芯片结构图，其中，上述第二MTJ有多个，上述读单元包括多个上述读出字线RWL和多个上述第一晶体管201，上述开关单元101为上述第三晶体管，上述写单元包括上述第二晶体管202和上述写入字线WWL，上述第二MTJ与上述第一晶体管201一一对应连接，上述数据存储区域可以通过NAND-like SOT(类NAND闪存晶体管)阵列实现，上述一次可编程区域可以通过以上任意一种实施例实现，包括采用上述导电通孔结构，或者增大上述第一自旋轨道矩层的宽度结构，或者减小上述一次可编程区域中上述第一MTJ尺寸方法得到上述一次可编程区域。上述数据读取单元102可以与上述第三晶体管的漏端连接，也可以与上述第一自旋轨道矩层104连接。
当然，上述开关单元还可以包括其他器件，上述第一晶体管和上述第二晶体管还可以为其他器件。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
本申请提供了一种存储芯片，上述的存储芯片，包括上述一次可编程区域和上述数据存储区域，上述一次可编程区域包括第一SOT单元、开关单元和数据读取单元，上述第一SOT单元包括接触设置的第一MTJ和第一自旋轨道矩层；上述数据存储区域包括第二SOT单元、读单元和写单元，上述第二SOT单元包括接触设置的至少一个第二MTJ和第二自旋轨道矩层。上述存储芯片，通过上述一次可编程区域和上述数据存储区域可以实现芯片配置信息的存储，且上述一次可编程区域和上述数据存储区域有相同的基本结构SOT单元，相比现有技术，上述存储芯片在具备存储配置信息功能的同时，无需额外光罩，可同时制造得到上述一次可编程区域和上述数据存储区域，制造工艺较为简单，有效地控制了芯片的制造成本，缓解了现有的具有存储配置信息功能的存储芯片制作过程复杂，制造成本高的问题。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种存储芯片，其特征在于，包括：
一次可编程区域，包括第一SOT单元、开关单元和数据读取单元，所述第一SOT单元的第一端与位线电连接，所述第一SOT单元的第二端与所述开关单元的第一端电连接，所述开关单元的第二端与源极线电连接，所述开关单元的第三端与字线电连接，所述数据读取单元与所述开关单元的第一端电连接或者与所述第一SOT单元的第三端电连接，所述第一SOT单元包括接触设置的第一MTJ和第一自旋轨道矩层；
数据存储区域，包括第二SOT单元、读单元和写单元，所述读单元的第一端和所述写单元的第一端分别与源极线电连接，所述读单元的第二端与所述第二SOT单元的第一端电连接，所述写单元的第二端与所述第二SOT单元的第二端电连接，所述第二SOT单元的第三端与位线电连接，所述第二SOT单元包括接触设置的至少一个第二MTJ和第二自旋轨道矩层。
2.根据权利要求1所述的存储芯片，其特征在于，所述第一MTJ的第二端为第一SOT单元的第一端，所述第一自旋轨道矩层的第二端为所述第一SOT单元的第二端，所述第一自旋轨道矩层的第三端为所述第一SOT单元的第三端，所述数据读取单元与所述第一SOT单元的第三端电连接，所述第一MTJ的第一端和所述第一自旋轨道矩层的第一端电连接；所述第二MTJ有一个，所述第二MTJ的第二端为第二SOT单元的第一端，所述第二自旋轨道矩层的第二端为所述第二SOT单元的第二端，所述第二自旋轨道矩层的第三端为所述第二SOT单元的第三端，所述第二MTJ的第一端和所述第二自旋轨道矩层的第一端电连接。
3.根据权利要求1所述的存储芯片，其特征在于，所述第一自旋轨道矩层的第二端为第一SOT单元的第一端，所述第一MTJ的第二端为所述第一SOT单元的第二端，所述数据读取单元与所述开关单元的第一端电连接，所述第一MTJ的第一端和所述第一自旋轨道矩层的第一端电连接；所述第二MTJ有一个，所述第二自旋轨道矩层的第二端为第二SOT单元的第一端，所述第二MTJ的第二端为所述第二SOT单元的第二端，所述第二MTJ的第一端和所述第二自旋轨道矩层的第一端电连接。
4.根据权利要求1所述的存储芯片，其特征在于，所述第一MTJ的第二端为第一SOT单元的第一端，所述第一自旋轨道矩层的第二端为所述第一SOT单元的第二端，所述第一自旋轨道矩层的第三端为所述第一SOT单元的第三端，所述数据读取单元与所述第一SOT单元的第三端电连接，所述第一MTJ的第一端和所述第一自旋轨道矩层的第一端电连接；所述第二MTJ有多个，多个所述第二MTJ的第二端为第二SOT单元的第一端，所述第二自旋轨道矩层的第二端为所述第二SOT单元的第二端，所述第二自旋轨道矩层的第三端为所述第二SOT单元的第三端，所述第二MTJ的第一端和所述第二自旋轨道矩层的第一端电连接。
5.根据权利要求1所述的存储芯片，其特征在于，所述第一自旋轨道矩层的第二端为第一SOT单元的第一端，所述第一MTJ的第二端为所述第一SOT单元的第二端，所述数据读取单元与所述开关单元的第一端电连接，所述第一MTJ的第一端和所述第一自旋轨道矩层的第一端电连接；所述第二自旋轨道矩层的第二端为第二SOT单元的第一端，所述第二MTJ有多个，多个所述第二MTJ的第二端为所述第二SOT单元的第二端，所述第二MTJ的第一端和所述第二自旋轨道矩层的第一端电连接。
6.根据权利要求2所述的存储芯片，其特征在于，所述第一SOT单元还包括通孔结构和绝缘介质层，所述通孔结构垂直贯穿所述绝缘介质层，所述绝缘介质层与所述第一自旋轨道矩层的远离所述第一MTJ的表面接触，所述通孔结构的第一端与所述第一自旋轨道矩层的远离所述第一MTJ的表面接触，所述通孔结构的第二端为所述第一SOT单元的第二端，且所述通孔结构在预定平面上的投影位于所述第一MTJ的结构层中，所述预定平面为所述第一MTJ所在的平面。
7.根据权利要求1至6中任意一项所述的存储芯片，其特征在于，所述读单元包括至少一个读出字线和至少一个第一晶体管，所述第一晶体管的栅极和所述读出字线一一对应连接，所述第一晶体管的源极分别与所述源极线电连接，所述第一晶体管的漏极与所述第二MTJ一一对应电连接，所述写单元包括第二晶体管和写入字线，所述第二晶体管的栅极和所述写入字线电连接，所述第二晶体管的源极与所述源极线电连接，所述第二晶体管的漏极与所述第二自旋轨道矩层电连接。
8.根据权利要求1至6中任意一项所述的存储芯片，其特征在于，所述开关单元为第三晶体管，所述第三晶体管的栅极与所述字线电连接，所述第三晶体管的源极与源极线电连接，所述第三晶体管的漏极与所述通孔结构电连接。
9.根据权利要求1所述的存储芯片，其特征在于，所述第一自旋轨道矩层和所述第二自旋轨道矩层结构相同，所述第一自旋轨道矩层的与所述第一MTJ接触的材料为重金属材料层，所述第二自旋轨道矩层的与所述第二MTJ接触的材料为重金属材料层，所述重金属材料层包括铂、钽、钨、铱、铪、钌、铊、铋、金、钛和锇中的任意一种。
10.根据权利要求1所述的存储芯片，其特征在于，所述第一MTJ包括依次层叠的第一自由层、第一势垒层和第一钉扎层，所述第二MTJ包括依次层叠的第二自由层、第二势垒层和第二钉扎层，所述第一自由层与所述第一自旋轨道矩层接触，所述第二自由层和所述第二自旋轨道矩层接触。
11.根据权利要求1所述的存储芯片，其特征在于，所述第一MTJ还包括第一顶电极或第一底电极，在所述第一MTJ的第二端为所述第一SOT单元的第一端的情况下，所述第一MTJ包括所述第一顶电极，所述第一顶电极与位线电连接，在所述第一MTJ的第二端为所述第一SOT单元的第二端的情况下，所述第一MTJ包括所述第一底电极，所述第一底电极与所述开关单元的电连接，所述第二MTJ还包括第二顶电极或第二底电极，在所述第二MTJ的第二端为第二SOT单元的第一端的情况下，所述第二MTJ包括所述第二顶电极，所述第二顶电极与所述读单元电连接，在所述第二MTJ的第二端为所述第二SOT单元的第二端的情况下，所述第二MTJ包括所述第二底电极，所述第二底电极与所述写单元电连接。
12.根据权利要求6所述的存储芯片，其特征在于，所述通孔结构包括导电通孔和填充物质，所述填充物质为低电阻导电材料。
CN202011360601.5A 2020-11-27 2020-11-27 存储芯片 Pending CN114566196A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011360601.5A CN114566196A (zh) 2020-11-27 2020-11-27 存储芯片
PCT/CN2020/142226 WO2022110504A1 (zh) 2020-11-27 2020-12-31 存储芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011360601.5A CN114566196A (zh) 2020-11-27 2020-11-27 存储芯片

Publications (1)

Publication Number Publication Date
CN114566196A true CN114566196A (zh) 2022-05-31

Family

ID=81711973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011360601.5A Pending CN114566196A (zh) 2020-11-27 2020-11-27 存储芯片

Country Status (2)

Country Link
CN (1) CN114566196A (zh)
WO (1) WO2022110504A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923648B2 (en) * 2017-01-17 2021-02-16 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
CN110660420B (zh) * 2018-06-28 2022-06-24 中电海康集团有限公司 Mram存储单元
KR102517332B1 (ko) * 2018-09-12 2023-04-03 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법
CN111739570B (zh) * 2019-03-25 2022-05-31 中电海康集团有限公司 Sot-mram存储单元及sot-mram存储器
CN111354392B (zh) * 2020-03-06 2023-08-08 上海新微技术研发中心有限公司 磁性存储器阵列及读写控制方法

Also Published As

Publication number Publication date
WO2022110504A1 (zh) 2022-06-02

Similar Documents

Publication Publication Date Title
US7911833B2 (en) Anti-parallel diode structure and method of fabrication
US8233310B2 (en) Resistance-change memory
KR20200050368A (ko) 자기 터널 접합(mtj) 메모리용 판독 회로
US11817160B2 (en) One-time programmable memory bit cell
JPWO2010140615A1 (ja) 半導体記憶装置
JP2020113702A (ja) 抵抗変化型ランダムアクセスメモリ
US11721376B2 (en) Memory device, operation method of memory device and operation method of memory circuit
TW571310B (en) Current source and drain arrangement for magnetoresistive memories (MRAMs)
US10374006B1 (en) Magnetic random access memory cell structure
US7772660B2 (en) Magnetoresistive random access memory and method of manufacturing the same
US11145676B1 (en) Memory device and multi-level memory cell having ferroelectric storage element and magneto-resistive storage element
TWI381385B (zh) 具有嵌入式多類型記憶體的記憶體結構
CN112186098B (zh) 基于自旋轨道矩的磁性存储器件及sot-mram存储单元
US10651235B1 (en) 2-transistor 2-magnetic tunnel junction (2T2MTJ) MRAM structure
US11963463B2 (en) MRAM cell and MRAM
US20230133622A1 (en) Semiconductor memory
US11978509B2 (en) Semiconductor memory devices with differential threshold voltages
US20220399400A1 (en) Nonvolatile semiconductor memory device
CN114566196A (zh) 存储芯片
US9865601B2 (en) Semiconductor integrated circuit
CN113257296A (zh) 存储阵列
US10510392B1 (en) Integrated circuits having memory cells with shared bit lines and shared source lines
WO2022142128A1 (zh) 半导体器件的制备方法
WO2022142097A1 (zh) 磁性存储器及其读写方法
US11929105B2 (en) Method of fabricating a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination