CN108109666A - 电熔丝电路和防止电熔丝误烧写的方法 - Google Patents

Abstract

本发明提供一种电熔丝电路和防止电熔丝误烧写的方法，所述电熔丝电路包括烧写电流提供单元、存储单元阵列、以及电荷泄放单元，其中：所述烧写电流提供单元用于提供烧写电流以对所述存储单元阵列中的存储单元进行烧写；以及所述电荷泄放单元用于在一个存储单元烧写结束后、下一个存储单元开启前对所述烧写电流提供单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。本发明所提供的电熔丝电路和防止电熔丝误烧写的方法在提供烧写电流的单元与存储单元阵列相交的节点处引入一条电荷泄放路径，在烧写结束后泄放该节点处积累的大量电荷，从而能够有效防止误烧写。

Description

电熔丝电路和防止电熔丝误烧写的方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种电熔丝(eFuse)电路和防止电熔丝误烧写的方法。

背景技术

在集成电路中，熔丝(Fuse)是指阻值可以发生大幅度改变的连接线(由低阻态向高阻态改变)，或者是可以熔断的连接线。最初，熔丝是用于连接集成电路中的冗余电路，一旦检测发现集成电路具有缺陷，就利用熔丝修复或者取代有缺陷的电路。熔丝除了可以在冗余电路中应用外，还具有更广泛的应用，如：内建自测技术、自修复技术、一次编程芯片、片上系统等等。熔丝一般分为激光熔丝和电熔丝两种。随着半导体技术的发展，电熔丝逐渐取代了激光熔丝。随着电熔丝的理论与技术逐渐成熟，电熔丝的应用范围迅速扩大。

现有的电熔丝电路存在可能误烧写的问题。图1示例性地示出了电熔丝的常见架构，如图1所示，PMOS晶体管P1负责在熔丝烧写时提供电流，灵敏放大器(Sense Amplifier)负责读取熔丝状态。为了提供足够大的电流并消耗较小的电压，晶体管P1往往选取很大的尺寸，有很大的寄生电容，再加上灵敏放大器和存储单元(bitcell)阵列的寄生电容，节点VP的容性负载通常很大。当烧写完一个存储单元或读取完一个烧过的存储单元后，节点VP往往会积累很大的电荷，下一个存储单元开启时，电荷将通过熔丝进行泄放，如果泄放路径中的熔丝是未烧写过的，很有可能会引发误烧写。现有方法中有通过缩短读取时电流流经熔丝的时间来降低缓慢的电迁移(soft Electro Migration，soft EM)发生的可能，以降低误烧写的风险。然而，这种方式一方面无法解决烧写过程中可能产生的误烧写，另一方面，如果读‘1’后读‘0’，节点VP积累的大量电荷很难及时泄放掉。

发明内容

针对现有技术的不足，一方面，本发明提供一种电熔丝电路，所述电熔丝电路包括烧写电流提供单元、存储单元阵列、以及电荷泄放单元，其中：所述烧写电流提供单元用于提供烧写电流以对所述存储单元阵列中的存储单元进行烧写；以及所述电荷泄放单元用于在一个存储单元烧写结束后、下一个存储单元开启前对所述烧写电流提供单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

在本发明的一个实施例中，所述电熔丝电路还包括：读取单元，所述读取单元用于对所述存储单元阵列中的存储单元进行读取；并且所述电荷泄放单元还用于在一个存储单元读取结束后、下一个存储单元读取开始前对所述读取单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

在本发明的一个实施例中，所述电荷泄放单元包括NMOS晶体管，所述NMOS晶体管在存储单元的烧写/读取过程中关闭，并在该存储单元烧写/读取结束后开启，以进行所述电荷泄放。

在本发明的一个实施例中，所述烧写电流提供单元包括PMOS晶体管，所述PMOS晶体管的源端接电源、漏端连接所述NMOS晶体管的漏端，所述NMOS晶体管的源端接地。

在本发明的一个实施例中，所述读取单元包括灵敏放大器。

在本发明的一个实施例中，所述读取单元还包括对读取进行控制的控制单元。

在本发明的一个实施例中，所述控制单元包括NMOS晶体管。

在本发明的一个实施例中，所述存储单元阵列中的每个存储单元包括串联连接的熔丝和NMOS晶体管。

另一方面，本发明还提供一种防止电熔丝误烧写的方法，所述方法包括：提供烧写电流、并对存储单元阵列中的存储单元进行烧写，其中，在一个存储单元烧写结束后、下一个存储单元开启前，对提供烧写电流的单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

在本发明的一个实施例中，所述方法还包括：提供读取单元、并对所述存储单元阵列中的存储单元进行读取，其中，在一个存储单元读取结束后、下一个存储单元读取开始前，对所述读取单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

本发明所提供的电熔丝电路和防止电熔丝误烧写的方法在提供烧写电流的单元与存储单元阵列相交的节点处引入一条电荷泄放路径，在烧写结束后泄放该节点处积累的大量电荷，从而能够有效防止误烧写。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出现有的电熔丝电路的示例性结构示意图；

图2示出根据本发明实施例的电熔丝电路的示例性结构框图；

图3示出根据本发明实施例的电熔丝电路的示例性结构示意图；

图4A示出图3中所示电熔丝电路的烧写模式的时序图；以及

图4B示出图3中所示电熔丝电路的读取模式的时序图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

为了解决现有电熔丝电路中可能出现的误烧写问题，本发明提供一种电熔丝电路，该电熔丝电路引入一条电荷泄放路径，在烧写结束后可以进行电荷泄放，从而能够有效防止误烧写。下面结合图2描述根据本发明实施例的电熔丝电路。

图2示出根据本发明实施例的电熔丝电路200的示例性结构框图。如图2所示，电熔丝电路200包括烧写电流提供单元210、存储单元阵列220、以及电荷泄放单元230。其中，烧写电流提供单元210用于提供烧写电流以对存储单元阵列220中的存储单元进行烧写。电荷泄放单元230用于在一个存储单元烧写结束后、下一个存储单元开启前对烧写电流提供单元210与存储单元阵列220相交的节点处进行电荷泄放，以防止误烧写。

示例性地，存储单元阵列中的每个存储单元可以包括串联连接的熔丝和NMOS晶体管。在其他示例中，存储单元阵列中的每个存储单元可以采用任何其他合适的结构。

在烧写一个存储单元的过程中，电荷泄放单元230不操作。烧写结束，熔丝呈现高阻，烧写电流提供单元210与存储单元阵列220相交的节点处于高压，积累大量电荷，此时电荷泄放单元操作，将电荷泄放掉。之后再开启下一个存储单元，如果该存储单元不需要烧写，则可以避免将其误烧写。另外存储单元实际切换过程中，由于很难避免地址位的信号交叠，可能短暂开启某一存储单元，将上述节点处的电荷泄放掉，也能防止将该存储单元误烧写。

因此，根据本发明实施例的电熔丝电路200在提供烧写电流的单元与存储单元阵列相交的节点处引入一条电荷泄放路径，在烧写结束后泄放该节点处积累的大量电荷，从而能够有效防止误烧写。

在一个实施例中，电熔丝电路200还包括读取单元(未在图2中示出)，该读取单元用于对存储单元阵列220中的存储单元进行读取；并且电荷泄放单元230还用于在一个存储单元读取结束后、下一个存储单元读取开始前对读取单元与存储单元阵列220相交的节点处进行电荷泄放，以防止误烧写。

示例性地，该读取单元可以包括灵敏放大器。示例性地，该读取单元还可以包括对读取进行控制的控制单元。该控制单元例如可以采用NMOS晶体管来实现，该NMOS晶体管的栅端连接控制信号、源端连接存储单元阵列、漏端连接灵敏放大器。在其他示例中，还可以采用任何其他合适的器件或器件的组合来实现读取单元。

在读取一个存储单元的过程(即采样存储单元信息的过程)中，电荷泄放单元不操作。如果当前熔丝是高阻，读取单元与存储单元阵列220相交的节点(也即烧写电流提供单元210与存储单元阵列220相交的节点)将处于高压，积累大量电荷。读取(采样)结束，电荷泄放单元操作，将电荷泄放掉。之后再读取下一个存储单元，就能够避免soft EM引起误烧写。

因此，根据本发明实施例的电熔丝电路200在读取单元与存储单元阵列相交的节点处引入一条电荷泄放路径，在读取结束后泄放该节点处积累的大量电荷，从而能够有效防止误烧写。

在一个实施例中，电荷泄放单元230可以包括NMOS晶体管，该NMOS晶体管在存储单元的烧写/读取过程中关闭，并在该存储单元烧写/读取结束后开启，以进行电荷泄放。采用NMOS实现电荷泄放单元简单可靠，成本较低。在其他实施例中，还可以采用任何其他合适的器件或器件的组合来实现电荷泄放。

在一个实施例中，烧写电流提供单元210可以包括PMOS晶体管，该PMOS晶体管的源端接电源、漏端连接实现电荷泄放单元230的NMOS晶体管的漏端、栅端连接控制该PMOS晶体管开启或关闭的控制信号。实现电荷泄放单元230的NMOS晶体管的漏端连接实现烧写电流提供单元210的PMOS晶体管的漏端、栅端连接控制该NMOS晶体管开启或关闭的控制信号、源端接地，这样可以容易地实现将烧写电流提供单元210(或读取单元)与存储单元阵列220相交的节点处的电荷泄放到地，安全又有效。采用PMOS实现烧写电流提供单元简单可靠，易于实现。在其他实施例中，还可以采用任何其他合适的器件或器件的组合来实现烧写电流的提供。

基于上面的描述，根据本发明实施例的电熔丝电路在提供烧写电流的单元(或读取单元)与存储单元阵列相交的节点处引入一条电荷泄放路径，在烧写/读取结束后泄放该节点处积累的大量电荷，从而能够有效防止误烧写。

下面结合图3描述根据本发明实施例的电熔丝电路300的更具体的结构示例。如图3所示，电熔丝电路300包括提供烧写电流的PMOS晶体管P1、包括多个存储单元bitcell的存储单元阵列、读取熔丝状态(即对存储单元进行读取)的灵敏放大器、以及实现电荷泄放的NMOS晶体管N1(如图3中虚线圈出的)。

其中，晶体管P1的源端连接电源、漏端连接到晶体管N1的漏端、栅端连接到控制信号VPGATE，VPGATE控制晶体管P1，提供烧写电流。晶体管N1的漏端连接到晶体管P1的漏端、源端接地、栅端连接到控制信号VSWITCH，VSWITCH控制晶体管N1的开关闭合。存储单元阵列中每个存储单元包括串联连接的熔丝和NMOS晶体管，存储单元阵列由信号VNGATE[N-1:0]控制，每次开启一个存储单元。晶体管P1与存储单元阵列相交的节点为VP。灵敏放大器通过一个NMOS晶体管连接到存储单元阵列，该NMOS晶体管的漏端连接灵敏放大器、源端连接存储单元阵列、栅端连接控制信号RDEN，RDEN用于控制读取模式。Dout为灵敏放大器的输出。

该电熔丝电路300可以包括烧写模式和读取模式。

烧写模式时，在烧写一个bitcell的过程中，先关闭晶体管N1。烧写结束，熔丝呈现高阻，VP处于高压，积累大量电荷，此时开启晶体管N1，将电荷泄放到地。之后再开启下一个bitcell，如果该bitcell不需要烧写，则可以避免将其误烧写。另外bitcell实际切换过程中，由于很难避免地址位的信号交叠，可能短暂开启某一bitcell，因此，VP电荷泄放掉也能防止将该bitcell误烧写。

读取模式时，采样bitcell信息的过程中，关闭晶体管N1。如果当前熔丝是高阻，VP将处于高压，积累大量电荷。采样结束，开启晶体管N1，将电荷泄放到地。之后再读取下一个bitcell，就能够避免soft EM引起误烧写。

图4A和图4B分别示出图3中所示电熔丝电路的烧写模式和读取模式的时序图。

如图4A所示，烧写模式下，RDEN置为低电平(low)。通过VNGATE[N-1:0]开启某一bitcell后，VPGATE给一个低电平脉冲开启晶体管P1，对熔丝进行烧写。烧写结束，VPGATE置高，再给VSWITCH一个高电平脉冲，打开晶体管N1，将VP积累的电荷泄放掉。之后再进行下一bitcell的烧写。

如图4B所示，读取模式下，VPGATE置为高电平(high)，通过VNGATE[N-1:0]开启某一bitcell后，RDEN提供高电平脉冲以采样bitcell信息。采样结束，RDEN置低，给VSWITCH一个高电平脉冲，打开晶体管N1，将VP积累的电荷泄放掉。之后再进行下一bitcell的读取。

基于上面的描述，根据本发明实施例的电熔丝电路300在提供烧写电流的晶体管P1和存储单元阵列相交的VP节点处添加一个源端接地、漏端接VP的NMOS晶体管作为泄放路径，每次烧写一个bitcell或读取一个bitcell后，开启该NMOS，将VP积累的电荷泄放到地，从而能够有效防止误烧写。

以上根据具体实施例描述了本发明所提供的电熔丝电路，但其仅是示例性的，根据本发明实施例的电熔丝电路还可以采用其他的合适结构来实现，例如删除和/或采用其他单元或器件替代如图3中所示的电熔丝电路中的部分器件，或者采用其他合适的单元或器件来实现如图3中所示的电熔丝电路中的单元或器件。在本发明的教导下，本领域普通技术人员做出的修改和改变均应认为是本发明的范围之内。

根据本发明的另一方面，还提供一种防止电熔丝误烧写的方法，所述方法包括：提供烧写电流、并对存储单元阵列中的存储单元进行烧写，其中，在一个存储单元烧写结束后、下一个存储单元开启前，对提供烧写电流的单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

在一个示例中，所述存储单元阵列中的每个存储单元包括串联连接的熔丝和NMOS晶体管。

在一个实施例中，所述方法还包括：提供读取单元、并对所述存储单元阵列中的存储单元进行读取，其中，在一个存储单元读取结束后、下一个存储单元读取开始前，对所述读取单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

在一个示例中，所述读取单元包括灵敏放大器。在一个示例中，所述读取单元还包括对读取进行控制的控制单元。示例性地，所述控制单元包括NMOS晶体管。

在一个示例中，对电荷的泄放可以采用NMOS晶体管来实现，该NMOS晶体管在存储单元的烧写/读取过程中关闭，并在该存储单元烧写/读取结束后开启，以进行电荷的泄放。

在一个示例中，提供烧写电流的单元包括PMOS晶体管，该PMOS晶体管的源端接电源、漏端连接实现电荷泄放的NMOS晶体管的漏端，实现电荷泄放的NMOS晶体管的源端接地。

根据本发明实施例的防止电熔丝误烧写的方法在提供烧写电流的单元(或读取单元)与存储单元阵列相交的节点处引入一条电荷泄放路径，在烧写/读取结束后泄放该节点处积累的大量电荷，从而能够有效防止误烧写。

本领域技术人员可以结合上述对根据本发明实施例的电熔丝电路的描述理解根据本发明实施例的上述防止电熔丝误烧写的方法的步骤、流程和具体实现，为了简洁，此处不再赘述。

尽管已经参考附图描述了上述示例实施例，但应理解上述示例实施例仅仅是示例性的，并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该本发明的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如相应的权利要求书所反映的那样，其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域的技术人员可以理解，除了特征之间相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

以上所述，仅为本发明的具体实施方式或对具体实施方式的说明，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种电熔丝电路，其特征在于，所述电熔丝电路包括烧写电流提供单元、存储单元阵列、以及电荷泄放单元，其中：

所述烧写电流提供单元用于提供烧写电流以对所述存储单元阵列中的存储单元进行烧写；以及

所述电荷泄放单元用于在一个存储单元烧写结束后、下一个存储单元开启前对所述烧写电流提供单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

2.根据权利要求1所述的电熔丝电路，其特征在于，所述电熔丝电路还包括：

读取单元，所述读取单元用于对所述存储单元阵列中的存储单元进行读取；并且

所述电荷泄放单元还用于在一个存储单元读取结束后、下一个存储单元读取开始前对所述读取单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

3.根据权利要求1或2所述的电熔丝电路，其特征在于，所述电荷泄放单元包括NMOS晶体管，所述NMOS晶体管在存储单元的烧写/读取过程中关闭，并在该存储单元烧写/读取结束后开启，以进行所述电荷泄放。

4.根据权利要求3所述的电熔丝电路，其特征在于，所述烧写电流提供单元包括PMOS晶体管，所述PMOS晶体管的源端接电源、漏端连接所述NMOS晶体管的漏端，所述NMOS晶体管的源端接地。

5.根据权利要求2所述的电熔丝电路，其特征在于，所述读取单元包括灵敏放大器。

6.根据权利要求5所述的电熔丝电路，其特征在于，所述读取单元还包括对读取进行控制的控制单元。

7.根据权利要求6所述的电熔丝电路，其特征在于，所述控制单元包括NMOS晶体管。

8.根据权利要求1所述的电熔丝电路，其特征在于，所述存储单元阵列中的每个存储单元包括串联连接的熔丝和NMOS晶体管。

9.一种防止电熔丝误烧写的方法，其特征在于，所述方法包括：提供烧写电流、并对存储单元阵列中的存储单元进行烧写，其中，在一个存储单元烧写结束后、下一个存储单元开启前，对提供烧写电流的单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。

10.根据权利要求9所述的方法，其特征在于，所述方法还包括：提供读取单元、并对所述存储单元阵列中的存储单元进行读取，其中，在一个存储单元读取结束后、下一个存储单元读取开始前，对所述读取单元与所述存储单元阵列相交的节点处进行电荷泄放，以防止误烧写。