JP2009253952A - 半導体装置及び半導体装置のインピーダンス調整方法 - Google Patents
半導体装置及び半導体装置のインピーダンス調整方法 Download PDFInfo
- Publication number
- JP2009253952A JP2009253952A JP2008103387A JP2008103387A JP2009253952A JP 2009253952 A JP2009253952 A JP 2009253952A JP 2008103387 A JP2008103387 A JP 2008103387A JP 2008103387 A JP2008103387 A JP 2008103387A JP 2009253952 A JP2009253952 A JP 2009253952A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- bit
- impedance
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
Abstract
【解決手段】4ビットカウンタ33pは、コンパレータ32pから供給されたアップダウン信号Spに基づいて4ビットのカウンタ値CNTpを出力する。重み付け選択回路35pは、各PMOSトランジスタのDC特性の平均値との偏差に基づいて重み付けを行い、4ビットカウンタ33pのビット1(LSB)には、偏差が最も小さいトランジスタを割り当てる。重み付け選択回路33pは、4ビットカウンタ33pのビット2には、2つのPMOSトランジスタ、ビット3には、4つのPMOSトランジスタ、ビット4(MSB)には、8つのPMOSトランジスタを割り当てる。そして、重み付け選択回路35pは、4ビットカウンタ33pから出力されたカウンタ値CNTpに基づいて、トランジスタP3−1〜P30を選択する。
【選択図】図3
Description
それぞれインピーダンス特性が既知である複数のトランジスタが並列に接続されたアレイ回路と、
基準インピーダンスと前記アレイ回路のインピーダンスとを比較し、比較結果を出力するインピーダンス比較部と、
クロック信号が供給され、前記インピーダンス比較部が出力した比較結果に基づいて、供給されたクロック信号をカウントし、当該カウント値をビット値で出力するビットカウンタと、
前記アレイ回路の複数のトランジスタのインピーダンス特性の代表値との偏差に基づいて各トランジスタの重み付けを行い、前記ビットカウンタの最下位ビットに前記偏差が最も小さいトランジスタを割り当てるとともに、前記重み付けに従い、第k(k;1以上の自然数)ビットには2の(k−1)乗個のトランジスタを割り当てて、前記ビットカウンタが出力したカウント値に基づいて、各ビットに割り当てたトランジスタを選択してオン・オフする制御部と、を備えたことを特徴とする。
それぞれインピーダンス特性が既知である複数のトランジスタが並列に接続されたアレイ回路と、
基準インピーダンスと前記アレイ回路のインピーダンスとを比較し、比較結果を出力するインピーダンス比較部と、
クロック信号が供給され、前記インピーダンス比較部が出力した比較結果に基づいて、供給されたクロック信号をカウントし、当該カウント値をビット値で出力するビットカウンタと、を備えた半導体装置のインピーダンス調整方法であって、
前記アレイ回路の複数のトランジスタのインピーダンス特性の代表値との偏差に基づいて各トランジスタの重み付けを行うステップと、
前記ビットカウンタの最下位ビットに前記偏差が最も小さいトランジスタを割り当てるとともに、前記重み付けに従い、第k(k;1以上の自然数)ビットには2のk乗個のトランジスタを割り当てるステップと、
前記ビットカウンタが出力したカウント値に基づいて、各ビットに割り当てたトランジスタをオン・オフするステップと、を備えたことを特徴とする。
本実施形態に係るLSI100は、内部回路1と、出力バッファ2と、インピーダンス調整回路3と、を備える。
PMOSトランジスタの場合、DC特性の平均値との偏差が小さい方から順に、トランジスタP3−8,P3−2,P3−14,P3−29,P3−20,P3−5,P3−12,P3−4,P3−23,P3−6,P3−18,P3−25,P3−17,P3−27,P3−9が選択されたものとする。
2 出力バッファ
3 インピーダンス調整回路
30p PMOS用インピーダンス調整回路
30n NMOS用インピーダンス調整回路
31p PMOSアレイ
31n NMOSアレイ
P3−1〜P3−30 トランジスタ(PMOS)
N3−1〜N3−30 トランジスタ(NMOS)
32p,32n コンパレータ
33p,33n 4ビットカウンタ
35p,35n 重み付け選択回路
100 LSI(半導体回路)
Claims (3)
- それぞれインピーダンス特性が既知である複数のトランジスタが並列に接続されたアレイ回路と、
基準インピーダンスと前記アレイ回路のインピーダンスとを比較し、比較結果を出力するインピーダンス比較部と、
クロック信号が供給され、前記インピーダンス比較部が出力した比較結果に基づいて、供給されたクロック信号をカウントし、当該カウント値をビット値で出力するビットカウンタと、
前記アレイ回路の複数のトランジスタのインピーダンス特性の代表値との偏差に基づいて各トランジスタの重み付けを行い、前記ビットカウンタの最下位ビットに前記偏差が最も小さいトランジスタを割り当てるとともに、前記重み付けに従い、第k(k;1以上の自然数)ビットには2の(k−1)乗個のトランジスタを割り当てて、前記ビットカウンタが出力したカウント値に基づいて、各ビットに割り当てたトランジスタを選択してオン・オフする制御部と、を備えた、
ことを特徴とする半導体装置。 - 前記アレイ回路は、前記ビットカウンタのすべてのビット値に割り当てられるトランジスタよりも多くの数のトランジスタを備え、
前記制御部は、前記アレイ回路が備えたトランジスタから、インピーダンス特性が前記代表値との偏差が小さいトランジスタを選択する、
ことを特徴とする請求項1に記載の半導体装置。 - それぞれインピーダンス特性が既知である複数のトランジスタが並列に接続されたアレイ回路と、
基準インピーダンスと前記アレイ回路のインピーダンスとを比較し、比較結果を出力するインピーダンス比較部と、
クロック信号が供給され、前記インピーダンス比較部が出力した比較結果に基づいて、供給されたクロック信号をカウントし、当該カウント値をビット値で出力するビットカウンタと、を備えた半導体装置のインピーダンス調整方法であって、
前記アレイ回路の複数のトランジスタのインピーダンス特性の代表値との偏差に基づいて各トランジスタの重み付けを行うステップと、
前記ビットカウンタの最下位ビットに前記偏差が最も小さいトランジスタを割り当てるとともに、前記重み付けに従い、第k(k;1以上の自然数)ビットには2のk乗個のトランジスタを割り当てるステップと、
前記ビットカウンタが出力したカウント値に基づいて、各ビットに割り当てたトランジスタをオン・オフするステップと、を備えた、
ことを特徴とする半導体装置のインピーダンス調整方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103387A JP5157607B2 (ja) | 2008-04-11 | 2008-04-11 | 半導体装置及び半導体装置のインピーダンス調整方法 |
US12/409,838 US7852111B2 (en) | 2008-04-11 | 2009-03-24 | Semiconductor device and impedance adjustment method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103387A JP5157607B2 (ja) | 2008-04-11 | 2008-04-11 | 半導体装置及び半導体装置のインピーダンス調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009253952A true JP2009253952A (ja) | 2009-10-29 |
JP5157607B2 JP5157607B2 (ja) | 2013-03-06 |
Family
ID=41163456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008103387A Expired - Fee Related JP5157607B2 (ja) | 2008-04-11 | 2008-04-11 | 半導体装置及び半導体装置のインピーダンス調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7852111B2 (ja) |
JP (1) | JP5157607B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100897302B1 (ko) * | 2008-04-10 | 2009-05-14 | 주식회사 하이닉스반도체 | 데이터 라인 터미네이션 회로 |
WO2010076815A1 (en) * | 2008-12-29 | 2010-07-08 | Invatec Technology Center Gmbh | Endoluminal prosthesis |
US9189566B2 (en) * | 2010-12-07 | 2015-11-17 | Sap Se | Facilitating extraction and discovery of enterprise services |
JP5635459B2 (ja) * | 2011-07-11 | 2014-12-03 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US9069844B2 (en) | 2011-11-02 | 2015-06-30 | Sap Se | Facilitating extraction and discovery of enterprise services |
US9177289B2 (en) | 2012-05-03 | 2015-11-03 | Sap Se | Enhancing enterprise service design knowledge using ontology-based clustering |
US9935632B1 (en) * | 2017-07-19 | 2018-04-03 | Micron Technology, Inc. | Methods and systems for averaging impedance calibration |
US10659055B1 (en) * | 2018-11-14 | 2020-05-19 | Omnivision Technologies, Inc. | Two stage gray code counter with a redundant bit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442619A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | Daコンバータ |
JP2001177580A (ja) * | 1999-12-20 | 2001-06-29 | Sony Corp | インピーダンス適合システム |
JP2005026890A (ja) * | 2003-06-30 | 2005-01-27 | Nec Corp | インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4201128B2 (ja) | 2003-07-15 | 2008-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
KR100681879B1 (ko) * | 2006-01-16 | 2007-02-15 | 주식회사 하이닉스반도체 | 온-다이 터미네이션 제어 장치 |
-
2008
- 2008-04-11 JP JP2008103387A patent/JP5157607B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-24 US US12/409,838 patent/US7852111B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442619A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | Daコンバータ |
JP2001177580A (ja) * | 1999-12-20 | 2001-06-29 | Sony Corp | インピーダンス適合システム |
JP2005026890A (ja) * | 2003-06-30 | 2005-01-27 | Nec Corp | インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7852111B2 (en) | 2010-12-14 |
US20090256586A1 (en) | 2009-10-15 |
JP5157607B2 (ja) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5157607B2 (ja) | 半導体装置及び半導体装置のインピーダンス調整方法 | |
JP5101834B2 (ja) | インピーダンス制御回路 | |
US7843211B2 (en) | Impedance adjusting circuit and semiconductor memory device having the same | |
US7176729B2 (en) | Semiconductor integrated circuit controlling output impedance and slew rate | |
JP3640800B2 (ja) | 半導体装置 | |
US9077332B2 (en) | Impedance control circuit and semiconductor device including the same | |
US20140225640A1 (en) | Semiconductor device and method of adjusting characteristic thereof | |
US20080001623A1 (en) | Semiconductor memory device with ZQ calibration circuit | |
US9467142B2 (en) | Semiconductor device with buffer and replica circuits | |
CN109559768B (zh) | 使用校准电路的传输器件、包括其的半导体装置和系统 | |
JP2011101266A (ja) | 半導体装置及び情報処理システム | |
JP2010171781A (ja) | インピーダンス調整回路 | |
JP3885773B2 (ja) | インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置 | |
Zou et al. | 3DLAT: TSV-based 3D ICs crosstalk minimization utilizing less adjacent transition code | |
US20070103356A1 (en) | Analog to digital converter with a series of inverting elements | |
US7443203B2 (en) | Impedance adjustment circuit and integrated circuit device | |
KR101062777B1 (ko) | 반도체 메모리 장치 | |
JP4992005B2 (ja) | 電圧供給装置及び方法 | |
US7629833B2 (en) | Power supply apparatus of semiconductor integrated circuit | |
US7779317B2 (en) | Test control circuit and reference voltage generating circuit having the same | |
US8410813B2 (en) | Method and apparatus for a low power AC On-Die-Termination (ODT) circuit | |
WO2014162491A1 (ja) | 信号伝送システム、送信回路、受信回路、信号送信方法、及び信号受信方法 | |
JP5564869B2 (ja) | 半導体集積回路 | |
JP2007503789A (ja) | 長いオンチップバスの動作 | |
JP2003204258A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5157607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |