JP2009231729A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009231729A
JP2009231729A JP2008078167A JP2008078167A JP2009231729A JP 2009231729 A JP2009231729 A JP 2009231729A JP 2008078167 A JP2008078167 A JP 2008078167A JP 2008078167 A JP2008078167 A JP 2008078167A JP 2009231729 A JP2009231729 A JP 2009231729A
Authority
JP
Japan
Prior art keywords
side terminal
semiconductor device
module substrate
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008078167A
Other languages
Japanese (ja)
Other versions
JP5040765B2 (en
Inventor
Naotaka Kuroda
尚孝 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008078167A priority Critical patent/JP5040765B2/en
Publication of JP2009231729A publication Critical patent/JP2009231729A/en
Application granted granted Critical
Publication of JP5040765B2 publication Critical patent/JP5040765B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can perform its thermoelectric conversion in an effective manner. <P>SOLUTION: The semiconductor device has a semiconductor chip 10, in whose principal surface a heat generating source 11 is formed, a module substrate 16, whereon the semiconductor chip 10 is mounted flip-chip-wise via signal bumps 13; a Seebeck element 15, having a high-temperature-side terminal 15a connected with the vicinity of the maximum-temperature-region of the principal surface of the semiconductor chip 10 and having a low-temperature-side terminal 15b; and a heat radiating portion 19 connected with the low-temperature-side terminal 15b. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置に関し、特に熱電変換素子を内蔵した半導体モジュールに関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor module incorporating a thermoelectric conversion element.

情報処理機器や通信機器などの電子機器では、近年、高性能化に伴って消費電力が増大しており、それとともに機器内部の半導体デバイスにおいては自己発熱による発熱量が増大している。これによる接合温度の上昇はデバイス特性や信頼性に悪影響を与えることから、放熱対策が重要な技術課題であり、デバイスの発熱量増大とともに冷却装置が複雑化・大型化している。   In recent years, the power consumption of electronic devices such as information processing devices and communication devices has increased along with higher performance, and along with this, the amount of heat generated by self-heating in semiconductor devices inside the devices has increased. The increase in the junction temperature due to this adversely affects the device characteristics and reliability. Therefore, countermeasures for heat dissipation are an important technical issue, and the cooling device is becoming more complicated and larger as the amount of heat generated by the device increases.

一方、半導体デバイスが自己発熱により発生する熱を積極的に回収・再利用することにより、半導体デバイスの効率を上げることや消費電力の低減を実現する技術の開発も活発化しつつある。このような技術の従来例として、例えば特許文献１乃至２に開示されたものがある。   On the other hand, the development of technologies for increasing the efficiency of semiconductor devices and reducing power consumption by actively collecting and reusing heat generated by self-heating of semiconductor devices is also becoming active. As a conventional example of such a technique, there are those disclosed in Patent Documents 1 and 2, for example.

特許文献１では、図６に示すようにフリップチップ実装した半導体モジュールにおいて回路基板とヒートシンクの間にペルチェ素子を配置するとともに、回路基板内にサーマルビアを配置することで放熱性能を向上させている。特許文献２では、図７に示すようにフリップチップ実装した半導体チップの裏面側とヒートシンクの間に熱電変換素子を配置し、放熱または廃熱の回収・再利用を行い消費電力の低減を図っている。
特開２００２−１９８４７６号公報 特開２００７−２３４９１３号公報 In Patent Document 1, as shown in FIG. 6, in a flip-chip mounted semiconductor module, a Peltier element is arranged between a circuit board and a heat sink, and a thermal via is arranged in the circuit board to improve heat dissipation performance. . In Patent Document 2, as shown in FIG. 7, a thermoelectric conversion element is arranged between the rear surface side of a flip-chip mounted semiconductor chip and a heat sink, and heat dissipation or waste heat is recovered and reused to reduce power consumption. Yes.
JP 2002-198476 A JP 2007-234913 A

従来例においては、熱電変換素子はチップ底面とヒートシンクの間、もしくは、チップのさらに下側の回路基板や伝熱板とヒートシンクとの間に配置されている。このため、熱電変換素子の高温側端子と半導体チップ中の発熱源との距離が長く、この間に存在する熱抵抗により、高温側端子の温度が発熱源の温度に比べて低くなってしまう。ゼーベック素子による電力回収の場合には、高温側端子と低温側端子との間の温度差を大きく取ることができず、十分な熱起電力が得られないという問題がある。また、ペルチェ素子による冷却の場合には、発熱源とペルチェ素子の高温側端子との間の熱抵抗のため、モジュール全体の熱抵抗を十分低減できないという問題がある。   In the conventional example, the thermoelectric conversion element is disposed between the bottom surface of the chip and the heat sink, or between the circuit board or heat transfer plate further below the chip and the heat sink. For this reason, the distance between the high temperature side terminal of the thermoelectric conversion element and the heat generation source in the semiconductor chip is long, and the temperature of the high temperature side terminal becomes lower than the temperature of the heat generation source due to the thermal resistance existing therebetween. In the case of power recovery by the Seebeck element, there is a problem that a temperature difference between the high temperature side terminal and the low temperature side terminal cannot be made large, and a sufficient thermoelectromotive force cannot be obtained. In the case of cooling by the Peltier element, there is a problem that the thermal resistance of the entire module cannot be sufficiently reduced due to the thermal resistance between the heat generation source and the high temperature side terminal of the Peltier element.

本発明は上記事情に鑑みてなされたものであり、その目的とするところは、熱電変換を効果的に行うことが可能な半導体装置を提供することである。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device capable of effectively performing thermoelectric conversion.

本発明の一態様に係る半導体装置は、主表面に半導体素子が形成された半導体チップと、前記半導体チップが金属バンプを介してフリップチップ実装されたモジュール基板と、前記半導体チップの主表面の最高温度領域の近傍に接続された高温側端子と、低温側端子とを有する熱電変換素子と、前記低温側端子に接続された放熱部とを備えるものである。   A semiconductor device according to an aspect of the present invention includes a semiconductor chip in which a semiconductor element is formed on a main surface, a module substrate on which the semiconductor chip is flip-chip mounted through metal bumps, and the highest main surface of the semiconductor chip. A thermoelectric conversion element having a high temperature side terminal and a low temperature side terminal connected in the vicinity of the temperature region, and a heat radiating part connected to the low temperature side terminal are provided.

本発明によれば、熱電変換を効果的に行うことが可能な半導体装置を提供することができる。   According to the present invention, a semiconductor device capable of effectively performing thermoelectric conversion can be provided.

以下、本発明の実施の形態に係る半導体装置について、図を用いて説明する。なお、各図において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. In addition, in each figure, the same code | symbol is attached | subjected to the same component and description is abbreviate | omitted suitably.

実施の形態１．
本発明の実施の形態１に係る半導体装置について、図１及び図２を参照して説明する。図１は、本実施の形態に係る半導体装置の構成を示す模式的な断面図である。ここでは、半導体装置の一例として、ゼーベック素子を用いた電力回生機能つきパワーアンプモジュールについて説明する。図２は、本実施の形態に係る半導体装置のゼーベック素子部の模式的な断面図である。なお、図１、図２においては、各部の詳細な構成は省略し、説明に必要な箇所のみを抽出して示している。 Embodiment 1 FIG.
A semiconductor device according to Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 is a schematic cross-sectional view showing the configuration of the semiconductor device according to the present embodiment. Here, a power amplifier module with a power regeneration function using a Seebeck element will be described as an example of a semiconductor device. FIG. 2 is a schematic cross-sectional view of the Seebeck element portion of the semiconductor device according to the present embodiment. In FIG. 1 and FIG. 2, the detailed configuration of each part is omitted, and only the portions necessary for explanation are extracted and shown.

図１に示すように、本実施の形態に係る半導体装置は、半導体チップ１０、発熱源１１、サーマルバンプ１２、信号バンプ１３、信号配線１４、ゼーベック素子１５、モジュール基板１６、入力端子１７、出力端子１８、放熱部１９を備えている。モジュール基板１６の上には、信号配線１４、入力端子１７、出力端子１８が形成されている。信号配線１４上には、半導体チップ１０が信号バンプ１３を介してフリップチップ実装されている。信号バンプ１３は、電気信号を伝達するために設けられている。   As shown in FIG. 1, the semiconductor device according to the present embodiment includes a semiconductor chip 10, a heat source 11, a thermal bump 12, a signal bump 13, a signal wiring 14, a Seebeck element 15, a module substrate 16, an input terminal 17, and an output. A terminal 18 and a heat radiating portion 19 are provided. On the module substrate 16, signal wirings 14, input terminals 17, and output terminals 18 are formed. The semiconductor chip 10 is flip-chip mounted on the signal wiring 14 via the signal bumps 13. The signal bump 13 is provided for transmitting an electrical signal.

本実施の形態において、半導体チップ１０は高周波大電力増幅器である。半導体チップ１０の主表面には、例えば電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）等の半導体素子からなる発熱源１１が設けられている。発熱源１１の近傍にはサーマルバンプ１２が設けられている。サーマルバンプ１２は、放熱のために設けられた金属バンプであるが、同時にグラウンド接続のためにも用いられる。入力端子１７からの入力信号に対応して、発熱源１１である電界効果トランジスタが高周波大電力動作し、出力端子１８から電力が出力される。   In the present embodiment, the semiconductor chip 10 is a high frequency high power amplifier. A heat source 11 made of a semiconductor element such as a field effect transistor (FET) is provided on the main surface of the semiconductor chip 10. Thermal bumps 12 are provided in the vicinity of the heat source 11. The thermal bumps 12 are metal bumps provided for heat dissipation, but are also used for ground connection at the same time. In response to the input signal from the input terminal 17, the field effect transistor as the heat source 11 operates at high frequency and high power, and power is output from the output terminal 18.

モジュール基板１６の内部には、モジュール基板１６を貫通するようにゼーベック素子１５が設けられている。図２に、本実施の形態に係る半導体装置のゼーベック素子の構成例が示される。ゼーベック素子１５は、図２（ａ）のような通常のバルク型でもよく、図２（ｂ）のような薄膜型でもよい。バルク型のゼーベック素子１５は、図２（ａ）に示すように、ｐ型ゼーベック素子２１、ｎ型ゼーベック素子２２、高熱伝導絶縁層２３を備える。バルク型のゼーベック素子１５においては、ｐ型ゼーベック素子２１とｎ型ゼーベック素子２２とが交互に対向するように配置されている。ｐ型ゼーベック素子２１、ｎ型ゼーベック素子２２の上下の端部には、高熱伝導絶縁層２３が設けられている。   Inside the module substrate 16, a Seebeck element 15 is provided so as to penetrate the module substrate 16. FIG. 2 shows a configuration example of the Seebeck element of the semiconductor device according to the present embodiment. The Seebeck element 15 may be a normal bulk type as shown in FIG. 2A or a thin film type as shown in FIG. As shown in FIG. 2A, the bulk type Seebeck element 15 includes a p-type Seebeck element 21, an n-type Seebeck element 22, and a high thermal conductive insulating layer 23. In the bulk type Seebeck element 15, the p-type Seebeck element 21 and the n-type Seebeck element 22 are arranged so as to alternately face each other. High thermal conductive insulating layers 23 are provided on the upper and lower ends of the p-type Seebeck element 21 and the n-type Seebeck element 22.

一方、薄膜型のゼーベック素子１５は、図２（ｂ）に示すように、ｐ型ゼーベック素子２１、ｎ型ゼーベック素子２２、高熱伝導絶縁層２３、酸化シリコン（ＳｉＯ２）２６を備える。薄膜型ゼーベック素子１５では、ｐ型ゼーベック素子２１とｎ型ゼーベック素子２２とが酸化シリコン２６を介して、交互に積層されている。ｐ型ゼーベック素子２１とｎ型ゼーベック素子２２間には、ｐｎ接合部２４、ｎｐ接合部２５が形成されている。ｐ型ゼーベック素子２１、ｎ型ゼーベック素子２２の上下の端部には、高熱伝導絶縁層２３が設けられている。   On the other hand, the thin-film type Seebeck element 15 includes a p-type Seebeck element 21, an n-type Seebeck element 22, a high thermal conductive insulating layer 23, and silicon oxide (SiO 2) 26 as shown in FIG. In the thin film type Seebeck element 15, p-type Seebeck elements 21 and n-type Seebeck elements 22 are alternately stacked via silicon oxides 26. A pn junction 24 and an np junction 25 are formed between the p-type Seebeck element 21 and the n-type Seebeck element 22. High thermal conductive insulating layers 23 are provided on the upper and lower ends of the p-type Seebeck element 21 and the n-type Seebeck element 22.

ｐ型ゼーベック素子２１としてはｐ型ビスマス・テルル、ｎ型ゼーベック素子２２としてはｎ型ビスマス・テルルを用いることができる。また、高熱伝導絶縁層２３としては、ＡｌＮ等を用いることができる。ここでは、ゼーベック素子１５の熱起電力を増大させるため、図２に示すように複数のｐｎ接合素子を直列に接続した構造とするが、熱起電力が十分大きい材料であれば１つのｐｎ接合素子であってもよい。なお、薄膜型はバルク型に比べて小型化が容易なため、多数のｐｎ接合を直列に繋いで熱起電力を増加させるのに適している。   The p-type Seebeck element 21 may be p-type bismuth tellurium, and the n-type Seebeck element 22 may be n-type bismuth tellurium. As the high thermal conductive insulating layer 23, AlN or the like can be used. Here, in order to increase the thermoelectromotive force of the Seebeck element 15, a structure in which a plurality of pn junction elements are connected in series as shown in FIG. 2 is used. However, if the material has a sufficiently large thermoelectromotive force, one pn junction is used. It may be an element. Since the thin film type is easier to miniaturize than the bulk type, it is suitable for increasing the thermoelectromotive force by connecting a large number of pn junctions in series.

ゼーベック素子１５には、電流を流すための２つの端子である高温側端子１５ａ、低温側端子１５ｂが設けられている。高温側端子１５ａは、モジュール基板１６の半導体チップ１０側の表面に配置されている。低温側端子１５ｂは、モジュール基板１６の半導体チップ１０と反対側の表面に配置されている。高温側端子１５ａは、サーマルバンプ１２と接続されている。従って、高温側端子１５ａは、半導体チップ１０の主表面の最高温度領域となる発熱源１１の近傍にサーマルバンプ１２を介して接続される。   The Seebeck element 15 is provided with a high temperature side terminal 15a and a low temperature side terminal 15b, which are two terminals for flowing current. The high temperature side terminal 15 a is disposed on the surface of the module substrate 16 on the semiconductor chip 10 side. The low temperature side terminal 15 b is disposed on the surface of the module substrate 16 opposite to the semiconductor chip 10. The high temperature side terminal 15 a is connected to the thermal bump 12. Therefore, the high temperature side terminal 15 a is connected via the thermal bump 12 in the vicinity of the heat source 11 that is the highest temperature region of the main surface of the semiconductor chip 10.

モジュール基板１６の半導体チップ１０が実装された面の反対側の面には、放熱部１９が設けられている。放熱部１９としては、金属板、金属ヒートシンク、プリント配線板、筐体のうち１つ若しくは２つ以上の組み合わせを用いることができる。低温側端子１５ｂは、放熱部１９に接続される。   A heat radiating portion 19 is provided on the surface of the module substrate 16 opposite to the surface on which the semiconductor chip 10 is mounted. As the heat radiating portion 19, one or a combination of two or more of a metal plate, a metal heat sink, a printed wiring board, and a housing can be used. The low temperature side terminal 15 b is connected to the heat radiating part 19.

また、ゼーベック素子１５の内部には、これらの２つの端子に接続された配線（不図示）が設けられている。この配線が、モジュール基板１６を通って外部に取り出される。なお、半導体チップ１０及びモジュール基板１６のゼーベック素子１５以外の構成については従来と同様であるため、説明を省略する。   Further, inside the Seebeck element 15, wiring (not shown) connected to these two terminals is provided. This wiring is taken out through the module substrate 16. Since the configuration of the semiconductor chip 10 and the module substrate 16 other than the Seebeck element 15 is the same as that of the prior art, the description thereof is omitted.

本実施の形態に係る半導体装置は、以下のように作製される。まず、プロセス前工程においてシリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、ガリウムナイトライド（ＧａＮ）、炭化ケイ素（ＳｉＣ）などの半導体材料で形成されたＦＥＴなどの半導体デバイス（発熱源１１）に電極や配線などを形成する表面プロセスが行われる。続いて、裏面プロセスにおいてウエハ裏面にＰＨＳ（Plated Heat Sink）メッキ処理がされ、エッチングなどが行われた後、ダイシングにより個々にチップ化される。これにより半導体チップ１０が得られる。これらの前工程は公知の技術と同様であるので、その詳しい説明は省略する。   The semiconductor device according to the present embodiment is manufactured as follows. First, in a pre-process step, an electrode or a semiconductor device (heating source 11) such as an FET formed of a semiconductor material such as silicon (Si), gallium arsenide (GaAs), gallium nitride (GaN), or silicon carbide (SiC) is used. A surface process for forming wiring and the like is performed. Subsequently, a PHS (Plated Heat Sink) plating process is performed on the back surface of the wafer in the back surface process, and after etching or the like, the chips are individually formed by dicing. Thereby, the semiconductor chip 10 is obtained. Since these pre-processes are the same as known techniques, their detailed description is omitted.

続いて、ガラスエポキシや液晶ポリマーなどの樹脂系材料で形成されたモジュール基板１６の一部に貫通口を形成し、図２に示したゼーベック素子１５を埋め込む。ゼーベック素子１５の高温側端子１５ａは図１に示すモジュール基板１６の半導体チップ１０側の表面に配置し、低温側端子１５ｂは半導体チップ１０と反対側の表面に配置する。そして、ゼーベック素子１５間及びモジュール基板１６との隙間を樹脂などの絶縁物で埋め込む。   Subsequently, a through-hole is formed in a part of the module substrate 16 formed of a resin material such as glass epoxy or liquid crystal polymer, and the Seebeck element 15 shown in FIG. 2 is embedded. The high temperature side terminal 15 a of the Seebeck element 15 is arranged on the surface of the module substrate 16 shown in FIG. 1 on the semiconductor chip 10 side, and the low temperature side terminal 15 b is arranged on the surface opposite to the semiconductor chip 10. The gaps between the Seebeck elements 15 and the module substrate 16 are filled with an insulating material such as resin.

次に、ゼーベック素子１５の高温側端子１５ａ上にＡｕやＣｕなどの金属膜を形成する。そして、ゼーベック素子１５が設けられたモジュール基板１６上に、半導体チップ１０を、例えばハンダリフロー法などによってフリップチップ実装する。この時、サーマルバンプ１２は可能な限り発熱源１１の近傍に配置する。その後、フリップチップ実装されたモジュール基板１６を、ハンダなどを用いて放熱部１９に接着することで、図１に示す半導体装置が作製される。   Next, a metal film such as Au or Cu is formed on the high temperature side terminal 15 a of the Seebeck element 15. Then, the semiconductor chip 10 is flip-chip mounted on the module substrate 16 provided with the Seebeck element 15 by, for example, a solder reflow method. At this time, the thermal bumps 12 are arranged as close to the heat source 11 as possible. Thereafter, the module substrate 16 mounted on the flip chip is bonded to the heat radiating portion 19 using solder or the like, whereby the semiconductor device shown in FIG. 1 is manufactured.

ここで、モジュール基板１６の厚さは、好ましくは１ｍｍ以上、さらに好ましくは１．５ｍｍ以上とする。これにより、ゼーベック素子１５の高温側端子１５ａと低温側端子１５ｂとの距離を大きく取ることができ、両端子間の温度差を拡大することができるため、ゼーベック素子１５の熱起電力を大きくすることができる。   Here, the thickness of the module substrate 16 is preferably 1 mm or more, and more preferably 1.5 mm or more. As a result, the distance between the high temperature side terminal 15a and the low temperature side terminal 15b of the Seebeck element 15 can be increased, and the temperature difference between the two terminals can be increased, so that the thermoelectromotive force of the Seebeck element 15 is increased. be able to.

図２（ａ）に示すバルク型のゼーベック素子１５は、例えば以下のように作製される。まず、絶縁物からなるモジュール基板１６の底面に金属からなる複数の電極を形成する。この電極が、低温側端子１５ｂとなる。その後、モジュール基板１６にこれらの電極に通じる複数の孔を作製する。そして、その孔の中にｎ型熱電変換材料を充填して、ｎ型ゼーベック素子２２を形成する。そして、モジュール基板１６とｎ型ゼーベック素子２２との間をさらに絶縁物で埋め込む。   The bulk-type Seebeck element 15 shown in FIG. 2A is manufactured as follows, for example. First, a plurality of electrodes made of metal are formed on the bottom surface of the module substrate 16 made of an insulator. This electrode becomes the low temperature side terminal 15b. Thereafter, a plurality of holes communicating with these electrodes are formed in the module substrate 16. Then, the n-type thermoelectric conversion material is filled in the hole to form the n-type Seebeck element 22. Further, an insulating material is embedded between the module substrate 16 and the n-type Seebeck element 22.

その後、ｎ型ゼーベック素子２２に隣接する位置に、モジュール基板１６の底面に形成された電極に通じる複数の孔を形成する。この孔の中に、ｐ型熱電変換材料を充填して、ｐ型ゼーベック素子２１を形成する。そして、ｎ型熱電変換材料がモジュール基板１６の表面に露出するまで、全面をエッチバックする。この上に、高温側端子１５ａとなる金属からなる電極を形成する。最後に、上下両側の電極を、例えばＡｌＮからなる高熱伝導絶縁層２３で挟み込むことで、図２（ａ）のような構造の熱電変換素子であるバルク型のゼーベック素子１５を作製することができる。   Thereafter, a plurality of holes communicating with the electrodes formed on the bottom surface of the module substrate 16 are formed at positions adjacent to the n-type Seebeck element 22. A p-type Seebeck element 21 is formed by filling the hole with a p-type thermoelectric conversion material. Then, the entire surface is etched back until the n-type thermoelectric conversion material is exposed on the surface of the module substrate 16. On this, the electrode which consists of a metal used as the high temperature side terminal 15a is formed. Finally, the bulk type Seebeck element 15 which is a thermoelectric conversion element having a structure as shown in FIG. 2A can be manufactured by sandwiching the upper and lower electrodes between high thermal conductive insulating layers 23 made of, for example, AlN. .

一方、図２（ｂ）に示す薄膜型のゼーベック素子１５は、例えば以下のように作製される。化学気相堆積法（Chemical Vapor Deposition: ＣＶＤ）やスパッタ法などの薄膜堆積法を用いて、ｐ型ゼーベック素子２１となるｐ型半導体薄膜を堆積させる。続いて、酸化シリコン２６をｐｎ接合部２４を除いて、選択的に堆積させる。そして、ｎ型ゼーベック素子２２となるｎ型半導体薄膜を堆積させることで、一対のｐｎ接合部２４が形成される。   On the other hand, the thin film type Seebeck element 15 shown in FIG. 2B is manufactured as follows, for example. A p-type semiconductor thin film to be the p-type Seebeck element 21 is deposited using a thin film deposition method such as a chemical vapor deposition (CVD) method or a sputtering method. Subsequently, the silicon oxide 26 is selectively deposited except for the pn junction 24. Then, by depositing an n-type semiconductor thin film that becomes the n-type Seebeck element 22, a pair of pn junction portions 24 is formed.

この工程を繰り返すことにより、多数のｐｎ接合部２４を有する積層膜を形成する。この積層膜が十分な厚みになったところで、モジュール基板１６の厚みにあわせて切り出し薄片を形成する。このように切り出した薄片を多数束ね、高温側端子１５ａ及び低温側端子１５ｂに、例えばＡｌＮからなる高熱伝導絶縁層２３を形成する。最後に、ｐｎ接合部２４を放熱部１９側、ｎｐ接合部２５を半導体チップ１０側に配置するように、モジュール基板１６に設けられた貫通孔に挿入する。これにより、薄膜型のゼーベック素子１５を作製することができる。   By repeating this process, a laminated film having a large number of pn junctions 24 is formed. When the laminated film has a sufficient thickness, a cut piece is formed according to the thickness of the module substrate 16. A large number of the thin pieces cut out in this way are bundled, and the high thermal conductive insulating layer 23 made of, for example, AlN is formed on the high temperature side terminal 15a and the low temperature side terminal 15b. Finally, the pn junction 24 is inserted into the through-hole provided in the module substrate 16 so that the pn junction 24 is disposed on the heat dissipation unit 19 side and the np junction 25 is disposed on the semiconductor chip 10 side. Thereby, the thin film type Seebeck element 15 can be manufactured.

次に、本実施の形態に係る半導体装置の効果について説明する。図１において、入力信号に対応して発熱源１１である電界効果トランジスタが高周波大電力動作すると、出力端子１８から出力として取り出される電力以外の電力は熱として放出される（自己発熱）。この熱は半導体チップ１０内を拡散し、サーマルバンプ１２及び信号バンプ１３を経由してモジュール基板１６に伝わる。   Next, effects of the semiconductor device according to the present embodiment will be described. In FIG. 1, when the field effect transistor, which is the heat source 11, operates at high frequency and high power in response to an input signal, power other than the power extracted as output from the output terminal 18 is released as heat (self-heating). This heat diffuses in the semiconductor chip 10 and is transmitted to the module substrate 16 via the thermal bump 12 and the signal bump 13.

上述のように、サーマルバンプ１２は、発熱源１１の近傍に配置されている。ゼーベック素子１５の高温側端子１５ａは、半導体チップ１０中の発熱源１１の近傍に配置されたサーマルバンプ１２に接続される。このため、発熱源１１とゼーベック素子１５の高温側端子１５ａ間の熱抵抗を小さくすることができ、高温側端子１５ａの温度を発熱源１１に近い温度まで高くすることが可能になる。   As described above, the thermal bump 12 is disposed in the vicinity of the heat source 11. The high temperature side terminal 15 a of the Seebeck element 15 is connected to a thermal bump 12 disposed in the vicinity of the heat source 11 in the semiconductor chip 10. For this reason, the thermal resistance between the heat source 11 and the high temperature side terminal 15a of the Seebeck element 15 can be reduced, and the temperature of the high temperature side terminal 15a can be increased to a temperature close to the heat source 11.

一方、ゼーベック素子の低温側端子は、半導体チップがフリップチップ実装されたモジュール基板の反対側の表面に設けられた放熱部に接続される。放熱部はヒートシンクとして機能するため、ゼーベック素子の低温側端子を十分低温まで冷却することが可能になる。このように、本実施の形態によれば、ゼーベック素子１５の高温側端子１５ａと低温側端子１５ｂの温度差を十分大きく取ることができる。これにより、ゼーベック素子１５の温度差を大きく取ることが可能になり、大きな熱起電力を得ることができる。   On the other hand, the low-temperature side terminal of the Seebeck element is connected to a heat dissipation portion provided on the opposite surface of the module substrate on which the semiconductor chip is flip-chip mounted. Since the heat radiating portion functions as a heat sink, the low-temperature side terminal of the Seebeck element can be cooled to a sufficiently low temperature. Thus, according to the present embodiment, the temperature difference between the high temperature side terminal 15a and the low temperature side terminal 15b of the Seebeck element 15 can be made sufficiently large. As a result, a large temperature difference between the Seebeck elements 15 can be obtained, and a large thermoelectromotive force can be obtained.

また、ゼーベック素子１５及びこれを埋め込む樹脂系のモジュール基板１６は熱伝導率の比較的低い材料からなる。このため、モジュール基板１６の半導体チップ１０側とその反対側（放熱部１９側）の間の熱抵抗が大きい。これによって、ゼーベック素子１５の高温側端子１５ａと低温側端子１５ｂの温度差を大きく取ることができ、熱起電力をさらに大きくできる。   The Seebeck element 15 and the resin-based module substrate 16 in which the Seebeck element 15 is embedded are made of a material having a relatively low thermal conductivity. For this reason, the thermal resistance between the semiconductor chip 10 side of the module substrate 16 and the opposite side (heat radiation part 19 side) is large. As a result, the temperature difference between the high temperature side terminal 15a and the low temperature side terminal 15b of the Seebeck element 15 can be increased, and the thermoelectromotive force can be further increased.

さらに、上述したようにゼーベック素子１５はモジュール基板１６に埋め込まれており、かつ、モジュール基板１６の厚さは好ましくは１ｍｍ以上、更に好ましくは１．５ｍｍ以上とされている。そのため、ゼーベック素子１５の高温側端子１５ａと低温側端子１５ｂの距離を大きく取ることができ、より両端子間の温度差を拡大できることから、ゼーベック素子１５の熱起電力を大きくできるという効果もある。   Further, as described above, the Seebeck element 15 is embedded in the module substrate 16, and the thickness of the module substrate 16 is preferably 1 mm or more, more preferably 1.5 mm or more. Therefore, the distance between the high-temperature side terminal 15a and the low-temperature side terminal 15b of the Seebeck element 15 can be increased, and the temperature difference between the two terminals can be further increased, so that the thermoelectromotive force of the Seebeck element 15 can be increased. .

なお、図１には明示されていないが、ゼーベック素子の両端子は電源変換器に接続され、発生した熱起電力が所定の電源電圧に変換されて、半導体チップ１０に帰還され入力電力の一部として印加される。これにより、発熱源１１において発生した熱をモジュール基板１６に内蔵したゼーベック素子１５により電力として効率よく回収・再利用できるため、半導体装置の消費電力低減が可能になる。   Although not explicitly shown in FIG. 1, both terminals of the Seebeck element are connected to a power supply converter, and the generated thermoelectromotive force is converted into a predetermined power supply voltage, which is fed back to the semiconductor chip 10 and supplied to the input power. Applied as part. As a result, the heat generated in the heat source 11 can be efficiently recovered and reused as electric power by the Seebeck element 15 incorporated in the module substrate 16, so that the power consumption of the semiconductor device can be reduced.

実施の形態２．
本発明の実施の形態２に係る半導体装置について、図３及び図４を参照して説明する。図３は、本実施の形態に係る半導体装置の構成を示す模式的な断面図である。ここでは、半導体装置の一例として、ペルチェ素子を用いた放熱機能つきパワーアンプモジュールについて説明する。図４は、本実施の形態に係る半導体装置に用いられるペルチェ素子部の模式的な断面図である。なお、図３、図４においては各部の詳細は省略し、説明に必要な箇所のみを抽出して示している。 Embodiment 2. FIG.
A semiconductor device according to Embodiment 2 of the present invention will be described with reference to FIGS. FIG. 3 is a schematic cross-sectional view showing the configuration of the semiconductor device according to the present embodiment. Here, a power amplifier module with a heat dissipation function using a Peltier element will be described as an example of a semiconductor device. FIG. 4 is a schematic cross-sectional view of a Peltier element portion used in the semiconductor device according to the present embodiment. 3 and 4, the details of each part are omitted, and only the portions necessary for explanation are extracted and shown.

図３に示すように、本実施の形態に係る半導体装置は、半導体チップ３０、発熱源３１、サーマルバンプ３２、信号バンプ３３、信号配線３４、ペルチェ素子３５、モジュール基板３６、入力端子３７、出力端子３８、プリント基板３９、装置の筐体４０を備えている。モジュール基板３６の上には、信号配線３４、入力端子３７、出力端子３８が形成されている。信号配線３４上には、半導体チップ３０が信号バンプ３３を介してフリップチップ実装されている。信号バンプ３３は、電気信号を伝達するために設けられている。   As shown in FIG. 3, the semiconductor device according to the present embodiment includes a semiconductor chip 30, a heat source 31, a thermal bump 32, a signal bump 33, a signal wiring 34, a Peltier element 35, a module substrate 36, an input terminal 37, and an output. A terminal 38, a printed circuit board 39, and a housing 40 of the apparatus are provided. On the module substrate 36, signal wirings 34, input terminals 37, and output terminals 38 are formed. A semiconductor chip 30 is flip-chip mounted on the signal wiring 34 via signal bumps 33. The signal bump 33 is provided for transmitting an electrical signal.

本実施の形態において、半導体チップ３０は高周波大電力増幅器である。半導体チップ３０の主表面には、例えば電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）等の半導体素子からなる発熱源３１が設けられている。発熱源３１の近傍にはサーマルバンプ３２が設けられている。サーマルバンプ３２は、放熱のために設けられた金属バンプであるが、同時にグラウンド接続のためにも用いられる。入力端子３７からの入力信号に対応して、発熱源３１である電界効果トランジスタが高周波大電力動作し、出力端子３８から電力が出力される。   In the present embodiment, the semiconductor chip 30 is a high frequency high power amplifier. A heat source 31 made of a semiconductor element such as a field effect transistor (FET) is provided on the main surface of the semiconductor chip 30. Thermal bumps 32 are provided in the vicinity of the heat source 31. The thermal bumps 32 are metal bumps provided for heat dissipation, but are also used for ground connection at the same time. In response to the input signal from the input terminal 37, the field effect transistor as the heat source 31 operates at high frequency and high power, and power is output from the output terminal 38.

モジュール基板３６の内部には、モジュール基板３６を貫通するようにペルチェ素子３５設けられている。図４に、本実施の形態に係る半導体装置に用いられるペルチェ素子３５の構成例が示される。ペルチェ素子３５は、図４（ａ）のような通常のバルク型でもよく、図４（ｂ）のような薄膜型でもよい。バルク型のペルチェ素子３５は、図４（ａ）に示すように、ｐ型ペルチェ素子４１、ｎ型ペルチェ素子４２、高熱伝導絶縁層４３を備える。バルク型のペルチェ素子３５においては、ｐ型ペルチェ素子４１とｎ型ペルチェ素子４２とが交互に対向するように配置されている。ｐ型ペルチェ素子４１、ｎ型ペルチェ素子４２の上下の端部には、高熱伝導絶縁層４３が設けられている。   A Peltier element 35 is provided inside the module substrate 36 so as to penetrate the module substrate 36. FIG. 4 shows a configuration example of the Peltier element 35 used in the semiconductor device according to the present embodiment. The Peltier element 35 may be a normal bulk type as shown in FIG. 4A or a thin film type as shown in FIG. As shown in FIG. 4A, the bulk Peltier element 35 includes a p-type Peltier element 41, an n-type Peltier element 42, and a high thermal conductive insulating layer 43. In the bulk type Peltier element 35, the p-type Peltier element 41 and the n-type Peltier element 42 are arranged so as to alternately face each other. High heat conductive insulating layers 43 are provided on the upper and lower ends of the p-type Peltier element 41 and the n-type Peltier element 42.

一方、薄膜型のペルチェ素子３５は、図４（ｂ）に示すように、ｐ型ペルチェ素子４１、ｎ型ペルチェ素子４２、高熱伝導絶縁層４３、酸化シリコン４６を備える。薄膜型ペルチェ素子３５では、ｐ型ペルチェ素子４１とｎ型ペルチェ素子４２とが酸化シリコン４６を介して、交互に積層されている。ｐ型ペルチェ素子４１とｎ型ペルチェ素子４２間には、ｐｎ接合部４４、ｎｐ接合部４５が形成されている。ｐ型ペルチェ素子４１、ｎ型ペルチェ素子４２の上下の端部には、高熱伝導絶縁層４３が設けられている。   On the other hand, the thin-film Peltier element 35 includes a p-type Peltier element 41, an n-type Peltier element 42, a high thermal conductive insulating layer 43, and a silicon oxide 46, as shown in FIG. In the thin film Peltier element 35, p-type Peltier elements 41 and n-type Peltier elements 42 are alternately stacked via silicon oxide 46. A pn junction 44 and an np junction 45 are formed between the p-type Peltier element 41 and the n-type Peltier element 42. High heat conductive insulating layers 43 are provided on the upper and lower ends of the p-type Peltier element 41 and the n-type Peltier element 42.

ｐ型ペルチェ素子４１としてはｐ型シリコン・ゲルマニウム（ＳｉＧｅ）、ｎ型ペルチェ素子４２としてはｎ型シリコン・ゲルマニウムを用いることができる。また、高熱伝導絶縁層４３としては、ＡｌＮ等を用いることができる。ここでは、ペルチェ素子３５の熱起電力を増大させるため、図４に示すように複数のｐｎ接合素子を直列に接続した構造とするが、熱起電力が十分大きい材料であれば１つのｐｎ接合素子であってもよい。なお、薄膜型はバルク型に比べて小型化が容易なため、多数のｐｎ接合を直列に繋いで熱起電力を増加させるのに適している。   As the p-type Peltier element 41, p-type silicon / germanium (SiGe) can be used, and as the n-type Peltier element 42, n-type silicon / germanium can be used. Moreover, as the high thermal conductive insulating layer 43, AlN or the like can be used. Here, in order to increase the thermoelectromotive force of the Peltier element 35, a structure in which a plurality of pn junction elements are connected in series as shown in FIG. 4 is used. However, if the material has a sufficiently large thermoelectromotive force, one pn junction is used. It may be an element. Since the thin film type is easier to miniaturize than the bulk type, it is suitable for increasing the thermoelectromotive force by connecting a large number of pn junctions in series.

ペルチェ素子３５には、電流を流すための２つの端子である高温側端子３５ａ、低温側端子３５ｂが設けられている。高温側端子３５ａは、モジュール基板３６の半導体チップ３０側の表面に配置されている。低温側端子３５ｂは、モジュール基板３６の半導体チップ３０と反対側の表面に配置されている。高温側端子３５ａは、サーマルバンプ３２と接続されている。従って、高温側端子３５ａは、半導体チップ３０の主表面の最高温度領域となる発熱源３１の近傍にサーマルバンプ３２を介して接続される。   The Peltier element 35 is provided with a high temperature side terminal 35a and a low temperature side terminal 35b, which are two terminals for flowing current. The high temperature side terminal 35 a is disposed on the surface of the module substrate 36 on the semiconductor chip 30 side. The low temperature side terminal 35 b is disposed on the surface of the module substrate 36 opposite to the semiconductor chip 30. The high temperature side terminal 35 a is connected to the thermal bump 32. Therefore, the high temperature side terminal 35 a is connected via the thermal bump 32 in the vicinity of the heat source 31 that is the highest temperature region of the main surface of the semiconductor chip 30.

モジュール基板３６の半導体チップ３０が実装された面の反対側の面には、プリント基板３９が設けられている。低温側端子３５ｂは、プリント基板３９に接続される。また、プリント基板３９は、ネジ止め等で筐体４０に接続されている。本実施の形態においては、プリント基板３９と筐体４０の組み合わせを放熱部として用いている。 A printed circuit board 39 is provided on the surface of the module substrate 36 opposite to the surface on which the semiconductor chip 30 is mounted. The low temperature side terminal 35 b is connected to the printed circuit board 39. The printed circuit board 39 is connected to the housing 40 by screws or the like. In the present embodiment, a combination of the printed circuit board 39 and the housing 40 is used as the heat radiating portion.

また、ペルチェ素子３５の内部には、これらの２つの端子に接続された配線（不図示）が設けられている。この配線が、モジュール基板３６を通って外部に取り出される。取り出された両端子間には、ペルチェ素子３５駆動用の電源電圧が印加される。なお、半導体チップ３０及びモジュール基板３６のペルチェ素子３５以外の構成については従来と同様であるため、説明を省略する。   In addition, wiring (not shown) connected to these two terminals is provided inside the Peltier element 35. This wiring is taken out through the module substrate 36. A power supply voltage for driving the Peltier element 35 is applied between the extracted terminals. Since the configuration of the semiconductor chip 30 and the module substrate 36 other than the Peltier element 35 is the same as that of the prior art, the description thereof is omitted.

本実施の形態に係る半導体装置は、以下のように作製される。まず、実施の形態１で説明したように、半導体チップ３０を作製する。そして、モジュール基板３６の一部に貫通口を形成し、図４に示したペルチェ素子３５を埋め込む。ペルチェ素子３５の高温側端子３５ａは図３に示すモジュール基板３６の半導体チップ３０側の表面に配置し、低温側端子３５ｂは半導体チップ３０と反対側の表面に配置する。そして、ペルチェ素子３５間及びモジュール基板３６との隙間を樹脂などの絶縁物で埋め込む。   The semiconductor device according to the present embodiment is manufactured as follows. First, as described in the first embodiment, the semiconductor chip 30 is manufactured. Then, a through-hole is formed in a part of the module substrate 36, and the Peltier element 35 shown in FIG. 4 is embedded. The high temperature side terminal 35 a of the Peltier element 35 is arranged on the surface of the module substrate 36 shown in FIG. 3 on the semiconductor chip 30 side, and the low temperature side terminal 35 b is arranged on the surface opposite to the semiconductor chip 30. The gap between the Peltier elements 35 and the module substrate 36 is filled with an insulating material such as resin.

次に、ペルチェ素子３５の高温側端子３５ａ上にＡｕやＣｕなどの金属膜を形成し、半導体チップ３０を、フリップチップ実装する。この時、サーマルバンプ３２は可能な限り発熱源３１の近傍に配置する。その後、フリップチップ実装されたモジュール基板３６をハンダなどを用いてプリント基板３９上に組み込み、このプリント基板３９を装置の筐体４０にネジ止めすることで図３に示すモジュールが作製される。   Next, a metal film such as Au or Cu is formed on the high temperature side terminal 35a of the Peltier element 35, and the semiconductor chip 30 is flip-chip mounted. At this time, the thermal bump 32 is disposed as close to the heat source 31 as possible. Thereafter, the module substrate 36 mounted on the flip chip is assembled on the printed circuit board 39 by using solder or the like, and the printed circuit board 39 is screwed to the housing 40 of the apparatus to produce the module shown in FIG.

図４（ａ）に示すバルク型のペルチェ素子３５は、例えば以下のように作製される。まず、絶縁物からなるモジュール基板３６の底面に金属からなる複数の電極を形成する。この電極が、低温側端子３５ｂとなる。その後、モジュール基板３６にこれらの電極に通じる複数の孔を作製する。そして、その孔の中にｎ型熱電変換材料を充填して、ｎ型ペルチェ素子４２を形成する。そして、モジュール基板３６とｎ型ペルチェ素子４２との間をさらに絶縁物で埋め込む。   The bulk type Peltier element 35 shown in FIG. 4A is manufactured as follows, for example. First, a plurality of electrodes made of metal are formed on the bottom surface of the module substrate 36 made of an insulator. This electrode becomes the low temperature side terminal 35b. Thereafter, a plurality of holes communicating with these electrodes are formed in the module substrate 36. Then, the n-type Peltier element 42 is formed by filling the hole with an n-type thermoelectric conversion material. Further, an insulating material is embedded between the module substrate 36 and the n-type Peltier element 42.

その後、ｎ型ペルチェ素子４２に隣接する位置に、モジュール基板３６の底面に形成された電極に通じる複数の孔を形成する。この孔の中に、ｐ型熱電変換材料を充填して、ｐ型ペルチェ素子４１を形成する。そして、ｎ型熱電変換材料がモジュール基板３６の表面に露出するまで、全面をエッチバックする。この上に、高温側端子３５ａとなる金属からなる電極を形成する。最後に、上下両側の電極を、例えばＡｌＮからなる高熱伝導絶縁層４３で挟み込むことで、図４（ａ）のような構造の熱電変換素子であるバルク型のペルチェ素子３５を作製することができる。   Thereafter, a plurality of holes communicating with the electrodes formed on the bottom surface of the module substrate 36 are formed at positions adjacent to the n-type Peltier element 42. A p-type Peltier element 41 is formed by filling the hole with a p-type thermoelectric conversion material. Then, the entire surface is etched back until the n-type thermoelectric conversion material is exposed on the surface of the module substrate 36. On this, the electrode which consists of a metal used as the high temperature side terminal 35a is formed. Finally, the bulk type Peltier element 35 which is a thermoelectric conversion element having a structure as shown in FIG. 4A can be produced by sandwiching the upper and lower electrodes between high heat conductive insulating layers 43 made of, for example, AlN. .

一方、図４（ｂ）に示す薄膜型のペルチェ素子３５は、例えば以下のように作製される。化学気相堆積法やスパッタ法などの薄膜堆積法を用いて、ｐ型ペルチェ素子４１となるｐ型半導体薄膜を堆積させる。続いて、酸化シリコン２６をｐｎ接合部４４を除いて、選択的に堆積させる。そして、ｎ型ペルチェ素子４２となるｎ型半導体薄膜を堆積させることで、一対のｐｎ接合部４４が形成される。   On the other hand, the thin film type Peltier element 35 shown in FIG. 4B is manufactured as follows, for example. A p-type semiconductor thin film to be the p-type Peltier element 41 is deposited using a thin film deposition method such as chemical vapor deposition or sputtering. Subsequently, the silicon oxide 26 is selectively deposited except for the pn junction 44. Then, by depositing an n-type semiconductor thin film to be the n-type Peltier element 42, a pair of pn junction portions 44 is formed.

この工程を繰り返すことにより、多数のｐｎ接合部４４を有する積層膜を形成する。この積層膜が十分な厚みになったところで、モジュール基板３６の厚みにあわせて切り出し薄片を形成する。このように切り出した薄片を多数束ね、高温側端子３５ａ及び低温側端子３５ｂに、例えばＡｌＮからなる高熱伝導絶縁層４３を形成する。最後に、ｐｎ接合部４４をプリント基板３９側、ｎｐ接合部４５を半導体チップ３０側に配置するように、モジュール基板３６に設けられた貫通孔に挿入する。これにより、薄膜型のペルチェ素子３５を作製することができる。   By repeating this process, a laminated film having a large number of pn junctions 44 is formed. When the laminated film has a sufficient thickness, a cut piece is formed in accordance with the thickness of the module substrate 36. A large number of the thin pieces cut out in this way are bundled, and the high thermal conductive insulating layer 43 made of, for example, AlN is formed on the high temperature side terminal 35a and the low temperature side terminal 35b. Finally, the pn junction portion 44 is inserted into the through hole provided in the module substrate 36 so that the pn junction portion 44 is disposed on the printed circuit board 39 side and the np junction portion 45 is disposed on the semiconductor chip 30 side. Thereby, the thin film type Peltier element 35 can be manufactured.

次に、本実施の形態に係る半導体装置の効果について説明する。図３において、入力信号に対応して発熱源３１である電界効果トランジスタが高周波大電力動作すると、出力端子３８から出力として取り出される電力以外の電力は熱として放出される。この熱は半導体チップ３０内を拡散し、サーマルバンプ３２及び信号バンプ３３を経由してモジュール基板３６に伝わる。   Next, effects of the semiconductor device according to the present embodiment will be described. In FIG. 3, when the field effect transistor that is the heat generation source 31 operates in response to the input signal and operates at high frequency and high power, power other than the power extracted as output from the output terminal 38 is released as heat. This heat diffuses in the semiconductor chip 30 and is transmitted to the module substrate 36 via the thermal bump 32 and the signal bump 33.

上述のように、サーマルバンプ３２は、発熱源３１の近傍に配置されている。このため、その下のペルチェ素子３５の高温側端子３５ａは発熱源１１の温度に近い温度となる。一方、ペルチェ素子３５の低温側端子３５ｂは、ヒートシンクとして機能するプリント基板３９に接続される。これにより、発熱源１１と放熱部であるプリント基板３９との間の熱抵抗を小さくすることができる。このため、ペルチェ素子３５は発熱源１１の近傍から吸熱し、プリント基板３９に放熱することができ、発熱源１１を効率的に冷却することが可能になる。また、プリント基板３９は、更にネジ止め等で装置の筐体４０に接続されており、最終的に熱は筐体４０まで拡散される。   As described above, the thermal bump 32 is disposed in the vicinity of the heat source 31. For this reason, the high temperature side terminal 35 a of the Peltier element 35 below the temperature is close to the temperature of the heat source 11. On the other hand, the low temperature side terminal 35b of the Peltier element 35 is connected to a printed circuit board 39 that functions as a heat sink. Thereby, the thermal resistance between the heat generating source 11 and the printed circuit board 39 which is a heat radiating portion can be reduced. For this reason, the Peltier element 35 can absorb heat from the vicinity of the heat generation source 11 and can dissipate heat to the printed circuit board 39, so that the heat generation source 11 can be efficiently cooled. Further, the printed circuit board 39 is further connected to the housing 40 of the apparatus by screws or the like, and finally heat is diffused to the housing 40.

また、本実施の形態に係る半導体装置においては、ペルチェ素子３５はモジュール基板３６に内蔵されている。このため、半導体装置全体の大型化を抑制することができる。さらに、モジュール基板３６に埋め込まれた小型ペルチェ素子３５が発熱源３１の近傍に接続されている。このため、効率的な冷却が可能で、発熱源３１であるＦＥＴのチャネル温度上昇を効率的に抑制することができる。これにより、チャネル温度上昇によるデバイス特性変動や信頼性の悪化を抑制することが可能になる。   In the semiconductor device according to the present embodiment, the Peltier element 35 is built in the module substrate 36. For this reason, the enlargement of the whole semiconductor device can be suppressed. Furthermore, a small Peltier element 35 embedded in the module substrate 36 is connected in the vicinity of the heat source 31. For this reason, efficient cooling is possible and the channel temperature rise of FET which is the heat generating source 31 can be suppressed efficiently. Thereby, it is possible to suppress device characteristic fluctuations and deterioration of reliability due to channel temperature rise.

実施の形態３．
本発明の実施の形態３に係る半導体装置について、図５を参照して説明する。図５は、本実施の形態に係る半導体装置の構成を示す模式的な断面図である。本実施の形態に係る半導体装置は、ゼーベック素子による電力回収機能、及びペルチェ素子による冷却機能を備えたパワーアンプモジュールである。図５に示すように、本実施の形態に係る半導体装置は、半導体チップ５０、発熱源５１、サーマルバンプ５２、信号バンプ５３、信号配線５４、ゼーベック素子５５、モジュール基板５６、入力端子５７、出力端子５８、放熱部５９、ペルチェ素子６０を備えている。なお、半導体チップ３０及びモジュール基板３６のゼーベック素子部分以外の構成は公知の技術と同様であるので、その説明は省略する。また、本実施の形態における半導体装置の作製方法は、第１及び第２実施形態と同様であるため、省略する。 Embodiment 3 FIG.
A semiconductor device according to Embodiment 3 of the present invention will be described with reference to FIG. FIG. 5 is a schematic cross-sectional view showing the configuration of the semiconductor device according to the present embodiment. The semiconductor device according to the present embodiment is a power amplifier module having a power recovery function using a Seebeck element and a cooling function using a Peltier element. As shown in FIG. 5, the semiconductor device according to this embodiment includes a semiconductor chip 50, a heat source 51, a thermal bump 52, a signal bump 53, a signal wiring 54, a Seebeck element 55, a module substrate 56, an input terminal 57, and an output. A terminal 58, a heat dissipation part 59, and a Peltier element 60 are provided. In addition, since structures other than the Seebeck element portion of the semiconductor chip 30 and the module substrate 36 are the same as those of a known technique, the description thereof is omitted. In addition, the method for manufacturing the semiconductor device in this embodiment is the same as that in the first and second embodiments, and thus will not be described.

本実施の形態においては、モジュール基板５６中に、ゼーベック素子５５及びペルチェ素子６０が埋め込まれている。ゼーベック素子５５の高温側端子、及びペルチェ素子６０の高温側端子は、サーマルバンプ５２を介して、半導体チップ５０の発熱源５１近傍に接続される。一方、ゼーベック素子５５の低温側端子、及びペルチェ素子６０の低温側端子は、放熱部５９に接続されている。本実施形態における半導体装置の効果は、ゼーベック素子５５において、実施の形態１と同様に熱起電力を得て電力回収を行うことができる。また、ペルチェ素子６０において、実施の形態２と同様に素子の冷却を行うことができる。これにより素子を冷却するとともに、電力回収も同時に行うことが可能になる。本実施形態においては、素子の冷却と電力回収を別々にかつ同時に行っているが、その方法や機能の組み合わせは本実施形態に限らず、任意に実施することが可能である。   In the present embodiment, Seebeck element 55 and Peltier element 60 are embedded in module substrate 56. The high temperature side terminal of the Seebeck element 55 and the high temperature side terminal of the Peltier element 60 are connected to the vicinity of the heat source 51 of the semiconductor chip 50 via the thermal bumps 52. On the other hand, the low temperature side terminal of the Seebeck element 55 and the low temperature side terminal of the Peltier element 60 are connected to the heat radiating portion 59. The effect of the semiconductor device in the present embodiment is that the Seebeck element 55 can obtain the thermoelectromotive force and recover the power in the same manner as in the first embodiment. Further, in the Peltier element 60, the element can be cooled as in the second embodiment. As a result, the element can be cooled and power can be recovered at the same time. In this embodiment, element cooling and power recovery are performed separately and simultaneously, but the combination of methods and functions is not limited to this embodiment, and can be arbitrarily implemented.

以下、本発明を適用した実施例について説明する。
実施例１．
図１に示す実施の形態１に係る半導体装置において、半導体チップ１０を厚さ１５０μｍのＳｉ基板とし、発熱源１１をＧａＮＦＥＴとした。発熱源１１となるＧａＮＦＥＴパワーアンプのサイズは、０．４ｍｍ×４ｍｍである。図２のｐ型ゼーベック素子２１としてｐ型ビスマス・テルル（Ｂｉ２Ｔｅ３）を用い、ｎ型ゼーベック素子２２としてはｎ型ビスマス・テルル（Ｂｉ２Ｔｅ３）を用いた。そして、ｐ型ゼーベック素子２１、ｎ型ゼーベック素子２２を接続したｐｎ接合を５０個直列に接続した。なお、図２においてｐｎ接合は５０個のうち４個分しか記載していないが、個数が増えても構造は繰り返しのため省略している。モジュール基板１６の材料は、一般的なガラスエポキシ（ＦＲ４）である。このモジュールにおいてパワーアンプを駆動したとき、本発明のゼーベック素子による電力回生を用いない通常のパワーアンプに比べて、効率が改善される。 Examples to which the present invention is applied will be described below.
Example 1.
In the semiconductor device according to the first embodiment shown in FIG. 1, the semiconductor chip 10 is a Si substrate having a thickness of 150 μm, and the heat source 11 is a GaNFET. The size of the GaNFET power amplifier serving as the heat source 11 is 0.4 mm × 4 mm. A p-type bismuth tellurium (Bi2Te3) is used as the p-type Seebeck element 21 in FIG. 2, and an n-type bismuth tellurium (Bi2Te3) is used as the n-type Seebeck element 22. Then, 50 pn junctions connected to the p-type Seebeck element 21 and the n-type Seebeck element 22 were connected in series. In FIG. 2, only four of the 50 pn junctions are shown, but the structure is omitted because the structure is repeated even if the number increases. The material of the module substrate 16 is a general glass epoxy (FR4). When the power amplifier is driven in this module, the efficiency is improved as compared with a normal power amplifier that does not use power regeneration by the Seebeck element of the present invention.

実施例２．
図１に示す実施の形態１に係る半導体装置において、半導体チップ１０を厚さ１００μｍのＧａＡｓ基板とし、発熱源１１をＧａＡｓＦＥＴとした。発熱源１１となるＧａＡｓＦＥＴパワーアンプのサイズは、１．０ｍｍ×５ｍｍである。図２のｐ型ゼーベック素子２１はｐ型シリコン・ゲルマニウム（ＳｉＧｅ）、ｎ型ゼーベック素子２２はｎ型シリコン・ゲルマニウム（ＳｉＧｅ）とした。ｐ型ゼーベック素子２１、ｎ型ゼーベック素子２２を接続したｐｎ接合を１００個直列に接続した。なお、図２においてｐｎ接合は１００個のうち４個分しか記載していないが、個数が増えても構造は繰り返しのため省略している。モジュール基板１６の材料は液晶ポリマーである。このモジュールにおいてパワーアンプを駆動したとき、本発明のゼーベック素子による電力回生を用いない通常のパワーアンプに比べて、効率が改善される。 Example 2
In the semiconductor device according to the first embodiment shown in FIG. 1, the semiconductor chip 10 is a GaAs substrate having a thickness of 100 μm, and the heat source 11 is a GaAsFET. The size of the GaAsFET power amplifier serving as the heat source 11 is 1.0 mm × 5 mm. The p-type Seebeck element 21 in FIG. 2 is p-type silicon-germanium (SiGe), and the n-type Seebeck element 22 is n-type silicon-germanium (SiGe). 100 pn junctions connected to the p-type Seebeck element 21 and the n-type Seebeck element 22 were connected in series. In FIG. 2, only four pn junctions are shown out of 100, but the structure is omitted because the structure is repeated even if the number increases. The material of the module substrate 16 is a liquid crystal polymer. When the power amplifier is driven in this module, the efficiency is improved as compared with a normal power amplifier that does not use power regeneration by the Seebeck element of the present invention.

実施例３．
図３に示す実施の形態２に係る半導体装置において、半導体チップ３０を厚さ１５０μｍのＳｉ基板とし、発熱源３１をＧａＮＦＥＴとした。発熱源３１となるＧａＮＦＥＴパワーアンプのサイズは、０．４ｍｍ×４ｍｍである。図４のｐ型ペルチェ素子４１はｐ型ビスマス・テルル（Ｂｉ２Ｔｅ３）、ｎ型ペルチェ素子４２はｎ型ビスマス・テルル（Ｂｉ２Ｔｅ３）である。これらを接続したｐｎ接合を５０個直列に接続した。なお、図４においてｐｎ接合は５０個のうち４個分しか記載していないが、個数が増えても構造は繰り返しのため省略している。モジュール基板の材料は一般的なガラスエポキシ（ＦＲ４）である。このモジュールにおいてパワーアンプを駆動したとき、本発明のペルチェ素子による冷却を用いない通常のパワーアンプに比べて、チャネル温度の上昇が抑制される。これによりパワーアンプの効率向上などに加えて信頼性も向上する。 Example 3 FIG.
In the semiconductor device according to the second embodiment shown in FIG. 3, the semiconductor chip 30 is a Si substrate having a thickness of 150 μm, and the heat source 31 is a GaNFET. The size of the GaNFET power amplifier serving as the heat source 31 is 0.4 mm × 4 mm. 4 is a p-type bismuth tellurium (Bi2Te3), and the n-type Peltier element 42 is an n-type bismuth tellurium (Bi2Te3). Fifty pn junctions connecting these were connected in series. In FIG. 4, only four pn junctions are shown out of 50, but the structure is omitted because the structure is repeated even if the number increases. The material of the module substrate is a general glass epoxy (FR4). When the power amplifier is driven in this module, an increase in channel temperature is suppressed as compared with a normal power amplifier that does not use cooling by the Peltier element of the present invention. This improves the reliability of the power amplifier in addition to improving the efficiency.

実施例４．
図３に示す実施の形態２に係る半導体装置において、半導体チップ３０を厚さ１００μｍのＧａＡｓ基板とし、発熱源３１をＧａＡｓＦＥＴとした。発熱源３１となるＧａＡｓＦＥＴパワーアンプのサイズは、１．０ｍｍ×５ｍｍである。図４のｐ型ペルチェ素子４１としてはｐ型シリコン・ゲルマニウム（ＳｉＧｅ）、ｎ型ペルチェ素子４２の材料はｎ型シリコン・ゲルマニウム（ＳｉＧｅ）である。これらを接続したｐｎ接合を１００個直列に接続した。なお、図４においてｐｎ接合は１００個のうち４個分しか記載していないが、個数が増えても構造は繰り返しのため省略している。モジュール基板の材料は液晶ポリマーである。このモジュールにおいてパワーアンプを駆動したとき、本発明のペルチェ素子による冷却を用いない通常のパワーアンプに比べて、チャネル温度の上昇が抑制される。これによりパワーアンプの効率向上などに加えて信頼性も向上する。 Example 4
In the semiconductor device according to the second embodiment shown in FIG. 3, the semiconductor chip 30 is a GaAs substrate having a thickness of 100 μm, and the heat source 31 is a GaAsFET. The size of the GaAsFET power amplifier serving as the heat source 31 is 1.0 mm × 5 mm. The p-type Peltier element 41 in FIG. 4 is p-type silicon-germanium (SiGe), and the n-type Peltier element 42 is made of n-type silicon-germanium (SiGe). 100 pn junctions connecting these were connected in series. In FIG. 4, only four pn junctions are shown out of 100, but the structure is omitted because the structure is repeated even if the number increases. The material of the module substrate is a liquid crystal polymer. When a power amplifier is driven in this module, an increase in channel temperature is suppressed as compared with a normal power amplifier that does not use cooling by the Peltier element of the present invention. This improves the reliability of the power amplifier in addition to improving the efficiency.

実施例５．
図５に示す実施の形態３に係る半導体装置において、半導体チップ５０を厚さ１００μｍのＳｉ基板とし、発熱源５１をＧａＮＦＥＴとした。発熱源５１となるＧａＮＦＥＴパワーアンプのサイズは、０．４ｍｍ×４ｍｍである。図示していないが、ｐ型ゼーベック素子材料にはｐ型ビスマス・テルル（Ｂｉ２Ｔｅ３）、ｎ型ゼーベック素子材料にはｎ型ビスマス・テルル（Ｂｉ２Ｔｅ３）を用いた。これらを接続したｐｎ接合を１００個直列に接続した。また、ｐ型ペルチェ素子の材料としてｐ型ビスマス・テルル（Ｂｉ２Ｔｅ３）、ｎ型ペルチェ素子の材料としてｎ型ビスマス・テルル（Ｂｉ２Ｔｅ３）を用い、これらを接続したｐｎ接合を５０個直列に接続した。モジュール基板５６の材料は液晶ポリマーである。このモジュールにおいてパワーアンプを駆動したときに、本発明のゼーベック素子による電力回収とペルチェ素子による冷却を用いない通常のパワーアンプに比べて、効率が改善されるとともに素子の信頼性が向上する。 Embodiment 5 FIG.
In the semiconductor device according to the third embodiment shown in FIG. 5, the semiconductor chip 50 is a Si substrate having a thickness of 100 μm, and the heat source 51 is a GaNFET. The size of the GaNFET power amplifier serving as the heat source 51 is 0.4 mm × 4 mm. Although not shown, p-type bismuth tellurium (Bi2Te3) was used as the p-type Seebeck element material, and n-type bismuth tellurium (Bi2Te3) was used as the n-type Seebeck element material. 100 pn junctions connecting these were connected in series. Further, p-type bismuth tellurium (Bi2Te3) was used as the material of the p-type Peltier element, and n-type bismuth tellurium (Bi2Te3) was used as the material of the n-type Peltier element, and 50 pn junctions connecting them were connected in series. The material of the module substrate 56 is a liquid crystal polymer. When the power amplifier is driven in this module, the efficiency is improved and the reliability of the element is improved as compared with a normal power amplifier that does not use power recovery by the Seebeck element and cooling by the Peltier element of the present invention.

このように、本発明によれば、発熱源において発生した熱をモジュール基板に内蔵したゼーベック素子により効率よく回収・再利用できるため、半導体デバイスの消費電力低減が可能になる。また、本発明の半導体装置においては、発熱源において発生した熱をモジュール基板に内蔵したペルチェ素子により効率的に放熱できるため、モジュールを大型化させることなく半導体デバイスの接合温度の上昇を抑制することができ、チャネル温度上昇によるデバイス特性変動や信頼性の悪化を抑制することが可能になる。   As described above, according to the present invention, the heat generated in the heat generation source can be efficiently recovered and reused by the Seebeck element built in the module substrate, so that the power consumption of the semiconductor device can be reduced. Further, in the semiconductor device of the present invention, the heat generated in the heat generation source can be efficiently radiated by the Peltier element built in the module substrate, so that the increase in the junction temperature of the semiconductor device can be suppressed without increasing the size of the module. It is possible to suppress device characteristic fluctuations and deterioration of reliability due to channel temperature rise.

以上、本発明を実施の形態に即して説明したが、本発明は上記態様のみに限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。例えば、上述の実施形態においては、熱電変換素子材料として、ビスマス・テルル系（Ｂｉ−Ｔｅ系）とシリコン・ゲルマニウム系（Ｓ−ｉＧｅ系）を用いたが、これらに限定されるものではない。例えばＦｅ−Ｓｉ系合金、Ｆｅ−Ａｌ系合金、Ｆｅ−Ｖ−Ａｌ系合金、ＣａＴｉＯ３、Ｓｒ２ＦｅＭｏＯ６などゼーベック効果を有する材料であれば利用できる。   As mentioned above, although this invention was demonstrated according to embodiment, this invention is not limited only to the said aspect, Of course, the various aspects based on the principle of this invention are included. Arbitrary combinations of the respective configurations and those obtained by converting the expression of the present invention between methods, apparatuses, and the like are also effective as embodiments of the present invention. For example, in the above-described embodiment, bismuth-tellurium-based (Bi-Te-based) and silicon-germanium-based (S-iGe-based) are used as the thermoelectric conversion element material, but are not limited thereto. For example, any material having a Seebeck effect such as an Fe—Si based alloy, an Fe—Al based alloy, an Fe—V—Al based alloy, CaTiO 3, Sr 2 FeMoO 6 can be used.

また、以上の実施形態においてはモジュール基板として樹脂系基板を用いたが、本発明はこれに限らず、例えば低温同時焼成セラミックス基板（Low Temperature Co-fired Ceramics）基板など他の材料を用いても実現できる。また、モジュールの形状、サイズ、構成、層構造なども以上の実施形態において説明したものだけに限定されない。   In the above embodiment, the resin substrate is used as the module substrate. However, the present invention is not limited to this, and other materials such as a low temperature co-fired ceramic substrate may be used. realizable. Further, the shape, size, configuration, layer structure, etc. of the module are not limited to those described in the above embodiments.

本発明における半導体装置は、電界効果トランジスタ、バイポーラトランジスタ、ＭＯＳトランジスタなどの電子デバイス、さらには半導体レーザ、発光ダイオードなどの発光素子を含むものである。上記の実施形態においては発熱源として化合物系ＦＥＴパワーアンプについて説明したが、発熱量の大きなデバイスに本発明は適用可能である。例えば、パワーアンプではＳｉ系の横方向拡散ＭＯＳ（Laterally Diffused MOS：ＬＤＭＯＳ）などでも本発明を適用することができる。   The semiconductor device according to the present invention includes electronic devices such as field effect transistors, bipolar transistors, and MOS transistors, and light emitting elements such as semiconductor lasers and light emitting diodes. In the above embodiment, the compound FET power amplifier has been described as a heat source. However, the present invention can be applied to a device having a large heat generation amount. For example, in a power amplifier, the present invention can be applied to a Si-based laterally diffused MOS (LDMOS).

さらにＰＣやワークステーションなどのＣＰＵなどでも勿論実現でき、高い電力を扱う電源用スイッチングデバイスにおいても実現可能である。また、単体デバイスのみならず集積回路（Integrated Circuit：ＩＣ）でも実現可能である。また、上記の実施形態においては半導体材料としてガリウムナイトライド（ＧａＮ）とガリウム砒素（ＧａＡｓ）を取り上げたが、半導体材料としてはシリコン（Ｓｉ）、インジウム燐（ＩｎＰ）、シリコンカーバイド（ＳｉＣ）など他の材料を用いても本発明は勿論実現できる。   Further, it can be realized by a CPU such as a PC or a workstation, and can also be realized by a power supply switching device that handles high power. Further, it can be realized not only by a single device but also by an integrated circuit (IC). In the above embodiment, gallium nitride (GaN) and gallium arsenide (GaAs) are taken up as semiconductor materials, but as the semiconductor material, silicon (Si), indium phosphide (InP), silicon carbide (SiC), etc. Of course, the present invention can be realized even if these materials are used.

実施の形態１に係る半導体装置の構成を示す図である。1 is a diagram showing a configuration of a semiconductor device according to a first embodiment. 実施の形態１に係る半導体装置に用いられるゼーベック素子の構成を示す図である。3 is a diagram showing a configuration of a Seebeck element used in the semiconductor device according to the first embodiment. FIG. 実施の形態２に係る半導体装置の構成を示す図である。FIG. 4 is a diagram showing a configuration of a semiconductor device according to a second embodiment. 実施の形態２に係る半導体装置に用いられるペルチェ素子の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a Peltier element used in a semiconductor device according to a second embodiment. 実施の形態３に係る半導体装置の構成を示す図である。FIG. 6 is a diagram showing a configuration of a semiconductor device according to a third embodiment. 従来の半導体装置の構成を示す図である。It is a figure which shows the structure of the conventional semiconductor device. 従来の半導体装置の構成を示す図である。It is a figure which shows the structure of the conventional semiconductor device.

符号の説明Explanation of symbols

１０、３０、５０ 半導体チップ
１１、３１、５１ 発熱源
１２、３２、５２ サーマルバンプ
１３、３３、５３ 信号バンプ
１４、３４、５４ 信号配線
１５、５５ ゼーベック素子
１５ａ、３５ａ 高温側端子
１５ｂ、３５ｂ 低温側端子
１６、３６、５６ モジュール基板
１７、３７、５７ 入力端子
１８、３８、５８ 出力端子
１９、５９ 放熱部
２１ ｐ型ゼーベック素子
２２ ｎ型ゼーベック素子
２３、４３ 高熱伝導絶縁層
２４、４４ ｐｎ接合部
２５、４５ ｎｐ接合部
２６、４６ 酸化シリコン
３５、６０ ペルチェ素子
３９ プリント基板
４０ 筐体
４１ ｐ型ペルチェ素子
４２ ｎ型ペルチェ素子 10, 30, 50 Semiconductor chip 11, 31, 51 Heat source 12, 32, 52 Thermal bump 13, 33, 53 Signal bump 14, 34, 54 Signal wiring 15, 55 Seebeck element 15a, 35a High temperature side terminal 15b, 35b Low temperature Side terminal 16, 36, 56 Module substrate 17, 37, 57 Input terminal 18, 38, 58 Output terminal 19, 59 Heat radiation part 21 P-type Seebeck element 22 N-type Seebeck element 23, 43 High thermal conductive insulating layer 24, 44 pn junction Part 25, 45 np junction part 26, 46 silicon oxide 35, 60 Peltier element 39 printed circuit board 40 case 41 p-type Peltier element 42 n-type Peltier element

Claims (7)

主表面に半導体素子が形成された半導体チップと、
前記半導体チップが金属バンプを介してフリップチップ実装されたモジュール基板と、
前記半導体チップの主表面の最高温度領域の近傍に接続された高温側端子と、低温側端子とを有する熱電変換素子と、
前記低温側端子に接続された放熱部と、
を備える半導体装置。 A semiconductor chip having a semiconductor element formed on the main surface;
A module substrate on which the semiconductor chip is flip-chip mounted via metal bumps;
A high-temperature side terminal connected in the vicinity of the maximum temperature region of the main surface of the semiconductor chip, and a thermoelectric conversion element having a low-temperature side terminal;
A heat dissipating part connected to the low temperature side terminal;
A semiconductor device comprising: 前記熱電変換素子は、前記モジュール基板に埋め込まれており、
前記高温側端子は、前記モジュール基板の前記半導体チップ側の表面に配置され、
前記低温側端子は、前記モジュール基板の前記半導体チップ側の面と反対側の表面に配置されていることを特徴とする請求項１に記載の半導体装置。 The thermoelectric conversion element is embedded in the module substrate,
The high temperature side terminal is disposed on the surface of the module substrate on the semiconductor chip side,
The semiconductor device according to claim 1, wherein the low temperature side terminal is disposed on a surface of the module substrate opposite to the surface on the semiconductor chip side. 前記高温側端子は、前記半導体素子の近傍に配置された金属バンプに接続されていることを特徴とする請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the high temperature side terminal is connected to a metal bump disposed in the vicinity of the semiconductor element. 前記モジュール基板の厚みは、１ｍｍ以上であることを特徴とする請求項１、２又は３に記載の半導体装置。   The semiconductor device according to claim 1, wherein the module substrate has a thickness of 1 mm or more. 前記放熱部は、金属板、金属ヒートシンク、プリント配線板、筐体のうちの１つ若しくは２つ以上の組み合わせであることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the heat dissipation portion is one or a combination of two or more of a metal plate, a metal heat sink, a printed wiring board, and a housing. . 前記熱電変換素子はゼーベック素子を含み、前記半導体素子で発生した熱を前記ゼーベック素子で起電力に変換し、前記起電力を前記半導体素子の電源回路に帰還させて再利用することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。   The thermoelectric conversion element includes a Seebeck element, wherein heat generated in the semiconductor element is converted into an electromotive force by the Seebeck element, and the electromotive force is fed back to the power supply circuit of the semiconductor element and reused. The semiconductor device according to claim 1. 前記熱電変換素子はペルチェ素子を含み、前記半導体素子で発生した熱を前記金属バンプを経由して前記ペルチェ素子に吸収させ、前記放熱部へ放出することを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。   The thermoelectric conversion element includes a Peltier element, and heat generated in the semiconductor element is absorbed by the Peltier element via the metal bumps and released to the heat radiating portion. 2. The semiconductor device according to claim 1.
JP2008078167A 2008-03-25 2008-03-25 Semiconductor device Expired - Fee Related JP5040765B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008078167A JP5040765B2 (en) 2008-03-25 2008-03-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078167A JP5040765B2 (en) 2008-03-25 2008-03-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2009231729A true JP2009231729A (en) 2009-10-08
JP5040765B2 JP5040765B2 (en) 2012-10-03

Family

ID=41246767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078167A Expired - Fee Related JP5040765B2 (en) 2008-03-25 2008-03-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5040765B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283130A (en) * 2009-06-04 2010-12-16 Fujitsu Ltd Interposer, semiconductor device and electronic device
EP2315243A1 (en) * 2009-10-23 2011-04-27 STmicroelectronics SA Interposer between integrated circuits
KR101198318B1 (en) 2011-03-17 2012-11-06 천재권 Pcb device
JP2013511702A (en) * 2009-11-20 2013-04-04 ネッシー ガーテゥボー ゲーエムベーハー Thermal analysis system and thermal analysis method
JP2013120899A (en) * 2011-12-08 2013-06-17 Technical Research & Development Institute Ministry Of Defence Thermoelectric conversion device
JP2013531370A (en) * 2010-06-04 2013-08-01 オー−フレックス・テクノロジーズ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Thermoelectric element
KR101337225B1 (en) 2012-08-06 2013-12-09 호서대학교 산학협력단 Apparatus and method for assessing heat dissipation performance by using peltier thermoelectric device
KR101418456B1 (en) 2010-06-10 2014-07-10 에스티에스반도체통신 주식회사 Solid state disk
KR101423132B1 (en) * 2010-06-10 2014-07-25 에스티에스반도체통신 주식회사 Semiconductor package
JP2014204123A (en) * 2013-04-09 2014-10-27 ハーマン ベッカー オートモーティブ システムズ ゲーエムベーハー Printed circuit board integrated thermoelectric cooler/heater
JP2014229668A (en) * 2013-05-20 2014-12-08 幸生 隅田 Method relating to snow melting or the like in peltier element
KR20150146365A (en) * 2014-06-23 2015-12-31 삼성전기주식회사 Substrate having an thermoelectric module and semiconductor package using the same
JP2016040811A (en) * 2014-08-13 2016-03-24 富士通株式会社 Thermoelectric conversion module and manufacturing method for the same, sensor module, and information processing system
JP2016115751A (en) * 2014-12-12 2016-06-23 ラピスセミコンダクタ株式会社 Semiconductor package
JP2017063141A (en) * 2015-09-25 2017-03-30 Tdk株式会社 Thin film thermoelectric element
CN110571205A (en) * 2019-09-12 2019-12-13 芯盟科技有限公司 Semiconductor structure and forming method thereof
CN110571206A (en) * 2019-09-12 2019-12-13 芯盟科技有限公司 Semiconductor structure and forming method thereof and forming method of chip
KR20200043106A (en) * 2018-10-17 2020-04-27 현대모비스 주식회사 Power semiconductor use device
KR20200092926A (en) * 2018-10-17 2020-08-04 현대모비스 주식회사 Power semiconductor use device
CN111726934A (en) * 2020-07-02 2020-09-29 西安电子科技大学芜湖研究院 Heat dissipation drive plate utilizing semiconductor for cooling
CN112509995A (en) * 2020-12-21 2021-03-16 昆明学院 Manufacturing method of LTCC radiating fin
WO2021200264A1 (en) * 2020-03-30 2021-10-07 リンテック株式会社 Thermoelectric conversion module
WO2021200265A1 (en) * 2020-03-30 2021-10-07 リンテック株式会社 Thermoelectric conversion module
WO2023090102A1 (en) * 2021-11-19 2023-05-25 オムロン株式会社 Mounting board and electrical equipment having mounting board installed thereon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182450A (en) * 1984-09-29 1986-04-26 Toshiba Corp Package for semiconductor device
JPH01258449A (en) * 1988-04-08 1989-10-16 Nippon Steel Corp Integrated circuit package with built-in cooling function
JP2002190687A (en) * 2000-12-20 2002-07-05 Fujikura Ltd Cooling device for electronic equipment
JP2002198476A (en) * 2000-12-27 2002-07-12 Mitsubishi Electric Corp Semiconductor device
JP2004228485A (en) * 2003-01-27 2004-08-12 Hitachi Ltd Semiconductor chip laminated package structure and semiconductor device suitable for the structure
JP2005276950A (en) * 2004-03-23 2005-10-06 Matsushita Electric Ind Co Ltd Semiconductor chip mounting board, semiconductor device, method for manufacturing the board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6182450A (en) * 1984-09-29 1986-04-26 Toshiba Corp Package for semiconductor device
JPH01258449A (en) * 1988-04-08 1989-10-16 Nippon Steel Corp Integrated circuit package with built-in cooling function
JP2002190687A (en) * 2000-12-20 2002-07-05 Fujikura Ltd Cooling device for electronic equipment
JP2002198476A (en) * 2000-12-27 2002-07-12 Mitsubishi Electric Corp Semiconductor device
JP2004228485A (en) * 2003-01-27 2004-08-12 Hitachi Ltd Semiconductor chip laminated package structure and semiconductor device suitable for the structure
JP2005276950A (en) * 2004-03-23 2005-10-06 Matsushita Electric Ind Co Ltd Semiconductor chip mounting board, semiconductor device, method for manufacturing the board

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283130A (en) * 2009-06-04 2010-12-16 Fujitsu Ltd Interposer, semiconductor device and electronic device
EP2315243A1 (en) * 2009-10-23 2011-04-27 STmicroelectronics SA Interposer between integrated circuits
FR2951871A1 (en) * 2009-10-23 2011-04-29 St Microelectronics Sa INTERFACE PLATE BETWEEN INTEGRATED CIRCUITS
US8704363B2 (en) 2009-10-23 2014-04-22 Stmicroelectronics S.A. Interface plate between integrated circuits
JP2013511702A (en) * 2009-11-20 2013-04-04 ネッシー ガーテゥボー ゲーエムベーハー Thermal analysis system and thermal analysis method
JP2013531370A (en) * 2010-06-04 2013-08-01 オー−フレックス・テクノロジーズ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Thermoelectric element
KR101418456B1 (en) 2010-06-10 2014-07-10 에스티에스반도체통신 주식회사 Solid state disk
KR101423132B1 (en) * 2010-06-10 2014-07-25 에스티에스반도체통신 주식회사 Semiconductor package
KR101198318B1 (en) 2011-03-17 2012-11-06 천재권 Pcb device
JP2013120899A (en) * 2011-12-08 2013-06-17 Technical Research & Development Institute Ministry Of Defence Thermoelectric conversion device
KR101337225B1 (en) 2012-08-06 2013-12-09 호서대학교 산학협력단 Apparatus and method for assessing heat dissipation performance by using peltier thermoelectric device
JP2014204123A (en) * 2013-04-09 2014-10-27 ハーマン ベッカー オートモーティブ システムズ ゲーエムベーハー Printed circuit board integrated thermoelectric cooler/heater
JP2014229668A (en) * 2013-05-20 2014-12-08 幸生 隅田 Method relating to snow melting or the like in peltier element
KR102297283B1 (en) * 2014-06-23 2021-09-03 삼성전기주식회사 Substrate having an thermoelectric module and semiconductor package using the same
KR20150146365A (en) * 2014-06-23 2015-12-31 삼성전기주식회사 Substrate having an thermoelectric module and semiconductor package using the same
JP2016040811A (en) * 2014-08-13 2016-03-24 富士通株式会社 Thermoelectric conversion module and manufacturing method for the same, sensor module, and information processing system
JP2016115751A (en) * 2014-12-12 2016-06-23 ラピスセミコンダクタ株式会社 Semiconductor package
US10121721B2 (en) 2014-12-12 2018-11-06 Lapis Semiconductor Co., Ltd. Heat dissipation bump electrode for chip on film
JP2017063141A (en) * 2015-09-25 2017-03-30 Tdk株式会社 Thin film thermoelectric element
KR20200043106A (en) * 2018-10-17 2020-04-27 현대모비스 주식회사 Power semiconductor use device
KR20200092926A (en) * 2018-10-17 2020-08-04 현대모비스 주식회사 Power semiconductor use device
KR102573883B1 (en) * 2018-10-17 2023-09-04 현대모비스 주식회사 Power semiconductor use device
KR102429990B1 (en) * 2018-10-17 2022-08-05 현대모비스 주식회사 Power semiconductor use device
CN110571205A (en) * 2019-09-12 2019-12-13 芯盟科技有限公司 Semiconductor structure and forming method thereof
CN110571206A (en) * 2019-09-12 2019-12-13 芯盟科技有限公司 Semiconductor structure and forming method thereof and forming method of chip
CN110571206B (en) * 2019-09-12 2022-05-27 芯盟科技有限公司 Semiconductor structure and forming method thereof and forming method of chip
WO2021200265A1 (en) * 2020-03-30 2021-10-07 リンテック株式会社 Thermoelectric conversion module
WO2021200264A1 (en) * 2020-03-30 2021-10-07 リンテック株式会社 Thermoelectric conversion module
CN111726934A (en) * 2020-07-02 2020-09-29 西安电子科技大学芜湖研究院 Heat dissipation drive plate utilizing semiconductor for cooling
CN112509995A (en) * 2020-12-21 2021-03-16 昆明学院 Manufacturing method of LTCC radiating fin
CN112509995B (en) * 2020-12-21 2022-08-09 昆明学院 Manufacturing method of LTCC radiating fin
WO2023090102A1 (en) * 2021-11-19 2023-05-25 オムロン株式会社 Mounting board and electrical equipment having mounting board installed thereon

Also Published As

Publication number Publication date
JP5040765B2 (en) 2012-10-03

Similar Documents

Publication Publication Date Title
JP5040765B2 (en) Semiconductor device
US7523617B2 (en) Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics
US6727422B2 (en) Heat sink/heat spreader structures and methods of manufacture
JP5223677B2 (en) Semiconductor device
US7759144B2 (en) Package for a semiconductor light emitting device
KR101288153B1 (en) Group iii nitride based flip-chip integrated circuit and method for fabricating
CN101471337B (en) Light source die set with good radiating performance
JP6064054B2 (en) Transistor, transistor heat dissipation structure, and transistor manufacturing method
GB2364439A (en) Thermal management of integrated circuits
US8166769B2 (en) Self-cooled vertical electronic component
US10231364B2 (en) Fluidly cooled power electronics assemblies having a thermo-electric generator
US20150064848A1 (en) Semiconductor device having a diamond substrate heat spreader
CN101477981A (en) Light source module and manufacturing process thereof
KR20240074729A (en) Ceramic substrate for power module and power module comprising the same
JP2007157835A (en) Mounting substrate
US7759789B2 (en) Local area semiconductor cooling system
KR102352342B1 (en) Semiconductor package and method of manufacturing the same
JP2008244394A (en) Semiconductor device
KR101088937B1 (en) Thermoelectric cooler for flip-chip semiconductor devices
JP2002164585A (en) Thermoelectric conversion module
KR20110135106A (en) Semiconductor package having function of heat dissipation
JP2004228485A (en) Semiconductor chip laminated package structure and semiconductor device suitable for the structure
JPH104219A (en) Peltier element
WO2012071991A1 (en) Chip cooling structure
KR101958568B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees