JP2004228485A - Semiconductor chip laminated package structure and semiconductor device suitable for the structure - Google Patents

Semiconductor chip laminated package structure and semiconductor device suitable for the structure Download PDF

Info

Publication number
JP2004228485A
JP2004228485A JP2003017344A JP2003017344A JP2004228485A JP 2004228485 A JP2004228485 A JP 2004228485A JP 2003017344 A JP2003017344 A JP 2003017344A JP 2003017344 A JP2003017344 A JP 2003017344A JP 2004228485 A JP2004228485 A JP 2004228485A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
package structure
semiconductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003017344A
Other languages
Japanese (ja)
Other versions
JP2004228485A5 (en
Inventor
Norio Nakazato
典生 中里
Yasuo Osone
靖夫 大曽根
Takashi Kubo
貴 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003017344A priority Critical patent/JP2004228485A/en
Publication of JP2004228485A publication Critical patent/JP2004228485A/en
Publication of JP2004228485A5 publication Critical patent/JP2004228485A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor chip laminated package structure or the like which can suppress leakage current in a semiconductor for attaining stable operation, under inferior heat radiation environments, accompanying sophistication in functions/high integration. <P>SOLUTION: A plurality of processor LSIs (MPU-LSI) 20 which are heat-generating semiconductor chips are mounted on a wiring board 10, and their periphery is sealed by a sealing member 60, to provide the semiconductor chip laminated package structure. The structure includes a cooler chip 50, having cooling function on a part of laminated chip-like members. The cooler chip leads the heat generated in the processor LSI to the outside, and it further includes a means for suppressing the heat transfer to the cooler chip from the outside, so as to keep the temperature in the cooler chip at a predetermined temperature, despite the external temperature. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、携帯電話機等の携帯機器や自動車用制御装置など、厳しい放熱環境下で使用される半導体装置（チップ）の改良された積層パッケージ構造に関し、特に、外部の温度状況にもかかわらず、発熱する半導体チップを冷却して確実な動作を確保することの可能な半導体チップ積層パッケージ構造、並びに、かかるパッケージ構造に好適な半導体装置に関する。
【０００２】
【従来の技術】
例えば、携帯電話機やモバイルＰＣなどに代表される、いわゆる携帯情報機器では、その制御装置であるプロセッサを構成する集積回路を、低消費電力であるＣＭＯＳ（ＣＭＯＳＬＳＩ）構造とすると共に、更には、特に、近年においては、音声情報や文字情報に加え、映像情報の処理等の機能をも備えるものも出現しており、その高機能化・高集積化（微細化）が著しい。
【０００３】
ところで、かかる携帯情報機器では、その携帯という使用形態からも、その放熱環境は厳しい。特に、プロセッサＬＳＩチップの場合、その高機能化に伴って高集積化が進むと共に、その実装面積を小さくするために、例えば、その周辺回路であるメモリチップを、その上に積層する構造、所謂、積層型パッケージ構造を採用するものも多く、これにより、その放熱環境はますます悪化しており、そのため、プロセッサＬＳＩチップの温度は上昇し易くなっている（高温環境）。
【０００４】
加えて、かかる高温環境下においても、年々、回路素子の高集積化に伴って、半導体チップ上に形成される素子の寸法は微細化しており、これに伴い、ＤＣリークと呼ばれる現象、すなわち、ＭＯＳＦＥＴのソース・ドレイン間（ゲート長）における熱励起によるリーク電流が増大する傾向にある。かかるリーク電流は、本来の回路動作には寄与しない電力の消費であるだけでなく、その増大により回路素子内での消費電力も増大してその温度上昇を招くことともなり、悪循環の原因ともなっている。
【０００５】
また、プロセッサＬＳＩチップの放熱環境の悪化は、例えば、自動車に搭載される制御装置（車載制御機器）などでもみられ、例えば、ダッシュボード内の極めて狭い空間内に配置されることが多く、そのため、例えば、真夏の炎天下ではその周囲の温度が上がってしまい、通常の冷却構造では、冷却が不充分な場合も多い。
【０００６】
かかる状況の下、半導体素子（ＬＳＩ）を所定の温度に冷却するため、例えば、ペルチェ電子冷却器を利用して冷却するものは、以下の特許文献１により知られている。また、半導体レーザ用金属パッケージでは、パッケージ内にペルチェ電子冷却器を収納し、その上に、発熱体である半導体レーザ素子を搭載している。
加えて、近年、ペルチェ素子を小型の熱電冷却器（ＴＨＥＲＭＯＥＬＥＣＴＲＩＣ ＣＯＯＬＥＲ）として半導体上に成膜形成する技術については、以下の非特許文献１において既に知られている。
【０００７】
【特許文献１】
特許第３２４６１９９号公報
【非特許文献１】
ＡＳＭＥ論文、ルシアナ・ダブリュウ・シルバ、マサウド・カビニイの共著による”ＭＩＮＩＡＴＵＲＩＺＥＤ ＴＨＥＲＭＯＥＬＥＣＴＲＩＣ ＣＯＯＬＥＲ”（ＩＭＥＣＥ２００２−３２４３７）２００２年発行
【０００８】
【発明が解決しようとする課題】
すなわち、上述した従来技術では、特に、ペルチェ素子を利用して半導体素子を冷却するものは既に知られてはいるが、しかしながら、その当時のペルチェ電子冷却器自体は未だ小型化（チップ化）されてはおらず、そのため、従来提案されている構造は、上述した高温環境における劣悪な放熱環境に対応可能であり、かつ、かかる携帯情報機器に適用するに適した構造とは言えなかった。
【０００９】
また、ペルチェ素子をチップ状の熱電冷却器として半導体上に成膜形成する技術については、上記論文により知られており、そのため、その量産効果により安価に提供されることが期待されるが、しかしながら、やはり、上述した携帯情報機器などにおける高温環境という、劣悪な放熱環境に対応可能な実装構造については、何ら提案されていなかった。
【００１０】
そこで、本発明では、上述した従来技術における現状に鑑み、チップ状の熱電冷却器としてのペルチェ素子を利用して、例えば、携帯電話機等の携帯機器や自動車用制御装置など、厳しい放熱環境下で使用される半導体装置（チップ）について、特に、外部の温度状況にもかかわらず、発熱する半導体チップを冷却して確実な動作を確保することの可能な半導体チップ積層パッケージ構造、更には、かかるパッケージ構造に好適な半導体装置を提供することを目的とする。
【００１１】
すなわち、本発明は、その高機能化及び高集積化に伴って劣悪化する放熱環境にもかかわらず、その内部の回路素子からの発熱を、薄膜ペルチェ素子からなるクーラーチップを利用してパッケージの外部に取り出し、もって、高温環境において問題となるリーク電流の増大とそれによる発熱の増大の悪循環を抑制し、もって、実用的にも優れたＬＳＩのパッケージ構造を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
かかる上記の目的を達成するため、本発明により提案されるのは、まず、配線基板上に、発熱する半導体チップを含むチップ状部材を内部に複数積層して搭載し、その周囲を封止部材により封止した半導体チップ積層パッケージ構造であって、上記複数積層したチップ状部材は、冷却機能を有するチップ状部材を含んでおり、かつ、当該冷却機能を有するチップ状部材は、前記半導体チップ内で発生する熱をその外部に導出し、もって、外部温度にもかかわらず、当該半導体チップ内でのリーク電流の増大を抑制する半導体チップ積層パッケージ構造である。
【００１３】
また、本発明では、前記に記載した半導体チップ積層パッケージ構造において、前記冷却機能を有するチップ状部材は、前記半導体チップと同程度の線膨張計数を有する基板からなることが好ましく、更には、前記冷却機能を有するチップ状部材は、シリコン基板上にペルチェ素子を形成してなるチップ状部材であることが好ましい。
【００１４】
さらには、本発明によれば、前記に記載した半導体チップ積層パッケージ構造において、前記冷却機能を有するチップ状部材は、複数の選択動作可能な冷却機能領域を備えていること、又は、前記封止部材は、外部から前記半導体チップへの熱の流入を防止する機能を有していることが好ましく、更には、前記発熱する半導体チップに近接して、断熱部材が積層されていることが好ましい。
【００１５】
そして、本発明によれば、前記に記載した半導体チップ積層パッケージ構造において、前記封止部材は、断熱材からなり、上記配線基板には、さらに、放熱フィンが取り付けられている。
【００１６】
また、本発明によれば、やはり上記の目的を達成するため、配線基板上に、発熱する半導体チップを含むチップ状部材を内部に複数積層して搭載し、その周囲を封止部材により封止した半導体チップ積層パッケージ構造であって、上記複数積層したチップ状部材は、冷却機能を有するチップ状部材を含んでおり、かつ、当該冷却機能を有するチップ状部材は、前記半導体チップ内で発生する熱をその外部に導出し、さらに、前記配線基板への外部からの熱の伝達を抑制する手段を備えており、もって、外部温度にもかかわらず、当該半導体チップ内の温度を所定の温度に維持する半導体チップ積層パッケージ構造が提案される。
【００１７】
加えて、本発明によれば、やはり上記の目的を達成するため、前記に記載した半導体チップ積層パッケージ構造に適した半導体装置であって、基板の表面上に形成された回路素子が、断熱層で分離された複数の領域に分離されて形成されている半導体装置、又は、基板の表面上に形成された回路素子及び電極の一部が、断熱層により熱的に外部から分離されていること半導体装置、更には、上記の半導体装置において、ＡＣ結合電極を採用し、又は、その外表面には、電源電極だけを形成した半導体装置が提案されている。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照しながら詳細に説明する。
まず、図１には、本発明の一実施の形態になる半導体チップ積層パッケージ構造の断面図が示されている。
【００１９】
この図１において、例えば、ポリイミドフィルム等、可撓性の絶縁テープ１１の表面上に所定の導体層１２を形成してなる、所謂、テープ基板１０上に、主回路素子であるプロセッサＬＳＩ（ＭＰＵ−ＬＳＩ）２０を搭載すると共に、その上部には、さらに、上記プロセッサＬＳＩに比較して発熱量の小さい、例えば、メモリ素子３０、３０が複数層（本例では、二層）搭載されている（所謂、マルチスタック構造）。そして、本発明によれば、上記テープ基板１０の上面と上記プロセッサＬＳＩ２０の下面との間には、以下にその構造を詳細に説明するクーラーチップ５０を積層して搭載するものである。
【００２０】
その後、上記テープ基板１０上に積層して搭載したプロセッサＬＳＩ２０、メモリ素子３０、３０の周囲に、さらに、封止用の樹脂（例えば、エポキシレジン）６０を充填して、図の下部に示すような半導体チップ積層パッケージを得る。なお、この図において、符号１３、１３…は、上記により得られた半導体チップ積層パッケージを、例えば、回路基板上に搭載する際、電極との接続のために用いる、所謂、半田ボールであり、符号１４はワイヤボンディングであり、また、符号２１は、所謂、バンプである。
【００２１】
次に、上記したクーラーチップ５０の詳細な構造、及び、その製造方法について、添付の図２及び図３を参照しながら以下に説明する。
まず、図２の（１）に示すように、絶縁基板１００（具体的には、Ｓｉ基板上にＳｉＯ２膜（絶縁膜）を形成し）、その上に、マスク１１０を介して、金属電極膜１２０を所定の形状で複数形成する（添付の図３（Ａ）を参照）。その後、図２の（２）に示すように、上記金属電極膜の上に絶縁膜１３０を形成し、さらに、図２の（３）に示すように、マスク１４０を介して上記形成した絶縁膜１３０をエッチングし、所定の形状にする（添付の図３（Ｂ）を参照）。なお、このクーラーチップ５０は、上記プロセッサＬＳＩ２０の上面に接触した搭載されることから、その基板は、上記ＬＳＩの基板であるＳｉと線膨張係数を有するものであることが好ましい。
【００２２】
その後、図２の（４）に示すように、再び、マスク１５０を介して、上記エッチングにより絶縁膜が取り除かれた金属電極膜１２０の表面の一部に、例えば、Ｓｂ２Ｔｅ３からなるｐ型熱電薄膜１６０が、例えばパルスレーザ蒸着法により所定の形状で複数形成される（添付の図３（Ｃ）を参照）。さらに、図２の（５）に示すように、上記エッチングにより絶縁膜が取り除かれた金属電極膜の表面の他の部分には、例えば、Ｂｉ２Ｔｅ３からなるｎ型熱電薄膜１７０が、やはりマスク１５０’を介して、例えばパルスレーザ蒸着法により所定の形状で複数形成される（添付の図３（Ｃ）を参照）。すなわち、複数の金属電極膜１２０の表面には、それぞれ、その間を絶縁膜１３０で分離されて、Ｓｂ２Ｔｅ３からなるｐ型熱電薄膜１６０とＢｉ２Ｔｅ３からなるｎ型熱電薄膜１７０とが、互いに隣接して多数、形成されることとなる。
【００２３】
そして、図２の（６）に示すように、再びマスク１８０を介して、上記隣接して形成されたｐ型熱電薄膜１６０とｎ型熱電薄膜１７０との間に亘るように金属電極膜１９０が形成される（添付の図３（Ｄ）を参照）。その後、その上に、例えばＳｉＯ２膜の絶縁層１９１が表面全体にわったて形成される。すなわち、図４にその一部の素子構造を示すように、絶縁基板の上には、複数のｐ型熱電薄膜とｎ型熱電薄膜とが、その表裏面に形成された金属電極膜を介して直列に、多数が接続されたペルチェ素子の構成を成し、もって、薄膜ペルチェ素子が得られることとなる。
【００２４】
なお、ここでは図示しないが、上記クーラーチップ５０を形成するＳｉ基板上には、駆動用の端子が形成されており、更には、その上面に形成されたペルチェ素子を駆動するための駆動回路（例えば、駆動電流制御用のトランジスタ等）を形成してもよい。また、図示しないが、必要に応じて、その表面の一部に、プロセッサＬＳＩ２０の電極と電気的な接続を行なうための電極用の金属薄膜を形成することも可能である。また、図示しないが、同様の工程を繰り返すことによって薄膜ペルチェ素子を２段以上積み上げたペルチェ素子群を形成することも可能である。さらに、図示しないが、図４のｐ型熱電薄膜において薄膜が多層構成となり、ｐ型とｐ型との間に金属膜等導電性をもつ中間層が介在してもよい。また、図４のｎ型熱電薄膜についても同様にしてもよい。
【００２５】
そして、本発明では、以上のようにして得られる薄膜ペルチェ素子を利用して、すなわち、上記クーラーチップ５０として、複数積層して搭載された発熱素子（チップ：具体的には、プロセッサＬＳＩ２０及びメモリ素子３０、３０）の一部に積層する（本例では、プロセッサＬＳＩ２０の下面に積層）。かかる構成により、上記搭載された発熱素子によって発生した熱を、上記クーラーチップ５０を介して発熱素子の外部へ積極的に移動させることにより、リーク電流が増大する傾向にある発熱素子（特に、本例では、プロセッサＬＳＩ２０）の温度上昇を抑制する。すなわち、その高性能化・高集積化に伴って高温化する半導体チップの発熱温度を、その外部に移動させることにより、上述した高温化に伴うリーク電流の増大により生じる悪循環の原因を解消するものであり、換言すれば、薄膜ペルチェ素子を利用して半導体素子内の熱励起によるリーク電流を抑制することであり、特に、薄膜ペルチェ素子による冷却のための電力消費を、かかる冷却を行なわない場合に生じる半導体素子内の熱励起によるリーク電流に起因する電力消費よりも小さくすることによれば、実用的にも優れた効果が得られることとなる。
【００２６】
なお、本発明者等による種々の実験によれば、特に、かかる半導体チップ積層パッケージを、携帯電話機やモバイルＰＣ等の携帯情報機器に、更には、ダッシュボード内の極めて狭い放熱性の悪い空間内に配置されることの多い自動車用の制御機器に搭載する場合には、当該機器の外部温度が比較的に高い環境が多いことから、単に、発熱素子内において生じた熱をその外部に移動させるだけではなく、更には、より低温に保持した当該素子に対して外部から侵入する熱を遮断することの重要性を認識するに至った。そこで、上記の半導体チップ積層パッケージ構造においては、特に、上記テープ基板１０上に積層して搭載したプロセッサＬＳＩ２０、メモリ素子３０、３０の周囲に充填される封止用の樹脂としては、より伝熱性の低い樹脂材を使用することが好ましいことが分かった。
【００２７】
すなわち、本発明になる半導体チップ積層パッケージ構造の特徴は、発熱素子によって発生した熱を、上記クーラーチップ５０を介して発熱素子外部へ積極的に移動させると共に、外部からの発熱素子への熱の流入をも遮断（抑制）するものであり、そのことにより、厳しい放熱環境下においてもより効率的にリーク電流の増大により生じる悪循環を絶つ（抑制する）ことができる構造とするものである。
【００２８】
次に、本発明になる、他の実施の形態になる半導体チップ積層パッケージ構造について、添付の図５により、詳細に説明する。
なお、この例では、パッケージ内部に積層搭載されるプロセッサＬＳＩ２０だけ（所謂、シングルスタック構造）として説明するが、しかしながら、この例だけに限定されず、やはり、その上にメモリ素子等の付加的な回路素子を搭載するものであってもよい。
【００２９】
すなわち、この図５に示すように、この他の実施の形態になるパッケージ構造では、上記のテープ基板に換えて、３層ＴＡＢ（２メタル）の配線基板１０’上に、プロセッサＬＳＩ２０に代表される発熱素子を搭載したものであり、そして、この例でも、やはり、上記配線基板１０’の上面と上記プロセッサＬＳＩ２０の下面との間に、上記にその構造を詳細に説明したクーラーチップ５０を積層し、かつ、配線基板１０’上に積層して搭載したプロセッサＬＳＩ２０、メモリ素子３０、３０の周囲に、さらに、封止用の樹脂（例えば、エポキシレジン）を充填して半導体チップ積層パッケージを得ることは上記と同様である。
【００３０】
そして、この他の実施の形態になる半導体チップ積層パッケージ構造では、さらに、上記プロセッサＬＳＩ２０への外部からの熱の流入を遮断するため、断熱材７０（例えば、多孔質ポリイミド）の層を上記プロセッサＬＳＩ２０の上面に設けた構造のものである。
【００３１】
また、本発明者等によれば、パッケージ構造内に積層搭載された発熱回路素子であるプロセッサＬＳＩ２０への外部からの熱の流入は、更には、上記クーラーチップ５０、特に、その電極部分によっても発生し、その影響が比較的大きいことが分かった。なお、これは、電極部分を形成する良電導材は、良伝熱材でもあることに起因する。そこで、この他の実施の形態では、上記クーラーチップ５０の周囲に断熱材（例えば、多孔質ポリイミド）５１を設けている。
【００３２】
さらに、添付の図６にも示すように、本発明の更に他の実施の形態になる半導体チップ積層パッケージ構造では、その図からも明らかなように、プロセッサＬＳＩ２０の上面にメモリ素子３０を搭載すると共に、上記の断熱材６０を、これら積層搭載するプロセッサＬＳＩ２０とメモリ素子３０との間に積層して配置したものである。これは、上記したように、メモリ素子３０の発熱はプロセッサＬＳＩ２０の発熱に比較して小さいことから、外部からの熱の流入による影響は少ないことから、特に、その影響の大きなプロセッサＬＳＩ２０への外部からの熱の流入を防止するに好適な構造となっている。なお、上記クーラーチップ５０の周囲に設けられた断熱材５１は、上記と同様である。
【００３３】
次に、添付の図７には、例えば、モバイルＰＣや車載制御装置など、冷却フィンを備えた構造に好適な、本発明の更に他の実施の形態になる半導体チップ積層パッケージ構造を示す。なお、この更に他の実施の形態になるパッケージ構造では、発熱回路素子であるプロセッサ（ＭＰＵ−）ＬＳＩ２０’は、その上面に放熱フィン８０が取り付けられたＴＡＢ配線基板１０”の下面側に、上記クーラーチップ５０を介して搭載されており、そして、その周囲を断熱材５２により取り囲み、これにより熱的に外部からの遮断を講じている。
【００３４】
すなわち、上記の構成によれば、発熱回路素子であるＭＰＵ−ＬＳＩ２０’内で発生した熱は、上記クーラーチップ５０の働きによりＴＡＢ配線基板１０”及び放熱フィン７０へ移動され、他方、外部からＭＰＵ−ＬＳＩ２０’内へ流入しようとする熱は断熱材５１、５２により遮断されることとなる。
【００３５】
また、本発明者等は、上述した本発明による新たに知見に基づいて、更に、上記した半導体チップ積層パッケージ構造に好適な半導体チップの構造を提案するものである。すなわち、その高性能化・高集積化に伴って高温化する半導体チップにおけるリーク電流の増大を上記した薄膜ペルチェ素子を利用して抑制すると同時に、当該薄膜ペルチェ素子と共に積層して搭載される半導体チップ（ＬＳＩチップ）についても、外部からの熱がその内部に侵入しにくい構造を提案するものであり、もって、薄膜ペルチェ素子による冷却による半導体チップ内のリーク電流増大を抑制する効果を高めることによって、実用的にも優れた効果を得ることを可能とするものである。
【００３６】
ところで、上記のプロセッサＬＳＩ２０やＭＰＵ−ＬＳＩ２０’は、一般的に、Ｓｉ基板の表面に形成したＳｉＯ２の絶縁層により取り囲まれた領域に多数の回路素子を形成して構成されるが、その場合、当該絶縁層であるＳｉＯ２膜は、熱に対しては断熱効果を生じることとなる。
【００３７】
そこで、例えば、添付の図８に示すように、基板２００の素子形成表面を、上記プロセッサやＭＰＵを形成するための回路素子の機能や種類により、特に、その発熱の大小に基づいて、複数の領域に分離すると共に、その周囲をＳｉＯ２の絶縁層２１０、２１１（図９をも参照）で取り囲み、これによって複数の領域を、熱的に、個別に分離する。そして、図９（上記図８のＩＸ−ＩＸ断面）にも示すように、その表面に形成されるＳｉＯ２の絶縁層２２０を介して形成される電極２３０を、比較的発熱の少ない領域の上に位置させると共に、他の領域は上記クーラーチップ５０に、直接、接触することが可能となるように形成したものである。
【００３８】
すなわち、かかる構成の半導体チップによれば、比較的発熱の大きい領域からの発熱は上記クーラーチップ５０を介して外部（例えば、回路基板）へ移動すると共に、外部からの熱が流入し易い電極の形成部では、たとえ外部からの熱が流入しても、そもそもその内部での発熱が少ないことから、上述したリーク電流の増大により生じる悪循環の原因とはなり得ない。そのため、上記した半導体チップ積層パッケージ構造により、内部で熱リークが発生しにくい、好適な半導体チップの構造となる。
【００３９】
また、上記の半導体チップでは、例えば、添付の図１０に示すように、外部からの信号を回路素子内部に電気的に接続する電極構造を、所謂、ＡＣ結合構造としたものである。すなわち、回路素子が形成された基板２００側の表面に所定の数の電極２４０、２４０…を形成し、その上に、例えば、エポキシ樹脂等、断熱性をも備えた誘電率の低い部材の膜２５０を形成する。そして、これら電極２４０に対向した位置に、外部導出用の電極２４０’、２４０’…を形成した層２６０を積層する。なお、かかるＡＣ結合の電気的な等価回路を図の側方に示している。
【００４０】
なお、かかる電極構造を備えた半導体チップによれば、内部の回路素子は、形成されたエポキシ樹脂により、外部の高温に晒されるであろう外部導出用の電極２４０’、２４０’…からは熱的に遮断されることから、当該外部導出用の電極２４０’、２４０’…を介して素子内に流入しようとする外部からの熱の悪影響から保護されることとなる。一方、外部からの回路動作に必要な信号は、例えば、数ギガ程度の高周波信号として、上記の等価回路を介して、回路内に入力されることとなる。
【００４１】
あるいは、半導体チップの表面に形成される電極を、電源用の電極のみ（具体的には、電源電極及び接地電極）として、その他の必要な入力信号を交流（ＡＣ）信号として上記電源用の電極に重畳して入力する入力端子構造とすることも可能であろう。
【００４２】
また、上記した発熱素子であるプロセッサＬＳＩ２０やＭＰＵ−ＬＳＩ２０’は、その動作モードなどによって、発熱個所が偏在することが、近年、報告されている。そこで、本発明では、予め、動作モードによる発熱個所の偏在状況などを調査し、これに対応し、例えば、添付の図１１に示すように、上記クーラーチップ５０の動作領域Ｒ−１〜Ｒ−３を設定して、これにより、半導体基板２００側の発熱個所の偏在に対応して上記クーラーチップ５０による熱移動（冷却）動作を選択的に制御することも可能である。なお、上記クーラーチップ５０による冷却動作を、その全体ではなく、適宜、部分的に選択しながら行なうことによれば、上記クーラーチップ５０において消費される電力をより低減することが可能となり、特に、携帯電話機のような比較的小容量の電池で駆動する機器においては有利であろう。
【００４３】
なお、その際、上記クーラーチップ５０の動作領域Ｒ−１〜Ｒ−３に対応し、半導体チップ２００側の回路形成領域を、上述したような、ＳｉＯ２の絶縁層で熱的に分離しておくことによれば、より高い効果が得られることとなる。
【００４４】
【発明の効果】
以上の詳細な説明からも明らかなように、本発明になる半導体チップ積層パッケージ構造、さらには、かかるパッケージ構造に好適な半導体装置によれば、薄膜ペルチェ素子からなるクーラーチップを利用して半導体素子内の熱励起によるリーク電流を抑制することが可能となり、特に、薄膜ペルチェ素子による冷却のための電力消費を、かかる冷却を行なわない場合に生じる半導体素子内の熱励起によるリーク電流に起因する電力消費よりも小さくすることによれば、実用的にも優れた効果が得られることとなり、もって、半導体装置の動作を確実に保持すると共に、当該製品の信頼性を向上することが可能となるという優れた効果を発揮する。
【図面の簡単な説明】
【図１】本発明の一実施の形態になる半導体チップ積層パッケージ構造の詳細を示す断面図である。
【図２】上記実施の形態におけるクーラーチップの製造方法を説明するための工程図である。
【図３】上記実施の形態におけるクーラーチップの詳細な構造を説明するための上面図である。
【図４】上記実施の形態におけるクーラーチップの原理構造を説明するため図である。
【図５】本発明の他の実施の形態になる半導体チップ積層パッケージ構造を示す断面図である。
【図６】本発明の更に他の実施の形態になる半導体チップ積層パッケージ構造を示す断面図である。
【図７】本発明の更に他の実施の形態になる、放熱フィンを備えた半導体チップ積層パッケージ構造を示す断面図である。
【図８】上記本発明になる半導体チップ積層パッケージ構造に適した半導体装置との接合構成を説明する半導体基板の上面図である。
【図９】やはり、上記図８と共に、本発明になる半導体チップ積層パッケージ構造に適した半導体装置との接合構成を説明する半導体基板の一部拡大断面図（図８のＩＸ−ＩＸ断面）である。
【図１０】また、上記本発明になる半導体チップ積層パッケージ構造に適した半導体装置の構造について説明する一部拡大断面図である。
【図１１】そして、上記本発明になる半導体チップ積層パッケージ構造の更に他の実施の形態を説明するための図である。
【符号の説明】
１０ テープ基板
１０’、１０” ３層ＴＡＢ（２メタル）配線基板
２０ プロセッサＬＳＩ（ＭＰＵ−ＬＳＩ）
３０ メモリ素子
５０ クーラーチップ
５１、５２ 断熱材
６０ 封止用樹脂
７０ 放熱フィン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an improved stacked package structure of a semiconductor device (chip) used in a severe heat radiation environment, such as a portable device such as a mobile phone or a control device for an automobile, and particularly, in spite of an external temperature condition. In addition, the present invention relates to a semiconductor chip stacked package structure capable of securing a reliable operation by cooling a semiconductor chip that generates heat, and a semiconductor device suitable for such a package structure.
[0002]
[Prior art]
For example, in a so-called portable information device typified by a mobile phone, a mobile PC, or the like, an integrated circuit constituting a processor as a control device has a low power consumption CMOS (CMOS LSI) structure. In recent years, in addition to audio information and character information, those having functions of processing video information have appeared, and their functions and integration (miniaturization) are remarkable.
[0003]
By the way, in such portable information devices, the heat radiation environment is severe even in the usage form of carrying. In particular, in the case of a processor LSI chip, in order to reduce the mounting area as the degree of integration increases along with the sophistication of the function, for example, a structure in which a memory chip, which is a peripheral circuit, is stacked thereon, so-called, In many cases, a stacked package structure is employed, and as a result, the heat radiation environment is further deteriorated, and the temperature of the processor LSI chip is easily increased (high temperature environment).
[0004]
In addition, even under such a high-temperature environment, the dimensions of elements formed on a semiconductor chip have been miniaturized with the increasing integration of circuit elements year by year, and a phenomenon called DC leakage, that is, Leakage current due to thermal excitation between the source and drain (gate length) of the MOSFET tends to increase. Such a leak current not only consumes power that does not contribute to the original circuit operation, but also increases the power consumption in the circuit element, resulting in an increase in the temperature, which causes a vicious cycle. I have.
[0005]
In addition, the deterioration of the heat radiation environment of the processor LSI chip is also observed in, for example, a control device (vehicle control device) mounted on an automobile. For example, the heat dissipation environment is often disposed in an extremely narrow space in a dashboard. For example, the temperature of the surroundings rises under the hot summer sun, and cooling is often insufficient with a normal cooling structure.
[0006]
Under such circumstances, a device that cools a semiconductor element (LSI) to a predetermined temperature by using, for example, a Peltier electronic cooler is known from Patent Document 1 below. In a semiconductor laser metal package, a Peltier electronic cooler is housed in the package, and a semiconductor laser element as a heating element is mounted thereon.
In addition, in recent years, a technique for forming a film on a semiconductor by using a Peltier element as a small thermoelectric cooler (thermoelectric cooler) is already known in Non-Patent Document 1 below.
[0007]
[Patent Document 1]
Japanese Patent No. 3246199
[Non-patent document 1]
ASME Thesis, "MINIATURIZED THERMOELECTRIC COOLER" (IMECE 2002-32437), 2002, co-authored by Luciana W. Silva and Masado Kabinii
[0008]
[Problems to be solved by the invention]
That is, in the above-mentioned prior art, in particular, a device for cooling a semiconductor device using a Peltier device is already known, however, the Peltier electronic cooler itself at that time is still downsized (chip-ized). Therefore, the structure proposed in the related art cannot cope with the above-mentioned poor heat radiation environment in a high temperature environment, and cannot be said to be a structure suitable for application to such a portable information device.
[0009]
Further, a technique for forming a film of a Peltier element on a semiconductor as a chip-shaped thermoelectric cooler is known from the above-mentioned paper, and therefore, it is expected that the Peltier element can be provided at a low cost due to its mass production effect. However, no mounting structure has been proposed that can cope with a poor heat radiation environment such as a high temperature environment in the portable information device described above.
[0010]
Therefore, in the present invention, in view of the current state of the prior art described above, using a Peltier element as a chip-shaped thermoelectric cooler, for example, in a severe heat radiation environment such as a portable device such as a mobile phone or a control device for an automobile. Regarding a semiconductor device (chip) to be used, in particular, a semiconductor chip stacked package structure capable of securing a reliable operation by cooling a semiconductor chip that generates heat despite external temperature conditions, and furthermore, such a package. It is an object to provide a semiconductor device suitable for a structure.
[0011]
In other words, the present invention uses a cooler chip composed of a thin-film Peltier device to generate heat from a circuit element in the package, despite the heat radiation environment that is degraded due to its high functionality and high integration. An object of the present invention is to provide an LSI package structure which is taken out to the outside, thereby suppressing an increase in leakage current and a resulting increase in heat generation, which are problematic in a high-temperature environment, and thereby providing a practically excellent LSI package structure. is there.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, it is proposed by the present invention that first, a plurality of chip-like members including a heat-generating semiconductor chip are stacked and mounted on a wiring board, and the periphery thereof is sealed with a sealing member. Semiconductor chip stacked package structure, wherein the plurality of stacked chip-shaped members include a chip-shaped member having a cooling function, and the chip-shaped member having the cooling function is provided inside the semiconductor chip. Is a semiconductor chip stacked package structure in which heat generated in the semiconductor chip is led out of the semiconductor chip, thereby suppressing an increase in leakage current in the semiconductor chip regardless of the external temperature.
[0013]
Further, in the present invention, in the semiconductor chip stacked package structure described above, it is preferable that the chip-shaped member having the cooling function is formed of a substrate having a linear expansion coefficient comparable to that of the semiconductor chip. The chip member having the cooling function is preferably a chip member formed by forming a Peltier element on a silicon substrate.
[0014]
Further, according to the present invention, in the semiconductor chip stacked package structure described above, the chip-shaped member having the cooling function has a plurality of cooling function areas that can be selectively operated, or the sealing. It is preferable that the member has a function of preventing heat from flowing into the semiconductor chip from the outside, and it is preferable that a heat insulating member is laminated near the semiconductor chip that generates heat.
[0015]
According to the present invention, in the semiconductor chip stacked package structure described above, the sealing member is made of a heat insulating material, and a radiation fin is further attached to the wiring board.
[0016]
According to the present invention, in order to achieve the above object, a plurality of chip-like members including a semiconductor chip that generates heat are stacked and mounted on a wiring board, and the periphery thereof is sealed with a sealing member. Semiconductor chip stacked package structure, wherein the plurality of stacked chip-shaped members include a chip-shaped member having a cooling function, and the chip-shaped member having the cooling function is generated in the semiconductor chip. Means for deriving heat to the outside and further suppressing transmission of heat from the outside to the wiring board, so that the temperature in the semiconductor chip is maintained at a predetermined temperature despite the external temperature. A semiconductor chip stack package structure to maintain is proposed.
[0017]
In addition, according to the present invention, there is provided a semiconductor device suitable for the semiconductor chip stacked package structure described above, wherein the circuit element formed on the surface of the substrate includes a heat insulating layer. The semiconductor device formed separately in a plurality of regions separated by the above, or a part of the circuit element and the electrode formed on the surface of the substrate is thermally separated from the outside by the heat insulating layer. A semiconductor device has been proposed in which an AC coupling electrode is employed in the above-described semiconductor device, or only a power supply electrode is formed on an outer surface thereof.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
First, FIG. 1 is a sectional view of a semiconductor chip stacked package structure according to an embodiment of the present invention.
[0019]
In FIG. 1, for example, a processor LSI (MPU) as a main circuit element is formed on a so-called tape substrate 10 in which a predetermined conductor layer 12 is formed on a surface of a flexible insulating tape 11 such as a polyimide film. -LSI) 20, and a plurality of (two in this example) memory elements 30, which generate a smaller amount of heat than the processor LSI, for example, are mounted thereon. (So-called multi-stack structure). According to the present invention, a cooler chip 50 whose structure will be described in detail below is stacked and mounted between the upper surface of the tape substrate 10 and the lower surface of the processor LSI 20.
[0020]
Thereafter, a resin (for example, epoxy resin) 60 for sealing is further filled around the processor LSI 20 and the memory elements 30, 30 stacked and mounted on the tape substrate 10, as shown in the lower part of the figure. Semiconductor chip stacked package is obtained. In this drawing, reference numerals 13, 13,... Are so-called solder balls used for connection with electrodes when the semiconductor chip stacked package obtained as described above is mounted on a circuit board, for example. Reference numeral 14 denotes wire bonding, and reference numeral 21 denotes a so-called bump.
[0021]
Next, a detailed structure of the above-described cooler chip 50 and a manufacturing method thereof will be described below with reference to FIGS.
First, as shown in FIG. 2A, an insulating substrate 100 (specifically, a SiO 2 A film (insulating film) is formed), and a plurality of metal electrode films 120 are formed thereon in a predetermined shape via a mask 110 (see FIG. 3A). After that, as shown in FIG. 2B, an insulating film 130 is formed on the metal electrode film, and further, as shown in FIG. 130 is etched into a predetermined shape (see FIG. 3B attached). Since the cooler chip 50 is mounted in contact with the upper surface of the processor LSI 20, it is preferable that the substrate has a coefficient of linear expansion with Si which is the substrate of the LSI.
[0022]
Thereafter, as shown in (4) of FIG. 2, for example, Sb is again applied to a part of the surface of the metal electrode film 120 from which the insulating film has been removed by the etching via the mask 150 2 Te 3 Are formed in a predetermined shape by, for example, a pulse laser deposition method (see FIG. 3C attached). Further, as shown in (5) of FIG. 2, another portion of the surface of the metal electrode film from which the insulating film has been removed by the above-mentioned etching is, for example, Bi. 2 Te 3 A plurality of n-type thermoelectric thin films 170 are formed in a predetermined shape by, for example, a pulsed laser deposition method also via the mask 150 ′ (see FIG. 3C attached). That is, the surface of each of the plurality of metal electrode films 120 is separated by the insulating film 2 Te 3 P-type thermoelectric thin film 160 made of 2 Te 3 And a large number of n-type thermoelectric thin films 170 composed of the same.
[0023]
Then, as shown in (6) of FIG. 2, the metal electrode film 190 is again interposed between the p-type thermoelectric thin film 160 and the n-type thermoelectric thin film 170 formed adjacent to each other via the mask 180. (See attached FIG. 3 (D)). After that, for example, SiO 2 2 A film insulating layer 191 is formed over the entire surface. That is, as shown in FIG. 4, a partial p-type thermoelectric thin film and a plurality of n-type thermoelectric thin films are formed on an insulating substrate via metal electrode films formed on the front and back surfaces thereof. A large number of Peltier elements are connected in series to form a thin-film Peltier element.
[0024]
Although not shown here, a driving terminal is formed on the Si substrate on which the cooler chip 50 is formed, and a driving circuit (not shown) for driving a Peltier element formed on the upper surface thereof is provided. For example, a driving current control transistor or the like) may be formed. Although not shown, a metal thin film for an electrode for making an electrical connection with an electrode of the processor LSI 20 can be formed on a part of the surface as needed. Although not shown, it is also possible to form a Peltier device group in which two or more thin film Peltier devices are stacked by repeating the same steps. Further, although not shown, the p-type thermoelectric thin film of FIG. 4 may have a multi-layered structure, and an intermediate layer having conductivity such as a metal film may be interposed between the p-type and p-type. The same may be applied to the n-type thermoelectric thin film in FIG.
[0025]
In the present invention, a plurality of heating elements (chips: specifically, the processor LSI 20 and the memory) are mounted using the thin film Peltier element obtained as described above, that is, as the cooler chip 50. (In this example, it is laminated on the lower surface of the processor LSI 20). With this configuration, the heat generated by the mounted heating element is positively transferred to the outside of the heating element through the cooler chip 50, so that the leakage current tends to increase. In the example, the temperature rise of the processor LSI 20) is suppressed. In other words, the cause of the vicious cycle caused by the increase in the leak current caused by the above-mentioned high temperature is eliminated by moving the heat generation temperature of the semiconductor chip, which is increased in temperature with the high performance and high integration, to the outside thereof. In other words, a thin-film Peltier element is used to suppress a leak current due to thermal excitation in a semiconductor element. In particular, power consumption for cooling by the thin-film Peltier element is reduced when such cooling is not performed. By making the power consumption smaller than the power consumption caused by the leakage current due to the thermal excitation in the semiconductor element, a practically excellent effect can be obtained.
[0026]
According to various experiments conducted by the present inventors, in particular, such a semiconductor chip stacked package is used for a portable information device such as a mobile phone or a mobile PC, and further, in a very narrow space with poor heat dissipation in a dashboard. When mounted on a control device for an automobile, which is often arranged in a vehicle, since the environment where the external temperature of the device is relatively high in many cases, the heat generated in the heating element is simply transferred to the outside. Not only that, it has come to be recognized that it is important to cut off heat invading from the outside of the element kept at a lower temperature. Therefore, in the above-described semiconductor chip stacked package structure, particularly, the heat-conductive resin is used as the sealing resin filled around the processor LSI 20 and the memory elements 30, 30 stacked and mounted on the tape substrate 10. It has been found that it is preferable to use a resin material having a low viscosity.
[0027]
That is, the feature of the semiconductor chip stacked package structure according to the present invention is that the heat generated by the heating element is positively transferred to the outside of the heating element through the cooler chip 50 and the heat generated from the outside to the heating element is reduced. The inflow is also cut off (suppressed), whereby the vicious cycle caused by the increase of the leak current can be cut off (suppressed) more efficiently even in a severe heat radiation environment.
[0028]
Next, a semiconductor chip stacked package structure according to another embodiment of the present invention will be described in detail with reference to FIG.
In this example, only the processor LSI 20 stacked in the package (so-called single-stack structure) will be described. However, the present invention is not limited to this example. It may have a circuit element mounted thereon.
[0029]
That is, as shown in FIG. 5, in the package structure according to the other embodiment, instead of the above-described tape substrate, a processor LSI 20 is represented on a three-layer TAB (two-metal) wiring substrate 10 ′. Also, in this example, the cooler chip 50 whose structure has been described in detail above is also stacked between the upper surface of the wiring board 10 'and the lower surface of the processor LSI 20 in this example. In addition, the periphery of the processor LSI 20 and the memory elements 30, 30 stacked and mounted on the wiring board 10 ′ is further filled with a sealing resin (for example, epoxy resin) to obtain a semiconductor chip stacked package. This is the same as above.
[0030]
Further, in the semiconductor chip stacked package structure according to the other embodiment, a layer of a heat insulating material 70 (for example, porous polyimide) is further added to the processor LSI 20 in order to block the flow of heat from the outside into the processor LSI 20. The structure is provided on the upper surface of the LSI 20.
[0031]
According to the present inventors, the flow of heat from the outside into the processor LSI 20, which is a heating circuit element stacked and mounted in a package structure, is further reduced by the cooler chip 50, particularly, the electrode portion thereof. Occurred and its effect was found to be relatively large. Note that this is because the good conductive material forming the electrode portion is also a good heat transfer material. Therefore, in this other embodiment, a heat insulating material (for example, porous polyimide) 51 is provided around the cooler chip 50.
[0032]
Further, as shown in the attached FIG. 6, in a semiconductor chip stacked package structure according to still another embodiment of the present invention, the memory element 30 is mounted on the upper surface of the processor LSI 20, as is apparent from the figure. In addition, the above-mentioned heat insulating material 60 is arranged by being stacked between the processor LSI 20 and the memory element 30 which are stacked and mounted. This is because, as described above, the heat generated by the memory element 30 is smaller than the heat generated by the processor LSI 20 and the influence of heat inflow from the outside is small. The structure is suitable for preventing heat from flowing from the inside. The heat insulating material 51 provided around the cooler chip 50 is the same as described above.
[0033]
Next, FIG. 7 shows a semiconductor chip stacked package structure according to still another embodiment of the present invention, which is suitable for a structure having a cooling fin, such as a mobile PC or an in-vehicle control device. In the package structure according to the still another embodiment, the processor (MPU-) LSI 20 ', which is a heating circuit element, is provided on the lower surface of the TAB wiring board 10 "on which the heat radiation fins 80 are mounted. It is mounted via a cooler chip 50, and its periphery is surrounded by a heat insulating material 52, so that thermal insulation from the outside is provided.
[0034]
That is, according to the above configuration, the heat generated in the MPU-LSI 20 ′, which is a heating circuit element, is transferred to the TAB wiring board 10 ″ and the radiation fins 70 by the action of the cooler chip 50, while the MPU is externally provided. -The heat flowing into the LSI 20 'is cut off by the heat insulating materials 51 and 52.
[0035]
The present inventors further propose a semiconductor chip structure suitable for the above-described semiconductor chip stacked package structure, based on the above-mentioned new findings of the present invention. That is, the increase in the leak current in the semiconductor chip, which is increased in temperature due to its higher performance and higher integration, is suppressed by using the thin film Peltier element described above, and the semiconductor chip is stacked and mounted together with the thin film Peltier element. (LSI chip) also proposes a structure in which heat from the outside hardly penetrates the inside of the (LSI chip). Therefore, by increasing the effect of suppressing the increase in leak current in the semiconductor chip due to cooling by the thin-film Peltier element, This makes it possible to obtain excellent effects practically.
[0036]
By the way, the above-mentioned processor LSI 20 and MPU-LSI 20 'are generally formed of SiO2 formed on the surface of a Si substrate. 2 Is formed by forming a large number of circuit elements in a region surrounded by the insulating layer of SiO. 2 The film will have an insulating effect on heat.
[0037]
Therefore, for example, as shown in FIG. 8 attached hereto, a plurality of element forming surfaces of the substrate 200 are formed on the basis of the functions and types of the circuit elements for forming the processor and the MPU, particularly based on the magnitude of the heat generation. And the surrounding area is SiO 2 2 The insulating regions 210 and 211 (see also FIG. 9) separate the plurality of regions thermally. Then, as shown in FIG. 9 (cross-section IX-IX in FIG. 8), the SiO2 2 The electrode 230 formed via the insulating layer 220 is located on a region that generates relatively little heat, and the other region is formed so as to be able to directly contact the cooler chip 50. Things.
[0038]
That is, according to the semiconductor chip having such a configuration, heat generated from a region having relatively large heat is transferred to the outside (for example, a circuit board) via the cooler chip 50, and the electrode of the electrode to which heat from the outside is likely to flow. Even if heat from the outside flows into the forming part, the heat generation inside the part is small in the first place, so that it cannot be a cause of the vicious cycle caused by the increase in the leak current described above. Therefore, the semiconductor chip stacked package structure described above provides a suitable semiconductor chip structure in which heat leakage hardly occurs inside.
[0039]
Further, in the above-mentioned semiconductor chip, for example, as shown in the attached FIG. 10, the electrode structure for electrically connecting an external signal to the inside of the circuit element has a so-called AC coupling structure. That is, a predetermined number of electrodes 240, 240... Are formed on the surface on the substrate 200 side on which the circuit elements are formed, and a film of a member having a low dielectric constant, such as an epoxy resin, also having heat insulation properties is formed thereon. 250 is formed. Then, a layer 260 on which electrodes 240 ′, 240 ′,... For external derivation are formed is laminated at a position facing these electrodes 240. Note that an electrical equivalent circuit of such AC coupling is shown on the side of the drawing.
[0040]
According to the semiconductor chip having such an electrode structure, the internal circuit elements are heated by the formed epoxy resin from the external lead-out electrodes 240 ', 240', which will be exposed to external high temperatures. , And is protected from the adverse effect of heat from the outside that tends to flow into the element via the external lead-out electrodes 240 ′, 240 ′. On the other hand, a signal required for an external circuit operation is input into the circuit via the above-described equivalent circuit, for example, as a high-frequency signal of about several giga.
[0041]
Alternatively, the electrodes formed on the surface of the semiconductor chip are used only as power supply electrodes (specifically, a power supply electrode and a ground electrode), and other necessary input signals are used as alternating current (AC) signals. It is also possible to adopt an input terminal structure in which the input is superimposed on the input.
[0042]
In recent years, it has been reported that the heat generating elements such as the processor LSI 20 and the MPU-LSI 20 ′ are unevenly distributed depending on the operation mode and the like. Therefore, in the present invention, the uneven distribution of the heat generating portion due to the operation mode is investigated in advance, and corresponding to this, for example, as shown in the attached FIG. 11, the operation regions R-1 to R- By setting 3, it is also possible to selectively control the heat transfer (cooling) operation by the cooler chip 50 according to the uneven distribution of the heat generating portion on the semiconductor substrate 200 side. In addition, by performing the cooling operation by the cooler chip 50 while partially selecting the cooling operation appropriately instead of the whole, the power consumed in the cooler chip 50 can be further reduced. This may be advantageous in a device driven by a relatively small capacity battery such as a mobile phone.
[0043]
At this time, the circuit formation region on the semiconductor chip 200 side corresponding to the operation regions R-1 to R-3 of the cooler chip 50 is made of SiO 2 as described above. 2 By thermally separating the insulating layers, a higher effect can be obtained.
[0044]
【The invention's effect】
As is apparent from the above detailed description, according to the semiconductor chip stacked package structure according to the present invention, and further, according to the semiconductor device suitable for such a package structure, the semiconductor device is formed by using a cooler chip composed of a thin-film Peltier device. It is possible to suppress the leakage current due to the thermal excitation inside the semiconductor device, and particularly to reduce the power consumption for cooling by the thin-film Peltier element and the power due to the leakage current due to the thermal excitation inside the semiconductor element that occurs when the cooling is not performed. By making it smaller than the consumption, it is possible to obtain a practically excellent effect, and thus it is possible to reliably maintain the operation of the semiconductor device and to improve the reliability of the product. Demonstrates excellent effects.
[Brief description of the drawings]
FIG. 1 is a sectional view showing details of a semiconductor chip stacked package structure according to an embodiment of the present invention.
FIG. 2 is a process chart for explaining a method of manufacturing a cooler chip in the embodiment.
FIG. 3 is a top view for explaining a detailed structure of a cooler chip in the embodiment.
FIG. 4 is a view for explaining a principle structure of a cooler chip in the embodiment.
FIG. 5 is a sectional view showing a semiconductor chip stacked package structure according to another embodiment of the present invention.
FIG. 6 is a sectional view showing a semiconductor chip stacked package structure according to still another embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a semiconductor chip stacked package structure provided with heat radiation fins according to still another embodiment of the present invention.
FIG. 8 is a top view of a semiconductor substrate illustrating a bonding structure with a semiconductor device suitable for the semiconductor chip stacked package structure according to the present invention.
9 is also a partially enlarged cross-sectional view (IX-IX cross-section in FIG. 8) of the semiconductor substrate illustrating a bonding configuration with a semiconductor device suitable for the semiconductor chip stacked package structure according to the present invention, together with FIG. is there.
FIG. 10 is a partially enlarged sectional view illustrating a structure of a semiconductor device suitable for the semiconductor chip stacked package structure according to the present invention.
FIG. 11 is a view for explaining still another embodiment of the semiconductor chip stacked package structure according to the present invention.
[Explanation of symbols]
10 Tape substrate
10 ', 10 "3 layer TAB (2 metal) wiring board
20 Processor LSI (MPU-LSI)
30 memory elements
50 cooler chip
51, 52 Insulation material
60 Resin for sealing
70 Heat radiation fin

Claims (13)

配線基板上に、発熱する半導体チップを含むチップ状部材を内部に複数積層して搭載し、その周囲を封止部材により封止した半導体チップ積層パッケージ構造であって、上記複数積層したチップ状部材は、冷却機能を有するチップ状部材を含んでおり、かつ、当該冷却機能を有するチップ状部材は、前記半導体チップ内で発生する熱をその外部に導出し、もって、外部温度にもかかわらず、当該半導体チップ内でのリーク電流の増大を抑制することを特徴とする半導体チップ積層パッケージ構造。A semiconductor chip stacked package structure in which a plurality of chip-shaped members including a heat-generating semiconductor chip are stacked and mounted on a wiring substrate, and a periphery thereof is sealed with a sealing member, wherein the plurality of stacked chip-shaped members Includes a chip-shaped member having a cooling function, and the chip-shaped member having the cooling function leads out heat generated in the semiconductor chip to the outside, and thus, despite the external temperature, A semiconductor chip stacked package structure characterized by suppressing an increase in leakage current in the semiconductor chip. 前記請求項１に記載した半導体チップ積層パッケージ構造において、前記冷却機能を有するチップ状部材は、前記半導体チップと同程度の線膨張計数を有する基板からなることを特徴とする半導体チップ積層パッケージ構造。2. The semiconductor chip stacked package structure according to claim 1, wherein the chip-shaped member having a cooling function comprises a substrate having a linear expansion coefficient substantially equal to that of the semiconductor chip. 前記請求項２に記載した半導体チップ積層パッケージ構造において、前記冷却機能を有するチップ状部材は、シリコン基板上にペルチェ素子を形成してなるチップ状部材であることを特徴とする半導体チップ積層パッケージ構造。3. The semiconductor chip stacked package structure according to claim 2, wherein the chip-shaped member having the cooling function is a chip-shaped member formed by forming a Peltier element on a silicon substrate. . 前記請求項１に記載した半導体チップ積層パッケージ構造において、前記冷却機能を有するチップ状部材は、複数の選択動作可能な冷却機能領域を備えていることを特徴とする半導体チップ積層パッケージ構造。2. The semiconductor chip stacked package structure according to claim 1, wherein the chip-shaped member having a cooling function has a plurality of cooling function areas that can be selectively operated. 前記請求項１に記載した半導体チップ積層パッケージ構造において、前記封止部材は、外部から前記半導体チップへの熱の流入を防止する機能を有していることを特徴とする半導体チップ積層パッケージ構造。2. The semiconductor chip stacked package structure according to claim 1, wherein the sealing member has a function of preventing heat from flowing into the semiconductor chip from the outside. 前記請求項１に記載した半導体チップ積層パッケージ構造において、さらに、前記発熱する半導体チップに近接して、断熱部材が積層されていることを特徴とする半導体チップ積層パッケージ構造。2. The semiconductor chip stacked package structure according to claim 1, further comprising a heat insulating member stacked in proximity to said heat generating semiconductor chip. 前記請求項４に記載した半導体チップ積層パッケージ構造において、前記封止部材は、断熱材からなることを特徴とする半導体チップ積層パッケージ構造。5. The semiconductor chip stacked package structure according to claim 4, wherein said sealing member is made of a heat insulating material. 前記請求項１に記載した半導体チップ積層パッケージ構造において、上記配線基板には、さらに、放熱フィンが取り付けられていることを特徴とする半導体チップ積層パッケージ構造。2. The semiconductor chip stacked package structure according to claim 1, wherein a radiation fin is further attached to the wiring board. 配線基板上に、発熱する半導体チップを含むチップ状部材を内部に複数積層して搭載し、その周囲を封止部材により封止した半導体チップ積層パッケージ構造であって、上記複数積層したチップ状部材は、冷却機能を有するチップ状部材を含んでおり、かつ、当該冷却機能を有するチップ状部材は、前記半導体チップ内で発生する熱をその外部に導出し、さらに、前記配線基板への外部からの熱の伝達を抑制する手段を備えており、もって、外部温度にもかかわらず、当該半導体チップ内の温度を所定の温度に維持することを特徴とする半導体チップ積層パッケージ構造。A semiconductor chip stacked package structure in which a plurality of chip-shaped members including a heat-generating semiconductor chip are stacked and mounted on a wiring substrate, and a periphery thereof is sealed with a sealing member, wherein the plurality of stacked chip-shaped members Includes a chip-shaped member having a cooling function, and the chip-shaped member having the cooling function guides heat generated in the semiconductor chip to the outside, and further, from the outside to the wiring board. A semiconductor chip stacked package structure comprising means for suppressing the heat transfer of the semiconductor chip, thereby maintaining the temperature in the semiconductor chip at a predetermined temperature despite the external temperature. 前記請求項１〜９に記載した半導体チップ積層パッケージ構造に適した半導体装置であって、基板の表面上に形成された回路素子が、断熱層で分離された複数の領域に分離されて形成されていることを特徴とする半導体装置。10. A semiconductor device suitable for the semiconductor chip stacked package structure according to claim 1, wherein a circuit element formed on a surface of the substrate is formed by being separated into a plurality of regions separated by a heat insulating layer. A semiconductor device, comprising: 前記請求項１〜９に記載した半導体チップ積層パッケージ構造に適した半導体装置であって、基板の表面上に形成された回路素子及び電極の一部が、断熱層により熱的に外部から分離されていることを特徴とする半導体装置。10. A semiconductor device suitable for the semiconductor chip stacked package structure according to claim 1, wherein a part of a circuit element and an electrode formed on a surface of the substrate are thermally separated from the outside by a heat insulating layer. A semiconductor device, comprising: 前記請求項１０又は／及び１１に記載した半導体チップ積層パッケージ構造に適した半導体装置において、ＡＣ結合電極を採用したことを特徴とする半導体装置。12. A semiconductor device suitable for the semiconductor chip stacked package structure according to claim 10, wherein an AC coupling electrode is employed. 前記請求項１０又は／及び１１に記載した半導体チップ積層パッケージ構造に適した半導体装置において、その外表面には、電源電極だけを形成したことを特徴とする半導体装置。12. The semiconductor device according to claim 10, wherein only a power supply electrode is formed on an outer surface of the semiconductor device.
JP2003017344A 2003-01-27 2003-01-27 Semiconductor chip laminated package structure and semiconductor device suitable for the structure Withdrawn JP2004228485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003017344A JP2004228485A (en) 2003-01-27 2003-01-27 Semiconductor chip laminated package structure and semiconductor device suitable for the structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003017344A JP2004228485A (en) 2003-01-27 2003-01-27 Semiconductor chip laminated package structure and semiconductor device suitable for the structure

Publications (2)

Publication Number Publication Date
JP2004228485A true JP2004228485A (en) 2004-08-12
JP2004228485A5 JP2004228485A5 (en) 2005-10-27

Family

ID=32904521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003017344A Withdrawn JP2004228485A (en) 2003-01-27 2003-01-27 Semiconductor chip laminated package structure and semiconductor device suitable for the structure

Country Status (1)

Country Link
JP (1) JP2004228485A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066714A (en) * 2006-09-05 2008-03-21 Samsung Electronics Co Ltd Multi-chip package equipped with inter-chip heat transfer shielding spacer
JP2008526035A (en) * 2004-12-27 2008-07-17 インテル・コーポレーション Microelectronic assembly with built-in thermoelectric cooler and method for manufacturing the same
JP2009522113A (en) * 2006-01-10 2009-06-11 バレオ・エチユード・エレクトロニク Method for brazing at least two laminated members together
JP2009231729A (en) * 2008-03-25 2009-10-08 Nec Corp Semiconductor device
JP2012504322A (en) * 2008-09-30 2012-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Semiconductor device with on-chip active heat transfer system
US8319331B2 (en) 2009-03-02 2012-11-27 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2013118381A (en) * 2011-12-01 2013-06-13 Samsung Electronics Co Ltd Method for controlling temperature of device, electrothermal cooling package, and portable mobile device
WO2023276559A1 (en) * 2021-06-30 2023-01-05 リンテック株式会社 Semiconductor sealing body

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310634A (en) * 1993-03-05 1994-11-04 Silicon Syst Inc Integrated circuit package and packaging method for integrated circuit
JPH10247702A (en) * 1997-03-05 1998-09-14 Sumitomo Kinzoku Electro Device:Kk Ball grid array package and printed board
JPH11289052A (en) * 1998-01-13 1999-10-19 Internatl Business Mach Corp <Ibm> Burial type thermal conductor for semiconductor chip
JP2000311974A (en) * 1999-04-27 2000-11-07 Nec Corp Electronic device
JP2001024112A (en) * 1999-06-14 2001-01-26 Advanced Technology Interconnect Inc Exposed heat sink having sealing ring
JP2001308470A (en) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd Circuit parts module and its manufacturing method
WO2002081981A2 (en) * 2001-04-09 2002-10-17 Research Triangle Institute Thermoelectric device for dna genomic and proteonic chips and thermo-optical seitching circuits
JP2003017638A (en) * 2001-07-02 2003-01-17 Fujitsu Ltd Stacked multi-chip semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310634A (en) * 1993-03-05 1994-11-04 Silicon Syst Inc Integrated circuit package and packaging method for integrated circuit
JPH10247702A (en) * 1997-03-05 1998-09-14 Sumitomo Kinzoku Electro Device:Kk Ball grid array package and printed board
JPH11289052A (en) * 1998-01-13 1999-10-19 Internatl Business Mach Corp <Ibm> Burial type thermal conductor for semiconductor chip
JP2000311974A (en) * 1999-04-27 2000-11-07 Nec Corp Electronic device
JP2001024112A (en) * 1999-06-14 2001-01-26 Advanced Technology Interconnect Inc Exposed heat sink having sealing ring
JP2001308470A (en) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd Circuit parts module and its manufacturing method
WO2002081981A2 (en) * 2001-04-09 2002-10-17 Research Triangle Institute Thermoelectric device for dna genomic and proteonic chips and thermo-optical seitching circuits
JP2004534386A (en) * 2001-04-09 2004-11-11 リサーチ・トライアングル・インスティチュート DNA genome chip, proteome chip, thermo-optical switching circuit and thin-film thermoelectric heating and cooling device for infrared tag
JP2003017638A (en) * 2001-07-02 2003-01-17 Fujitsu Ltd Stacked multi-chip semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686277B2 (en) 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
JP2008526035A (en) * 2004-12-27 2008-07-17 インテル・コーポレーション Microelectronic assembly with built-in thermoelectric cooler and method for manufacturing the same
JP4922947B2 (en) * 2004-12-27 2012-04-25 インテル・コーポレーション Microelectronic assembly with built-in thermoelectric cooler and method for manufacturing the same
JP2009522113A (en) * 2006-01-10 2009-06-11 バレオ・エチユード・エレクトロニク Method for brazing at least two laminated members together
US8723079B2 (en) 2006-01-10 2014-05-13 Valeo Etudes Electroniques Laser soldering using thermal characteristics
JP2008066714A (en) * 2006-09-05 2008-03-21 Samsung Electronics Co Ltd Multi-chip package equipped with inter-chip heat transfer shielding spacer
US8698304B2 (en) 2006-09-05 2014-04-15 Samsung Electronics Co., Ltd. Multi-chip package with spacer for blocking interchip heat transfer
JP2009231729A (en) * 2008-03-25 2009-10-08 Nec Corp Semiconductor device
JP2012504322A (en) * 2008-09-30 2012-02-16 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Semiconductor device with on-chip active heat transfer system
US8319331B2 (en) 2009-03-02 2012-11-27 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2013118381A (en) * 2011-12-01 2013-06-13 Samsung Electronics Co Ltd Method for controlling temperature of device, electrothermal cooling package, and portable mobile device
US9671141B2 (en) 2011-12-01 2017-06-06 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof
US10658266B2 (en) 2011-12-01 2020-05-19 Samsung Electronics Co., Ltd. Thermoelectric cooling packages and thermal management methods thereof
WO2023276559A1 (en) * 2021-06-30 2023-01-05 リンテック株式会社 Semiconductor sealing body

Similar Documents

Publication Publication Date Title
KR101026618B1 (en) Microelectronic package and method of cooling an interconnect feature in same
US7498204B2 (en) Structure and method for improved heat conduction for semiconductor devices
US6519154B1 (en) Thermal bus design to cool a microelectronic die
US6727422B2 (en) Heat sink/heat spreader structures and methods of manufacture
US9516790B2 (en) Thermoelectric cooler/heater integrated in printed circuit board
US20080080142A1 (en) Electronic devices with enhanced heat spreading
US9847272B2 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
JP3905580B2 (en) High density CMOS integrated circuit with heat transfer structure for improved cooling
TWI508238B (en) Chip thermal system
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20160021752A (en) Integrated thermoelectric cooling
JP2009231729A (en) Semiconductor device
US20110292611A1 (en) Semiconductor-device cooling structure and power converter
US9099427B2 (en) Thermal energy dissipation using backside thermoelectric devices
TWI306381B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
US7759789B2 (en) Local area semiconductor cooling system
JP2007157835A (en) Mounting substrate
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
KR100769527B1 (en) Embedded printed circuit board and manufacturing method thereof
JP2004228485A (en) Semiconductor chip laminated package structure and semiconductor device suitable for the structure
JP4687066B2 (en) Power IC
KR20140092543A (en) Heat dissipating device and package for heat dissipating using the same
JPH11214598A (en) Method of cooling large scale integrated circuit (lsi) chip
JPH10233473A (en) Heat radiation structure of semiconductor element and its heat radiation method
US8704363B2 (en) Interface plate between integrated circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050722

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070316