JP2009225425A

JP2009225425A - 非可逆回路素子

Info

Publication number: JP2009225425A
Application number: JP2008318725A
Authority: JP
Inventors: Atsuyuki Furuta; 敬幸古田; Koji Okazaki; 浩司岡崎; Shoichi Narahashi; 祥一楢橋
Original assignee: NTT Docomo Inc
Current assignee: NTT Docomo Inc
Priority date: 2008-02-20
Filing date: 2008-12-15
Publication date: 2009-10-01
Anticipated expiration: 2028-12-15
Also published as: CN101515663A; EP2093827B1; US20090206942A1; JP5089567B2; CN101515663B; US7978018B2; KR100969614B1; EP2093827A1; KR20090090271A

Abstract

【課題】単体で、かつシングルバンド対応の集中定数型非可逆回路素子と同等の大きさで、非常に離れた２つの周波数帯において同時に非可逆特性を得ることが可能なデュアルバンド対応の非可逆回路素子を提供する
【解決手段】磁性体Ｆ１と、磁性体上Ｆ１に互いに絶縁された状態で交差して配置される中心導体Ｌ１〜Ｌ３と、磁性体Ｆ１を挟んで各中心導体と対向配置されかつ全ての中心導体の一端と接続される平面導体Ｐ１と、中心導体ごとに一端が中心導体の他端に接続され他端が電気的に接地される整合用キャパシタＣ１〜Ｃ３とを備え、更に中心導体ごとに一端が中心導体の他端に接続され他端が入出力ポートである複数の第１整合回路と一端が平面導体と接続又は一体化され他端が電気的に接地される第２整合回路とを備える。
【選択図】図４

Description

本発明は、磁性体を用いた回路素子に関し、特に、非可逆回路素子に関する。

集中定数型の非可逆回路素子は小型に構成できることから、移動体通信機器やその端末にアイソレータやサーキュレータとして早くから使用されてきた。アイソレータは移動体通信機器の送信部において電力増幅器とアンテナとの間に配置され、目的の周波数帯のアンテナから電力増幅器ヘの不要信号の逆流を防いだり、電力増幅器の負荷側のインピーダンスを安定させる等の目的で用いられ、サーキュレータは送信受信分波回路などに用いられる。

図１４は、従来の集中定数型のサーキュレータ（以下、単に「サーキュレータ」と呼ぶ）１００の内部構造を例示した透過斜視図である。また、図１５は、図１４の等価回路を示した回路図である。なお、図１５に示す等価回路では、フェライト板Ｆ１の記載を省略してある。

図１４に例示するように、従来のサーキュレータ１００は、電気的に絶縁され、互いに１２０度の角度で交差して重ね合わされた３組の中心導体Ｌ１，Ｌ２，Ｌ３（それぞれ両端が短絡された２本の直線状導体から構成）が、フェライト板Ｆ１と、これと同形のフェライト板Ｆ２（図示せず）との間に挟みこまれ、更にこれらのフェライト板Ｆ１，Ｆ２を磁化するための永久磁石（図示せず）がフェライト板Ｆ１，Ｆ２を挟みこむように対向配置されて構成される。

それぞれの中心導体Ｌ１，Ｌ２，Ｌ３の一端は、フェライト板Ｆ１，Ｆ２の外周から外方に突出して配置され、それらの突出部分は、信号入出力ポート（図示せず）及び整合用誘電体基板片（整合用キャパシタ）Ｃ１，Ｃ２，Ｃ３の一端とそれぞれ接続される。各中心導体の他端及び各整合用誘電体基板片Ｃ１，Ｃ２，Ｃ３の他端は電気的に接地される。また、中心導体Ｌ１，Ｌ２，Ｌ３はインダクタンスを有する。なお、アイソレータとして動作させる場合には中心導体Ｌ３の入出力ポートに、反射信号を吸収するために他端が電気的に接地された終端抵抗を接続する。

以上のような構成において、整合用キャパシタによる整合条件、中心導体のインダクタンス、フェライト板Ｆ１，Ｆ２の材質等を最適化することにより、サーキュレータ１００は、ある周波数範囲において非可逆性を示す。すなわち、サーキュレータ１００は、中心導体Ｌ１の一端に接続された入出力ポートから入力され中心導体Ｌ２の一端に接続された入出力ポートから出力される信号、中心導体Ｌ２の一端に接続された入出力ポートから入力され中心導体Ｌ３の一端に接続された入出力ポートから出力される信号、及び中心導体Ｌ３の一端に接続された入出力ポートから入力され中心導体Ｌ１の一端に接続された入出力ポートから出力される信号に対して大きな減衰特性（アイソレーション）を示すが、その逆向きの信号については小さな減衰特性を示す性質（或いはそれらの逆向きの性質）を持つ。また、中心導体Ｌ３の入出力ポートに終端抵抗Ｒ１を接続した場合には、当該周波数帯域において、中心導体Ｌ１の一端に接続された入出力ポートから入力され、中心導体Ｌ２の一端に接続された入出力ポートから出力される信号に対して大きな減衰特性を示すが、その逆向きの信号に対しては小さな減衰特性を示す性質（或いはその逆の性質）を持つアイソレータとして動作する。

しかし、従来のアイソレータやサーキュレータのような非可逆回路素子が非可逆性を示す周波数（動作周波数）帯域幅は、通常、狭帯域である（例えば、中心周波数２ＧＨｚに対して非可逆特性２０ｄＢの減衰がとれる周波数帯域幅は数十ＭＨｚ程度である）。

これに対し、非特許文献１には、アイソレータの動作周波数帯域幅を広帯域化する技術が開示されている。この公知技術では、アイソレータの入力端にインダクタやキャパシタを付加し、中心周波数９２４ＭＨｚ比帯域幅７．７％の特性を実現している。また、非特許文献２には、中心導体と接地との間にインダクタやキャパシタを付加することにより比帯域幅を３０〜６０％まで拡大可能な例が開示されている。更に、特許文献１には中心導体の一端に共通に接続されたグランド導体とグランドとの間に容量を設けることで挿入損失を増やすことなく広帯域化を図る技術が開示されている。しかし、これらのような広帯域化という手法では、通過損失やアイソレーション特性の劣化等の観点から動作周波数帯域幅の拡大には限界があり、大きく離れた（例えばオクターブバンド以上離れた）周波数帯域の双方で使用する必要がある用途には適用が難しい。

一方、特許文献２には、各中心導体の入出力ポートにそれぞれ共振回路の共振周波数を変化するためのキャパシタを付加するとともに、この容量を接断・接続するためのＲＦスイッチを設け、このＲＦスイッチの操作によって動作周波数を変化させる非可逆回路素子が開示されている。しかし、この構成ではスイッチにより動作周波数を切り替えるため複数周波数帯域で同時使用することができず、周波数帯域の異なる複数のアプリケーションを同時に使用する環境に対しては有効ではない。また、特許文献３には、各中心導体の相互接続端に可変コンデンサを設け、この可変コンデンサのリアクタンスを変化させることによって動作周波数帯域を変化させる非可逆回路素子が開示されている。しかし、この構成もリアクタンスを変化させる必要から、特許文献２の構成と同様に周波数帯域の異なる複数のアプリケーションを同時に使用する環境に対しては有効ではない。

更に、特許文献４には、２つのフェライトを用い２つのアイソレータを縦に配置することで単バンドのアイソレータと同等の面積でデュアルバンド対応が可能な構成が開示されている。しかし、高さが増加してしまうため低背化が求められる携帯端末への適用は難しい。
堀口秀人，高橋洋一，武田茂，"小型アイソレータにおける高調波制御と広帯域化"，日立金属技報，vol.17,pp.58-62,2001. H.Katoh, "Temperature-Stabilized 1.7-GHz Broad-Band Lumped-Element Circulator", IEEE Trans.MTTS Vol.MTT-23, No.8 August 1975. 特開平１１−２３４００３号公報特開平９−９３００３号公報米国特許第３６０５０４０号明細書特開２００１−１１９２１０号公報

本発明は、以上の点に鑑みてなされたものであり、マルチバンド・マルチモード端末の実現に向け、単体で、かつシングルバンド対応の集中定数型非可逆回路素子と同等の大きさで、非常に離れた２つの周波数帯において同時に非可逆特性を得ることが可能なデュアルバンド対応の非可逆回路素子を提供することを目的とする。

本発明の非可逆回路素子は、磁性体と、磁性体上に互いに絶縁された状態で交差して配置される複数の中心導体と、磁性体を挟んで前記複数の中心導体と対向配置されかつ全ての前記中心導体の一端と接続される平面導体と、中心導体ごとに一端が中心導体の他端に接続され他端が電気的に接地される複数の整合用キャパシタと、を備える非可逆回路素子であって、更に、中心導体ごとに一端が中心導体の他端に接続され他端が入出力ポートである複数の第１整合回路と、一端が平面導体と接続又は一体化され他端が電気的に接地される第２整合回路と、を備える。

本発明の非可逆回路素子によれば、単体で、かつシングルバンド対応の集中定数型非可逆回路素子と同等の大きさで、非常に離れた２つの周波数帯において同時に非可逆特性を得ることができる。

以下、本発明を実施するための最良の形態を図面を参照して説明する。なお、以下では、非可逆回路素子の一例である集中定数型のサーキュレータに本発明を適用する形態を示すが、本発明はこれに限定されない。
〔第１の実施形態〕
まず、本発明における第１の実施の形態について説明する。
＜外観構成＞
図１は、第１の実施形態に係る非可逆回路素子１の構成例を示した透過斜視図である。また、図２は、図１に例示した非可逆回路素子１の分解斜視図である。

図１に示すように非可逆回路素子１は、中心導体Ｌ１，Ｌ２，Ｌ３、整合用誘電体基板片Ｃ１，Ｃ２，Ｃ３、フェライト板（磁性体板）Ｆ１、平面導体Ｐ１、第１整合回路Ｍ１１，Ｍ１２，Ｍ１３、及び第２整合回路Ｍ２（図１では誘電体板Ｄ１）を有している。なお、第１整合回路Ｍ１１〜Ｍ１３は、それぞれインダクタＬ１１〜１３とキャパシタＣ１１〜Ｃ１３とから構成される。

平面導体Ｐ１は、中心導体Ｌ１，Ｌ２，Ｌ３と一体的に構成される円盤状の導体であり、平面導体Ｐ１の外周を３等分する３箇所に中心導体Ｌ１，Ｌ２，Ｌ３の各一端が連なる。平面導体Ｐ１の片面（図１における上面）には円盤状のフェライト板Ｆ１が配置され、そのフェライト板Ｆ１の上面（図１における上面）には、３つの中心導体Ｌ１，Ｌ２，Ｌ３が互いに１２０度の角度で交差して重ね合わせられ、交差部分では中心導体Ｌ１，Ｌ２，Ｌ３は互いに絶縁される。なお、各中心導体は必ずしもこの例のように、それぞれ等角度で交差し、かつそれぞれの重心が一致するように配置される必要は無いが、十分な非可逆特性を得る上で、また周波数調整を容易にする上で、それぞれ等角度で交差し、かつそれぞれの重心が一致するように配置されることが望ましい。平面導体Ｐ１のフェライト板Ｆ１が配置されていない側の面（図１における下面）は、第２整合回路Ｍ２と接続される。図１の構成では、平面導体Ｐ１と接地導体（図示せず）間に誘電体板Ｄ１を装荷することによりキャパシタを構成し、このキャパシタが第２整合回路Ｍ２として機能する。なお、このキャパシタは、接地側にも平面導体板を設けることで平面導体Ｐ１との間で平行平板キャパシタを形成したり、チップキャパシタ等を用いて平面導体横面から接地導体と接続することによっても構成可能である。ただし、チップキャパシタを用いて接続する場合、平面導体Ｐ１との対称性が崩れると各入出力ポートから見たインピーダンスが異なって見えるため、平面導体Ｐ１の下面でかつ、平面導体の中心とキャパシタの接続点（誘電体板のように面的に接する場合はその面の中心）とが揃うようにキャパシタ（図２では誘電体板Ｄ１）を装荷することが望ましい。中心導体Ｌ１，Ｌ２，Ｌ３の各一端Ｓ１，Ｓ２，Ｓ３（平面導体Ｐ１側端の反対側）は、フェライト板Ｆ１の外周から外方に突出して配置され、それらの突出部分は、それぞれ、第１整合回路Ｍ１１（のインダクタＬ１１），Ｍ１２（のインダクタＬ１２），Ｍ１３（のインダクタＬ１３）の各一端、及び、整合用誘電体基板片Ｃ１，Ｃ２，Ｃ３の各一端と接続される。中心導体Ｌ１，Ｌ２，Ｌ３はインダクタンスを有し、整合用誘電体基板片Ｃ１，Ｃ２，Ｃ３は、それらの各一端に接触する中心導体Ｌ１，Ｌ２，Ｌ３と、それらの各他端に接触する接地導体とにより、それぞれ整合用キャパシタを構成する。第１整合回路（のインダクタＬ１１，Ｌ１２，Ｌ１３）の各他端はそれぞれ入出力ポートＳＳ１，ＳＳ２，ＳＳ３を構成するとともに、それぞれキャパシタＣ１１，Ｃ１２，Ｃ１３の一端と接続される。そして、キャパシタＣ１１，Ｃ１２，Ｃ１３の他端は電気的に接地される。なお、Ｌ１１〜Ｌ１３の実現方法としては、例えばチップインダクタやある長さを持った線路を用いること等が考えられ、Ｃ１１〜Ｃ１３の実現方法としては例えばチップキャパシタやＰＩＮダイオード等のバラクタを用いたり、一端を接地させた誘電体を挟んで構成すること等が考えられる。また、実際には、フェライト板Ｆ１を磁化するための永久磁石がフェライト板Ｆ１に対向配置されるが、これについては図示していない。

＜回路構成＞
図３は、本発明の構成のブロック図である。また、図４は、図３にサーキュレータ部１ａの等価回路の一例を書き加えた図である（ただし、フェライト板Ｆ１の図示は省略）。なお、図４のサーキュレータ部１ａの等価回路においてＰ１を接地した構成が、従来のサーキュレータの等価回路にあたる。以下、図４に従い非可逆回路素子１の回路構成を説明する。

図４に示すように、まず、３つの中心導体Ｌ１，Ｌ２，Ｌ３の各一端Ｓ１，Ｓ２，Ｓ３の他端は互いに接続され、その接続端Ｓ４が平面導体Ｐ１に接続される。第２整合回路Ｍ２は、一端が平面導体Ｐ１に接続され、他端は電気的に接地される。第２整合回路は、例えば図６(a)に示すようにキャパシタＣ３１により構成され、具体的には前記のように平面導体Ｐ１と接地導体間に誘電体板を装荷する等により実現可能である。中心導体Ｌ１，Ｌ２，Ｌ３の各一端Ｓ１，Ｓ２，Ｓ３には、整合用誘電体基板片Ｃ１，Ｃ２，Ｃ３の一端がそれぞれ接続され、その他端が電気的に接地されることにより、Ｃ１，Ｃ２，Ｃ３のそれぞれが整合用キャパシタを構成する。更にＳ１，Ｓ２，Ｓ３には、第１整合回路Ｍ１１，Ｍ１２，Ｍ１３の一端がそれぞれ接続され、第１整合回路の各他端はそれぞれ入出力ポートＳＳ１，ＳＳ２，ＳＳ３を構成する。第１整合回路Ｍ１１は、例えば図５(a)に示すように、インダクタＬ１１とキャパシタＣ１１とから構成され、具体的には、インダクタＬ１１は中心導体と入出力ポートとの間に接続され、キャパシタＣ１１は一端がインダクタＬ１１のいずれか一端と接続され、他端が接地される。第１整合回路Ｍ１２、第１整合回路Ｍ１３も、それぞれインダクタＬ１２とキャパシタＣ１２、インダクタＬ１３とキャパシタＣ１３とから同様に構成される。

＜動作原理＞
デュアルバンドの第１動作周波数帯（高周波側）は、主に中心導体、整合用キャパシタ、及び第１整合回路のインダクタンス、キャパシタンスにより決定され、第２動作周波数帯（低周波側）は、主に第１整合回路及び第２整合回路のインダクタンス、キャパシタンスにより決定される。例えば、整合用キャパシタを大きくすると２つの周波数間(第１動作周波数帯と第２動作周波数帯の間)が狭くなる。また、第１整合回路および第２整合回路で微調整を行うことで低通過損失で高アイソレーションが取れるように調整することができる。加えて、第１整合回路のキャパシタンスを大きくしインダクタンスを小さくすると各動作周波数帯は低い周波数にシフトすることができ、逆にキャパシタンスを小さくしインダクタンスを大きくすると各動作周波数帯は高い周波数にシフトすることができる。更に、フェライトの性質（大きさ、飽和磁化量等）や外部磁化強度により、挿入損失やアイソレーション特性の劣化量が変化するが、インダクタンスやキャパシタンスの調整により第２動作周波数帯をシフトすることができる下限値はこのような性質に依存する。そのため、フェライトの材質（性質）を適宜選定することで、第２動作周波数帯をより低い周波数にシフトすることも可能である。例えば、「フェライトの直径を大きくする」、「飽和磁化量が小さいフェライトを適用する」、「外部磁界強度を小さくする」などにより、より低い周波数にシフトすることができる。

＜特性データ＞
本発明の効果を明らかにすべく、通過特性データを以下に示す。
図７は、第１の実施形態で示した図４の等価回路で表わされるサーキュレータの通過特性を示すグラフである。なお、第１整合回路には図５(a)の構成のものを用い、第２整合回路には図６(a)の構成のものを用いた。また、各パラメータ値は、Ｌ１〜Ｌ３＝２．９ｍｍ、Ｃ１〜Ｃ３＝２．１〜２．２ｐＦ、Ｌ１１〜Ｌ１３＝１．８〜２．０ｎＨ、Ｃ１１〜Ｃ１３＝２．３〜２．５ｐＦ、Ｃ３１＝０．３３ｐＦである。このグラフから、２０ｄＢ以上の非可逆特性が得られる周波数帯は、１．６ＧＨｚ帯と３．６ＧＨｚ帯であり、中心周波数がオクターブバンド以上の離れた周波数帯の双方で非可逆特性を得ることができていることがわかる。また、それぞれの周波数帯においてアイソレーション特性２０ｄＢ以上の帯域幅を１００ＭＨｚ以上確保できていることがわかる。

一方、図８は第２整合回路を除去したサーキュレータ、つまり平面導体Ｐ１を電気的に接地し、第１整合回路のみを残存させた場合の通過特性を示すグラフである。このグラフから、高い周波数帯（３．９ＧＨｚ帯）では非可逆特性を得ることができているが、低い周波数帯からは非可逆特性が消滅していることがわかる。つまり、第２整合回路が低い周波数帯の整合に寄与していると言える。

また、図９は第１整合回路を除去したサーキュレータ、つまり第２整合回路のみを残存させた場合の通過特性を示すグラフである。図９においても図８と同様、高い周波数帯（２．７ＧＨｚ帯）では非可逆特性を得ることができているが、低い周波数帯から非可逆特性が消滅していることがわかる。つまり、第１整合回路も低い周波数帯の整合に寄与していると言える。もっとも、図８と図９において非可逆特性が得られている周波数帯が異なることからわかるように、第１整合回路と第２整合回路とでサーキュレータの特性に与える影響が異なっている。そのため、第１、第２整合回路を共に備えることで、それぞれのパラメータの設定を適宜変化させることにより、柔軟にサーキュレータの特性を設定することができる。

更に、図１０は双方の整合回路を除去したサーキュレータ、つまり従来の集中定数型サーキュレータと同等の回路にした場合の特性である。図８、図９の場合と比べ周波数帯の変位はあるものの、高い周波数帯（３ＧＨｚ帯）で非可逆特性を示している。つまり、整合用誘電体基板片（整合用キャパシタ）Ｃ１〜Ｃ３と中心導体（インダクタ）Ｌ１〜Ｌ３が高い周波数帯の整合に大きく寄与していることがわかる。ここで、図８〜図１０のグラフでは図７のグラフに比べ非可逆特性が劣化しているが、これは第１、第２整合回路を共に接続する構成にて最適な特性が得られるように選んだ前記の各パラメータ値を、そのまま各整合回路を除去した構成でも用いたためである。

次に、第１整合回路内のインダクタＬ１１〜Ｌ１３とキャパシタＣ１１〜Ｃ１３の値の相違による通過特性の相違についての一例を示す。図１１は、Ｌ１１〜Ｌ１３＝２ｎＨ、Ｃ１１〜Ｃ１３＝７ｐＦの場合の通過特性であり、２０ｄＢ以上の非可逆特性が得られる周波数帯は、０．８ＧＨｚ帯と２．０ＧＨｚ帯である。また、図１２はＬ１１〜Ｌ１３＝３ｎＨ、Ｃ１１〜Ｃ１３＝３ｐＦの場合の通過特性であり、２０ｄＢ以上の非可逆特性が得られる周波数帯は、１．６ＧＨｚ帯と２．７ＧＨｚ帯である。このことから、キャパシタンスを小さくしインダクタンスを大きくすると各動作周波数帯は高い周波数にシフトすることができることがわかる。

なお、図７の特性データと図１１の特性データとを比較することで、整合用コンデンサＣ１〜Ｃ３のキャパシタンスが大きいほど第１動作周波数帯と第２動作周波数帯との間隔が狭くなることについても確認できる。具体的には、キャパシタンスが２．１〜２．２ｐＦのものを用いている図７の特性データにおいては間隔が２ＧＨｚとなっているが、より大きい６〜７ｐＦのものを用いている図１１の特性データにおいては１．２ＧＨｚと狭くなっている。

〔第２の実施形態〕
第１の実施形態においては、第１整合回路として図５(a)の構成を例示したが、図５(b)に示すように図５(a)のＬＣ回路を２段（以上）装荷してもよい。このようにＬＣ回路を多段で装荷することにより、パラメータの調整箇所が増えるためデュアルバンドの調整を容易にすることができる。具体的には、例えば各ポートのＬＣひとつひとつを細かく追い込む必要がなくなる。

また、ＬＣの共振回路の組み合わせが増えることで、非可逆特性が得られるバンド数を増やすことができる。図１３に、ＬＣ回路を２段ずつ装荷した場合の通過特性データの一例を示す。このデータは、図４の等価回路で表わされるサーキュレータにおいて、第１整合回路には図５(b)の構成のものを用い、第２整合回路には図６(a)の構成のものを用いたものである。また、各パラメータ値は、Ｌ１〜Ｌ３＝２．９ｍｍ、Ｃ１〜Ｃ３＝２．１〜２．２ｐＦ、各ポートのＬ１１及びＬ２１＝３ｎＨ、各ポートのＣ１１及びＣ２１＝２ｐＦ、Ｃ３１＝０．３３ｐＦである。つまり、図１２と同じパラメータの下、同じＬＣ回路を１段追加した構成である。図１３から、２０ｄＢ以上の非可逆特性が得られる周波数帯は、１．１ＧＨｚ帯と２．６ＧＨｚ帯と３．３ＧＨｚの３ヶ所となっており、図１２に示した１段の場合より１ヶ所増やすことができていることがわかる。

〔第３の実施形態〕
第１の実施形態においては、第２整合回路として図６(a)の構成を例示したが、図６(b)に示すようにキャパシタＣ３１と直列にインダクタＬ３１を装荷してもよい。このようにインダクタを装荷することにより、各バンドの帯域を拡大したり、インダクタの値を適宜変化させて各周波数帯間の調整を容易にすることができる。インダクタは例えば、第１導体と接地導体との間に第２導体を設け、第２導体と第１導体又は接地導体との間をある長さを持った線路で接続することにより形成することができる。

なお、本発明は前記３つの実施形態に限定されるものではない。例えば、前記の実施形態では、非可逆回路素子の一例である集中定数型のサーキュレータに本発明を適用する形態を説明したが、集中定数型のアイソレータに本発明を適用する構成であってもよい。この場合、例えば第１実施形態で示した入出力ポートＳＳ３に終端抵抗Ｒ１を設けることにより実現することができる。その他、本発明の趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。

本発明の非可逆回路素子は、広帯域で利用される通信機器、例えば、デュアルバンドで使用される携帯電話端末装置で使用されるアイソレータやサーキュレータへ適用する素子として特に有効である。

本発明の第１の実施形態の非可逆回路素子の構成例を示す透過斜視図である。図１に例示した非可逆回路素子の分解斜視図である。本発明の非可逆回路素子の構成を示すブロック図である。図３のブロック図にサーキュレータ部の等価回路を追記した図である。第１整合回路の構成例を示す図である。第２整合回路の構成例を示す図である。図３の非可逆回路素子の通過特性の例を示す図である。図３の構成から第２整合回路を除去した場合の通過特性の例を示す図である。図３の構成から第１整合回路を除去した場合の通過特性の例を示す図である。図３の構成から第１整合回路と第２整合回路を除去した場合の通過特性の例を示す図である。図３の非可逆回路素子において第１整合回路のインダクタとキャパシタの値を変化させた場合の通過特性の変化を説明する図である。図３の非可逆回路素子において第１整合回路のインダクタとキャパシタの値を変化させた場合の通過特性の変化を説明する別の図である。図３の非可逆回路素子において第１整合回路のインダクタとキャパシタとの組を２段にした場合の通過特性の例を示す図である。従来の集中定数型のアイソレータの内部構造を例示した透過斜視図である。図１４の等価回路図である。

符号の説明

１非可逆回路素子
１ａサーキュレータ部
Ｌ１〜Ｌ３中心導体
Ｃ１〜Ｃ３整合用誘電体基板片（整合用キャパシタを構成）
Ｃ１１〜Ｃ１３，Ｃ３１キャパシタ
Ｌ１１，Ｌ３１インダクタ
Ｆ１フェライト（磁性体）板
Ｐ１平面導体

Claims

磁性体と、
前記磁性体上に互いに絶縁された状態で交差して配置される複数の中心導体と、
前記磁性体を挟んで前記複数の中心導体と対向配置され、かつすべての前記中心導体の一端と接続される平面導体と、
前記中心導体ごとに、一端が前記中心導体の他端に接続され、他端が電気的に接地される複数の整合用キャパシタと、
を備える非可逆回路素子において、
更に、
前記中心導体ごとに、一端が前記中心導体の他端に接続され、他端が入出力ポートである複数の第１整合回路と、
一端が前記平面導体と接続又は一体化され、他端が電気的に接地される第２整合回路と、
を備える非可逆回路素子。
請求項１に記載の非可逆回路素子において、
前記各中心導体が、それぞれ等角度で交差し、かつそれぞれの重心が一致するように配置されている非可逆回路素子。
請求項１又は２のいずれかに記載の非可逆回路素子において、
前記第１整合回路が、前記中心導体と前記入出力ポートとの間に接続されるインダクタと一端が前記インダクタのいずれか一端と接続され他端が接地されるキャパシタとの組により構成される非可逆回路素子。
請求項１又は２のいずれかに記載の非可逆回路素子において、
前記第１整合回路が、２以上の、前記中心導体と前記入出力ポートとの間に接続されるインダクタと一端が前記インダクタのいずれか一端と接続され他端が接地されるキャパシタとの組により構成される非可逆回路素子。
請求項１から４のいずれかに記載の非可逆回路素子において、
前記第２整合回路が、キャパシタである非可逆回路素子。
請求項１から４のいずれかに記載の非可逆回路素子において、
前記第２整合回路が、キャパシタとインダクタとの直列回路である非可逆回路素子。