JP2009206216A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2009206216A
JP2009206216A JP2008045286A JP2008045286A JP2009206216A JP 2009206216 A JP2009206216 A JP 2009206216A JP 2008045286 A JP2008045286 A JP 2008045286A JP 2008045286 A JP2008045286 A JP 2008045286A JP 2009206216 A JP2009206216 A JP 2009206216A
Authority
JP
Japan
Prior art keywords
metal layer
substrate
light
light emitting
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008045286A
Other languages
English (en)
Other versions
JP5192847B2 (ja
Inventor
Takeshi Nakasuji
威 中筋
Takamasa Sakai
孝昌 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2008045286A priority Critical patent/JP5192847B2/ja
Publication of JP2009206216A publication Critical patent/JP2009206216A/ja
Application granted granted Critical
Publication of JP5192847B2 publication Critical patent/JP5192847B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Abstract

【課題】発光素子の光出力の高出力化を図れ且つベース基板と枠基板との接合不良の発生を防止できる発光装置を提供する。
【解決手段】実装基板２は、ベース基板２０と中間層基板（枠基板）３０とを備える。ベース基板２０は、シリコン基板２０ａの一表面側に発光素子１よりも大きな平面サイズであり中央部に発光素子１がろう材により接合されるマウント用金属層２５ａ１および中間層基板３０との接合用金属層２９が形成されるとともに、マウント用金属層２５ａ１の投影領域の全域に複数のサーマルビア２６が形成されてなり、シリコン基板２０ａの上記一表面側にマウント用金属層２５ａ１と接合用金属層２９とを電気的に接続し且つ熱結合する連絡金属層２５ｃと、上記ろう材が接合用金属層２９に濡れ広がるのを防止する濡れ広がり抑制部２１とが形成されている。
【選択図】 図１

Description

本発明は、発光ダイオードチップ（ＬＥＤチップ）などの発光素子を用いた発光装置に関するものである。
従来から、図５に示すように、ＬＥＤチップからなる発光素子１と、３枚のシリコン基板（半導体基板）２０ａ，３０ａ，４０ａを用いて形成され発光素子１が収納される収納凹所２ａが一表面に形成された実装基板２とを備え、発光素子１から放射される光を検出するフォトダイオードからなる光検出素子４が実装基板２における収納凹所２ａの周部から内方へ突出する突出部２ｃに形成された発光装置が提案されている（特許文献１参照）。
ここにおいて、上述の実装基板２は、シリコン基板２０ａを用いて形成され発光素子１が一表面側に実装されるベース基板２０と、シリコン基板４０ａを用いて形成されベース基板２０の前記一表面側に対向配置され光取出窓４１が形成されるとともに光検出素子４が形成された光検出素子形成基板４０と、シリコン基板３０ａを用いて形成されてベース基板２０と光検出素子形成基板４０との間に介在し光取出窓４１に連通する開口窓３１が形成された中間層基板（枠基板）３０とで構成されており、ベース基板２０および中間層基板３０それぞれに光検出素子４と電気的に接続される貫通孔配線２４，３４が形成されるとともに、ベース基板２０に発光素子１と電気的に接続される貫通孔配線（図示せず）が形成されている。
また、上述の発光装置では、光出力の高出力化を図りながらも発光素子１の発熱により発光素子１のジャンクション温度が最大ジャンクション温度を超えないようにするために、発光素子１をマウントするマウント用金属層２５ａ１に熱結合される複数のサーマルビア２６をベース基板２０に貫設してある。
また、上述の発光装置は、ベース基板２０と中間層基板３０とが接合され、中間層基板３０と光検出素子形成基板４０とが接合されているが、これらの接合方法として、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する常温接合法を採用しているので、これらの接合を行う際に発光素子１のジャンクション温度が最大ジャンクション温度を超えるのを防止することができる。
ところで、図５に示した構成の発光装置では、発光素子１で発生した熱がサーマルビア２６を伝熱経路としてベース基板２０の裏面側へ伝熱されるが、サーマルビア２６は貫通孔配線２４と同時に形成されるものであり、伝熱経路の断面積が小さいので、発光素子１で発生した熱をより効率良く放熱させることができてより一層の高出力化が可能な発光装置が期待されていた。
そこで、ベース基板２０に関して、図６に示すように、シリコン基板２０ａの一表面側において発光素子１を搭載するマウント用金属層２５ａ１と、中間層基板３０との接合用金属層２９とを電気的に接続し且つ熱結合する連絡金属層２５ｃをマウント用金属層２５ａ１および接合用金属層２９に連続した形で形成することが考えられる（文献公知発明にかかるものではない）。なお、図６に示したベース基板２０では、シリコン基板２０ａの一表面側に発光素子１（図５参照）の光取出し面側の電極（図示せず）がボンディングワイヤ１４（図５参照）を介して電気的に接続される結線用金属層２５ａ２や、光検出素子４（図５参照）用の貫通孔配線２４，２４（図６における左上と右下の貫通孔配線２４）に電気的に接続される接続用金属層２５ｂ，２５ｂも形成されている。なお、マウント用金属層２５ａ１および結線用金属層２５ａ２は、発光素子１用の貫通孔配線２４，２４（図６における右上と左下の貫通孔配線２４，２４）と電気的に接続されている。
特開２００７−２９４８３４号公報
しかしながら、図５に示した構成の発光装置に図６に示した構成のベース基板２０を適用して中間層基板（枠基板）における接合部位の形状などを変更しても、サーマルビア２６がマウント用金属層２５ａ１における発光素子１の投影領域内にしか形成されていないので、放熱性が十分でなく、また、ベース基板２０と中間層基板（枠基板）３０とを接合する以前に発光素子１をマウント用金属層２５ａ１にろう材（例えば、ＡｕＳｎ半田など）により接合する際に、ろう材が接合用金属層２９上まで濡れ広がって、ベース基板２０と中間層基板３０との接合不良の原因となることがあった。
本発明は上記事由に鑑みて為されたものであり、その目的は、発光素子の光出力の高出力化を図れ且つベース基板と枠基板との接合不良の発生を防止できる発光装置を提供することにある。
請求項１の発明は、発光素子と、発光素子を収納する収納凹所が一表面に形成された実装基板とを備えた発光装置であって、実装基板は、第１の半導体基板を用いて形成されてなり発光素子が一表面側に実装されたベース基板と、第２の半導体基板を用いて形成されてなりベース基板の前記一表面側において発光素子を囲む形でベース基板に接合された枠基板とを備え、ベース基板は、第１の半導体基板の前記一表面側に発光素子よりも大きな平面サイズであり中央部に発光素子がろう材により接合されるマウント用金属層および枠基板との接合用金属層が形成されるとともに、マウント用金属層の投影領域における発光素子と重なる領域と重ならない領域との両方に第１の半導体基板の厚み方向に貫通するサーマルビアが形成されてなり、第１の半導体基板の前記一表面側にマウント用金属層と接合用金属層とを電気的に接続し且つ熱結合する連絡金属層と、前記ろう材が接合用金属層に濡れ広がるのを防止する濡れ広がり抑制部とが形成されてなることを特徴とする。
この発明によれば、ベース基板は、マウント用金属層の投影領域における発光素子と重なる領域と重ならない領域との両方に第１の半導体基板の厚み方向に貫通するサーマルビアが形成され、第１の半導体基板の一表面側にマウント用金属層と接合用金属層とを電気的に接続し且つ熱結合する連絡金属層が形成されているので、発光素子で発生した熱をより広い範囲へ伝熱させることができて発光素子の温度上昇を抑制できるから、発光素子の光出力の高出力化を図れ、しかも、第１の半導体基板の一表面側に、発光素子をマウント用金属層に接合するためのろう材が接合用金属層に濡れ広がるのを防止する濡れ広がり抑制部が形成されているので、ベース基板と枠基板との接合不良の発生を防止できるという効果がある。
請求項２の発明は、請求項１の発明において、前記ベース基板は、平面視において前記ぬれ広がり抑制部が前記発光素子を取り囲む破線の枠状に形成されてなり、当該破線の隣り合う短線間に前記連絡金属層の一部が形成されてなることを特徴とする。
この発明によれば、平面視において前記発光素子で発生した熱をより広い範囲に放射状に伝熱させることができ、放熱性が向上する。
請求項３の発明は、請求項１または請求項２の発明において、前記ベース基板は、前記濡れ広がり抑制部の表面が、前記第１の半導体基板の前記一表面上に形成され前記マウント用金属層、前記接合用金属層および前記連絡金属層の下地となるシリコン酸化膜の露出部位からなることを特徴とする。
この発明によれば、前記第１の半導体基板の前記一表面側の全面に前記マウント用金属層、前記接合用金属層および前記連絡金属層の基礎となる金属層を成膜してからパターニングすることにより、前記マウント用金属層、前記接合用金属層および前記連絡金属層の形成と同時に前記濡れ広がり抑制部を形成することができる。
請求項１の発明では、発光素子の光出力の高出力化を図れ且つベース基板と枠基板との接合不良の発生を防止できるという効果がある。
（実施形態１）
以下、本実施形態の発光装置について図１および図２に基づいて説明する。
本実施形態の発光装置は、図１に示すように、ＬＥＤチップからなる発光素子１と、発光素子１を収納する収納凹所２ａが一表面に形成された実装基板２と、実装基板２の上記一表面側において収納凹所２ａを閉塞する形で実装基板２に固着された透光性部材３と、実装基板２に設けられ発光素子１から放射された光を検出する光検出素子（受光素子）４と、実装基板２の収納凹所２ａに充填された透光性材料（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）からなり発光素子１および当該発光素子１に電気的に接続されたボンディングワイヤ１４を封止した封止部５と備えている。ここで、実装基板２は、上記一表面側において収納凹所２ａの周部から内方へ突出した庇状の突出部２ｃを有しており、当該突出部２ｃに光検出素子４が設けられている。
実装基板２は、発光素子１が一表面側に実装される矩形板状のベース基板２０と、ベース基板２０の上記一表面側に対向配置され円形状の光取出窓４１が形成されるとともに光検出素子４が形成された光検出素子形成基板４０と、ベース基板２０と光検出素子形成基板４０との間に介在し光取出窓４１に連通する矩形状の開口窓３１が形成された中間層基板３０とで構成されており、ベース基板２０と中間層基板３０と光検出素子形成基板４０とで囲まれた空間が上記収納凹所２ａを構成している。ここにおいて、ベース基板２０および中間層基板３０および光検出素子形成基板４０の外周形状は矩形状であり、中間層基板３０および光検出素子形成基板４０はベース基板２０と同じ外形寸法に形成されている。また、光検出素子形成基板４０の厚み寸法はベース基板２０および中間層基板３０の厚み寸法に比べて小さく設定されている。本実施形態では、光検出素子形成基板４０において中間層基板３０の開口窓３１上に張り出した部位が、上述の突出部２ｃを構成している。なお、本実施形態では、実装基板２と透光性部材３とでパッケージを構成しているが、透光性部材３は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。また、実装基板２における光検出素子形成基板４０も必ずしも設ける必要はない。
上述のベース基板２０、中間層基板３０、光検出素子形成基板４０は、それぞれ、導電形がｎ形で主表面が（１００）面のシリコン基板（半導体基板）２０ａ，３０ａ，４０ａを用いて形成してある。ここにおいて、中間層基板３０は、開口窓３１の内側面が、アルカリ系溶液（例えば、ＴＭＡＨ溶液、ＫＯＨ溶液など）を用いた異方性エッチングにより形成された（１１１）面により構成されており（つまり、中間層基板３０は、開口窓３１の開口面積がベース基板２０から離れるにつれて徐々に大きくなっており）、発光素子１から放射された光を前方へ反射するミラーを構成している。なお、本実施形態では、シリコン基板２０ａが第１の半導体基板を構成するとともに、シリコン基板３０ａが第２の半導体基板を構成しており、中間層基板３０が、ベース基板２０の一表面側において発光素子１を囲む形でベース基板２０に接合された枠基板を構成している。
ベース基板２０は、シリコン基板２０ａの一表面側（図１（ａ）における）に発光素子１よりも大きな平面サイズであり中央部に発光素子１がろう材（例えば、ＡｕＳｎ半田など）により接合される矩形状のマウント用金属層２５ａ１および中間層基板３０との接合用金属層２９が形成されるとともに、マウント用金属層２５ａ１の投影領域の全域にシリコン基板２０ａの厚み方向に貫通する複数のサーマルビア２６が形成されており、シリコン基板２０ａの上記一表面側にマウント用金属層２５ａ１と接合用金属層２９とを電気的に接続し且つ熱結合する連絡金属層２５ｃと、発光素子１の光取出し面側の電極（図示せず）がボンディングワイヤ１４を介して電気的に接続されるＬ字状の結線用金属層２５ａ２、光検出素子４用の貫通孔配線２４，２４（図１（ｂ）における左上と右下の貫通孔配線２４）に電気的に接続される接続用金属層２５ｂ，２５ｂも形成されている。ここで、接続用金属層２５ｂ，２５ｂは、中間層基板３０に形成された後述の貫通孔配線３４，３４を介して光検出素子４と電気的に接続される。また、ベース基板２０は、マウント用金属層２５ａ１および結線用金属層２５ａ２それぞれが貫通孔配線２４（図１（ｂ）における右上と左下の貫通孔配線２４）を介してシリコン基板２０ａの他表面側に形成されている外部接続用電極２７ａと電気的に接続され、各接続用金属層２５ｂ，２５ｂそれぞれが貫通孔配線２４を介してシリコン基板２０ａの上記他表面側に形成されている外部接続用電極２７ｂと電気的に接続されている。要するに、ベース基板２０の上記他表面側には、各外部接続用電極２７ａ，２７ｂが２つずつ形成されている。さらに、ベース基板２０は、シリコン基板２０ａの上記一表面側に上記ろう材が接合用金属層２９に濡れ広がるのを防止する濡れ広がり抑制部２１が形成されている。濡れ広がり抑制部２１については後述する。
本実施形態における発光素子１は、結晶成長用基板として導電性基板を用い厚み方向の両面に電極（図示せず）が形成された可視光ＬＥＤチップである。そこで、ベース基板２０は、発光素子１が電気的に接続される２つの導体パターンの一方の導体パターンを上述のマウント用金属層２５ａ１により構成し、他方の導体パターンを上述の結線用金属層２５ｂ２により構成してある。要するに、発光素子１は、マウント用金属層２５ａ１の中央部にダイボンディングされており、マウント用金属層２５ａ１側の電極がマウント用金属層２５ａ１に接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ１４を介して結線用金属層２５ｂ２と電気的に接続されている。なお、発光素子１として、光取出し面側に両電極が形成されたものを用いてもよく、この場合には、一方の電極をボンディングワイヤ１４を介して結線用金属層２５ｂ２に接続し、他方の電極をボンディングワイヤを介してマウント用金属層２５ａ１における発光素子１の接合部位の周辺部位に接続すればよい。
また、ベース基板２０は、シリコン基板２０ａの上記他表面側に、シリコン基板２０ａよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部２８が形成されており、マウント用金属層２５ａ１と放熱用パッド部２８とがシリコン基板２０ａよりも熱伝導率の高い金属材料（例えば、Ｃｕなど）からなる複数（本実施形態では、４１個）の円柱状のサーマルビア２６を介して熱的に結合されており、発光素子１で発生した熱が各サーマルビア２６および放熱用パッド部２８を介する伝熱経路、マウント用金属層２５ａおよび連絡金属層２５ｃを介する伝熱経路で放熱されるようになっている。
ところで、ベース基板２０は、シリコン基板２０ａに、上述の各貫通孔配線２４それぞれが内側に形成される複数の貫通孔２２ａと、上述の複数のサーマルビア２６それぞれが内側に形成される複数の貫通孔２２ｂとが厚み方向に貫設され、シリコン基板２０ａの上記一表面および上記他表面と各貫通孔２２ａ，２２ｂの内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜２３が形成されており、マウント用金属層２５ａ１、結線用金属層２５ａ２、接合用金属層２９、連絡金属層２５ｃ、各接続用金属層２５ｂ，２５ｂ、各外部接続用電極２７ａ，２７ｂ、放熱用パッド部２８、各貫通孔配線２４および各サーマルビア２６がシリコン基板２０ａと電気的に絶縁されている。
ここにおいて、マウント用金属層２５ａ１、結線用金属層２５ａ２、接合用金属層２９、連絡金属層２５ｃ、各接続用金属層２５ｂ，２５ｂ、各外部接続用電極２７ａ，２７ｂ、放熱用パッド部２８は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、シリコン基板２０ａの上記一表面側のマウント用金属層２５ａ１、結線用金属層２５ａ２、接合用金属層２９、連絡金属層２５ｃ、各接続用金属層２５ｂ，２５ｂが同時に形成され、シリコン基板２０ａの上記他表面側の各外部接続用電極２７ａ，２７ｂ、放熱用パッド部２８が同時に形成されている。なお、本実施形態では、絶縁膜２３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線２４およびサーマルビア２６の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
中間層基板３０は、シリコン基板３０ａの一表面側（図１（ａ）における下面側）に、ベース基板２０の２つの接続用金属層（以下、第１の接続用金属層と称す）２５ｂ，２５ｂと接合されて電気的に接続される２つの第２の接続用金属層（図示せず））が形成されるとともに、ベース基板２０の接合用金属層２９と接合される接合用金属層３６が形成されている。また、中間層基板３０は、シリコン基板３０ａの他表面側（図１（ａ）における上面側）に、貫通孔配線３４，３４を介して各第２の接続用金属層と電気的に接続される２つの第３の接続用金属層３７，３７が形成されるとともに、光検出素子形成基板４０と接合するための接合用金属層３８が形成されている。
また、中間層基板３０は、上述の２つの貫通孔配線３４それぞれが内側に形成される２つの貫通孔３２がシリコン基板３０ａの厚み方向に貫設され、シリコン基板３０ａの上記一表面および上記他表面と各貫通孔３２の内面とに跨って熱酸化膜（シリコン酸化膜）からなる絶縁膜３３が形成されており、第２の接続用金属層、第３の接続用金属層３７，３７および各接合用金属層３６，３８がシリコン基板３０ａと電気的に絶縁されている。ここにおいて、第２の接続用金属層、第３の接続用金属層３７，３７および各接合用金属層３６，３８は、絶縁膜３３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、シリコン基板３０ａの上記一表面側の第２の接続用金属層と接合用金属層３６とが同時に形成され、シリコン基板３０ａの上記他表面側の第３の接続用金属層３７，３７と接合用金属層３８とが同時に形成されている。なお、本実施形態では、絶縁膜３３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜３３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。また、貫通孔配線３４の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
光検出素子形成基板４０は、シリコン基板４０ａの一表面側（図１（ａ）における下面側）に、中間層基板３０の２つの接続用金属層３７，３７と接合されて電気的に接続される２つの第４の接続用金属層（図示せず）が形成されるとともに、中間層基板３０の接合用金属層３８と接合される接合用金属層４８が形成されている。ここにおいて、光検出素子４は、フォトダイオードにより構成されており、光検出素子形成基板４０に形成された２つの第４の接続用金属層の一方の第４の接続用金属層が、光検出素子４を構成するフォトダイオードのｐ形領域４ａに電気的に接続され、他方の第４の接続用金属層が、上記フォトダイオードのｎ形領域４ｂを構成するシリコン基板４０ａに電気的に接続されている。
また、光検出素子形成基板４０は、シリコン基板４０ａの上記一表面側にシリコン酸化膜からなる絶縁膜４３が形成されており、当該絶縁膜４３がフォトダイオードの反射防止膜を兼ねている。また、光検出素子形成基板４０は、上記一方の第４の接続用金属層が、絶縁膜４３に形成したコンタクトホール（図示せず）を通してｐ形領域４ａと電気的に接続され、上記他方の第４の接続用金属層が絶縁膜４３に形成したコンタクトホール（図示せず）を通してｎ形領域４ｂと電気的に接続されている。ここにおいて、２つの第４の接続用金属層および接合用金属層４８は、絶縁膜４３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜４３上のＴｉ膜の膜厚を１５〜５０ｎｍ、Ｔｉ膜上のＡｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Ａｕ膜と絶縁膜４３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
上述の実装基板２の形成にあたっては、例えば、光検出素子４、絶縁膜４３、各第４の接続用金属層、および接合用金属層４８が形成されたシリコン基板４０ａと中間層基板３０とを接合する第１の接合工程を行った後、シリコン基板４０ａを所望の厚みまで研磨する研磨工程を行い、その後、ＩＣＰ型のドライエッチング装置などを用いてシリコン基板４０ａに光取出窓４１を形成する光取出窓形成工程を行うことで光検出素子形成基板４０を完成させてから、発光素子１が実装されたベース基板２０（発光素子１が搭載されボンディングワイヤ１４の結線が行われたベース基板２０）と中間層基板３０とを接合する第２の接合工程を行うようにすればよい。ここにおいて、第１の接合工程、第２の接合工程では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する常温接合法を採用しているが、常温接合法に限らず、上述の各接合表面の正常化・活性化を行ってから、接合表面を接触させ常温よりも高い規定温度（例えば、８０℃）で直接接合するようにしてもよい。
上述の第１の接合工程では、シリコン基板４０ａの上記一表面側の接合用金属層４８と中間層基板３０の接合用金属層３８とが接合されるとともに、シリコン基板４０ａの上記一表面側の上記第４の接続用金属層と中間層基板３０の第３の接続用金属層３７，３７とが接合され電気的に接続される。ここで、上記第４の接続用金属層と第３の接続用金属層３７，３７との接合部位が、貫通孔配線３４に重なる領域からずれるようにパターン設計しておけば、上記第４の接続用金属層と第３の接続用金属層３７，３７との互いの接合面の平坦度を高めることができ、特に常温接合法により接合する際の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第２の接合工程では、ベース基板２０の接合用金属層２９と中間層基板３０の接合用金属層３６とが接合されるとともに、ベース基板２０の第１の接続用金属層２５ｂ，２５ｂと中間層基板３０の上記第２の接続用金属層とが接合され電気的に接続される。ここで、第１の接続用金属層２５ｂ，２５ｂと上記第２の接続用金属層との接合部位が、貫通孔配線２４に重なる領域および貫通孔配線３４に重なる領域からずれるようにパターン設計しておけば、第１の接続用金属層２５ｂ，２５ｂと上記第２の接続用金属層３５，３５との互いの接合面の平坦度を高めることができ、特に常温接合法により接合する際の接合歩留まりを高めることができるとともに接合信頼性を高めることができる。
また、上述の透光性部材３は、透光性材料（例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど）からなる透光性基板を用いて形成してある。ここで、透光性部材３は、実装基板２と同じ外周形状の矩形板状に形成されており、実装基板２側とは反対の光取り出し面に、発光素子１から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材３の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が２次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、発光素子１の発光ピーク波長の１／４〜１００倍程度の範囲で適宜設定すればよい。
本実施形態の発光装置の製造にあたっては、上述の各シリコン基板２０ａ，３０ａ，４０ａとして、それぞれベース基板２０、中間層基板３０、光検出素子形成基板４０を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材３を多数形成可能なウェハ状のもの（透光性ウェハ）を用い、上述の第１の接合工程、研磨工程、光取出窓形成工程、第２の接合工程、実装基板２の収納凹所２ａに透光性材料を充填して封止部５を形成する封止部形成工程、封止部形成工程の後で実装基板２と透光性部材３とを接合する第３の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板２のサイズに分割されている。したがって、ベース基板２０と中間層基板３０と光検出素子形成基板４０と透光性部材３とが同じ外形サイズとなり、小型のパッケージを実現できるとともに、製造が容易になる。また、中間層基板３０におけるミラーと光検出素子形成基板４０における光検出素子４との相対的な位置精度を高めることができ、発光素子１から側方へ放射された光がミラーにより反射されて光検出素子４へ導かれる。
ところで、ベース基板２０は、上述のように、シリコン基板２０ａの上記一表面側に発光素子１よりも大きな平面サイズであり中央部に発光素子１が上記ろう材（例えば、ＡｕＳｎ半田など）により接合されるマウント用金属層２５ａ１、結線用金属層２５ａ２、各接続用金属層２５ｂ，２５ｂ、中間層基板３０との接合用金属層２９が形成されるとともに、マウント用金属層２５ａ１の投影領域の全域にシリコン基板２０ａの厚み方向に貫通する複数のサーマルビア２６が形成されており（要するに、ベース基板２０は、マウント用金属層２５ａ１の投影領域における発光素子１と重なる領域と重ならない領域との両方にシリコン基板２０ａの厚み方向に貫通するサーマルビア２６が形成されており）、シリコン基板２０ａの上記一表面側にマウント用金属層２５ａ１と接合用金属層２９とを電気的に接続し且つ熱結合する連絡金属層２５ｃと、上記ろう材が接合用金属層２９に濡れ広がるのを防止する濡れ広がり抑制部２１とが形成されており、当該濡れ広がり抑制部２１が、シリコン基板２０ａの上記一表面上に形成されマウント用金属層２５ａ１、結線用金属層２５ａ２、各接続用金属層２５ｂ，２５ｂ、接合用金属層２９および連絡金属層２５ｃの下地となるシリコン酸化膜からなる絶縁膜２３の露出部位により構成されている。ここで、発光素子１は、上記ろう材からなる接合材料層１３を介してマウント用金属層２５ａ１に接合されて電気的に接続されるとともに熱結合されている。なお、上記ろう材としては、ＡｕＳｎ半田に限らず、例えば、ＳｎＡｇＣｕ半田などを用いてもよい。
以下、ベース基板２０の形成方法について図３に基づいて簡単に説明する。
ベース基板２０の形成にあたっては、まず、シリコン基板２０ａの上記一表面側（図３（ａ）における上面側）および上記他表面側（図３（ａ）における下面側）に熱酸化法によってシリコン酸化膜１２１ａ，１２１ｂを形成する酸化膜形成工程を行うことによって、図３（ａ）に示す構造を得る。
その後、シリコン基板２０ａに貫通孔配線２４形成用の貫通孔２２ａおよびサーマルビア２６形成用の貫通孔２２ｂを形成する際のマスクを形成するために、フォトリソグラフィ技術およびエッチング技術を利用してシリコン基板２０ａの上記一表面側のシリコン酸化膜１２１ａをパターニングし、当該パターニングされたシリコン酸化膜１２１ａをマスクとして、シリコン基板２０ａを上記一表面側から上記他表面側のシリコン酸化膜１２１ｂに達するまでドライエッチングすることで貫通孔２２ａ，２２ｂを形成する貫通孔形成工程を行い、続いて、シリコン酸化膜１２１ａ，１２１ｂをエッチング除去する酸化膜除去工程を行ってから、シリコン基板２０ａの上記一表面側および上記他表面側および各貫通孔２２ａ，２２ｂの内面に熱酸化法によってシリコン酸化膜からなる絶縁膜２３を形成する絶縁膜形成工程を行うことによって、図３（ｂ）に示す構造を得る。
シリコン基板１２０ａの上記他表面側において貫通孔２２ａ，２２ｂを閉塞する導体部を形成してから、シリコン基板２０ａの上記一表面側に対向配置した陽極（図示せず）とシリコン基板２０ａの上記他表面側において貫通孔２２ａ，２２ｂを閉塞している陰極（導電体部）との間に通電して貫通孔配線２４、サーマルビア２６となる金属部を導体部における貫通孔２２ａ，２２ｂ側の露出表面からシリコン基板２０ａの厚み方向に沿って析出させる電気めっき工程を行い、その後、金属部のうちシリコン基板２０ａの上記一表面側に形成された不要部分およびシリコン基板２０ａの上記他表面側の導体部をＣＭＰなどによって除去する研磨工程を行ってから、シリコン基板２０ａの上記他表面側に貫通孔配線２４に電気的に接続される外部接続用電極２７ａ，２７ｂ（図１（ａ）参照）および放熱用パッド部２８を形成する電極形成工程を行うことによって、図３（ｃ）に示す構造を得る。
続いて、シリコン基板２０ａの上記一表面側に、マウント用金属層２５ａ１、結線用金属層２５ａ２、各接続用金属層２５ｂ，２５ｂ、接合用金属層２９および連絡金属層２５ｃの基礎となる金属層２５を形成する金属層形成工程を行うことによって、図３（ｄ）に示す構造を得る。ここで、金属層２５は、Ｔｉ膜とＡｕ膜との積層膜であり、例えば、蒸着法やスパッタ法などにより成膜すればよい。
上述の金属層形成工程の後、フォトリソグラフィ技術およびエッチング技術を利用して金属層２５をパターニングすることによりそれぞれ金属層２５の一部からなるマウント用金属層２５ａ１、結線用金属層２５ａ２、各接続用金属層２５ｂ，２５ｂ、接合用金属層２９および連絡金属層２５ｃを形成するとともに、絶縁膜２３の露出部位から濡れ広がり抑制部２１を形成することによって、図３（ｅ）に示す構造のベース基板２０を得る。
以上説明した本実施形態の発光装置によれば、ベース基板２０は、発光素子１よりも大きな平面サイズのマウント用金属層２５ａ１の投影領域における発光素子１と重なる領域と重ならない領域との両方にシリコン基板２０ａの厚み方向に貫通するサーマルビア２６が形成され、シリコン基板２０ａの上記一表面側にマウント用金属層２５ａ１と接合用金属層２９とを電気的に接続し且つ熱結合する連絡金属層２５ｃが形成されているので、発光素子１で発生した熱をより広い範囲へ伝熱させることができて発光素子１の温度上昇を抑制できるから、入力電力を大きくでき、発光素子１の光出力の高出力化を図れ、しかも、シリコン基板２０ａの上記一表面側に、発光素子１をマウント用金属層２５ａ１に接合するための上記ろう材が接合用金属層２９に濡れ広がるのを防止する濡れ広がり抑制部２１が形成されているので、ベース基板２０と中間層基板３０との接合不良の発生を防止できる。また、上記ろう材が濡れ広がる領域が狭くすることができ、発光素子１とマウント用金属層２５ａ１との間の上記ろう材からなる接合材料層１３の厚みの低下を抑制でき、実装の信頼性が向上する。
また、本実施形態の発光装置によれば、ベース基板２０は、濡れ広がり抑制部２１の表面が、シリコン基板２０ａの上記一表面上に形成されマウント用金属層２５ａ１、結線用金属層２５ａ２、各接続用金属層２５ｂ，２５ｂ、接合用金属層２９および連絡金属層２５ｃの下地となるシリコン酸化膜からなる絶縁膜２３の露出部位からなるので、上述のように、シリコン基板２０ａの上記一表面側の全面にマウント用金属層２５ａ１、結線用金属層２５ａ２、各接続用金属層２５ｂ，２５ｂ、接合用金属層２９および連絡金属層２５ｃの基礎となる金属層２５を成膜してからパターニングすることにより、マウント用金属層２５ａ１、結線用金属層２５ａ２、各接続用金属層２５ｂ，２５ｂ、接合用金属層２９および連絡金属層２５ｃの形成と同時に濡れ広がり抑制部２１を形成することができる。
（実施形態２）
本実施形態の発光装置の基本構成は実施形態１と略同じであり、図４に示すようにベース基板２０における濡れ広がり抑制部２１の形状が相違するだけで他の構成は実施形態１と同じなので、図示および説明を省略する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
本実施形態におけるベース基板２０は、平面視において濡れ広がり抑制部２１が発光素子１を取り囲む破線の枠状に形成されており、当該破線の隣り合う短線２１ａ間に連絡金属層２５ｃの一部が形成されている。
しかして、本実施形態の発光装置では、平面視において発光素子１で発生した熱をより広い範囲に放射状に伝熱させることができ、放熱性が向上する。
ところで、上述の各実施形態では、発光素子１として可視光ＬＥＤチップを用いているが、発光素子１は、可視光ＬＥＤチップに限らず、紫外光ＬＥＤチップや、ＬＥＤチップと当該ＬＥＤチップに積層され少なくとも当該ＬＥＤチップから放射された光によって励起されて当該ＬＥＤチップよりも長波長の光を放射する蛍光体により形成された蛍光体層とで構成されたものや、有機ＥＬ素子でもよい。また、発光素子１としては、例えば、結晶成長用基板の主表面側に発光部などをエピタキシャル成長した後に発光部を支持する導電性基板（例えば、Ｓｉ基板など）を発光部に固着してから、結晶成長用基板などを除去したものを用いてもよい。
また、光検出素子４は、フォトダイオードに限らず、例えば、フォトダイオードとカラーフィルタとを組み合わせたカラーセンサや、フォトダイオードと波長選択フィルタとを組み合わせたものなどでもよい。
実施形態１の発光装置を示し、（ａ）は概略断面図、（ｂ）は発光素子を搭載したベース基板の概略平面図である。 同上の発光装置の概略分解斜視図である。 同上におけるベース基板の形成方法を説明するための主要工程断面図である。 実施形態１の発光装置を示し、（ａ）は概略断面図、（ｂ）は発光素子を搭載したベース基板の概略平面図である。 従来例を示す発光装置の概略断面図である。 同上におけるベース基板の他の構成例を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
符号の説明
１ 発光素子（ＬＥＤチップ）
２ 実装基板
２ａ 収納凹所
４ 光検出素子
１３ 接合材料層
２０ ベース基板
２０ａ シリコン基板（第１の半導体基板）
２１ 濡れ広がり抑制部
２１ａ 短線
２３ 絶縁膜（シリコン酸化膜）
２４ 貫通孔配線
２５ａ１ マウント用金属層
２５ａ２ 結線用金属層
２５ｂ 接続用金属層
２９ 接合用金属層
３０ 中間層基板（枠基板）
３０ａ シリコン基板（第２の半導体基板）
３１ 開口窓
３６ 接合用金属層
４０ 光検出素子形成基板

Claims (3)

  1. 発光素子と、発光素子を収納する収納凹所が一表面に形成された実装基板とを備えた発光装置であって、実装基板は、第１の半導体基板を用いて形成されてなり発光素子が一表面側に実装されたベース基板と、第２の半導体基板を用いて形成されてなりベース基板の前記一表面側において発光素子を囲む形でベース基板に接合された枠基板とを備え、ベース基板は、第１の半導体基板の前記一表面側に発光素子よりも大きな平面サイズであり中央部に発光素子がろう材により接合されるマウント用金属層および枠基板との接合用金属層が形成されるとともに、マウント用金属層の投影領域における発光素子と重なる領域と重ならない領域との両方に第１の半導体基板の厚み方向に貫通するサーマルビアが形成されてなり、第１の半導体基板の前記一表面側にマウント用金属層と接合用金属層とを電気的に接続し且つ熱結合する連絡金属層と、前記ろう材が接合用金属層に濡れ広がるのを防止する濡れ広がり抑制部とが形成されてなることを特徴とする発光装置。
  2. 前記ベース基板は、平面視において前記ぬれ広がり抑制部が前記発光素子を取り囲む破線の枠状に形成されてなり、当該破線の隣り合う短線間に前記連絡金属層の一部が形成されてなることを特徴とする請求項１記載の発光装置。
  3. 前記ベース基板は、前記濡れ広がり抑制部の表面が、前記第１の半導体基板の前記一表面上に形成され前記マウント用金属層、前記接合用金属層および前記連絡金属層の下地となるシリコン酸化膜の露出部位からなることを特徴とする請求項１または請求項２記載の発光装置。
JP2008045286A 2008-02-26 2008-02-26 発光装置 Expired - Fee Related JP5192847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008045286A JP5192847B2 (ja) 2008-02-26 2008-02-26 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008045286A JP5192847B2 (ja) 2008-02-26 2008-02-26 発光装置

Publications (2)

Publication Number Publication Date
JP2009206216A true JP2009206216A (ja) 2009-09-10
JP5192847B2 JP5192847B2 (ja) 2013-05-08

Family

ID=41148216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008045286A Expired - Fee Related JP5192847B2 (ja) 2008-02-26 2008-02-26 発光装置

Country Status (1)

Country Link
JP (1) JP5192847B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
WO2012087915A1 (en) * 2010-12-22 2012-06-28 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61164076U (ja) * 1986-03-20 1986-10-11
JPH06174943A (ja) * 1992-12-04 1994-06-24 Toshiba Corp 光ファイバ装着体
JP2001284478A (ja) * 2000-03-31 2001-10-12 Toshiba Corp マイクロ波回路装置
JP2006128512A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
JP2008034748A (ja) * 2006-07-31 2008-02-14 Matsushita Electric Works Ltd 発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61164076U (ja) * 1986-03-20 1986-10-11
JPH06174943A (ja) * 1992-12-04 1994-06-24 Toshiba Corp 光ファイバ装着体
JP2001284478A (ja) * 2000-03-31 2001-10-12 Toshiba Corp マイクロ波回路装置
JP2006128512A (ja) * 2004-10-29 2006-05-18 Ngk Spark Plug Co Ltd 発光素子用セラミック基板
JP2008034748A (ja) * 2006-07-31 2008-02-14 Matsushita Electric Works Ltd 発光装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
JP2012089646A (ja) * 2010-10-19 2012-05-10 Napura:Kk 発光デバイス、及び、その製造方法
US8766312B2 (en) 2010-10-19 2014-07-01 Napra Co., Ltd. Light-emitting device comprising vertical conductors and through electrodes and method for manufacturing the same
WO2012087915A1 (en) * 2010-12-22 2012-06-28 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
CN103329265A (zh) * 2010-12-22 2013-09-25 克里公司 包括具有导热通路的基片的电子器件次粘着基台
US8772817B2 (en) 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias

Also Published As

Publication number Publication date
JP5192847B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5243806B2 (ja) 紫外光発光装置
JP2019530234A (ja) シリコン制御バックプレーン上に一体化された垂直エミッタ
JP5010203B2 (ja) 発光装置
JP5010366B2 (ja) 発光装置
JP5010198B2 (ja) 発光装置
JP5192847B2 (ja) 発光装置
JP5102652B2 (ja) 発光装置
JP5390938B2 (ja) 発光装置
JP4877239B2 (ja) 発光装置の製造方法
JP5010199B2 (ja) 発光装置
JP5536980B2 (ja) 実装方法
JP5314269B2 (ja) 実装方法およびダイボンド装置
WO2021166473A1 (ja) 発光装置およびその製造方法
WO2021176917A1 (ja) 発光装置およびその製造方法
JP5351624B2 (ja) Ｌｅｄモジュール
JP5102605B2 (ja) 発光装置およびその製造方法
JP5554900B2 (ja) チップの実装方法
JP2009177099A (ja) 発光装置
JP2009289835A (ja) 構造体の製造方法、発光装置の製造方法
JP2007042806A (ja) 発光モジュールとその製造方法、並びに投射型表示装置用光源ユニット
JP2009206187A (ja) 発光装置およびその製造方法
JP2009177100A (ja) 発光装置
JP5351620B2 (ja) 発光装置
JP2009289834A (ja) 構造体の製造方法、発光装置の製造方法
JP5475954B2 (ja) 発光装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130201

R150 Certificate of patent or registration of utility model

Ref document number: 5192847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees