JP2009200090A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009200090A
JP2009200090A JP2008037142A JP2008037142A JP2009200090A JP 2009200090 A JP2009200090 A JP 2009200090A JP 2008037142 A JP2008037142 A JP 2008037142A JP 2008037142 A JP2008037142 A JP 2008037142A JP 2009200090 A JP2009200090 A JP 2009200090A
Authority
JP
Japan
Prior art keywords
semiconductor device
mixed crystal
crystal layer
element formation
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008037142A
Other languages
English (en)
Inventor
Osamu Ito
理 伊藤
Yasutoshi Okuno
泰利 奥野
Takashi Nakabayashi
隆 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008037142A priority Critical patent/JP2009200090A/ja
Priority to PCT/JP2008/003614 priority patent/WO2009104231A1/ja
Publication of JP2009200090A publication Critical patent/JP2009200090A/ja
Priority to US12/580,573 priority patent/US20100032733A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Abstract

【課題】チャネルに歪みを導入するためのシリコン混晶層を備えたＭＩＳトランジスタにおいて、シリコン混晶層と基板との界面に発生する欠陥に起因する接合リーク電流を低減した半導体装置を実現できるようにする。
【解決手段】半導体装置は、第１導電型の不純物を含む素子形成領域１２を有する半導体基板１０と、素子形成領域１２の上にゲート絶縁膜１４を介在させて形成されたゲート電極１５と、素子形成領域１２におけるゲート電極１５の外側方に形成され、第２導電型の不純物を含むシリコン混晶層２２とを備えている。シリコン混晶層２２と素子形成領域１２との間には、第２導電型の不純物を含む境界層２３が形成されている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、チャネル領域に歪みを導入した半導体装置及びその製造方法に関する。
近年、金属−絶縁膜−半導体型（ＭＩＳ）トランジスタのチャネル領域に結晶の歪を導入することによりキャリア移動度を向上し、ＭＩＳトランジスタを高速化する試みが行われている。その一つとして、ＭＩＳトランジスタのソース及びドレイン部にシリコンと異なる格子定数を持つ材料をエピタキシャル成長する方法がある（例えば、特許文献１を参照。）。
例えば、ｐ型トランジスタの場合には、ゲート電極の外側方に形成したトレンチにｐ型不純物を含むシリコンとゲルマニウムとの混晶層をエピタキシャル成長する。シリコンとゲルマニウムとの混晶であるシリコンゲルマニウムは、シリコンよりも格子定数が大きいため、ＭＩＳトランジスタのチャネルにゲート長方向の一軸性の圧縮歪みが加わる。これによりホールの移動度が増大し、ｐ型ＭＩＳトランジスタの駆動力が向上する。
一方、ｎ型トランジスタの場合には、ｎ型不純物を含むシリコンと炭素との混晶層をエピタキシャル成長する。シリコンと炭素との混晶であるシリコンカーバイドは、シリコンよりも格子定数が小さいため、チャネルにゲート長方向の一軸性の引っ張り歪みが加わる。これにより、電子移動度が増大し、ｎ型ＭＩＳトランジスタの駆動力が向上する。
米国特許６３１９７８２号明細書
しかしながら、従来の半導体装置には以下のような問題点がある。シリコンゲルマニウム又はシリコンカーバイド等からなるシリコン混晶層は、シリコン基板と格子整合しない。このため、シリコン混晶層を成長した後の降温時又は活性化アニールを行う際に、シリコン混晶層とシリコン基板との界面近傍に欠陥が発生する。
欠陥は、シリコン混晶層とシリコン基板との界面近傍に形成される空乏領域内に取り込まれる。これにより、トラップアシストトンネリングが発生し、価電子帯から伝導帯への電子の移動が生じる。その結果、ＭＩＳトランジスタの接合リークが増大し、回路スタンバイ時のリーク電流が増大するという問題が生じる。
本発明は、前記従来の問題を解決し、チャネルに歪みを導入するためのシリコン混晶層を備えたＭＩＳトランジスタにおいて、シリコン混晶層と基板との界面に発生する欠陥に起因する接合リーク電流を低減した半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は半導体装置を、シリコン混晶層と素子形成領域との間に形成されたシリコン混晶層と同一の導電型の境界層を備えている構成とする。
具体的に本発明に係る半導体装置は、第１導電型の不純物を含む素子形成領域を有する半導体基板と、素子形成領域の上にゲート絶縁膜を介在させて形成されたゲート電極と、素子形成領域におけるゲート電極の外側方に形成され、第２導電型の不純物を含むシリコン混晶層と、シリコン混晶層と素子形成領域との間に形成され、第２導電型の不純物を含む境界層とを備えていることを特徴とする。
本発明の半導体装置は、シリコン混晶層と素子形成領域との間に形成され、第２導電型の不純物を含む境界層を備えている。このため、素子形成領域と境界層との界面がｐｎ接合界面となる。従って、シリコン混晶層と半導体基板との格子不整合に起因する欠陥と、空乏領域が拡がるｐｎ接合界面との距離は、境界層の厚さだけ長くなる。その結果、欠陥が空乏領域内に取り込まれることによるトラップアシストトンネリングの発生を防止し、リーク電流特性の悪化を抑えることが可能となる。
本発明の半導体装置において、境界層における第２導電型の不純物の濃度プロファイルは、極大値を有していてもよい。
本発明の半導体装置において境界層は、境界層と素子形成領域との界面からシリコン混晶層側に向かって拡がる空乏領域の厚さよりも厚くてもよい。
本発明の半導体装置において、シリコン混晶層は欠陥を有し、境界層と素子形成領域との界面からシリコン混晶層側に向かって拡がる空乏領域の端部までの距離は、界面から欠陥までの距離よりも短くてもよい。
本発明の半導体装置において境界層は、厚さが５ｎｍ以上であり、第２導電型の不純物を５×１０19ｃｍ-3以上含む構成としてもよい。
本発明の半導体装置において、シリコン混晶層は、ｐ型の不純物を含み、素子形成領域におけるゲート電極と対応する領域に形成されたチャネル領域に、ゲート長方向の圧縮歪みを発生させる構成としてもよい。この場合において、シリコン混晶層は、シリコンゲルマニウムとしてもよい。
本発明の半導体装置において、素子形成領域はｐ型であり、シリコン混晶層は、素子形成領域におけるゲート電極と対応する領域に形成されたチャネル領域に、ゲート長方向の引っ張り歪みを発生させる構成としてもよい。この場合において、シリコン混晶層は、シリコンカーバイドとしてもよい。
本発明に係る半導体装置の製造方法は、半導体基板に形成された第１導電型の不純物を含む素子形成領域の上に、ゲート絶縁膜及びゲート電極を順次形成する工程（ａ）と、素子形成領域におけるゲート電極の外側方にトレンチを形成する工程（ｂ）と、トレンチの側面及び底面に第２導電型の不純物を含む境界層を形成する工程（ｃ）と、工程（ｃ）よりも後に、トレンチに第２の導電型の不純物を含むシリコン混晶層をエピタキシャル成長する工程（ｄ）とを備えていることを特徴とする。
本発明に係る半導体装置の製造方法は、トレンチの側面及び底面に第２導電型の不純物を含む境界層を形成する工程を備えている。このため、シリコン混晶層に生じる欠陥とｐｎ接合との距離は、境界層の厚さだけ長くなる。従って、欠陥が空乏領域内に取り込まれることがなく、トラップアシストトンネリングの発生を抑えることができる。その結果、リーク電流特性が向上した半導体装置を実現できる。
本発明の半導体装置の製造方法において、工程（ｃ）では、素子形成領域におけるトレンチの側面及び底面となる部分に第２導電型の不純物をプラズマドーピングすることにより境界層を形成してもよい。
本発明の半導体装置の製造方法において、工程（ｃ）では、素子形成領域におけるトレンチの側面及び底面となる部分に第２導電型の不純物を含み且つ半導体基板と格子整合する材料をエピタキシャル成長することにより境界層を形成してもよい。
本発明の半導体装置の製造方法において境界層は、厚さが５ｎｍ以上であり、第２導電型の不純物を５×１０19ｃｍ-3以上含む構成としてもよい。
本発明の半導体装置の製造方法において、工程（ｄ）では、ｐ型の不純物を含み且つ素子形成領域におけるゲート電極と対応する領域に形成されたチャネル領域にゲート長方向の圧縮歪みを発生させるシリコン混晶層をエピタキシャル成長する構成としてもよい。この場合において、シリコン混晶層は、シリコンゲルマニウムであってもよい。
本発明の半導体装置の製造方法において、工程（ｄ）では、ｎ型の不純物を含み且つ素子形成領域におけるゲート電極と対応する領域に形成されたチャネル領域に、ゲート長方向の引っ張り歪みを発生させる材料をエピタキシャル成長する構成としてもよい。この場合において、シリコン混晶層は、シリコンカーバイドであってもよい。
本発明に係る半導体装置及びその製造方法によれば、チャネルに歪みを導入するためのシリコン混晶層を備えたＭＩＳトランジスタにおいて、シリコン混晶層とシリコン基板との界面に発生する欠陥に起因する接合リーク電流を低減できる。
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図１は一実施形態に係る半導体装置の断面構成を示している。以下においては、ｐ型ＭＩＳトランジスタを例に説明する。また、図１においてシリサイド層、層間絶縁膜、コンタクト及び配線等の本願発明とは直接関係がない構成要素については図示を省略している。
シリコンからなるｎ型の半導体基板１０にシャロートレンチ分離（ＳＴＩ）である素子分離領域１１により分離された素子形成領域１２が形成されている。
素子形成領域１２の上には、ゲート絶縁膜１４を介在させてゲート電極１５が形成されている。ゲート電極１５の両側壁上には、サイドウォール１７が形成されている。本実施形態においては、サイドウォール１７はＬ型サイドウォール１７Ａと外側サイドウォール１７Ｂとからなる。
素子形成領域１２におけるゲート電極１５の両側方にはｐ型のエクステンション領域２１が形成されている。本実施形態においてエクステンション領域２１は３×１０20ｃｍ-3程度のｐ型不純物を含んでいる。ｐ型のエクステンション領域２１よりも外側の領域にはトレンチが形成されている。トレンチには、ｐ型の不純物を含むシリコン混晶層２２が形成されている。本実施形態においてシリコン混晶層２２は、エピタキシャル成長により形成されたシリコンとゲルマニウムとの混晶（シリコンゲルマニウム）であり、１×１０21ｃｍ-3程度のｐ型不純物を含んでいる。シリコンゲルマニウムはシリコンよりも格子定数が大きい。このため、素子形成領域１２におけるゲート電極１５に対応する領域に形成されるチャネル領域に、ゲート長方向の圧縮応力が印加される。これによりホールの移動度が増大し、ｐ型ＭＩＳトランジスタの駆動力が向上する。
また、本実施形態の半導体装置は、素子形成領域１２におけるトレンチの側面及び底面に位置する領域には、ｐ型の不純物がドープされた境界層２３が形成されている。従って、境界層２３と素子形成領域１２との界面がｐｎ接合界面となる。以下に説明するように境界層２３はｐ型不純物の濃度を５×１０19ｃｍ-3以上とし、厚さを５ｎｍ以上とすることが好ましい。
図２は、本実施形態のＭＩＳトランジスタのドレインに負のドレイン電圧を印加した場合における境界層２３の近傍のエネルギーバンド図を示している。ｐｎ接合に電圧が印加されることにより生じる空乏領域の厚さＷは、以下の式１により表される。
Figure 2009200090
ここでＷｐはｐ型半導体層側に拡がる空乏層の厚さであり、Ｗｎはｎ型半導体層側に拡がる空乏層の厚さである。ε0は真空中の誘電率、εsはシリコンの比誘電率、ＮAはアクセプタ濃度、ＮDはドナー濃度、ｑは電荷、Ｖはｐｎ接合に印加される電圧、Ｖdはビルトイン電圧である。ここでＷp、Ｗn、ＮA及びＮDは式２に示すような関係を有する（例えば、S. M. Sze著 "Physics of Semiconductor Devices"を参照。）。
Figure 2009200090
また、Ｖdは式３に示すように表すことができる。式３において、ｋBはボルツマン定数、Ｎiはシリコンの真性キャリア濃度である。
Figure 2009200090
以上の式から、境界層２３に含まれるｐ型不純物（アクセプタ）の濃度が５×１０19ｃｍ-3、素子形成領域１２に含まれるｎ型不純物（ドナー）の濃度が５×１０18ｃｍ-3、ｐｎ接合に印加される電圧が１．２Ｖの場合には、素子形成領域１２と境界層２３との界面からシリコン混晶層２２側へ拡がる空乏領域の厚さＷpは約３ｎｍとなる。
シリコン混晶層２２をエピタキシャル成長させた場合、成長後の降温時又は活性化アニール時に、シリコンゲルマニウムとシリコンとの格子不整合に起因する欠陥３０がシリコンゲルマニウムとシリコンとの界面近傍に発生する。境界層２３が形成されていない場合には、欠陥３０は図３に示すように空乏領域内に取り込まれる。これにより、価電子帯から伝導帯へ電子が移動するトラップアシストトンネリングが生じる。その結果、接合リークが増大し、回路スタンバイ時のリーク電流が増大する問題が発生する。
しかし、本実施形態の半導体装置においては、厚さが５ｎｍの境界層２３が形成されているため、欠陥３０が空乏領域内に取り込まれることがなく、トラップアシストトンネリングが発生しない。その結果、図４に示すように接合リーク電流を、従来の境界層を形成せずにシリコン混晶層を形成したトランジスタよりも低く抑え、シリコン混晶層２２を形成しない場合とほぼ同じレベルに保つことができる。
境界層２３の厚さは、ｐｎ接合界面からシリコン混晶層２２側に拡がる空乏領域の厚さＷpよりも厚くすればよい。このようにすれば、欠陥３０が空乏領域内に取り込まれることがない。先に述べたように、空乏領域の厚さは境界層２３に含まれるｐ型不純物の濃度と素子形成領域１２に含まれるｎ型不純物の濃度とによって変化する。従って、これらの不純物濃度に応じて境界層２３の厚さを設定すればよい。
境界層２３に含まれるｐ型不純物の濃度が高い方が、シリコン混晶層２２側へ拡がる空乏領域の厚さＷｐが薄くなり、欠陥３０が空乏領域に取り込まれにくくなる。しかし、境界層２３に含まれるｐ型不純物の濃度をあまり高くすると、境界層２３の周辺へのｐ型不純物の拡散が大きくなり、エクステンション領域２１及びシリコン混晶層２２の不純物濃度プロファイルに異常が生じるおそれがある。従って、境界層２３に含まれる不純物濃度はシリコン混晶層２２に含まれる不純物濃度と比べて極端に高くしない方が好ましい。具体的には、５×１０19ｃｍ-3〜３×１０20程度とすることが好ましい。
本実施形態の半導体装置は、欠陥３０の影響を受けにくいため、シリコン混晶層２２のゲルマニウム濃度を高くし、より大きな歪みが発生するようにすることも可能となる。これにより、従来よりもトランジスタの駆動力を向上することが可能となる。
本実施形態の半導体装置は、境界層２３を形成する以外は、従来のチャネルに歪みを印加するシリコン混晶層を備えた半導体装置と同様の方法により形成することができる。具体的には、図５（ａ）に示すように、ｎ型のシリコン基板１０に素子分離領域１１により分離された素子形成領域１２を形成する。続いて、素子形成領域１２の上にゲート絶縁膜１４、ゲート電極１５及びエピタキシャル成長の際のマスクとなる絶縁膜４１を選択的に形成した後、不純物注入を行いｐ型のエクステンション領域２１を形成する。続いて、ゲート電極の側壁上を覆うＬ型サイドウォール１７Ａと外側サイドウォール１７Ｂとからなるサイドウォール１７を形成する。なお、ｎ型の基板に代えてｎ型不純物を注入してｎ型ウェルを形成してもよい。
次に、図５（ｂ）に示すように、サイドウォール１７が形成されたゲート電極１５をマスクとして素子形成領域１２をドライエッチングしてトレンチ部１２ａを形成する。なお、エクステンション領域２１が確保できれば、サイドウォール１７を形成する前にトレンチ部１２ａを形成してもよい。このようにすれば、より大きな応力をチャネルに印加することが可能となる。
次に、図５（ｃ）に示すように、素子形成領域１２におけるトレンチ部１２ａの底面及び側面に位置する領域にホウ素等のｐ型の不純物をドーピングして境界層２３を形成する。
次に、図５（ｄ）に示すように、境界層２３が形成されたトレンチ部１２ａにｐ型不純物を含むシリコンゲルマニウム層を成長させ、シリコン混晶層２２を形成する。
この後、図示していないが絶縁膜４１の除去、ゲート電極１５及びシリコン混晶層２２のシリサイド化、配線の形成、コンタクトの形成等を必要に応じて行う。
本実施形態の半導体装置において、境界層２３はトレンチ部の底面だけでなく側面に対しても均一に不純物がドープされていることが好ましい。従って、境界層２３の形成にはプラズマドーピング法（例えば、D. Lenoble et al., 2006 Symposium on VLSI Technology Digest of Technical Papers ｐ.168を参照。）を用いることが好ましい。図６にはプラズマドーピング法により境界層２３を形成した場合の、素子形成領域１２と境界層２３との界面近傍における不純物濃度のプロファイルの一例を示している。
境界層２３を不純物ドープにより形成するため、素子形成領域１２側にテールが生じる。また、シリコン混晶層２３側からの熱拡散による不純物の移動又はシリコン混晶層２３側への熱拡散による不純物の移動等が生じる。このため、境界層２３内において不純物の濃度は一定とならず図６に示すようなピークを有するプロファイルとなる。この場合には、境界層２３とシリコン混晶層２２との界面から少なくとも５ｎｍの領域において不純物濃度が５×１０19ｃｍ-3以上となるようにすればよい。このようにすれば、欠陥が空乏領域内に取り込まれることはなく、トラップアシストトンネリングの影響を抑えることが可能となる。
（一実施形態の変形例）
以下に、本発明の一実施形態の変形例について図面を参照して説明する。図７は一実施形態の変形例に係る半導体装置の断面構成を示している。図７に示すように本変形例の半導体装置は、エピタキシャル成長法により形成した境界層２４を備えていることを特徴とする。
境界層２４は、素子形成領域１２におけるゲート電極１５の外側方に、トレンチを形成した後、トレンチの底面及び側面にｐ型不純物を含むシリコン層をエピタキシャル成長法により形成すればよい。このようにエピタキシャル成長法により境界層２４を形成した場合にも、不純物ドープにより境界層を形成した場合と同様に、リーク電流を低減することができる。境界層２４をエピタキシャル成長法により形成した場合には、図８に示すように境界層２４内における不純物濃度をほぼ一定にできる。
また、境界層２４はシリコンに限らず、欠陥が発生しない程度にシリコンと格子整合する材料を用いてもよい。例えば、シリコン混晶層２２にシリコンゲルマニウムを用いる場合には、低濃度のゲルマニウムを含むシリコンゲルマニウム層とすれば、境界層２４もチャネルへ歪を与えることができる。
一実施形態及び変形例において、ｐ型ＭＩＳトランジスタについて説明したが、ｎ型ＭＩＳトランジスタにおいても同様の効果が得られる。ｎ型ＭＩＳトランジスタを形成する場合には、シリコン混晶層及び境界層に含まれる不純物をリン等のｎ型不純物とし、素子形成領域に含まれる不純物をｐ型とする。また、シリコン混晶層をシリコンと炭素との混晶（シリコンカーバイド）等とし、ゲート長方向の引っ張り応力を印加できるようにすればよい。
本発明に係る半導体装置及びその製造方法は、歪みを導入するためのシリコン混晶層とシリコン基板との界面に発生する欠陥に起因する接合リーク電流を低減でき、チャネル領域に歪みを導入した半導体装置及びその製造方法等として有用である。
本発明の一実施形態に係る半導体装置を示す断面図である。 本発明の一実施形態に係る半導体装置の境界層近傍におけるエネルギーバンド図である。 境界層がない半導体装置におけるエネルギーバンド図である。 本発明の一実施形態に係る半導体装置のリーク電流特性を従来の半導体装置と比較して示すグラフである。 本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の一実施形態に係る半導体装置の境界層近傍における不純物プロファイルの一例を示すグラフである。 本発明の一実施形態の変形例に係る半導体装置を示す断面図である。 本発明の一実施形態の変形例に係る半導体装置の境界層近傍における不純物プロファイルの一例を示すグラフである。
符号の説明
１０ 半導体基板
１１ 素子分離領域
１２ 素子形成領域
１２ａ トレンチ部
１４ ゲート絶縁膜
１５ ゲート電極
１７ サイドウォール
１７Ａ Ｌ型サイドウォール
１７Ｂ 外側サイドウォール
２１ エクステンション領域
２２ シリコン混晶層
２３ 境界層
２４ 境界層
３０ 欠陥
４１ 絶縁膜

Claims (17)

  1. 第１導電型の不純物を含む素子形成領域を有する半導体基板と、
    前記素子形成領域の上にゲート絶縁膜を介在させて形成されたゲート電極と、
    前記素子形成領域における前記ゲート電極の外側方に形成され、第２導電型の不純物を含むシリコン混晶層と、
    前記シリコン混晶層と前記素子形成領域との間に形成され、第２導電型の不純物を含む境界層とを備えていることを特徴とする半導体装置。
  2. 前記境界層は、前記境界層と前記素子形成領域との界面から前記シリコン混晶層側に向かって拡がる空乏領域の厚さよりも厚いことを特徴とする請求項１に記載の半導体装置。
  3. 前記シリコン混晶層は欠陥を有し、
    前記境界層と前記素子形成領域との界面から前記シリコン混晶層側に向かって拡がる空乏領域の端部までの距離は、前記界面から前記欠陥までの距離よりも短いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記境界層における前記第２導電型の不純物の濃度プロファイルは、極大値を有していることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記境界層は、厚さが５ｎｍ以上であり、前記第２導電型の不純物を５×１０19ｃｍ-3以上含むことを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記シリコン混晶層は、前記第２の導電型の不純物としてｐ型の不純物を含み、前記素子形成領域における前記ゲート電極と対応する領域に形成されたチャネル領域に、ゲート長方向の圧縮歪みを発生させることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記シリコン混晶層は、シリコンゲルマニウムからなることを特徴とする請求項６に記載の半導体装置。
  8. 前記シリコン混晶層は、前記第２の導電型の不純物としてｎ型の不純物を含み、前記素子形成領域における前記ゲート電極と対応する領域に形成されたチャネル領域に、ゲート長方向の引っ張り歪みを発生させることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  9. 前記シリコン混晶層は、シリコンカーバイドからなることを特徴とする請求項８に記載の半導体装置。
  10. 半導体基板に形成された第１導電型の不純物を含む素子形成領域の上に、ゲート絶縁膜及びゲート電極を順次形成する工程（ａ）と、
    前記素子形成領域における前記ゲート電極の外側方にトレンチを形成する工程（ｂ）と、
    前記トレンチの側面及び底面に第２導電型の不純物を含む境界層を形成する工程（ｃ）と、
    前記工程（ｃ）よりも後に、前記トレンチに第２の導電型の不純物を含むシリコン混晶層をエピタキシャル成長する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
  11. 前記工程（ｃ）では、前記素子形成領域における前記トレンチの側面及び底面となる部分に前記第２導電型の不純物をプラズマドーピングすることにより前記境界層を形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記工程（ｃ）では、前記素子形成領域における前記トレンチの側面及び底面となる部分に前記第２導電型の不純物を含み且つ前記半導体基板と格子整合する材料をエピタキシャル成長することにより前記境界層を形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  13. 前記境界層は、厚さが５ｎｍ以上であり、前記第２導電型の不純物を５×１０19ｃｍ-3以上含むことを特徴とする請求項１０〜１２のいずれか１項に記載の半導体装置の製造方法。
  14. 前記工程（ｄ）では、前記第２の導電型の不純物としてｐ型の不純物を含み且つ前記素子形成領域における前記ゲート電極と対応する領域に形成されたチャネル領域にゲート長方向の圧縮歪みを発生させるシリコン混晶層をエピタキシャル成長することを特徴とする請求項１０〜１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記シリコン混晶層は、シリコンゲルマニウムであることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記工程（ｄ）では、前記第２の導電型の不純物としてｎ型の不純物を含み且つ前記素子形成領域における前記ゲート電極と対応する領域に形成されたチャネル領域にゲート長方向の引っ張り歪みを発生させる材料をエピタキシャル成長することを特徴とする請求項１０〜１３のいずれか１項に記載の半導体装置の製造方法。
  17. 前記シリコン混晶層は、シリコンカーバイドであることを特徴とする請求項１６に記載の半導体装置の製造方法。
JP2008037142A 2008-02-19 2008-02-19 半導体装置及びその製造方法 Withdrawn JP2009200090A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008037142A JP2009200090A (ja) 2008-02-19 2008-02-19 半導体装置及びその製造方法
PCT/JP2008/003614 WO2009104231A1 (ja) 2008-02-19 2008-12-05 半導体装置及びその製造方法
US12/580,573 US20100032733A1 (en) 2008-02-19 2009-10-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008037142A JP2009200090A (ja) 2008-02-19 2008-02-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009200090A true JP2009200090A (ja) 2009-09-03

Family

ID=40985126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008037142A Withdrawn JP2009200090A (ja) 2008-02-19 2008-02-19 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20100032733A1 (ja)
JP (1) JP2009200090A (ja)
WO (1) WO2009104231A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014508396A (ja) * 2010-12-21 2014-04-03 インテル コーポレイション トランジスタ装置、集積回路及び製造方法
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019004A (ja) * 2010-07-07 2012-01-26 Panasonic Corp 半導体装置及びその製造方法
KR20120038195A (ko) * 2010-10-13 2012-04-23 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102065973B1 (ko) * 2013-07-12 2020-01-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US10892295B2 (en) * 2018-01-10 2021-01-12 Microsoft Technology Licensing, Llc Germanium-modified, back-side illuminated optical sensor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2700320B2 (ja) * 1988-02-23 1998-01-21 日本電信電話株式会社 半導体装置の製造方法
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
JP4984665B2 (ja) * 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2007227721A (ja) * 2006-02-24 2007-09-06 Toshiba Corp 半導体装置およびその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US9722023B2 (en) 2010-12-21 2017-08-01 Intel Corporation Selective germanium P-contact metalization through trench
US9117791B2 (en) 2010-12-21 2015-08-25 Intel Corporation Selective germanium P-contact metalization through trench
US10297670B2 (en) 2010-12-21 2019-05-21 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US10304927B2 (en) 2010-12-21 2019-05-28 Intel Corporation Selective germanium p-contact metalization through trench
US9437691B2 (en) 2010-12-21 2016-09-06 Intel Corporation Column IV transistors for PMOS integration
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US9627384B2 (en) 2010-12-21 2017-04-18 Intel Corporation Transistors with high concentration of boron doped germanium
JP2014508396A (ja) * 2010-12-21 2014-04-03 インテル コーポレイション トランジスタ装置、集積回路及び製造方法
US11508813B2 (en) 2010-12-21 2022-11-22 Daedalus Prime Llc Column IV transistors for PMOS integration
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US9349810B2 (en) 2010-12-21 2016-05-24 Intel Corporation Selective germanium P-contact metalization through trench
US10553680B2 (en) 2010-12-21 2020-02-04 Intel Corporation Selective germanium P-contact metalization through trench
US10811496B2 (en) 2010-12-21 2020-10-20 Intel Corporation Transistor devices having source/drain structure configured with high germanium content portion
US10879353B2 (en) 2010-12-21 2020-12-29 Intel Corporation Selective germanium P-contact metalization through trench
US11251281B2 (en) 2010-12-21 2022-02-15 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US11387320B2 (en) 2010-12-21 2022-07-12 Intel Corporation Transistors with high concentration of germanium
US10090383B2 (en) 2010-12-21 2018-10-02 Intel Corporation Column IV transistors for PMOS integration
US11476344B2 (en) 2011-09-30 2022-10-18 Daedalus Prime Llc Contact resistance reduction employing germanium overlayer pre-contact metalization

Also Published As

Publication number Publication date
WO2009104231A1 (ja) 2009-08-27
US20100032733A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
US8518785B2 (en) Semiconductor device and method of manufacturing the same
JP5396268B2 (ja) 半導体装置
JP3544833B2 (ja) 半導体装置及びその製造方法
JP5058277B2 (ja) 半導体装置及びその製造方法
US20120025279A1 (en) Low schottky barrier semiconductor structure and method for forming the same
WO2009104231A1 (ja) 半導体装置及びその製造方法
JP6175411B2 (ja) 半導体装置
JP2011103434A (ja) 高移動度チャネル（Ｈｉｇｈ−ＭｏｂｉｌｉｔｙＣｈａｎｎｅｌｓ）を有する装置のソース／ドレイン工学
JP2009182297A (ja) 半導体装置、およびその製造方法
KR100864631B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
JP2011066042A (ja) 半導体装置とその製造方法
US7557388B2 (en) MOSFET formed on a strained silicon layer
JP2010239044A (ja) 集積化半導体装置及びその製造方法
US9412869B2 (en) MOSFET with source side only stress
CN109427887B (zh) 一种半导体器件的制造方法及半导体器件
CN109427584B (zh) 一种半导体器件的制造方法及半导体器件
JP2008078519A (ja) 半導体装置の製造方法
JP2009032840A (ja) 半導体装置及びその製造方法
KR100760912B1 (ko) 반도체 소자 및 그 제조 방법
JP2009176876A (ja) 半導体装置
JP2005209980A (ja) 半導体装置の製造方法および半導体装置
JP5440169B2 (ja) 半導体装置、及び、その製造方法
KR100788353B1 (ko) 반도체 소자 및 그 제조 방법
JP2004273551A (ja) 半導体集積回路装置およびその製造方法
JP2016219708A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111128