JP2009198990A5 - - Google Patents

Claims (2)

1. 基板を準備する工程と、
   前記基板上に、複数のゲート配線、およびゲート電極を形成する工程と、
   前記基板上、前記複数のゲート配線上、および前記ゲート電極上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上に、前記複数のゲート配線と交差した複数のソース配線、複数の閾値補正線、ソース電極、ドレイン電極、およびボディ端子を形成する工程と、
   前記ゲート電極に対応するゲート絶縁膜の上方に開口部を有するように隔壁を形成する工程と、
   前記開口部に有機半導体層をインクジェット法で形成する工程と、
   前記有機半導体層、および前記隔壁の上面を覆うようにパッシベーション膜を形成する工程を含み、
   前記有機半導体層は、前記インクジェット法に用いるインクジェットヘッドを前記ソース配線に対して平行に走査し、前記有機半導体層となるインクを前記インクジェットヘッドのノズルから噴射することで形成され、
   前記インクジェットヘッドは、前記インクジェットヘッドのノズルのピッチが、前記開口部のピッチに対応するように配置され、
   前記ボディ端子の少なくとも一部は、前記開口部に露出するように形成され、前記開口部から露出したボディ端子の少なくとも一部は、前記有機半導体層と接触し、
   前記複数の閾値補正線は、前記複数のソース配線と平行に形成され、
   前記閾値補正線は、前記ボディ端子に接続されている、
   薄膜トランジスタアレイ基板の製造方法。
2. 請求項１に記載の薄膜トランジスタアレイ基板の製造方法により製造された薄膜トランジスタアレイ基板において、
   各前記閾値補正線に電圧を印加することにより、各閾値補正線に接続された前記薄膜トランジスタアレイ基板を構成する各々の薄膜トランジスタの閾値を前記閾値補正線単位で補正する、薄膜トランジスタアレイ基板の閾値補正方法。