KR20230145991A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20230145991A
KR20230145991A KR1020230135413A KR20230135413A KR20230145991A KR 20230145991 A KR20230145991 A KR 20230145991A KR 1020230135413 A KR1020230135413 A KR 1020230135413A KR 20230135413 A KR20230135413 A KR 20230135413A KR 20230145991 A KR20230145991 A KR 20230145991A
Authority
KR
South Korea
Prior art keywords
layer
area
voltage line
line
display device
Prior art date
Application number
KR1020230135413A
Other languages
English (en)
Inventor
최준원
황원미
안준용
인윤경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230135413A priority Critical patent/KR20230145991A/ko
Publication of KR20230145991A publication Critical patent/KR20230145991A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 일 실시예는, 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 상기 주변영역 내에 위치하는 패드영역, 및 상기 디스플레이영역과 상기 패드영역 사이의 벤딩영역을 포함하는 기판; 상기 디스플레이영역 내에 위치하는 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 접속된 유기발광소자; 상기 주변영역에서 상기 디스플레이영역의 일측과 상기 패드영역 사이에 위치하고, 상기 유기발광소자로 제1전원전압을 공급하는 제1전압선; 및 상기 주변영역에 위치하고, 상기 제1전압선의 전압을 측정하는 제1감지선;을 포함하고, 상기 제1감지선의 일단과 상기 제1 전압선이 연결된 제1접점은 상기 벤딩영역과 상기 디스플레이영역 사이에 위치하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display device}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
유기 발광 표시 장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 유기 발광 표시 장치는 복수의 화소들을 포함하는데, 아날로그 구동 방식으로 동작하는 유기 발광 표시 장치의 화소들은 입력되는 전압 또는 전류 데이터의 크기에 따라 밝기가 조절되어 계조를 표현하며, 디지털 구동 방식으로 동작하는 유기 발광 표시 장치의 화소들은 동일한 밝기로 발광하지만 상이한 발광 시간을 가짐으로써 계조를 표현한다.
한편, 화소들에 전원을 공급하는 전원선들에는 전원선들의 저항 성분 등으로 인하여 전압 강하(또는 IR Drop)가 발생하는바, 전원선들에 입력되는 전압값과 실제 화소들로 공급되는 전압값 간에 차이가 발생할 수 있으며, 이에 따라 유기 발광 표시 장치의 구동 불량이 발생할 수 있다.
본 발명의 실시예들은, 유기발광소자로 공급되는 실제 전압 값을 정확하게 측정할 수 있는 디스플레이 장치를 제공한다.
본 발명의 일 측면에 따른 디스플레이 장치는, 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 상기 주변영역 내에 위치하는 패드영역, 및 상기 디스플레이영역과 상기 패드영역 사이의 벤딩영역을 포함하는 기판; 상기 디스플레이영역 내에 위치하는 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 접속된 유기발광소자; 상기 주변영역에서 상기 디스플레이영역의 일측과 상기 패드영역 사이에 위치하고, 상기 유기발광소자로 제1전원전압을 공급하는 제1전압선; 및 상기 주변영역에 위치하고, 상기 제1전압선의 전압을 측정하는 제1감지선;을 포함하고, 상기 제1감지선의 일단과 상기 제1 전압선이 연결된 제1접점은 상기 벤딩영역과 상기 디스플레이영역 사이에 위치할 수 있다.
본 실시예에 있어서, 상기 제1전압선은 상기 디스플레이영역의 일측에 대응하도록 배치된 제1메인전압선과, 상기 제1메인전압선으로부터 상기 벤딩영역을 가로지르도록 상기 패드영역을 향해 연장된 제1연결부를 포함하고, 상기 제1접점은 상기 제1메인전압선에 위치할 수 있다.
본 실시예에 있어서, 상기 디스플레이 장치는, 상기 주변영역에 위치하고 상기 제1전압선과 다른 위치에서 상기 제1전압선의 전압을 측정하는 제2감지선을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2감지선의 일단은 상기 제1전압선과 연결되어 제2접점을 이루며, 상기 제1접점보다 상기 제2접점이 상기 기판의 가장자리에 더 근접하게 위치할 수 있다.
본 실시예에 있어서, 상기 제2접점은 상기 제1메인전압선의 단부에 위치할 수 있다.
본 실시예에 있어서, 상기 제1감지선은 상기 제1연결부와 이격되되, 상기 제1연결부와 동일한 형상을 가지고, 상기 제1연결부와 나란하도록 상기 제1 접점으로부터 상기 패드영역을 향해 연장될 수 있다.
본 실시예에 있어서, 상기 주변영역에 위치하고 상기 유기발광소자로 제2전원전압을 공급하는 제2전압선을 더 포함하고, 상기 제2전압선은 상기 제1메인전압선의 양단부들과 상기 디스플레이영역의 나머지 영역들과 대응하는 제2메인전압선, 및 상기 제2메인전압선의 단부로부터 돌출되어 상기 벤딩영역을 가로지르도록 연장된 제2연결부를 포함할 수 있다.
본 실시예에 있어서, 상기 유기발광소자는 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 포함하고, 상기 제2전압선은 상기 대향전극과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 기판 상에는 무기절연층이 적층되고, 상기 무기절연층은 상기 벤딩 영역과 대응하는 위치에서 상기 무기절연층의 일부가 제거된 홈을 포함하고, 상기 홈에는 유기물층이 위치하며, 상기 벤딩영역에서 상기 제1감지선은 상기 유기물층상에 위치할 수 있다.
본 실시예에 있어서, 상기 박막트랜지스터는 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하고, 상기 제1감지선은 상기 소스전극 및 드레인전극과 동일한 층에 위치할 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 디스플레이영역, 상기 디스플레이영역 외측에 위치하는 주변영역, 상기 주변영역 내에 위치하는 패드영역, 및 상기 디스플레이영역과 상기 패드영역 사이의 벤딩영역을 포함하는 기판; 상기 주변영역에 위치하고, 상기 디스플레이영역의 일측과 상기 패드영역 사이에 배치된 제1 전압선; 상기 디스플레이영역의 나머지 영역들을 에워싸는 제2 전압선; 및 상기 주변영역에 위치하고, 상기 제1전압선의 전압을 측정하는 제1감지선;을 포함하고, 상기 제1감지선의 일단은 상기 제1 전압선이 연결되어 제1접점을 이루고, 상기 벤딩영역 보다 상기 제1 접점이 상기 디스플레이영역에 더 가깝게 위치할 수 있다.
본 실시예에 있어서, 상기 디스플레이영역 내에는 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 접속된 디스플레이소자가 위치하고, 상기 박막트랜지스터는 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하며, 상기 제1감지선과 상기 제1전압선은 상기 소스전극 및 드레인전극과 동일한 층에 위치할 수 있다.
본 실시예에 있어서, 상기 제1전압선은 상기 디스플레이영역의 일측에 대응하도록 배치된 제1메인전압선과, 상기 제1메인전압선으로부터 상기 벤딩영역을 가로지르도록 상기 패드영역을 향해 연장된 제1연결부를 포함하고, 상기 제1접점은 상기 제1메인전압선에 위치할 수 있다.
본 실시예에 있어서, 상기 디스플레이 장치는, 상기 주변영역에 위치하고 상기 제1전압선과 다른 위치에서 상기 제1전압선의 전압을 측정하는 제2감지선을 더 포함하며, 상기 제2감지선의 일단은 상기 제1전압선과 연결되어 상기 제1 접점과 상이한 위치에서 제2접점을 이룰 수 있다.
본 실시예에 있어서, 상기 제1접점보다 상기 제2접점이 상기 기판의 가장자리에 더 근접하게 위치할 수 있다.
본 실시예에 있어서, 상기 제2접점은 상기 제1메인전압선의 단부에 위치할 수 있다.
본 실시예에 있어서, 상기 제2감지선은 상기 제1전압선 보다 상기 제2전압선에 더 인접하게 배치되고, 상기 제2전압선과 나란하게 상기 제2접점으로부터 상기 패드영역을 향해 연장될 수 있다.
본 실시예에 있어서, 상기 디스플레이영역 내에는 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 접속된 디스플레이소자가 위치하고, 상기 디스플레이소자는 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 포함하고, 상기 제2전압선은 상기 대향전극과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 디스플레이영역 내에는 제1 박막트랜지스터, 제2 박막트랜지스터, 및 상기 제2 박막트랜지스터와 전기적으로 접속된 디스플레이소자가 위치하고, 상기 제1,2 박막트랜지스터들과 상기 디스플레이소자 사이에는 층간절연층, 제1평탄화절연층, 및 제2평탄화절연층이 게재되며, 상기 제1,2 박막트랜지스터들과 상기 디스플레이소자 사이에는, 상기 제1평탄화절연층을 사이에 두고 서로 다른 층에 배치된 데이터선과 구동 전압선이 위치하고, 상기 데이터선은 상기 제1박막트랜지스터에 데이터신호를 제공하고, 상기 구동 전압선은 상기 제2박막트랜지스터에 구동신호를 제공하며, 상기 제1감지선은 상기 구동 전압선과 동일한 층에 위치할 수 있다.
본 실시예에 있어서, 상기 기판 상에는 무기절연층이 적층되고, 상기 무기절연층은 상기 벤딩 영역과 대응하는 위치에서 상기 무기절연층의 일부가 제거된 홈을 포함하고, 상기 홈에는 유기물층이 위치하며, 상기 벤딩영역에서 상기 제1감지선은 상기 유기물층상에 위치할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 유기발광소자로 공급되는 실제 전압 값을 정확하게 측정함으로써, 전압 강하(또는 IR Drop)에 의한 구동 불량을 방지할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 제조하는 과정을 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 3은 도 2의 I-I' 단면 및 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 4는 도 2의 A 부분의 일 예를 개략적으로 도시한 평면도이다.
도 5는 도 4의 III-III' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 6은 도 4의 IV-IV' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 7은 도 2의 A 부분의 다른 예를 개략적으로 도시한 평면도이다.
도 8은 도 2의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이다.
도 9는 도 4의 IV-IV' 단면의 다른 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 제조하는 과정을 개략적으로 도시하는 평면도이고, 도 2는 그와 같이 제조된 디스플레이 장치의 일 예를 개략적으로 도시하는 평면도이며, 도 3은 도 2의 I-I' 단면 및 II-II' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 1에 도시된 것과 같이, 디스플레이 장치를 제조할 시 여러 개의 디스플레이 장치들(10, 20, 30)을 동시에 제조하게 된다. 예컨대 하나의 큰 모기판(mother substrate) 상에 복수개의 디스플레이부들을 형성하고, 이를 커팅하여 복수개의 디스플레이 장치들(10, 20, 30)을 얻게 된다.
도 2는 그와 같이 제조된 디스플레이 장치의 일 예를 개략적으로 도시하는 평면도로써, 디스플레이 장치(10)는 영상을 표시하는 디스플레이영역(DA)과, 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 포함한다. 이는 기판(도 3의 100)이 그러한 디스플레이영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다.
디스플레이영역(DA)에는 디스플레이소자가 위치하며, 주변영역(PA)은 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함하고, 전압선들(410, 420)이 위치할 수 있다. 또한, 주변영역(PA)에는 전압선들(410, 420) 중 어느 하나의 전압을 실시간으로 측정할 수 있는 감지선(430)이 위치할 수 있다.
한편, 도 2는 디스플레이 장치(10)의 제조 과정 중의 기판(100) 등의 모습을 나타낸 평면도로 이해될 수 있다. 최종적인 디스플레이 장치(10)나 디스플레이 장치(10)를 포함하는 스마트폰 등의 전자장치에 있어서는, 사용자에 의해 인식되는 주변영역(PA)의 면적을 최소화하기 위해, 기판(100) 등의 일부가 벤딩될 수 있다. 예를 들어, 기판(100)이 패드영역(PADA)과 디스플레이영역(DA) 사이에서 벤딩되어, 패드영역(PADA)의 적어도 일부가 디스플레이영역(DA)과 중첩하여 위치하도록 할 수 있다. 물론, 패드영역(PADA)이 디스플레이영역(DA)을 가리는 것이 아니라 패드영역(PADA)이 디스플레이영역(DA)의 뒤쪽에 위치하도록, 벤딩방향이 설정된다. 이에 따라 사용자는 디스플레이영역(DA)이 디스플레이 장치(10)의 대부분을 차지하는 것으로 인식하게 된다.
또한, 디스플레이영역(DA)의 좌우측 가장자리들은 외부로 볼록한 형상을 가지도록 휘어질 수 있다. 이에 의해 디스플레이 장치(10)를 정면에서 바라보았을 때, 디스플레이 장치(10)의 양측 가장자리는 베젤이 없는 상태로 인식되고, 디스플레이 영역(DA)이 확장되는 효과를 가질 수 있다.
도 3은 도 2의 디스플레이 장치(10)의 일부를 개략적으로 도시하는 단면도로써, 디스플레이 장치(10)가 유기발광소자(300)인 유기발광 디스플레이 장치를 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니며, 디스플레이 장치(10)는 액정소자 등 다른 종류의 디스플레이소자를 포함할 수 있다.
기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 그 외에도 기판(100)은 예컨대 금속을 포함할 수도 있는 등, 다양한 변형이 가능하다.
기판(100)의 디스플레이영역(DA)에는 박막트랜지스터(210)가 배치되는데, 박막트랜지스터(210) 외에 박막트랜지스터(210)에 전기적으로 연결되는 디스플레이 소자도 배치된다. 도 3에서는 디스플레이소자로서 유기발광소자(300)를 도시하고 있다. 디스플레이소자인 유기발광소자(300)가 박막트랜지스터(210)에 전기적으로 연결된다는 것은, 유기발광소자(300)가 포함하는 화소전극(310)이 박막트랜지스터(210)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 기판(100)의 주변영역(PA)에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변영역(PA)에 위치하는 박막트랜지스터는 예컨대 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
이러한 박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(213), 소스전극(215) 및 드레인전극(217)을 포함한다. 기판(100) 상에는 기판(100)의 면을 평탄화하기 위해 또는 반도체층(211)으로 불순물 등이 침투하는 것을 방지하기 위해, 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성된 버퍼층(110)이 배치되고, 이 버퍼층(110) 상에 반도체층(211)이 위치하도록 할 수 있다.
반도체층(211)의 상부에는 게이트전극(213)이 배치되는데, 이 게이트전극(213)에 인가되는 신호에 따라 소스전극(215)과 드레인전극(217)이 전기적으로 연결된다. 게이트전극(213)은 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디윰(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 이때 반도체층(211)과 게이트전극(213)의 절연성을 확보하기 위하여, 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물으로 형성되는 게이트절연층(120)이 반도체층(211)과 게이트전극(213) 사이에 개재될 수 있다.
게이트전극(213)의 상부에는 층간절연층(130)이 배치될 수 있는데, 이는 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 단층 또는 다층구조를 갖도록 형성될 수 있다.
층간절연층(130)의 상부에는 소스전극(215) 및 드레인전극(217)이 배치된다. 소스전극(215) 및 드레인전극(217)은 층간절연층(130)과 게이트절연층(120)에 형성되는 컨택홀을 통하여 반도체층(211)에 각각 전기적으로 연결된다. 소스전극(215) 및 드레인전극(217)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질을 포함할 수 있으며, 단층 또는 다층 구조를 가질 수 있다.
이러한 구조의 박막트랜지스터(210) 등의 보호를 위해 박막트랜지스터(210)를 덮는 보호막(미도시)이 배치될 수 있다. 보호막은 예컨대 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있다. 이러한 보호막은 단층일 수도 있고 다층일 수도 있다.
보호막 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 3에 도시된 것과 같이 박막트랜지스터(210) 상부에 유기발광소자(300)가 배치될 경우, 평탄화층(140)은 박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다. 도 3에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 물론 본 실시예에 따른 디스플레이 장치(10)는 보호막과 평탄화층(140)을 모두 가질 수도 있고 필요에 따라 평탄화층(140)만을 가질 수도 있다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 배치된다.
평탄화층(140)에는 박막트랜지스터(210)의 소스전극(215) 및 드레인전극(217) 중 적어도 어느 하나를 노출시키는 개구부가 존재하며, 이 개구부를 통해 소스전극(215) 및 드레인전극(217) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결되는 화소전극(310)이 평탄화층(140) 상에 배치된다. 화소전극(310)은 (반)투명 전극 또는 반사형 전극일 수 있다. 화소전극(310)이 (반)투명 전극일 경우에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함할 수 있다. 화소전극(310)이 반사형 전극일 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 화소전극(310)은 다양한 재질을 포함할 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다.
유기발광소자(300)의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer) 등이 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 예컨대 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
대향전극(330)은 디스플레이영역(DA) 상부에 배치되는데, 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(300)들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다. 이러한 대향전극(330)은 (반)투명 전극 또는 반사형 전극일 수 있다. 대향전극(330)이 (반)투명 전극일 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향전극(330)이 반사형 전극일 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 대향전극(330)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
유기발광소자(300)와 같은 디스플레이소자는 대향전극(330)을 구비하는바, 이미지의 디스플레이를 위해서는 이러한 대향전극(330)에 사전설정된 전기적 신호가 인가되어야 할 필요가 있다. 따라서 주변영역(PA)에는 제2전압선(420)이 위치하여, 대향전극(330)에 사전설정된 전기적 신호를 전달한다. 제2전압선(420)은 제2 전원전압(ELVSS)선일 수 있다.
이러한 제2전압선(420)은 디스플레이영역(DA) 내의 다양한 도전층을 형성할 시 동일 물질로 동시에 형성할 수 있다. 도 3에서는 디스플레이영역(DA) 내의 박막트랜지스터(210)의 소스전극(215)과 드레인전극(217)이 층간절연층(130) 상에 위치하는 것처럼, 주변영역(PA)에서 제2전압선(420)이 층간절연층(130) 상에 위치하는 것으로 도시하고 있다. 이 경우 디스플레이영역(DA) 내의 박막트랜지스터(210)의 소스전극(215)과 드레인전극(217)을 층간절연층(130) 상에 형성할 시, 동일 물질로 동시에 주변영역(PA)에서 층간절연층(130) 상에 제2전압선(420)을 형성하는 것으로 이해될 수 있다. 이에 따라 제2전압선(420)은 소스전극(215) 및 드레인전극(217)과 동일한 구조를 갖게 된다. 물론 본 발명이 이에 한정되는 것은 아니며, 게이트전극(213)을 형성할 시 제2전압선(420)을 동일 물질로 동시에 게이트절연층(120) 상에 형성할 수도 있는 등, 다양한 변형이 가능하다.
대향전극(330)은 제2전압선(420)에 직접 컨택할 수도 있으며 또는, 도 3에 도시된 것과 같이 보호도전층(421)을 통해 제2전압선(420)에 전기적으로 연결될 수 있다. 보호도전층(421)은 평탄화층(140) 상에 위치하고, 제2전압선(420) 상으로 연장되어 제2전압선(420)에 전기적으로 연결될 수 있다. 이에 따라 대향전극(330)은 주변영역(PA)에서 보호도전층(421)에 컨택하고, 보호도전층(421)이 역시 주변영역(PA)에서 제2전압선(420)에 컨택할 수 있다.
보호도전층(421)은 도 3에 도시된 것과 같이 평탄화층(140) 상에 위치하는바, 따라서 디스플레이영역(DA) 내에서 평탄화층(140) 상에 위치하는 구성요소와 동일 물질로 동시에 형성할 수 있다. 구체적으로, 디스플레이영역(DA) 내의 화소전극(310)을 평탄화층(140) 상에 형성할 시, 동일 물질로 동시에 주변영역(PA)에서 평탄화층(140) 상에 보호도전층(421)을 형성할 수 있다. 이에 따라 보호도전층(421)은 화소전극(310)과 동일한 구조를 갖게 된다. 이러한 보호도전층(421)은 도 3에 도시된 것과 같이 평탄화층(140)에 의해 덮이지 않고 노출된 제2전압선(420)의 부분을 덮을 수 있다. 이를 통해 제1제한댐(610)이나 제2제한댐(620)을 형성하는 과정 등에서 평탄화층(140)의 외부에 노출된 제2전압선(420)이 손상되는 것을 방지할 수 있다.
한편, 외부로부터의 산소나 수분 등의 불순물이 평탄화층(140)을 통해 디스플레이영역(DA) 내로 침투하는 것을 방지하기 위해, 도 3에 도시된 것과 같이 평탄화층(140)이 주변영역(PA)에서 개구(140b)를 갖도록 할 수 있다. 아울러 보호도전층(421)을 형성할 시 보호도전층(421)이 이 개구(140b)를 채우도록 할 수 있다. 이를 통해 주변영역(PA)의 평탄화층(140)에 침투한 불순물이 디스플레이영역(DA) 내의 평탄화층(140)으로 침투하는 것을 효과적으로 방지할 수 있다.
대향전극(330) 상에는 유기발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 하는 캡핑층(160)이 위치한다. 캡핑층(160)은 대향전극(330)을 덮으며, 대향전극(330) 외측으로 연장되어 대향전극(330) 하부에 위치한 보호도전층(421)에 컨택할 수 있다. 대향전극(330)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측으로 연장되므로, 캡핑층(160) 역시 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된다. 이러한 캡핑층(160)은 유기물을 포함한다.
전술한 것과 같이 캡핑층(160)은 유기발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 한다. 예컨대 외부로의 광취출효율 등을 높이는 역할을 할 수 있다. 이러한 캡핑층(160)에 의한 효율 향상은 디스플레이영역(DA)에 있어서 균일하게 이루어지도록 하는 것이 바람직하다. 이러한 점을 고려하여, 캡핑층(160)이 그 하부층의 상면의 굴곡에 대응하는 상면을 갖도록 하는 것이 바람직하다. 즉, 도 3에 도시된 것과 같이 대향전극(330) 상에 위치하는 캡핑층(160)의 부분에서는 캡핑층(160)의 상면이 대향전극(330)의 상면의 굴곡에 대응하는 형상을 갖도록 할 수 있다.
캡핑층(160) 상부에는 봉지층(500)이 위치한다. 봉지층(500)은 외부로부터의 수분이나 산소 등으로부터 유기발광소자(300)를 보호하는 역할을 한다. 이를 위해 봉지층(500)은 유기발광소자(300)가 위치하는 디스플레이영역(DA)은 물론 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된 형상을 갖는다. 이러한 봉지층(500)은 도 3에 도시된 것과 같이 다층구조를 가질 수 있다. 구체적으로, 봉지층(500)은 제1무기봉지층(510), 유기봉지층(520) 및 제2무기봉지층(530)을 포함할 수 있다.
제1무기봉지층(510)은 캡핑층(160)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제1무기봉지층(510)은 그 하부의 구조물을 따라 형성되기에, 도 3에 도시된 것과 같이 그 상면이 평탄하지 않을 수 있다. 유기봉지층(520)은 이러한 제1무기봉지층(510)을 덮으며 충분한 두께를 가져, 유기봉지층(520)의 상면은 디스플레이영역(DA) 전반에 걸쳐서 실질적으로 평탄할 수 있다. 이러한 유기봉지층(520)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(530)은 유기봉지층(520)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 제2무기봉지층(530)은 유기봉지층(520) 외측으로 연장되어 제1무기봉지층(510)과 컨택함으로써, 유기봉지층(520)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(500)은 제1무기봉지층(510), 유기봉지층(520) 및 제2무기봉지층(530)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(500) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(510)과 유기봉지층(520) 사이에서 또는 유기봉지층(520)과 제2무기봉지층(530) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
이와 같은 봉지층(500)을 형성하는 과정에서 그 하부의 구조물들이 손상될 수도 있다. 예컨대 제1무기봉지층(510)은 화학기상증착법을 이용하여 형성할 수 있는데, 이러한 화학기상증착법을 이용하여 제1무기봉지층(510)을 형성할 시 제1무기봉지층(510)이 형성되는 그 직하의 층이 손상될 수 있다. 따라서 제1무기봉지층(510)을 캡핑층(160) 상에 직접 형성하게 되면, 유기발광소자(300)에서 발생된 광의 효율을 향상시키는 역할을 하는 캡핑층(160)이 손상되어 디스플레이 장치의 광효율이 저하될 수 있다. 따라서 봉지층(500)을 형성하는 과정에서 캡핑층(160)이 손상되는 것을 방지하기 위해, 캡핑층(160)과 봉지층(500) 사이에 보호층(170)이 개재되도록 한다. 이러한 보호층(170)은 LiF를 포함할 수 있다.
전술한 것과 같이 캡핑층(160)은 디스플레이영역(DA)은 물론 그 외측의 주변영역(PA)에까지 연장된다. 이에 따라 보호층(170)은 캡핑층(160) 외측으로 연장되어, 캡핑층(160)과 봉지층(500)이 직접 컨택하지 않도록 할 수 있다. 이 경우 보호층(170)은 캡핑층(160)의 끝단(160a)을 덮어, 보호층(170)의 끝단(170a)이 평탄화층(140) 상에 위치하게 된다. 구체적으로는, 도 3에 도시된 것과 같이 보호층(170)은 그 끝단(170a)이 평탄화층(140) 상에서 보호도전층(421)과 직접 컨택하게 된다.
봉지층(500)의 최하층인 제1무기봉지층(510)은 유기물로 형성된 층과의 접합력보다 무기물로 형성된 층과의 접합력이 더 우수하다. 캡핑층(160)은 전술한 것과 같이 유기물로 형성되는바, 따라서 캡핑층(160)과 제1무기봉지층(510)의 접합력보다 LiF와 같은 무기물로 형성된 보호층(170)과 제1무기봉지층(510)의 접합력이 더 우수하다. 그러므로 본 실시예에 따른 디스플레이 장치의 경우, 봉지층(500)과 그 하부층의 접합력이 높게 유지되도록 함으로써, 제조과정이나 제조 이후의 사용 과정에서 봉지층(500)이 하부층으로부터 박리되는 것을 효과적으로 방지하거나 최소화할 수 있다.
한편, 봉지층(500)을 형성할 시, 구체적으로 유기봉지층(520)을 형성할 시 유기봉지층(520) 형성용 물질이 사전설정된 영역 내에 위치하도록 한정하는 것이 필요하다. 이를 위해 도 3에 도시된 것과 같이 제1제한댐(610)이 주변영역(PA)에 위치하도록 할 수 있다. 구체적으로, 버퍼층(110), 게이트절연층(120) 및 층간절연층(130)은 물론, 평탄화층(140)은 도 3에 도시된 것과 같이 기판(100)의 디스플레이영역(DA)은 물론 주변영역(PA)에도 존재할 수 있다. 제1제한댐(610)은 이러한 평탄화층(140)으로부터 이격되도록 주변영역(PA)에 위치한다.
제1제한댐(610)은 다층구조를 가질 수 있다. 즉, 제1제한댐(610)은 기판(100)에 가까운 부분에서부터 멀어지는 방향으로 제1층(611)과 제2층(613)을 포함할 수 있다. 제1층(611)은 디스플레이영역(DA)의 평탄화층(140)을 형성할 시 동일 물질로 동시에 형성될 수 있고, 제2층(613)은 디스플레이영역(DA)의 화소정의막(150)을 형성할 시 동일 물질로 동시에 형성할 수 있다.
물론 도 3에 도시된 것과 같이 제1제한댐(610) 외에, 제1제한댐(610)과 평탄화층(140)의 끝단(140a) 사이에 제2제한댐(620)도 존재할 수 있다. 이러한 제2제한댐(620)은 제2전압선(420) 상의 보호도전층(421) 부분 상에 위치할 수 있다. 제2제한댐(620) 역시 평탄화층(140)으로부터 이격되어 주변영역(PA)에 위치한다. 제2제한댐(620)도 제1제한댐(610)처럼 다층구조를 가질 수 있는데, 제1제한댐(610)보다는 기판(100)으로부터의 높이가 낮도록 제1제한댐(610)보다 더 적은 개수의 층들을 포함할 수 있다. 도 3에서는 제2제한댐(620)이 제1제한댐(610)의 제2층(613)과 동일 물질로 동시에 형성된 것으로 도시하고 있다.
봉지층(500)의 화학기상증착법을 통해 형성되는 제1무기봉지층(510)은 도 3에 도시된 것처럼 이러한 제2제한댐(620)과 제1제한댐(610)을 덮어 제1제한댐(610) 외측까지 형성된다. 제1무기봉지층(510) 상의 유기봉지층(520)은 제2제한댐(620)에 의해 그 위치가 한정되어, 형성 과정에서 제2제한댐(620) 외측으로 유기봉지층(520) 형성용 물질이 넘치는 것이 방지되도록 할 수 있다. 만일 유기봉지층(520) 형성용 물질이 부분적으로 제2제한댐(620) 외측으로 넘친다 하더라도, 제1제한댐(610)에 의해 위치가 한정되어 더 이상 기판(100) 가장자리(100a) 방향으로 유기봉지층(520) 형성용 물질이 이동하지 않도록 할 수 있다.
한편, 도 3에 도시된 것과 같이 주변영역(PA)에는 크랙방지댐(630)이 위치한다. 이 크랙방지댐(630)은 기판(100)의 가장자리(100a)의 적어도 일부를 따라 연장될 수 있다. 예컨대 크랙방지댐(630)은 디스플레이영역(DA)을 한 바퀴 일주(一周)하는 형상을 가질 수 있다. 물론 일부 구간에서는 크랙방지댐(630)이 불연속인 형상을 가질 수도 있다. 크랙방지댐(630)은 도 1에서 설명한 바와 같은 디스플레이 장치(10)의 제조 과정 중에 모기판의 절단시, 또는 디스플레이 장치(10)의 사용시 충격 등에 의해 무기물로 형성된 게이트절연층(120)과 층간절연층(130)에 발생할 수 있는 크랙이 디스플레이영역(DA)으로 전달되는 것을 방지할 수 있다.
크랙방지댐(630)은 다양한 형상을 가질 수 있는데, 도 3에 도시된 것과 같이 디스플레이영역(DA)에 형성되는 일부 구성요소와 동일 물질로 동시에 형성될 수 있고, 또한 다층구조를 가질 수도 있다. 도 3에서는 크랙방지댐(630)이 하층(630')과 이 하층(630') 상에 위치하는 상층(630")을 갖는 다층구조인 것으로 도시하고 있다. 구체적으로, 도 3에서는 크랙방지댐(630)이 게이트절연층(120)과 동일 물질을 포함하는 하층(630’)과, 게이트절연층(120) 상의 층간절연층(130)과 동일 물질을 포함하는 상층(630")을 포함하는 것으로 도시하고 있다. 이러한 크랙방지댐(630)은 버퍼층(110) 상에 위치할 수 있다. 물론 필요에 따라서는 크랙방지댐(630)은 버퍼층(110) 하부에 위치한 층 상에 위치하며, 버퍼층(110)과 동일한 물질을 포함하는 층도 포함할 수도 있다. 그리고 도 3에 도시된 것과 같이, 크랙방지댐(630)은 하나가 아니라 상호 이격된 복수개일 수도 있다.
이와 같은 크랙방지댐(630)은 게이트절연층(120)과 층간절연층(130)의 일부가 제거됨으로써 형성된 것으로 이해될 수 있다. 즉, 도 3에 도시된 바와 같이, 크랙방지댐(630)의 적어도 어느 한 측에는 게이트절연층(120)과 층간절연층(130)이 제거되어 홈이 형성되며, 크랙방지댐(630)은 홈과 인접한 게이트절연층(120)과 층간절연층(130)의 잔여분으로 구성될 수 있다.
크랙방지댐(630)은 도 3에 도시된 것과 같이 커버층(650)으로 덮일 수 있다. 커버층(650)은 예컨대 디스플레이영역(DA)에 층간절연층(130)을 형성할 시 동일 물질로 동시에 형성될 수 있다. 즉, 커버층(650)은 무기물을 포함하는 크랙방지댐(630)을 덮는 유기물로 형성된 층일 수 있다. 이러한 커버층(650)은 게이트절연층(120) 및/또는 층간절연층(130)의 기판(100)의 가장자리(100a) 방향의 끝단을 덮고, 아울러 크랙방지댐(630)도 덮을 수 있다.
도 4는 도 2의 A 부분의 일 예를 개략적으로 도시한 평면도이고, 도 5는 도 4의 III-III' 단면의 일 예를 개략적으로 도시한 단면도이며, 도 6은 도 4의 IV-IV' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 4 내지 도 6을 참조하면, 기판(100)의 주변영역(PA)은 패드영역(PADA)과 디스플레이영역(DA) 사이에 벤딩영역(BA)을 포함할 수 있으며, 주변영역(PA)에는 유기발광소자(도 3의 300)로 구동전원을 공급하는 제1전압선(410)과 제2전압선(420), 그리고 적어도 제1전압선(410)의 전압을 측정하기 위한 제1감지선(430)이 위치할 수 있다.
벤딩영역(BA)은 기판(100) 상의 버퍼층(110), 게이트절연층(120) 및 층간절연층(130)의 일부가 제거된 영역이다. 즉, 기판(100) 상에 적층된 버퍼층(110), 게이트절연층(120) 및 층간절연층(130)과 같은 무기절연층이 벤딩영역(BA)과 대응하는 위치에 홈을 포함하는 것으로 이해될 수 있다. 이와 같이 벤딩영역(BA)에서 버퍼층(110), 게이트절연층(120) 및 층간절연층(130)과 같은 무기절연층의 일부를 제거함으로써, 벤딩영역(BA)에서의 벤딩을 용이하게 하고, 벤딩시 무기절연층에 크랙 등이 발생하는 것을 방지할 수 있다. 선택적 실시예로, 벤딩영역(BA)에서는 버퍼층(110)을 제외한 게이트절연층(120) 및 층간절연층(130)의 일부가 제거될 수도 있다.
벤딩영역(BA)에는 유기물층(180)이 위치할 수 있다. 유기물층(180)은 벤딩영역(BA)에 충진되고, 인접한 비벤딩영역까지 연장될 수 있다. 유기물층(180)은 벤딩영역(BA)의 단차를 보상할 뿐 아니라, 벤딩에 의해 발생하는 응력을 흡수할 수 있다. 따라서, 패드영역(PADA)에 위치하는 패드부(미도시)로부터 전기적 신호를 디스플레이영역(DA)으로 전달하기 위하여 벤딩영역(BA) 상에 위치하는 각종 연결 배선에 벤딩에 의해 발생하는 응력이 집중되는 것을 효과적으로 최소화할 수 있다.
이와 같은 유기물층(180)은 아크릴, 메타아크릴(metacrylic), 폴리에스터, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 및 헥사메틸디실록산 중 적어도 어느 하나의 재료를 포함할 수 있다.
한편, 벤딩영역(BA)을 포함하는 주변영역(PA) 상에는 평탄화층(140)과 화소정의막(150)이 연장되어 형성될 수 있으며, 화소정의막(150) 상에는 제1무기봉지층(510)과 제2무기봉지층(530)이 형성될 수 있다. 또한, 벤딩영역(BA) 상의 배선의 위치에 중립면(neutral plane)이 형성되도록 하기 위해 제2무기봉지층(530) 상에는 추가의 보호층이 더 배치될 수 있다.
제1전압선(410)은 제1전원전압(ELVDD)선일 수 있으며, 제2전압선(420)은 제2전원전압(ELVSS)선일 수 있다. 제2전압선(420)은 직접 또는 다른 배선을 경유하여 대향전극(도 3의 330)과 연결될 수 있다.
제1전압선(410)은 디스플레이영역(DA)의 일측과 패드영역(PADA) 사이에 배치될 수 있으며, 제2전압선(420)은 디스플레이영역(DA)의 나머지 영역들을 에워쌀 수 있다. 제1전압선(410)은 제2전압선(420)과 마찬가지로 디스플레이영역(DA) 내의 다양한 도전층을 형성할 시 동일 물질로 동시에 형성할 수 있다. 예를 들어, 제1전압선(410)은 소스전극(도 3의 215) 및 드레인전극(도 3의 217)과 동일한 구조를 가질 수 있다.
제1전압선(410)은 디스플레이영역(DA)의 일측에 대응하도록 배치된 제1메인전압선(412)과 제1연결부(414)를 포함할 수 있다. 예를 들어, 디스플레이영역(DA)이 대략 장방형인 경우, 제1메인전압선(412)은 디스플레이영역(DA)의 어느 하나의 변과 대응하도록 배치될 수 있다. 제1메인전압선(412)은 어느 하나의 변과 나란하고, 이때 제1메인전압선(412)과 대응하는 어느 하나의 변은 패드영역(PADA)과 인접한 변일 수 있다. 제1연결부(414)는 제1메인전압선(412)으로부터 돌출되고 벤딩영역(BA)을 가로지르도록 연장되어, 패드부(미도시)와 연결될 수 있다.
제2전압선(420)은 제1메인전압선(412)의 양단부들과 디스플레이영역(DA)의 나머지 영역들과 대응하는 제2메인전압선(422), 그리고 제2메인전압선(422)의 단부로부터 돌출되어 벤딩영역(BA)을 가로지르도록 연장된 제2연결부(424)를 포함할 수 있다. 제2연결부(424)는 패드부(미도시)와 연결될 수 있다.
제1감지선(430)은 제1전압선(410)과 연결되어 제1전압선(410)의 전압을 측정할 수 있다. 제1감지선(430)에서 측정된 제1전압선(410)의 전압값은 패드부(미도시)로 전달되며, 제1감지선(430)에서 측정된 제1전압선(410)의 전압 레벨 변화에 따라, 제1전압선(410)에 입력되는 전압값이 변경될 수 있다.
제1감지선(430)의 단부와 제1전압선(410)이 연결된 제1 접점(P1)은 벤딩영역(BA)과 디스플레이영역(PA) 사이에 위치할 수 있다. 즉, 벤딩영역(BA) 보다 제1 접점(P1)이 디스플레이영역(PA)에 더 가깝게 위치할 수 있다. 구체적으로, 제1 접점(P1)은 제1메인전압선(412)에 위치할 수 있다. 이와 같이, 제1접점(P1)이 디스플레이영역(PA)과 근접하게 위치함으로써, 실제 디스플레이영역(PA)으로 공급되는 제1전원전압(ELVDD)값을 보다 정확하게 측정할 수 있다. 다시 말해, 제1전압선(410)에 의한 전압 강하(또는 IR Drop)를 정확하게 반영할 수 있게 되어, 제1전압선(410)에 입력되는 전압값을 정확하게 산출할 수 있으며, 이에 따라 제1전압선(410)으로부터 디스플레이영역(PA)으로 실제 공급되는 전압과, 유기발광소자(도 3의 300)의 구동에 필요한 전압에 차이가 발생함에 따라 유발될 수 있는 구동 불량을 방지할 수 있다.
한편, 제1감지선(430)은 제1전압선(410)과 동일한 층에 위치할 수 있다. 따라서, 제1감지선(430)은 소스전극(도 3의 215) 및 드레인전극(도 3의 217)과 동일한 구조를 가질 수 있다. 또한, 제1감지선(430)은 제1전압선(410)과 이격된 상태에서 제1전압선(410)에 인접하게 배치될 수 있다. 예를 들어, 도 4에 도시된 바와 같이 제1전압선(410)의 제1연결부(414)가 절곡된 형상을 가질 때, 제1감지선(430)도 동일하게 절곡된 형상을 가지고, 제1연결부(414)와 나란하게 연장될 수 있다. 따라서, 주변영역(PA)에 배치되는 다른 신호라인들과의 단락을 효과적으로 회피할 수 있다.
도 7은 도 2의 A 부분의 다른 예를 개략적으로 도시한 평면도이다.
도 7을 참조하면, 주변영역(PA)은 패드영역(PADA)과 디스플레이영역(DA) 사이에 벤딩영역(BA)을 포함할 수 있으며, 주변영역(PA)에는 유기발광소자(도 3의 300)로 구동전원을 공급하는 제1전압선(410)과 제2전압선(420), 그리고 적어도 제1전압선(410)의 전압을 측정하기 위한 제1감지선(430)과 제2 감지선(432)이 위치할 수 있다. 제1전압선(410), 제2전압선(420), 및 제1감지선(430)은 도 5 및 도 6에서 설명한 바와 동일하므로, 반복하여 설명하지 않는다.
제2감지선(432)은 제1감지선(430)과 다른 위치에서 제1전압선(410)과 연결되어 제1전압선(410)의 전압을 측정할 수 있다. 제2감지선(432)의 일단은 제1전압선(410)과 연결되어 제2 접점(P2)을 이루며, 제1접점(P1)보다 제2접점(P2)이 기판(100)의 가장자리에 더 근접하게 위치할 수 있다. 예를 들어, 제2접점(P2)은 제1메인전압선(412)의 단부에 위치할 수 있다. 제1메인전압선(412)의 단부는 제1전압선(410)에 의한 전압 강하(또는 IR Drop)가 가장 크게 일어나는 지점으로, 제2접점(P2)이 제1메인전압선(412)의 단부에 위치함으로써, 보다 정확하게 디스플레이영역(PA)으로 공급되는 제1전원전압(ELVDD)값을 측정할 수 있다.
제2감지선(432)은 제1감지선(430)과 동일한 층에 위치할 수 있다. 따라서, 제2감지선(432)은 소스전극(도 3의 215) 및 드레인전극(도 3의 217)과 동일한 구조를 가질 수 있다. 한편, 제2감지선(432)은 길이를 최소화하기 위해, 도 7에 도시된 바와 같이 제2감지선(432)은 제2전압선(420)과 이격된 상태에서 제1전압선(410)보다 제2전압선(420)에 인접하게 배치될 수 있다. 즉, 제2전압선(420)은 제2전압선(420)과 나란하게 제2접점(P2)으로부터 패드영역(PADA)을 향해 연장될 수 있다.
도 8은 도 2의 I-I' 단면의 다른 예를 개략적으로 도시한 단면도이고, 도 9는 도 4의 IV-IV' 단면의 다른 예를 개략적으로 도시한 단면도이다.
먼저 도 8을 참조하면, 유기발광소자(300)는 제1 및 제2박막트랜지스터(T1, T2), 및 스토리지 커패시터(Cst)와 전기적으로 연결될 수 있다. 제1박막트랜지스터(T1)는 제1반도체층(Act1), 및 제1게이트전극(G1)을 포함하고, 제2박막트랜지스터(T2)는 제2반도체층(Act2), 및 제2게이트전극(G2)을 포함한다.
제1반도체층(Act1) 및 제2반도체층(Act2)은 비정질실리콘, 다결정실리콘, 산화물 반도체 또는 유기반도체물질을 포함할 수 있다. 제1반도체층(Act1)은 채널영역(C1)과, 채널영역(C1)의 양 옆에 배치된 소스영역(S1) 및 드레인영역(D1)을 구비하며, 제2반도체층(Act2)은 채널영역(C2)과, 채널영역(C2)의 양 옆에 배치된 소스영역(S2) 및 드레인영역(D2)을 구비할 수 있다.
제1 및 제2반도체층(Act1, Act2)의 소스영역(S1, S2) 및 드레인영역(D1, D2)은 각각 제1 및 제2박막트랜지스터(T1, T2)의 소스전극 및 드레인전극으로 이해될 수 있다.
제1게이트전극(G1) 및 제2게이트전극(G2)은 게이트절연층(120)을 사이에 두고 각각 제1반도체층(Act1)의 채널영역(C1) 및 제2반도체층(Act2)의 채널영역(C2)과 중첩되어 배치될 수 있다. 제1 및 제2게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다.
한편, 도 8에는 제1 게이트전극(G1)과 제2 게이트전극(G2)이 동일한 층 상에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 게이트전극(G1)과 제2 게이트전극(G2)은 서로 다른 층 상에 배치될 수 있다. 또한, 도 8에는 제1 및 제2게이트전극(G1, G2)가 제1 및 제2반도체층(Act1, Act2) 상에 배치된 탑 게이트 타입(top gate type)으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1 및 제2게이트전극(G1, G2)은 제1 및 제2반도체층(Act1, Act2)의 아래에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1스토리지 축전판(CE1) 및 제2스토리지 축전판(CE2)을 포함할 수 있다. 제1 및 제2스토리지 축전판(CE1, CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 저저항 도전 물질을 포함할 수 있다.
스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩할 수 있으며, 제1박막트랜지스터(T1)는 구동 박막트랜지스터일 수 있다. 도 8에는 스토리지 커패시터(Cst)가 제1박막트랜지스터(T1)와 중첩하도록 배치되어, 제1스토리지 축전판(CE1)이 제1박막트랜지스터(T1)의 제1게이트전극(G1)인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 스토리지 커패시터(Cst)은 제1박막트랜지스터(T1)와 중첩하지 않도록 배치될 수 있다.
기판(100)과 제1 및 제2박막트랜지스터(T1, T2) 사이에는 버퍼층(110)이 배치될 수 있다. 버퍼층(110)은 무기 절연물을 포함할 수 있다. 예컨대, 버퍼층(110)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2게이트전극(G1, G2)과 제1 및 제2반도체층(Act1, Act2) 사이에는 게이트절연층(120)이 배치될 수 있다. 게이트절연층(120)은 무기 절연물을 포함할 수 있다. 예컨대, 게이트절연층(120)은 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다.
제1 및 제2박막트랜지스터(T1, T2)는 층간절연층(interlayer insulating layer, 130)으로 커버될 수 있다. 도 8에는 층간절연층(130)이 제1 및 제2층간절연층(131, 132)을 포함하는 것으로 도시되어 있다. 제1층간절연층(131)은 제1 및 제2박막트랜지스터(T1, T2)의 바로 위, 및/또는 제1스토리지 축전판(CE1)의 바로 위에 배치될 수 있다. 제2층간절연층(132)은 제2스토리지 축전판(CE2) 상에 배치될 수 있다. 제1 및 제2층간절연층(131, 132)은 각각 산질화실리콘(SiON), 산화실리콘(SiOx) 및 질화실리콘(SiNx) 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 제1층간절연층(131)은 질화실리콘(SiNx)의 단일막일 수 있고, 제2층간절연층(132)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 다층막일 수 있다.
데이터선(DL)은 층간절연층(130) 상에 배치될 수 있다. 데이터선(DL)은 제1 박막트랜지스터(T1)와 전기적으로 연결되어 데이터신호를 제공할 수 있다. 데이터선(DL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 데이터선(DL)은 Ti/Al/Ti의 3층막일 수 있다.
데이터선(DL)은 무기 보호층(PVX)으로 커버될 수 있다. 무기 보호층(PVX)은 질화실리콘(SiNx)과 산화실리콘(SiOx)의 단일막 또는 다층막일 수 있다. 도시되지는 않았으나, 무기 보호층(PVX)은 주변영역(PA)에서 노출된 일부 배선들을 커버하여 보호할 수 있다. 기판(100)의 일부 영역(예컨대 주변영역(PA)의 일부)에는 데이터선(DL)과 동일한 공정에서 함께 형성된 배선들이 노출될 수 있다. 배선들의 노출된 부분은 후술할 화소전극(310)의 패터닝시 사용되는 에천트에 의해 손상될 수 있는데, 본 실시예에서와 같이 무기 보호층(PVX)이 데이터선(DL) 및 데이터선(DL)과 함께 형성된 배선들의 적어도 일부를 커버하므로 배선들이 화소전극(310)의 패터닝 공정에서 손상되는 것을 방지할 수 있다.
구동 전압선(PL)은 제2박막트랜지스터(T2)에 구동신호를 제공할 수 있다. 구동 전압선(PL)은 데이터선(DL)과 서로 다른 층에 배치될 수 있다. 본 명세서에서 "A와 B가 다른 층에 배치된다"고 함은, A와 B 사이에 적어도 하나의 절연층이 개재되어 A와 B중 하나는 적어도 하나의 절연층의 아래에 배치되고 다른 하나는 적어도 하나의 절연층의 위에 배치되는 경우를 나타낸다. 구동 전압선(PL)과 데이터선(DL) 사이에는 제1평탄화 절연층(141)이 배치될 수 있다.
구동 전압선(PL)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 구동 전압선(PL)은 Ti/Al/Ti의 3층막일 수 있다. 도 8에는 구동 전압선(PL)이 제1평탄화 절연층(141) 상에만 배치된 구성을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 구동 전압선(PL)은 제1평탄화 절연층(141)에 형성된 관통홀(미도시)을 통해 데이터선(DL)과 함께 형성된 하부 추가 전압선(미도시)에 접속되어 저항을 감소시킬 수 있다.
제2평탄화 절연층(142)은 구동 전압선(PL)을 커버할 수 있다. 제1 및 제2평탄화 절연층(141, 142)은 유기물을 포함할 수 있다. 유기물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2평탄화 절연층(142) 상에는, 화소전극(310), 대향전극(330), 및 화소전극(310)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 위치할 수 있다.
화소전극(310) 상에는 화소정의막(150)이 배치될 수 있다. 화소정의막(150)은 각 화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(150)은 화소전극(310)의 가장자리와 대향전극(330) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
화소전극(310)은 제1 및 제2연결메탈(CM1, CM2)을 통해 화소회로, 예컨대 제1 및 제2박막트랜지스터(T1, T2) 및 스토리지 커패시터(Cst)를 포함하는 화소회로와 전기적으로 연결될 수 있다.
중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는, 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(320)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(320)은 복수 개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수 개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자(300)들을 커버하도록 일체(一體)로 형성될 수 있다.
대향전극(330) 상부에는 봉지층(500)이 위치한다. 봉지층(500)은 외부로부터의 수분이나 산소 등으로부터 유기발광소자를 보호하는 역할을 한다. 이를 위해 봉지층(500)은 유기발광소자(300)가 위치하는 디스플레이영역(DA)은 물론 디스플레이영역(DA) 외측의 주변영역(PA)에까지 연장된 형상을 갖는다. 이러한 봉지층(500)은 순차적으로 적층된 제1무기봉지층(510), 유기봉지층(520) 및 제2무기봉지층(530)을 포함할 수 있다.
제1무기봉지층(510)은 대향전극(330) 상에 형성되며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제1무기봉지층(510)은 그 하부의 구조물을 따라 형성될 수 있다.
유기봉지층(520)은 제1무기봉지층(510) 상에 위치하고 충분한 두께를 가져, 유기봉지층(520)의 상면은 실질적으로 평탄할 수 있다. 이러한 유기봉지층(520)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2무기봉지층(530)은 유기봉지층(520)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 제1무기봉지층(510)과 제2무기봉지층(530)은 유기봉지층(520) 보다 큰 면적을 가지며, 유기봉지층(520) 외측으로 서로 접할 수 있다. 즉, 제1무기봉지층(510)과 제2무기봉지층(530)에 의해 유기봉지층(520)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(500)은 제1무기봉지층(510), 유기봉지층(520) 및 제2무기봉지층(530)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(500) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(510)과 유기봉지층(520) 사이에서 또는 유기봉지층(520)과 제2무기봉지층(530) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도 9는 디스플레이 장치(도 2의 10)가 도 8과 같은 구성을 가질 때, 도 4의 IV-IV' 단면과 같은 위치의 단면을 도시한 것이다. 도 9에서 기판(100), 유기물층 (180), 화소정의막(150), 제1무기봉지층(510)과 제2무기봉지층(530)은 도 4에서 도시하고 설명한 바와 동일하므로 반복하여 설명하지 않는다. 도 9에서는 도 4와 비교할 때, 제1전압선(410)과 제1감지선(430)이 제1평탄화 절연층(141) 상에 위치하는 차이가 있다. 즉, 제1전압선(410)과 제1감지선(430)은 구동 전압선(도 8의 PL)과 동일한 층에 형성되고, 알루미늄(Al), 구리(Cu), 티타늄(Ti) 및 이들의 합금 중 적어도 어느 하나를 포함하는 단일막 또는 다층막일 수 있다. 일 실시예로, 제1전압선(410)과 제1감지선(430)은 Ti/Al/Ti의 3층막일 수 있다.
한편, 도면에 도시하지는 않았으나, 디스플레이 장치(도 2의 10)가 도 8과 같은 구성을 가질 때에도 도 7에서 도시한 바와 같은 제2감지선(도 7의 432)을 더 포함할 수 있음은 물론이며, 이와 같은 경우 제2감지선(도 7의 432)은 구동 전압선(도 8의 PL) 또는 데이터선(도 8의 DL)과 동일한 층에 형성될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (16)

  1. 디스플레이영역, 상기 디스플레이영역을 둘러싸는 주변영역, 상기 주변영역에 위치하는 패드영역, 및 상기 디스플레이영역과 상기 패드영역 사이의 벤딩영역을 포함하는 기판;
    상기 디스플레이영역의 일측과 상기 패드영역 사이에 위치하는 제1전압선; 및
    상기 주변영역에 위치하고, 상기 제1전압선의 제1전압을 측정하는 제1감지선;을 포함하고,
    상기 제1감지선의 일단은 상기 제1전압선에 연결되어 상기 벤딩영역과 상기 디스플레이영역 사이에 제1접점을 형성하고,
    상기 제1감지선은 상기 제1접점으로부터 상기 패드영역으로 연장된, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1전압선은 상기 디스플레이영역의 일측에 대응하도록 배치된 제1메인전압선과, 상기 제1메인전압선으로부터 상기 벤딩영역을 가로질러 상기 패드영역을 향해 연장된 제1연결부를 포함하고,
    상기 제1접점은 상기 제1메인전압선에 위치하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 디스플레이 장치는 상기 주변영역에 배치된 제2전압선을 더 포함하고,
    상기 제2전압선은 상기 디스플레이영역의 상기 일측을 제외하고 상기 디스플레이영역을 둘러싸는 제2메인전압선과, 상기 제2메인전압선으로부터 돌출되어 상기 벤딩영역을 가로질러 연장된 제2연결부를 포함하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1감지선은 상기 제1연결부와 상기 제2연결부 사이에 위치하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1감지선은 상기 제2연결부보다 상기 제1연결부에 더 인접하게 배치되는 디스플레이 장치.
  6. 제3항에 있어서,
    상기 주변영역에 배치된 제2감지선을 더 포함하며, 상기 제2감지선은 상기 제1감지선과 다른 위치에서 상기 제1전압선의 제1전압을 측정하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제2감지선의 일단은 상기 제1전압선과 연결되어 제2접점을 형성하고,
    상기 제2접점은 상기 제1접점보다 상기 기판의 가장자리에 더 인접하여 위치하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제2접점은 상기 제1메인전압선의 단부에 위치하는 디스플레이 장치.
  9. 제7항에 있어서,
    상기 제2감지선은 상기 제1연결부보다 상기 제2연결부에 더 가깝게 위치하며, 상기 제2접점에서 상기 패드영역으로 연장된, 디스플레이 장치.
  10. 제2항에 있어서,
    상기 제1감지선은 상기 제1연결부와 이격되며, 상기 제1연결부와 나란한 방향으로 상기 제1연결부와 동일한 형상을 갖는, 디스플레이 장치.
  11. 제3항에 있어서,
    상기 디스플레이영역 내에 위치하는 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결된 유기발광소자를 더 포함하고,
    상기 제1전압선은 상기 유기발광소자에 제1전압을 공급하고, 상기 제2전압선은 상기 유기발광소자에 제2전압을 공급하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 유기발광소자는 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 포함하고,
    상기 제2전압선은 상기 대향전극과 전기적으로 연결된 디스플레이 장치.
  13. 제11항에 있어서,
    상기 박막트랜지스터는 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하고,
    상기 제1감지선은 상기 소스전극 및 드레인전극과 동일한 층에 위치하는 디스플레이 장치.
  14. 제1항에 있어서,
    상기 기판 상에 무기절연층이 적층되고,
    상기 무기절연층은 상기 벤딩영역과 대응하는 위치에서 상기 무기절연층의 일부가 제거된 홈을 포함하고,
    상기 홈에 유기물층이 위치하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1감지선은 상기 벤딩영역에서 상기 유기물층 상에 위치하는 디스플레이 장치.
  16. 제1항에 있어서,
    상기 제1감지선은 상기 제1전압선과 동일한 층에 위치하는 디스플레이 장치.
KR1020230135413A 2018-06-08 2023-10-11 디스플레이 장치 KR20230145991A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230135413A KR20230145991A (ko) 2018-06-08 2023-10-11 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180066095A KR102590027B1 (ko) 2018-06-08 2018-06-08 디스플레이 장치
KR1020230135413A KR20230145991A (ko) 2018-06-08 2023-10-11 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180066095A Division KR102590027B1 (ko) 2018-06-08 2018-06-08 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230145991A true KR20230145991A (ko) 2023-10-18

Family

ID=65801942

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180066095A KR102590027B1 (ko) 2018-06-08 2018-06-08 디스플레이 장치
KR1020230135413A KR20230145991A (ko) 2018-06-08 2023-10-11 디스플레이 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180066095A KR102590027B1 (ko) 2018-06-08 2018-06-08 디스플레이 장치

Country Status (4)

Country Link
US (2) US10804353B2 (ko)
EP (2) EP3579221A1 (ko)
KR (2) KR102590027B1 (ko)
CN (1) CN110581151A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046221A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR20200108176A (ko) * 2019-03-07 2020-09-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210080811A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 유기발광 표시장치
KR20210099233A (ko) * 2020-02-03 2021-08-12 삼성디스플레이 주식회사 표시 장치
KR20240038898A (ko) * 2022-09-16 2024-03-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN115768211B (zh) * 2022-10-31 2023-12-19 芯思杰技术(深圳)股份有限公司 显示屏及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135842B2 (en) 2005-01-31 2006-11-14 Freescale Semiconductor, Inc. Voltage regulator having improved IR drop
KR101897679B1 (ko) * 2012-03-14 2018-09-13 삼성디스플레이 주식회사 Ｄｃ-ｄｃ 컨버터 및 이를 포함한 유기전계발광 표시장치
KR20150142144A (ko) 2014-06-10 2015-12-22 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102241848B1 (ko) 2014-08-12 2021-04-20 삼성디스플레이 주식회사 전원 공급 장치 및 이를 포함하는 유기발광 표시장치
KR20160122895A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170059523A (ko) * 2015-11-20 2017-05-31 삼성디스플레이 주식회사 표시 장치, 타일형 표시 장치 및 이의 제조 방법
KR102459406B1 (ko) 2016-02-22 2022-10-26 엘지디스플레이 주식회사 전압강하를 보상하는 연결장치, 제어장치 및 표시장치
KR102479508B1 (ko) 2016-03-31 2022-12-20 삼성디스플레이 주식회사 표시 장치
KR102562898B1 (ko) 2016-03-31 2023-08-04 삼성디스플레이 주식회사 표시 장치
KR102525124B1 (ko) * 2016-04-05 2023-04-26 삼성디스플레이 주식회사 표시 장치
KR102646213B1 (ko) * 2016-06-30 2024-03-08 엘지디스플레이 주식회사 휘도 향상을 위한 광학부재 및 이를 구비한 유기전계발광 표시장치

Also Published As

Publication number Publication date
US20200411632A1 (en) 2020-12-31
US20190378889A1 (en) 2019-12-12
KR20190140123A (ko) 2019-12-19
EP4220619A1 (en) 2023-08-02
EP3579221A1 (en) 2019-12-11
KR102590027B1 (ko) 2023-10-17
CN110581151A (zh) 2019-12-17
US11302772B2 (en) 2022-04-12
US10804353B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
KR102632615B1 (ko) 디스플레이 장치
KR102590027B1 (ko) 디스플레이 장치
US11619969B2 (en) Display apparatus
KR102648401B1 (ko) 디스플레이 장치
KR102417112B1 (ko) 디스플레이 장치
KR102541447B1 (ko) 유기 발광 표시 장치
KR102356592B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
EP1796171B1 (en) Flat panel display and method of fabricating the same
KR102449218B1 (ko) 디스플레이 장치
KR102665320B1 (ko) 디스플레이 장치
KR102384650B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102617275B1 (ko) 디스플레이 장치
US11398543B2 (en) Display device including connective wirings within a display area thereof
JP2023029445A (ja) ディスプレイ装置
US10319711B2 (en) Electrostatic protection diode and organic light emitting display device including electrostatic protection structure
US11227900B2 (en) Display device with dummy metallic pattern
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
EP3754717A1 (en) Display device and manufacturing method thereof
US20210257433A1 (en) Display device
KR20200113056A (ko) 디스플레이 장치 및 그 제조방법
US12133420B2 (en) Display device and manufacturing method thereof
US20220181427A1 (en) Display apparatus and method of manufacturing the same
KR20150101531A (ko) 유기발광 디스플레이 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal