JP2009182006A - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置 Download PDFInfo
- Publication number
- JP2009182006A JP2009182006A JP2008017407A JP2008017407A JP2009182006A JP 2009182006 A JP2009182006 A JP 2009182006A JP 2008017407 A JP2008017407 A JP 2008017407A JP 2008017407 A JP2008017407 A JP 2008017407A JP 2009182006 A JP2009182006 A JP 2009182006A
- Authority
- JP
- Japan
- Prior art keywords
- heater
- nisi
- furnace
- temperature
- boat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】NiSiの異常酸化を抑制し、さらにパーティクルの発生を抑制して、半導体装置の品質の向上を図る。
【解決手段】NiSiを用いる半導体装置の製造プロセスにて、NiSiがウェーハ表層にある状態で、縦型の減圧気相成長装置にてSiN膜を成膜したところ、ボート装入時に予備室内の酸素を反応炉内に巻き込み、反応炉内温度(300℃)とヒーターの輻射熱を受けてNiSiと反応し酸化していることにより、NiSiが異常酸化し配線抵抗異常が発生した。そして、ヒーターからの輻射熱の影響を無くすために熱量を低くすると炉内の温度が急激に低下して、炉内に堆積したSiN膜が熱ストレスにより剥がれ、パーティクルが発生することが分かっている。これを解決するために、SiN膜を成膜する工程にて、反応炉内温度を制御するヒーターの最大熱量を0.75kJ/sec以上、1.5kJ/sec以下に制御してボートを装入する。
【選択図】図3
【解決手段】NiSiを用いる半導体装置の製造プロセスにて、NiSiがウェーハ表層にある状態で、縦型の減圧気相成長装置にてSiN膜を成膜したところ、ボート装入時に予備室内の酸素を反応炉内に巻き込み、反応炉内温度(300℃)とヒーターの輻射熱を受けてNiSiと反応し酸化していることにより、NiSiが異常酸化し配線抵抗異常が発生した。そして、ヒーターからの輻射熱の影響を無くすために熱量を低くすると炉内の温度が急激に低下して、炉内に堆積したSiN膜が熱ストレスにより剥がれ、パーティクルが発生することが分かっている。これを解決するために、SiN膜を成膜する工程にて、反応炉内温度を制御するヒーターの最大熱量を0.75kJ/sec以上、1.5kJ/sec以下に制御してボートを装入する。
【選択図】図3
Description
本発明は、縦型の減圧気相成長装置を用いた、半導体装置の製造方法および製造装置に関するものである。
従来、半導体装置の製造プロセスにおいて、縦型の減圧気相成長装置で所望の膜を成膜する工程では、半導体装置基板(以下、ウェーハと称する)が装填されたボートを炉内に装入する際に生成される自然酸化膜とパーティクルを抑制するために、種々のボート装入方法が提案されている。
一例として、ボートを炉内に装入する際の予備室と炉内の雰囲気圧力を200Pa以上大気圧未満とするとともに、炉内温度を300℃以下とすることで、ウェーハの自然酸化膜とパーティクルを抑制する方法が提案されている。
特開2004−39656号公報
近年、半導体装置の高性能化にむけ、ニッケルシリサイド(以下、NiSiと称する)を用いる半導体装置の製造プロセスが主流になりつつあるが、NiSiがウェーハ表層にある状態で、縦型の減圧気相成長装置にてシリコン窒化膜(以下、SiNと称する)を、従来技術を用いて成膜したところ、NiSiが異常酸化し配線の高抵抗化がみられた。
この異常酸化について詳細に調査したところ、ボート装入時の炉内温度(300℃)を制御するためのヒーターの輻射熱が大きく作用していることを発見した。炉内温度は炉内に設置された熱電対により検知されるが、ボート装入時は常温のウェーハが反応炉に装入されることにより、炉内温度が急激に低下するため炉内温度をリカバリーしようとヒーターの熱量が大きくなる。
しかしながら、ウェーハが受ける熱量としては、前記の温度リカバリー時のヒーターからの輻射熱が支配的であり、炉内温度の影響は小さいものと推察している。つまり、NiSiの異常酸化の原因は、ボート装入時の温度リカバリーの際に、ヒーターの輻射熱を受けたウェーハの温度が、熱電対が検知する炉内温度以上に上昇し、残留している酸素成分と反応したものと推察している。
また、この異常酸化を抑制する施策として、ヒーターの輻射熱を低下させたところ、NiSiの異常酸化の抑制は可能であるが、逆に、パーティクルが多く発生する課題が起きた。このパーティクル発生の原因としては、ヒーターの輻射熱が低下することにより、炉内温度の低下を招き、反応炉の内壁やボート部に堆積されたSiN膜が、熱ストレスにより剥離したものと推察している。
本発明は、前記従来技術の問題を解決することに指向するものであり、NiSiの異常酸化を抑制し、さらにパーティクルの発生を抑制し、半導体装置の品質の向上を図る半導体装置の製造方法および製造装置を提供することを目的とする。
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上にNiSi(ニッケルシリサイド)膜を形成する工程と、NiSi膜に減圧気相成長によってSiN(シリコン窒化)膜を形成する工程とを備え、SiN膜の形成工程において、半導体基板を減圧気相成長のためのチャンバーに導入するときのヒーターの最大熱量を0.75kJ/sec以上、1.5kJ/sec以下に制御することを特徴とする半導体装置の製造方法である。
また、請求項2に記載した半導体装置の製造装置は、チャンバーと、チャンバーを加熱するヒーターと、半導体基板をチャンバーに導入するボートと、ヒーターを制御するコントローラーとを備え、コントローラーは、ボートが半導体基板をチャンバーに導入するときにはヒーターの最大熱量を0.75kJ/sec以上、1.5kJ/sec以下に制御することを特徴とする半導体装置の製造装置である。
前記方法、装置によれば、NiSiの異常酸化を抑制でき、さらにパーティクルの発生を抑制することができる。
本発明によれば、NiSiの異常酸化を抑制でき、さらにパーティクルの発生を抑制することができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1は本発明の実施形態における製造装置の概略構成を示した図である。図1において、1は反応炉、2は予備室、3はボート、4はウェーハ、5は炉口蓋、6はヒーター、7は熱電対、8は温度制御部、9は電力供給部、10は排気配管、11はポンプ、12はガス導入配管、13は炉口フランジである。
この構成において、反応炉1は炉口フランジ13に支持され、炉口フランジ13には排気配管10が接続され、排気配管10には反応炉1内を真空引きするポンプ11が接続される。また、炉口フランジ13には成膜に用いる反応ガスを供給するガス導入配管12が接続される。反応炉1を囲む様に、円筒状のヒーター6が設けられ、電力供給部9より電力が供給され、反応炉1を加熱する。
反応炉1内には温度監視用の熱電対7が具備され、熱電対7により検知された反応炉1温度は温度制御部8で所望の反応炉1温度にするための必要電力を計算し、電力供給部9にフィードバックさせ反応炉1温度を制御する。
炉口蓋5上に設置されたボート3にはウェーハ4が装填され、ボート3を反応炉1へ装入するためのボートエレベータ(図示せず)が炉口蓋5に連結される。
ここで、本実施形態の縦型の減圧気相成長処理について略述する。成膜処理を行う際は、反応炉1内温度を300℃に制御した状態で、ウェーハ4が装填されたボート3を反応炉1に装入し、炉口蓋5により反応炉1と予備室2を隔てた後、反応炉1をポンプ11により真空引きし、反応炉1内を成膜温度に制御し、ガス導入配管12より反応ガスを供給しSiN膜を成膜する。
図2にボート3装入時の反応炉1内温度とヒーター6の熱量のグラフを示す。グラフ中の反応炉温度A、ヒーター熱量Aの波形は、ボート3装入時に温度リカバリーをした際の波形である。温度リカバリーとは、ボート3を装入する工程において低下する反応炉1内の温度を、ボート3装入工程前の反応炉1温度に復旧するための温度制御を意味する。温度リカバリー条件では、ボート3装入時に低下した反応炉1内の温度をリカバリーするため、ヒーター熱量が増加している。今回、ボート3装入時のヒーター熱量がNiSiの異常酸化とパーティクル増加数への影響があることを発見した。以下にその結果を示す。
予備室2内が大気雰囲気状態における、ボート3装入時の最大ヒーター熱量別、抵抗値異常率を図3に示す。抵抗値異常率はNiSiの異常酸化による抵抗値異常率である。
図3に示すように最大ヒーター熱量が15kJ/sec、すなわち温度リカバリー条件では抵抗値異常率が100%となるが、最大ヒーター熱量が小さくなるに従い抵抗値異常率も下がり、1.5kJ/sec以下では抵抗値異常率は0%となることを見出した。この結果からウェーハ雰囲気に酸素が存在しても、最大ヒーター熱量が1.5kJ/sec以下では、酸化させるための熱量が足りないため、異常酸化が発生しないと考えられる。
また、図3に予備室2内が大気雰囲気における、ボート3装入時の最大ヒーター熱量別のパーティクル(粒径>0.5μm)増加数を示す。最大ヒーター熱量が0.75kJ/sec以上では、パーティクル数2個以下で安定しているが、0kJ/secではパーティクルが10個に増加していることから、パーティクルはボート3装入時の最大ヒーター熱量と因果関係があると考えられる。パーティクル増加のメカニズムを以下に考察する。
ボート3装入時の最大ヒーター熱量が0kJ/sec状態、すなわち温度リカバリー無し条件では、反応炉1内温度が急激に低下するため、反応炉1内に堆積したSiN膜が熱ストレスにより、剥がれパーティクルとなると考えられる。図2のグラフ中の反応炉温度B、ヒーター熱量Bの波形はボート3装入時の温度リカバリー無し条件の反応炉内1温度とヒーター6熱量の波形を示す。
温度リカバリー無し条件では、ボート3装入時に低下した反応炉1内の温度をリカバリーしないため、反応炉1内温度は温度リカバリーあり条件時の反応炉1温度よりも急激に温度が低下していることが分かる。
この結果から、NiSiの異常酸化はボート3装入時の最大ヒーター熱量を1.5kJ/sec以下にすることで抑制され、パーティクルはボート3装入時の最大ヒーター熱量を0.75kJ/sec以上にすることで抑制できることを見出した。したがって、最大ヒーター熱量を0.75kJ/sec以上1.5kJ/sec以下で制御することにより、NiSiの異常酸化がなくパーティクルが発生しない、SiN膜の成膜を実現することができる。
本発明に係る半導体装置の製造方法および製造装置は、NiSiがウェーハ表層にある状態で、縦型の気相成長装置にてSiNを成膜する工程における、ボート装入時のNiSiの異常酸化とパーティクルを抑制でき、半導体装置の品質を向上させることができる。
1 反応炉
2 予備室
3 ボート
4 ウェーハ
5 炉口蓋
6 ヒーター
7 熱電対
8 温度制御部
9 電力供給部
10 排気配管
11 ポンプ
12 ガス導入配管
13 炉口フランジ
2 予備室
3 ボート
4 ウェーハ
5 炉口蓋
6 ヒーター
7 熱電対
8 温度制御部
9 電力供給部
10 排気配管
11 ポンプ
12 ガス導入配管
13 炉口フランジ
Claims (2)
- 半導体基板上にNiSi(ニッケルシリサイド)膜を形成する工程と、
前記NiSi膜に減圧気相成長によってSiN(シリコン窒化)膜を形成する工程とを備え、
前記SiN膜の形成工程において、前記半導体基板を前記減圧気相成長のためのチャンバーに導入するときのヒーターの最大熱量を0.75kJ/sec以上、1.5kJ/sec以下に制御することを特徴とする半導体装置の製造方法。 - チャンバーと、
前記チャンバーを加熱するヒーターと、
半導体基板を前記チャンバーに導入するボートと、
前記ヒーターを制御するコントローラーとを備え、
前記コントローラーは、前記ボートが半導体基板を前記チャンバーに導入するときには前記ヒーターの最大熱量を0.75kJ/sec以上、1.5kJ/sec以下に制御することを特徴とする半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008017407A JP2009182006A (ja) | 2008-01-29 | 2008-01-29 | 半導体装置の製造方法および製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008017407A JP2009182006A (ja) | 2008-01-29 | 2008-01-29 | 半導体装置の製造方法および製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009182006A true JP2009182006A (ja) | 2009-08-13 |
Family
ID=41035771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008017407A Pending JP2009182006A (ja) | 2008-01-29 | 2008-01-29 | 半導体装置の製造方法および製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009182006A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9487859B2 (en) | 2014-03-24 | 2016-11-08 | Tokyo Electron Limited | Operating method of vertical heat treatment apparatus, storage medium, and vertical heat treatment apparatus |
-
2008
- 2008-01-29 JP JP2008017407A patent/JP2009182006A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9487859B2 (en) | 2014-03-24 | 2016-11-08 | Tokyo Electron Limited | Operating method of vertical heat treatment apparatus, storage medium, and vertical heat treatment apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI688008B (zh) | 退火系統及方法 | |
JP4706260B2 (ja) | 被処理体の酸化方法、酸化装置及び記憶媒体 | |
TW202015130A (zh) | 半導體裝置之製造方法、基板處理裝置及記錄媒體 | |
WO2012018008A1 (ja) | 基板処理装置、基板処理方法および半導体装置の製造方法 | |
US20090064765A1 (en) | Method of Manufacturing Semiconductor Device | |
KR102638452B1 (ko) | 클리닝 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 | |
JP2008109091A (ja) | シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム | |
JP2012054393A (ja) | 基板処理装置及び半導体装置の製造方法 | |
JP2010093023A (ja) | 半導体装置の製造方法 | |
TWI446446B (zh) | Production method and device for silicon nitride film | |
JP2009182006A (ja) | 半導体装置の製造方法および製造装置 | |
JP2013197421A (ja) | 基板処理装置 | |
CN105714275A (zh) | 衬底处理装置及半导体器件的制造方法 | |
JP2014209558A (ja) | シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置 | |
US20210202232A1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium | |
CN112740364B (zh) | 半导体装置的制造方法、基板处理装置和记录介质 | |
JP6910387B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム | |
WO2018179251A1 (ja) | 半導体装置の製造方法 | |
JP2013197207A (ja) | 基板処理装置 | |
JP4342559B2 (ja) | 基板処理装置及び半導体装置の形成方法 | |
US20230392257A1 (en) | Substrate processing apparatus, method of processing substrate, method of manufacturing semiconductor device, recording medium, and exhaust system | |
JP5357690B2 (ja) | 膜の形成方法、太陽電池の製造方法及び触媒cvd装置 | |
JP4994424B2 (ja) | 基板処理装置及び半導体装置の形成方法 | |
WO2021053972A1 (ja) | 基板処理装置、半導体装置の製造方法、プログラム、記録媒体および排ガス処理システム | |
JP4304354B2 (ja) | 半導体装置の処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100910 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100927 |