JP2009159422A - レイリーフェージングシミュレータ - Google Patents

Abstract

【課題】位相平坦性、スプリアスを含む信号の純度を悪化させることなく、フェージング模擬波を発生させる。
【解決手段】デジタルガウス雑音をＤ／Ａ変換器６０、７０により一旦アナログガウス雑音に変換した後、Ａ／Ｄ変換器６４、７４により再度Ａ／Ｄ変換することにより、デジタル乗算器３８、４２でＲＦ信号入力側の第１サンプリング周波数ｆｓ１に同期して乗算処理を行うことができ、ＲＦ信号入力発生部３６から出力されるＲＦ信号入力とフェージング発生部３２、３４から出力されるガウス雑音の周波数関係による折返し雑音の問題が無くなる。
【選択図】図１

Description

この発明は、信号入力を同相成分と直交成分に分配し、相互に独立なガウス雑音により、各々乗算器で平衡変調した後、合成して出力するデジタル信号処理レイリーフェージングシミュレータに関する。

レイリーフェージングシミュレータでは、位相分布が一様分布、振幅がレイリー分布となるように信号入力に変動を与える（非特許文献１）。

図２は、非特許文献１に記載されたレイリーフェージングシミュレータ２の構成を示している。このレイリーフェージングシミュレータ２では、入力端子４に供給されるＲＦ信号入力ｓｉｎｗｔと、９０゜移相器により変換されたＲＦ信号入力ｃｏｓｗｔとが、それぞれ乗算器６、８の一方の入力端子に供給される。

乗算器６、８の他方の入力端子には、それぞれ、デジタルガウス雑音発生器１０、１２からＤ／Ａ変換器１４、１６、ローパスフィルタ１８、２０を通じて変換されたアナログガウス雑音が供給される。

乗算器６、８において、各ＲＦ信号入力と各アナログガウス雑音が乗算された後、合成器２２で合成され、レイリー雑音を含むＲＦ信号出力、すなわちフェージング模擬波とされて出力端子２４に供給される。

移動通信ハンドブック、齋藤忠男・立川敬二 共編 平成７年１１月１５日発行 オーム社（Ｐ２０７−Ｐ２０９）

図２に示したようなアナログ処理技術によるレイリーフェージングシミュレータ２では、経時変化が存在し、また、小型化も制限される。そこで、デジタル信号処理技術によるレイリーフェージングシミュレータが要望されている。

この場合、図３に示すような構成のレイリーフェージングシミュレータ３０を考えることができる。

フェージング発生部３２、３４は、０．１［Ｈｚ］ステップでフェージング周波数ｆｄがｆｄ＝０．１[Ｈｚ]〜２０［ｋＨｚ］のデジタルガウス雑音を、第１サンプリング周波数ｆｓ１、例えばｆｓ１＝ｆｄ×２０＝２［Ｈｚ］〜４００［ｋＨｚ］で出力する。

一方、ＲＦ信号入力発生部３６は、信号周波数ｆｇ＝５０［ＭＨｚ］のＲＦ信号入力を、第２サンプリング周波数ｆｓ２、例えばｆｓ２＝１００［ＭＨｚ］で入力端子３７を通じてデジタル乗算器３８に供給するとともに、第２サンプリング周波数ｆｓ２に同期して移相するπ／４移相器４０を通じてデジタル乗算器４２に供給する。

この場合、デジタル乗算器３８、４２は、第２サンプリング周波数ｆｓ２に同期して、ＲＦ信号入力とデジタルガウス雑音を乗算して出力する。

乗算後のデジタルガウス雑音が付加されたＲＦ各信号入力は、第２サンプリング周波数ｆｓ２に同期してハイブリッド回路４４で合成され、出力端子４６に合成出力として出力される。

以降、合成出力は、図示しないＤ／Ａ変換器、ローパスフィルタを介してレイリー雑音を含むＲＦ信号出力、すなわちフェージング模擬波として利用に供される。

ところで、上述したように、デジタル乗算器３８、４２は、第２サンプリング周波数ｆｓ２に同期して、ＲＦ信号入力とデジタルガウス雑音を乗算して出力する。フェージング発生部３２から出力されるデジタルガウス雑音は、第１サンプリング周波数ｆｓ１＝ｆｄ×２０＝２［Ｈｚ］〜４００［ｋＨｚ］で出力されるので、例えば、ｆｓ１＝２［Ｈｚ］で出力された場合には、デジタル補間器４８、５０で第２サンプリング周波数ｆｓ２＝１００［ＭＨｚ］のレートに変換した補間信号のデジタルガウス雑音を生成してデジタル乗算器３８、４２に供給する必要がある。

しかしながら、このデジタル補間器４８、５０をナイキストフィルタにより構成することを考慮した場合、そのフィルタサイズをタップ数で表現すると、（第２サンプリング周波数／フェージング周波数）×ナイキストフィルタの減衰量で決定されるシンボル数の数が必要になる。

この場合、（１００［ＭＨｚ］／２［Ｈｚ］）×シンボル数＝５０×１０⁶×シンボル数、となり非現実的なタップ数になってしまう。

ナイキストフィルタではない近似的なフィルタ、例えばＩＩＲフィルタやＣＩＣフィルタを用いた場合には、フィルタの規模は小さくなるが位相平坦性が悪くなるという問題がある。

この発明はこのような課題を考慮してなされたものであって、位相平坦性を悪化させずにフェージング模擬波を発生することを可能とするレイリーフェージングシミュレータを提供することを目的とする。

この発明に係るレイリーフェージングシミュレータは、信号入力を同相成分と直交成分に分配し、分配された前記同相成分と前記直交成分とを、相互に独立なガウス雑音により各々乗算器で平衡変調した後、合成して出力するデジタル信号処理レイリーフェージングシミュレータであって、フェージング周波数の所定倍の第１サンプリング周波数でデジタルガウス雑音を出力するフェージング発生部と、出力された前記デジタルガウス雑音を前記第１サンプリング周波数でＤ／Ａ変換してアナログガウス雑音として出力するＤ／Ａ変換器と、前記アナログガウス雑音を平滑して出力するローパスフィルタと、前記信号入力のサンプリング周波数と同一の第２サンプリング周波数で、前記平滑化アナログガウス雑音をデジタルガウス雑音に変換して前記乗算器に出力するＡ／Ｄ変換器と、を備えることを特徴とする。

この発明によれば、フェージング発生部からフェージング周波数の所定倍の第１サンプリング周波数で出力されたデジタルガウス雑音を、Ａ／Ｄ変換器により前記第１サンプリング周波数でＤ／Ａ変換してアナログガウス雑音として出力し、このアナログガウス雑音をローパスフィルタにより平滑して出力する。この平滑化アナログガウス雑音を、前記信号入力のサンプリング周波数と同一の第２サンプリング周波数で、デジタルガウス雑音に変換して前記乗算器の他方の入力に出力するようにしている。この場合、乗算器の一方の入力には、前記第２のサンプリング周波数で信号入力が供給されるので、乗算器において第２サンプリング周波数に同期して乗算することで、信号入力とデジタルガウス雑音が同期して乗算され出力される。

このように、デジタルガウス雑音を一旦アナログガウス雑音に変換した後、再度Ａ／Ｄ変換することにより、ＲＦ信号入力発生部から出力されるＲＦ信号入力とフェージング発生部から出力されるガウス雑音の周波数関係による折返し雑音の問題が無くなる。このため、位相平坦性、スプリアスを含む信号の純度を悪化させることなく、フェージング模擬波を発生させることができる。

この発明によれば、デジタル乗算器を利用し、位相平坦性を悪化させずにフェージング模擬波を発生することができる。

以下、この発明の実施形態について図面を参照して説明する。なお、以下に参照する図面において、上記図２、図３に示したものと同一のものには同一の符号を付ける。

図１は、この発明の一実施形態に係るレイリーフェージングシミュレータ５０の構成を示している。

このレイリーフェージングシミュレータ５０は、基本的には、デジタルガウス雑音を発生するフェージング発生部３２、３４と、入力端子３７にＲＦ信号入力ｓｉｎωｔを発生するＲＦ信号入力発生部３６と、ＲＦ信号入力ｓｉｎｗｔをπ／４移相したＲＦ信号入力ｃｏｓωｔを発生するπ／４移相器４０と、デジタルガウス雑音のサンプリング周波数を変換する補間器５２、５４と、ＲＦ信号入力とサンプリング周波数が変換されたデジタルガウス雑音を乗算するデジタル乗算器３８、４２と、ガウス雑音が付与されたＲＦ信号入力を合成して出力端子４６出力するハイブリッド回路４４とから構成される。

フェージング発生部３２、３４は、０．１［Ｈｚ］ステップでフェージング周波数ｆｄがｆｄ＝０．１[Ｈｚ]〜２０［ｋＨｚ］のデジタルガウス雑音を、第１サンプリング周波数ｆｓ１、例えばｆｓ１＝ｆｄ×２０＝２［Ｈｚ］〜４００［ｋＨｚ］で出力する。

ＲＦ信号入力発生部３６は、信号周波数ｆｇ＝５０［ＭＨｚ］のＲＦ信号入力を、第２サンプリング周波数ｆｓ２、例えばｆｓ２＝１００［ＭＨｚ］で入力端子３７を通じてデジタル乗算器３８に供給するとともに、第２サンプリング周波数ｆｓ２に同期して移相するπ／４移相器４０を通じてデジタル乗算器４２に供給する。

この場合、デジタル乗算器３８、４２は、第２サンプリング周波数ｆｓ２に同期して、ＲＦ信号入力とデジタルガウス雑音を乗算して出力する必要がある。

フェージング発生部３２、３４からは、０．１［Ｈｚ］ステップでフェージング周波数ｆｄが、ｆｄ＝０．１[Ｈｚ]〜２０［ｋＨｚ］のデジタルガウス雑音が、第１サンプリング周波数ｆｓ１、例えばｆｓ１＝ｆｄ×２０＝２［Ｈｚ］〜４００［ｋＨｚ］で出力されるが、この出力をデジタル乗算器３８の動作周波数である第２サンプリング周波数ｆｓ２に一致させる必要がある。

そこで、フェージング発生部３２、３４と、デジタル乗算器３８、４２との間に、サンプリング周波数を一致させるための補間器５２、５４が設けられている。

補間器５２、５４は、それぞれ、Ｄ／Ａ変換器６０、７０、ローパスフィルタ６２、７２、Ａ／Ｄ変換器６４、７４の直列回路で構成される。

以下、補間器５２、５４を含めたレイリーフェージングシミュレータ５０の構成、動作について、主に、補間器５２側の経路を例としてさらに詳しく説明する。

フェージング発生部３２からフェージング周波数ｆｄがｆｄ＝０．１［Ｈｚ］〜２０［ｋＨｚ］のデジタルガウス雑音が、フェージング周波数ｆｄの２０倍の第１サンプリング周波数ｆｓ１（ｆｓ１＝ｆｄ×２０）で読み出される。サンプリング定理によれば、少なくとも２倍の周波数で読み出す必要がある。

このとき、Ｄ／Ａ変換器６０の変換周波数（クロック）を第１サンプリング周波数ｆｓ１と同じクロックとする。このようにすれば、デジタルガウス雑音をフェージング発生部３２から同期して読み出すことができる（同期して出力させることができる）。このようにしてＤ／Ａ変換器６０の出力にアナログガウス雑音を得ることができる。

ローパスフィルタ６２は、このアナログガウス雑音を平滑化するために、換言すれば、アナログガウス雑音に含まれるサンプリング雑音を除去するために少なくとも第１サンプリング周波数ｆｓ２の２倍の遮断周波数、ここでは、２０倍の遮断周波数ｆｃを有するものを採用している。

すなわち、Ｄ／Ａ変換器６０の遮断周波数ｆｃは、第１サンプリング周波数ｆｓ１がｆｓ＝ｆｄ×２０＝０．１［Ｈｚ］〜２０［ｋＨｚ］に対応して、ｆｃ＝ｆｄ×２０×２０＝２［Ｈｚ］〜４００［ｋＨｚ］に設定される。このような可変遮断周波数のローパスフィルタ６２は、スイッチドキャパシタローパスフィルタにより実現することができる。

ローパスフィルタ６２により平滑化されたアナログガウス雑音を、ＲＦ信号入力の第２サンプリング周波数ｆｓ２（この実施形態ではｆｓ２＝１００［ＭＨＺ］）で読み出されるデジタルガウス雑音として出力するために、第２サンプリング周波数ｆｓ２を有するＡ／Ｄ変換器６４により平滑化アナログガウス雑音をＡ／Ｄ変換してサンプリング周波数ｆｓ２のデジタルガウス雑音に変換してデジタル乗算器３８に出力する。

以降、デジタル乗算器３８、４２は、それぞれ、第２サンプリング周波数ｆｓ２に同期して、ＲＦ信号入力とデジタルガウス雑音を乗算して出力する。乗算後のデジタルガウス雑音が付加された各ＲＦ信号入力は、第２サンプリング周波数ｆｓ２に同期してハイブリッド回路４４で合成され、出力端子４６に合成出力として出力される。

以降、合成出力は、図示しないＤ／Ａ変換器、ローパスフィルタを介してレイリー雑音を含むＲＦ信号出力、すなわちフェージング模擬波として利用に供される。

以上説明したように、上述したレイリーフェージングシミュレータ５０は、信号入力を同相成分と直交成分に分配し、相互に独立なガウス雑音により、おのおのデジタル乗算器３８、４２で平衡変調した後、合成して出力するデジタル信号処理レイリーフェージングシミュレータ５０であって、フェージング周波数ｆｄの所定倍、ここでは２０倍の第１サンプリング周波数ｆｓ１＝ｆｄ×２０でデジタルガウス雑音を出力するフェージング発生部３２、３４と、出力された前記デジタルガウス雑音を第１サンプリング周波数ｆｓ１でＤ／Ａ変換してアナログガウス雑音として出力するＤ／Ａ変換器６０、７０と、前記アナログガウス雑音を平滑して出力するローパスフィルタ６２、７２と、前記信号入力のサンプリング周波数と同一の第２サンプリング周波数ｆｓ２で、前記平滑化アナログガウス雑音をデジタルガウス雑音に変換してデジタル乗算器３８、４２に出力するＡ／Ｄ変換器６４、７４とを備える。

そして、フェージング発生部３２、３４からフェージング周波数ｆｄの所定倍の第１サンプリング周波数ｆｓ１で出力されたデジタルガウス雑音を、Ｄ／Ａ変換器６０、７０により第１サンプリング周波数ｆｓ１でＤ／Ａ変換してアナログガウス雑音として出力し、このアナログガウス雑音をローパスフィルタ６２、７２により平滑して出力する。この平滑化アナログガウス雑音を、前記信号入力のサンプリング周波数と同一の第２サンプリング周波数ｆｓ２で、デジタルガウス雑音に変換してデジタル乗算器３８、４２の他方の入力に出力するようにしている。この場合、デジタル乗算器３８、４２の一方の入力には、第２のサンプリング周波数ｆｓ２で信号入力が供給されるので、デジタル乗算器３８、４２において第２サンプリング周波数ｆｓ２に同期して乗算することで、信号入力とデジタルガウス雑音が同期して乗算され出力される。

このように、デジタルガウス雑音をＤ／Ａ変換器６０、７０により一旦アナログガウス雑音に変換した後、Ａ／Ｄ変換器６４、７４により再度Ａ／Ｄ変換することにより、デジタル乗算器３８、４２でＲＦ信号入力側の第１サンプリング周波数ｆｓ１に同期して乗算処理を行うことができ、ＲＦ信号入力発生部３６から出力されるＲＦ信号入力とフェージング発生部３２、３４から出力されるガウス雑音の周波数関係による折返し雑音の問題が無くなる。このため、位相平坦性、スプリアスを含む信号の純度を悪化させることなく、フェージング模擬波を発生させることができる。

このようにして、デジタル乗算器３８、４２を利用し、位相平坦性を悪化させずにフェージング模擬波を出力端子４６に発生することができる。

出力端子４６には、図示しないＤ／Ａ変換器、ローパスフィルタを通じて図示しない携帯電話、無線ＬＡＮ機器等の移動通信機器であるＤＵＴ（Device Under Test：被試験デバイス）が接続され、使用（模擬試験）に供される。

なお、この発明は、上述の実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。

この発明の一実施形態に係るレイリーフェージングシミュレータの構成を示すブロック図である。 従来技術に係るレイリーフェージングシミュレータの構成を示すブロック図である。 デジタル乗算器を使用する仮のレイリーフェージングシミュレータの構成を示すブロック図である。

符号の説明

３２、３４…フェージング発生部 ３６…ＲＦ信号入力発生部
３７…入力端子 ３８、４２…デジタル乗算器
４０…π／４移相器 ４４…ハイブリッド回路
４６…出力端子
５０…レイリーフェージングシミュレータ
５２、５４…補間器 ６０、７０…Ｄ／Ａ変換器
６２、７２…ローパスフィルタ ６４、７４…Ａ／Ｄ変換器

Claims (1)

1. 信号入力を同相成分と直交成分に分配し、分配された前記同相成分と前記直交成分とを、相互に独立なガウス雑音により各々乗算器で平衡変調した後、合成して出力するデジタル信号処理レイリーフェージングシミュレータであって、
   フェージング周波数の所定倍の第１サンプリング周波数でデジタルガウス雑音を出力するフェージング発生部と、
   出力された前記デジタルガウス雑音を前記第１サンプリング周波数でＤ／Ａ変換してアナログガウス雑音として出力するＤ／Ａ変換器と、
   前記アナログガウス雑音を平滑して出力するローパスフィルタと、
   前記信号入力のサンプリング周波数と同一の第２サンプリング周波数で、前記平滑化アナログガウス雑音をデジタルガウス雑音に変換して前記乗算器に出力するＡ／Ｄ変換器と、
   を備えることを特徴とするレイリーフェージングシミュレータ。

Images