JP2009158942A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2009158942A
JP2009158942A JP2008305824A JP2008305824A JP2009158942A JP 2009158942 A JP2009158942 A JP 2009158942A JP 2008305824 A JP2008305824 A JP 2008305824A JP 2008305824 A JP2008305824 A JP 2008305824A JP 2009158942 A JP2009158942 A JP 2009158942A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
single crystal
crystal semiconductor
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008305824A
Other languages
English (en)
Other versions
JP2009158942A5 (ja
JP5433220B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008305824A priority Critical patent/JP5433220B2/ja
Publication of JP2009158942A publication Critical patent/JP2009158942A/ja
Publication of JP2009158942A5 publication Critical patent/JP2009158942A5/ja
Application granted granted Critical
Publication of JP5433220B2 publication Critical patent/JP5433220B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Abstract

【課題】トランジスタ等の半導体素子を介して上層と下層に形成された配線層間の良好な接続を可能にし、配線の自由度を向上させた半導体装置及びその作製方法を提供すること目的の一とする。
【解決手段】絶縁体でなる基板上の第１の絶縁層と、第１の絶縁層上に形成された第１の配線層と、第１の絶縁層上の第１の配線層が形成された領域以外の領域に形成された第２の絶縁層と、第１の配線層及び第２の絶縁層上に形成され、チャネル形成領域と不純物領域を有する単結晶半導体層と、単結晶半導体層のチャネル形成領域上にゲート絶縁層を介して形成されたゲート電極と、第１の配線層、第２の絶縁層、単結晶半導体層及びゲート電極を覆うように形成された第３の絶縁層と、第３の絶縁層上に形成された第２の配線層とを設け、第１の配線層と単結晶半導体層の不純物領域が接続し、第１の配線層と第２の配線層が電気的に接続する。
【選択図】図１

Description

半導体装置及びその作製方法に関する。
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタ同士を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。このような、ＳＯＩ基板を使ったＬＳＩの開発においては、多層配線技術を用いてチップの面積を縮小することにより、動作周波数を向上し、処理能力の向上が実現されている。
また、近年、スマートカット（登録商標）と呼ばれる方法を用いて単結晶シリコン層をガラスからなる支持基板上に形成する方法が提案されている（例えば、特許文献１参照）。ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
しかし、ガラス等の絶縁体でなる基板上の単結晶シリコン層を用いてトランジスタを形成した後、当該トランジスタ上に層間絶縁層を介して配線層を設ける場合、基板のうねり等により当該層間絶縁層の平坦性が十分でないため、配線層の微細化が困難となる。
このような配線の微細化の問題に関して、ＳＯＩトランジスタの形成に先だって多層配線を作製することにより、微細化された多層配線をＳＯＩトランジスタの下方に作製する技術が提案されている（例えば、特許文献２）。
特開平１１−１６３３６３号公報 特開２００３−１１０１０８号公報
上述したように、平坦性を有する基板上にあらかじめ微細な配線層（下層配線）を形成し、用途に応じてトランジスタの下層と上層に配線層を作りわけることは有効となる。しかし、トランジスタの上層の配線と下層の配線をそれぞれ独立して設けた場合には、配線の自由度が制限される。また、平坦性を有する基板上にあらかじめ微細な配線（下層配線）を形成し、トランジスタの下方に微細化された配線層を設けるだけでは、素子の微細化に限界がある。
上述した問題に鑑み、トランジスタ等の半導体素子を介して上層と下層に形成された配線層間の良好な接続を可能にし、配線の自由度を向上させた半導体装置及びその作製方法を提供すること目的の一とする。または、微細化された半導体装置及びその作製方法を提供することを目的の一とする。
開示する発明の半導体装置の一は、絶縁体でなる基板上の第１の絶縁層と、第１の絶縁層上に選択的に形成された第１の配線層と、第１の絶縁層上の、第１の配線層が形成された領域以外の領域に形成された第２の絶縁層と、第１の配線層及び第２の絶縁層上に形成され、チャネル形成領域と不純物領域を有する単結晶半導体層と、単結晶半導体層のチャネル形成領域上にゲート絶縁層を介して形成されたゲート電極と、第１の配線層、第２の絶縁層、単結晶半導体層及びゲート電極を覆うように形成された第３の絶縁層と、第３の絶縁層上に形成された第２の配線層と、を有し、第１の配線層と単結晶半導体層の不純物領域が電気的に接続されており、第１の配線層と第２の配線層が電気的に接続されていることを特徴としている。
また、開示する発明の半導体装置の他の一は、絶縁体でなる基板上の第１の絶縁層と、第１の絶縁層上に選択的に形成された第１の配線層及び第１の電極と、第１の絶縁層上の、第１の配線層及び第１の電極が形成された領域以外の領域に形成された第２の絶縁層と、第１の配線層及び第２の絶縁層上に形成され、チャネル形成領域と不純物領域を有する単結晶半導体層と、単結晶半導体層のチャネル形成領域上にゲート絶縁層を介して形成されたゲート電極と、第１の電極上にゲート絶縁層を介して形成された第２の電極と、第１の配線層、第２の絶縁層、単結晶半導体層、第１の電極及び第２の電極、ゲート電極を覆うように形成された第３の絶縁層と、第３の絶縁層上に設けられた第２の配線層と、を有し、第１の配線層と単結晶半導体層の不純物領域が電気的に接続されており、第１の配線層と第２の配線層が電気的に接続されていることを特徴としている。
上記において、第２の配線層は、第３の絶縁層に接して形成され、第３の絶縁層に設けられた開口部において、単結晶半導体層と異なる単結晶半導体層の不純物領域に電気的に接続されている。また、第１の絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素のいずれかを含む層の積層構造を有することが好ましい。
開示する発明の半導体装置の作製方法の一は、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、単結晶半導体基板の表面に選択的に第１の配線層を形成し、単結晶半導体基板の表面の、第１の配線層が形成された領域以外の領域に第１の絶縁層を形成し、第１の配線層及び第１の絶縁層と接するように第２の絶縁層を形成し、第２の絶縁層の表面を、絶縁体でなる基板の表面と接触させることにより、第２の絶縁層と絶縁体でなる基板を接合させ、単結晶半導体基板を損傷領域にて分離させることにより、絶縁体でなる基板の表面に第１の配線層と単結晶半導体層との積層体を形成し、単結晶半導体層をパターニングすることにより、第１の配線層の一部を露出させた後、ゲート絶縁層、ゲート電極、第３の絶縁層を順に形成し、第３の絶縁層に開口部を形成することにより第１の配線層の一部を露出させ、第３の絶縁層上に、第１の配線層と電気的に接続する第２の配線層を形成することを特徴としている。
また、開示する発明の半導体装置の作製方法の他の一は、単結晶半導体基板にイオンを照射することにより、単結晶半導体基板に損傷領域を形成し、単結晶半導体基板の表面に選択的に第１の配線層及び第１の電極を形成し、単結晶半導体基板の表面の、第１の配線層及び第１の電極が形成された領域以外の領域に第１の絶縁層を形成し、第１の配線層、第１の電極及び第１の絶縁層と接するように第２の絶縁層を形成し、第２の絶縁層の表面を、絶縁体でなる基板の表面と接触させることにより、第２の絶縁層と絶縁体でなる基板を接合させ、単結晶半導体基板を損傷領域にて分離させることにより、絶縁体でなる基板の表面に第１の配線層及び第１の電極と単結晶半導体層との積層体を形成し、単結晶半導体層をパターニングすることにより、第１の配線層の一部と第１の電極を露出させ、パターニングされた単結晶半導体層、露出した第１の配線層の一部及び第１の電極上にゲート絶縁層を形成し、単結晶半導体層上にゲート絶縁層を介してゲート電極を形成し、第１の電極上にゲート絶縁層を介して第２の電極を形成し、単結晶半導体層、第１の配線層及び第２の電極を覆うように第３の絶縁層を形成し、第３の絶縁層に開口部を形成することにより第１の配線層の一部を露出させ、第３の絶縁層上に、第１の配線層と電気的に接続する第２の配線層を形成することを特徴としている。
上記において、絶縁体でなる基板の表面に形成された単結晶半導体層のパターニング前に、単結晶半導体層にレーザー光を照射することが好ましい。また、第１の配線層を形成する前に、単結晶半導体基板に対してしきい値電圧を制御するための不純物を選択的に添加しても良い。
上述のように、トランジスタ等の半導体素子を介して上層と下層に形成された配線層間の良好な接続を可能にすることができる。
実施の形態について、図面を用いて以下に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。
（実施の形態１）
本実施の形態では、半導体装置の製造方法の一例について、図１乃至５を参照して説明する。より具体的には、図１を用いてＳＯＩ基板の製造方法について説明し、図２乃至図４を用いて半導体装置の製造方法について説明し、図５を用いて上記ＳＯＩ基板に用いる基板の加工方法について説明する。
まず、ＳＯＩ基板の製造方法について図１を参照して説明する。
はじめに、ベース基板１００を用意する（図１（Ａ）参照）。ベース基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
なお、ベース基板１００としては、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、珪素などの半導体でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。
本実施の形態においては示さないが、ベース基板１００の表面に絶縁層を形成しても良い。該絶縁層を設けることにより、ベース基板１００に不純物（アルカリ金属やアルカリ土類金属など）が含まれている場合には、当該不純物が半導体層へ拡散することを防止できる。絶縁層は単層構造でも良いし積層構造でも良い。絶縁層を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを挙げることができる。
なお、本明細書において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化珪素とは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化珪素とは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
次に、単結晶半導体基板１１０を用意する。単結晶半導体基板１１０としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第４属元素でなる半導体基板を用いることができる。もちろん、ガリウムヒ素、インジウムリンなどの化合物半導体でなる基板を用いてもよい。本実施の形態においては、単結晶半導体基板１１０として、単結晶シリコン基板を用いることとする。単結晶半導体基板１１０のサイズに制限は無いが、例えば、８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といった円形の半導体基板を、矩形に加工して用いることができる。なお、本明細書において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いているものをいう。つまり、欠陥の多少については問わないものとする。
上記の単結晶半導体基板１１０に対して各種処理を施して、損傷領域１１４、配線層１１８、絶縁層１２２、絶縁層１２４、絶縁層１２６を形成する（図１（Ｂ）参照）。各種処理の詳細については後に述べる。なお、損傷領域１１４はイオンが照射されることにより形成された領域であり、該領域において単結晶半導体基板１１０を分離することが可能になる。このため、損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定されることになる。
また、絶縁層１２６は、貼り合わせにおける接合を形成する層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１２６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化珪素膜を用いることができる。
その後、上記のベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図１（Ｃ）参照）。具体的には、ベース基板１００及び絶縁層１２６の表面を超音波洗浄などの方法で洗浄した後、ベース基板１００の表面と絶縁層１２６の表面とが接触するように配置する。そして、ベース基板１００の表面と絶縁層１２６の表面とで接合が形成されるように、加圧処理を施す。接合のメカニズムとしては、ファン・デル・ワールス力が関わるメカニズムや、水素結合が関わるメカニズムなどが考えられる。
なお、接合を形成する前に、ベース基板１００又は絶縁層１２６の表面を酸素プラズマ処理又はオゾン処理して、その表面を親水性にしても良い。この処理によって、ベース基板１００又は絶縁層１２６の表面に水酸基が付加されるため、接合界面に水素結合を形成することができる。
次に、接合されたベース基板１００及び単結晶半導体基板１１０に対して加熱処理を施して、接合を強固なものとする。この際の加熱温度は、損傷領域１１４における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とすることができる。加熱処理時間については特に限定されず、処理速度と接合強度との関係から最適な条件を適宜設定すればよい。本実施の形態においては、２００℃、２時間の加熱処理を施すこととする。ここで、接合に係る領域にマイクロ波を照射して、接合に係る領域のみを局所的に加熱することも可能である。なお、接合強度に問題がない場合は、上記加熱処理を省略しても良い。
次に、単結晶半導体基板１１０を、損傷領域１１４にて、単結晶半導体層１２８と単結晶半導体基板１３０とに分離する（図１（Ｄ）参照）。単結晶半導体基板１１０の分離は、加熱処理により行う。該加熱処理の温度は、ベース基板１００の耐熱温度を目安にすることができる。例えば、ベース基板１００としてガラス基板を用いる場合には、加熱温度は４００℃以上ベース基板１００の耐熱温度以下とすることが好ましい。なお、本実施の形態においては、６００℃、２時間の加熱処理を施すこととする。
上述のような加熱処理を行うことにより、損傷領域１１４に形成された微小な空孔の体積変化が生じ、損傷領域１１４に亀裂が生ずる。その結果、損傷領域１１４に沿って単結晶半導体基板１１０が分離する。絶縁層１２６はベース基板１００と接合しているので、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１２８が残存することになる。また、この加熱処理で、ベース基板１００と絶縁層１２６の接合界面が加熱されるため、接合界面に共有結合が形成され、ベース基板１００と絶縁層１２６の結合力が一層向上する。
上述のようにして形成された半導体基板において、単結晶半導体層１２８の表面には、分離工程やイオン照射工程による欠陥が存在し、また、その平坦性は損なわれている。このような凹凸のある単結晶半導体層１２８の表面に、薄く、且つ、高い絶縁耐圧のゲート絶縁層を形成することは困難である。そのため、単結晶半導体層１２８の平坦化処理を行う。また、単結晶半導体層１２８に欠陥が存在する場合には、ゲート絶縁層との界面における局在準位密度が高くなるなど、トランジスタの性能及び信頼性に悪影響を与えるため、単結晶半導体層１２８の欠陥を減少させる処理を行う。
本実施の形態において、単結晶半導体層１２８の平坦性向上、および欠陥の低減は、単結晶半導体層１２８にレーザー光１４２を照射することで実現される（図１（Ｅ）参照）。レーザー光１４２を単結晶半導体層１２８の上面側から照射することで、単結晶半導体層１２８上面を溶融させる。溶融した後、単結晶半導体層１２８が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層が得られる。本実施の形態においては、レーザー光１４２を用いているため、ベース基板１００が直接加熱されない。つまり、ベース基板１００の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能である。もちろん、ベース基板の耐熱温度の範囲内における加熱を行う構成としても良い。ベース基板を加熱することにより、比較的低いエネルギー密度のレーザー光を用いる場合であっても、欠陥の低減を効果的に進めることができる。
なお、レーザー光１４２の照射による単結晶半導体層１２８の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層１２８が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層１２８の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等を用いることができる。なお、部分溶融させるためにはパルス発振レーザーを用いることが好ましいが、これに限定して解釈されるものではない。すなわち、連続発振レーザーの使用を除外するものではない。なお、連続発振レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等がある。
レーザー光１４２の波長は、単結晶半導体層１２８に吸収される波長とする必要がある。その波長は、レーザー光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザー光１４２のエネルギー密度は、レーザー光１４２の波長、レーザー光の表皮深さ、単結晶半導体層１２８の膜厚などを考慮して決定することができる。レーザー光１４２のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。なお、上記エネルギー密度の範囲は、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。
レーザー光１４２の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１４２を照射するには、気密性のあるチャンバー内でレーザー光１４２を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１４２の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、窒素雰囲気を形成することもできる。
なお、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも単結晶半導体層１２８の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光１４２の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光１４２の照射は、真空中で行ってもよい。真空中でレーザー光１４２を照射した場合には、不活性雰囲気における照射と同等の効果を得ることができる。
上述のようにレーザー光１４２を照射した後には、単結晶半導体層１２８の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１２８の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、単結晶半導体層１２８がシリコン材料からなる層である場合、ＳＦ６とＯ２をプロセスガスに用いたドライエッチング処理で、単結晶半導体層１２８を薄くすることができる。
なお、本実施の形態においては、レーザー光の照射により平坦化等した後でエッチング処理を行ってもよい、としているが、開示する発明はこれに限定して解釈されるものではない。例えば、レーザー光の照射前にエッチング処理を行ってもよい。この場合には、エッチング処理により半導体層表面の凹凸や欠陥をある程度低減することができる。また、レーザー光の照射前及び照射後の両方に上記処理を適用しても良い。また、レーザー光の照射と上記処理を交互に繰り返しても良い。このように、レーザー光の照射とエッチング処理を組み合わせて用いることにより、半導体層表面の凹凸、欠陥等を著しく低減することができる。もちろん、上述のエッチング処理や加熱処理などを常に用いる必要はない。
以上により、表面の平坦性が向上し、欠陥が低減された単結晶半導体層１３２を有するＳＯＩ基板を作製することができる（図１（Ｆ）参照）。
次に、上記ＳＯＩ基板を用いた半導体装置の製造方法について、図２乃至図４を参照して説明する。ここでは、一例として複数のトランジスタからなる半導体装置の作製方法について説明することとする。
図２（Ａ）に、上述のＳＯＩ基板の一部を拡大した断面図を示す。図２（Ａ）から分かるように、配線層１１８ａ及び配線層１１８ｂが単結晶半導体層１３２の下部に設けられており、配線層１１８ａ又は配線層１１８ｂと、単結晶半導体層１３２とは接触している。
単結晶半導体層１３２には、トランジスタのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物、又は、リン、砒素などのｎ型を付与する不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型トランジスタの形成領域にはｐ型を付与する不純物を添加し、ｐチャネル型トランジスタの形成領域にはｎ型を付与する不純物を添加することができる。
上記単結晶半導体層１３２に対してエッチング処理を施すことにより、単結晶半導体層１３２を島状に分離して単結晶半導体層２００及び単結晶半導体層２０２を形成する（図２（Ｂ）参照）。ここで、配線層上に存在する単結晶半導体層の一部を除去することにより、配線層の表面の一部を露出させる。露出させた領域以外においては、配線層と単結晶半導体層との接続が保たれている。本実施の形態においては、配線層１１８ａ及び配線層１１８ｂは単結晶半導体層２０２と接触しており、また、一部の領域においてその表面が露出した構成となっているが、開示する発明がこれに限定されるものではない。
なお、図２（Ｂ）では、単結晶半導体層２００と単結晶半導体層２０２を同じ大きさで表しているが、これは模式図にすぎず、単結晶半導体層２００と単結晶半導体層２０２とを同じ大きさとすることに限られない。目的とする半導体素子の特性に合わせて、適宜大きさを変更することができる。
次に、単結晶半導体層２００と単結晶半導体層２０２を覆うように、ゲート絶縁層２０４を形成する（図２（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化珪素膜を単層で形成することとする。その他にも、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁層２０４としても良い。
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁層を形成することができる。なお、上述した高密度プラズマ処理による半導体層の酸化又は窒化は固相反応であるため、界面準位密度をきわめて低くすることができるという特徴を有している。
或いは、単結晶半導体層２００と単結晶半導体層２０２を熱酸化させることで、ゲート絶縁層２０４を形成するようにしても良い。このような熱酸化を用いる場合には、耐熱性が比較的高いベース基板を用いることが好ましい。
次に、ゲート絶縁層２０４上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、単結晶半導体層２００と単結晶半導体層２０２の上方にゲート電極２０６及びゲート電極２０８を形成する（図２（Ｄ）参照）。導電層の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電層は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ニオブ等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体層に導電性を付与する不純物元素をドーピングした多結晶珪素などを用いて形成しても良い。
本実施の形態ではゲート電極２０６及びゲート電極２０８を単層の導電層で形成しているが、開示する発明の半導体装置は該構成に限定されない。ゲート電極２０６及びゲート電極２０８を２層構造とする場合には、例えば、モリブデン、チタン、窒化チタン等を下層に用い、上層にはアルミニウムなどを用いればよい。３層構造の場合には、モリブデンとアルミニウムとモリブデンの積層構造や、チタンとアルミニウムとチタンの積層構造などを採用するとよい。
次に、ゲート電極２０６及びゲート電極２０８をマスクとして、一導電型を付与する不純物元素を単結晶半導体層２００及び単結晶半導体層２０２に添加する（図３（Ａ）参照）。本実施の形態では、単結晶半導体層２００にｎ型を付与する不純物元素（例えばリンやヒ素など）を添加し、単結晶半導体層２０２にｐ型を付与する不純物元素（例えばボロンなど）を添加する場合について説明するが、開示する発明はこれに限定されない。なお、ｎ型を付与する不純物元素とｐ型を付与する不純物元素の添加を選択的に行うためには、ｎ型の不純物を添加する際にはｐ型の不純物が添加される単結晶半導体層をマスク等で覆い、ｐ型の不純物を添加する際にはｎ型の不純物が添加される単結晶半導体層をマスク等で覆う。又は、全ての半導体層に、先にｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一部の半導体層に対して、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、単結晶半導体層２００に不純物領域２１０、単結晶半導体層２０２に不純物領域２１２が形成される。
次に、ゲート電極２０６の側面にサイドウォール２１４を、ゲート電極２０８の側面にサイドウォール２１６を形成する（図３（Ｂ）参照）。サイドウォール２１４及びサイドウォール２１６は、例えば、ゲート絶縁層２０４、ゲート電極２０６及びゲート電極２０８を覆うように新たに絶縁層を形成し、該絶縁層に対して垂直方向を主体とした異方性エッチング処理を施すことにより形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁層２０４を部分的に除去しても良い。例えば、ゲート電極及びサイドウォールの下部に存在するゲート絶縁層以外については除去する構成とすることもできる。サイドウォール２１４及びサイドウォール２１６を形成するための絶縁層としては、プラズマＣＶＤ法やスパッタリング法等により、珪素、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール２１４及びサイドウォール２１６を形成する工程は、これらに限定されるものではない。
次に、ゲート電極２０６及びサイドウォール２１４並びにゲート電極２０８及びサイドウォール２１６をマスクとして、単結晶半導体層２００及び単結晶半導体層２０２に一導電型を付与する不純物元素を添加する（図３（Ｃ）参照）。なお、単結晶半導体層２００及び単結晶半導体層２０２には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。これにより、単結晶半導体層２００に、一対の高濃度不純物領域２１８と、一対の低濃度不純物領域２２０と、チャネル形成領域２２２が形成され、単結晶半導体層２０２に、一対の高濃度不純物領域２２４と、一対の低濃度不純物領域２２６と、チャネル形成領域２２８とが形成される。高濃度不純物領域２１８及び高濃度不純物領域２２４はソース領域又はドレイン領域として機能し、低濃度不純物領域２２０及び低濃度不純物領域２２６はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。また、配線層１１８ａ、１１８ｂは高濃度不純物領域２２４と接することとなる。もちろん、配線層１１８ａ、１１８ｂと低濃度不純物領域２２６が接するように設けてもよい。
なお、図３（Ｂ）乃至図３（Ｄ）においては、単結晶半導体層２００上に形成されたサイドウォール２１４と、単結晶半導体層２０２上に形成されたサイドウォール２１６を同じ大きさで表しているが、これは模式図にすぎず、開示する発明がこれに限定して解釈されるものではない。サイドウォールの大きさに従ってＬＤＤ領域の大きさも変化するため、トランジスタが要求される特性に応じてサイドウォール２１４とサイドウォール２１６の大きさを設定すればよい。
ソース領域及びドレイン領域をさらに低抵抗化するために、単結晶半導体層２００及び単結晶半導体層２０２の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱（例えば、ＧＲＴＡ法、ＬＲＴＡ法等を用いた加熱）により、半導体層中の珪素と金属とを反応させて行う。本実施の形態においては、単結晶半導体層２０２に接して配線層１１８ａ及び配線層１１８ｂが設けられているため、これを用いて単結晶半導体層２０２の一部をシリサイド化しても良い。また、レーザー光の照射などによってもシリサイド層を形成することができる。シリサイド化に用いることができる金属材料としては、チタン、ニッケル、タングステン、モリブデン、コバルト、ジルコニウム、ハフニウム、タンタル、バナジウム、ネオジム、クロム、白金、パラジウム等が挙げられる。
上述の工程により、単結晶半導体を用いたｎチャネル型トランジスタ２５０及びｐチャネル型トランジスタ２５２が形成される。なお、図３（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する配線層は形成されていないが、ソース電極又はドレイン電極として機能する配線層を含めてトランジスタと呼んでもよい。
次に、ｎチャネル型トランジスタ２５０、ｐチャネル型トランジスタ２５２を覆うように絶縁層２３０を形成する（図３（Ｄ）参照）。絶縁層２３０は、例えば、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成することができる。また、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の耐熱性を有する有機材料を用いて形成してもよい。
次に、単結晶半導体層２００の表面が一部露出するように絶縁層２３０にコンタクトホールを形成する。また、同時に、配線層１１８ａの表面が一部露出するように絶縁層２３０にコンタクトホールを形成する。そして、該コンタクトホールを介して単結晶半導体層２００又は配線層１１８ａに接する配線層２３２、配線層２３４を形成する（図４（Ａ）参照）。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。また、本実施の形態においては示さないが、必要であれば、配線層１１８ｂの表面が露出するようにコンタクトホールを形成しても良い。
配線層２３２、配線層２３４は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、白金、銅、金、銀、マンガン、ネオジム、炭素、珪素等の材料を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、配線層２３２、配線層２３４は、単層構造としても良いし、積層構造としても良い。
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、配線層２３２、配線層２３４を形成する材料として適している。特に、アルミニウムシリコンは、ヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
配線層２３２、配線層２３４を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン若しくはチタンの窒化物、又はモリブデン若しくはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むようにすると、ヒロックの発生をより一層抑制することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、単結晶半導体層２００上又は配線層１１８ａ上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、配線層２３２と単結晶半導体層２００、及び配線層２３４と単結晶半導体層２００又は配線層１１８ａのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、配線層２３２、配線層２３４を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。
なお、配線層２３２はｎチャネル型トランジスタ２５０の高濃度不純物領域２１８に接続されている。また、配線層２３４はｎチャネル型トランジスタ２５０の高濃度不純物領域２１８及び配線層１１８ａに接続されている。
図４（Ａ）に示したｎチャネル型トランジスタ２５０及びｐチャネル型トランジスタ２５２の平面図を、図４（Ｂ）に示す。ここで、図４（Ｂ）のＡ−Ｂにおける断面が図４（Ａ）に対応している。ただし、図４（Ｂ）においては、簡単のため、ゲート絶縁層２０４、絶縁層２３０などの構成要素の一部を省略している。
なお、本実施の形態においては、ｎチャネル型トランジスタ２５０とｐチャネル型トランジスタ２５２が、それぞれゲート電極として機能する電極を１つずつ有する場合を例示しているが、開示する発明は該構成に限定されない。作製されるトランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
以上により、複数のトランジスタを有する半導体装置を作製することができる。
次に、図５を用いてＳＯＩ基板の製造に用いる単結晶半導体基板の加工方法について説明する。
まず、単結晶半導体基板１１０を用意する（図５（Ａ）参照）。単結晶半導体基板１１０の詳細については、半導体基板の製造方法の説明（図１の説明）を参照することができるため、ここでは省略する。
単結晶半導体基板１１０を洗浄した後、単結晶半導体基板１１０の表面に絶縁層１１２を形成する。絶縁層１１２を設けない構成とすることもできるが、後のイオン照射の際の単結晶半導体基板１１０の汚染及び表面の損傷を防ぐためには、絶縁層１１２を設けることが好ましい。絶縁層１１２の厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。
絶縁層１１２を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを挙げることができる。絶縁層１１２の形成方法としては、ＣＶＤ法、スパッタ法、単結晶半導体基板１１０の酸化（又は窒化）による方法などがある。
次に、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１４０を単結晶半導体基板１１０に照射し、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１４を形成する（図５（Ｂ）参照）。損傷領域１１４が形成される領域の深さは、イオンビーム１４０の加速エネルギーとイオンビーム１４０の入射角によって制御することができる。なお、損傷領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
上述の損傷領域１１４が形成される深さにより、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。損傷領域１１４が形成される深さは、単結晶半導体基板１１０の表面から５０ｎｍ以上５００ｎｍ以下であり、好ましくは５０ｎｍ以上２００ｎｍ以下である。
イオンを単結晶半導体基板１１０に照射する際には、イオン注入装置又はイオンドーピング装置を用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に注入する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの注入を行うこともできる。本明細書において、イオン注入装置又はイオンドーピング装置のいずれか一方を特に用いる必要がある場合にのみそれを明記し、特に明記しないときは、いずれの装置を用いてイオンの照射を行っても良いこととする。
イオンドーピング装置を用いる場合のイオンの照射工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
イオンドーピング装置を用いる場合、イオンの照射工程のソースガスには水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２ ＋、Ｈ３ ＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３ ＋を多く照射することが好ましい。具体的には、イオンビーム１４０に、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３ ＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３ ＋の割合を高めておくことで、損傷領域１１４に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、損傷領域１１４からの分離が容易になる。また、Ｈ３ ＋イオンを多く照射することで、Ｈ＋、Ｈ２ ＋を照射するよりもイオンの照射効率が向上する。つまり、イオン照射にかかる時間を短縮することができる。また、Ｈ３ ＋を用いることで、イオンの平均侵入深さを浅くすることができるため、損傷領域１１４を浅い領域に形成することが可能になる。
イオン注入装置を用いる場合には、質量分離により、Ｈ３ ＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２ ＋を照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビーム１４０を作り出すことができる。このようなイオンビーム１４０を用いることで、損傷領域１１４を効率よく形成することができる。
また、複数回のイオン照射工程を行うことで、損傷領域１１４を形成することもできる。この場合、イオン照射工程毎にソースガスを異ならせても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオン照射を行い、次に、水素ガスを含むガスを用いてイオン照射を行うこともできる。
上記の損傷領域１１４を形成した後、絶縁層１１２を除去し、後の配線層となる導電層１１６を形成する（図５（Ｃ）参照）。導電層１１６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、クロム、ニオブ、白金、銅、金、銀、マンガン、ネオジム、炭素、珪素等の材料を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。導電層１１６は、単層構造としても良いし、積層構造としても良い。
その後、導電層１１６を所定の形状に加工（パターニング）することで、配線層１１８を形成する（図５（Ｄ）参照）。なお、導電層１１６及び配線層１１８の作製工程については、ゲート電極２０６及びゲート電極２０８並びに配線層２３２及び配線層２３４の作製工程を参照しても良い。
次に、配線層１１８を覆うように絶縁層１２０を形成する（図５（Ｅ）参照）。絶縁層１２０を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどの、珪素またはゲルマニウムを組成に含む絶縁材料を挙げることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物、窒化アルミニウムなどの金属の窒化物、酸化窒化アルミニウムなどの金属の酸化窒化物、窒化酸化アルミニウムなどの金属の窒化酸化物を挙げることができる。絶縁層１２０の形成方法としては、ＣＶＤ法、スパッタ法などがある。
その後、絶縁層１２０の表面を平坦化した絶縁層１２２を形成する（図５（Ｆ）参照）。後の接合に係る層を平坦に形成するためには、絶縁層１２０の平坦化を行うことが好ましい。平坦化方法の一例としては、エッチング処理（エッチバック処理）を挙げることができる。該エッチング処理は、ドライエッチング又はウエットエッチングのいずれか一方を用いて行っても良いし、双方を組み合わせて用いても良い。また、上述のエッチング処理に加えて、研磨（ＣＭＰなど）による平坦化を施すこともできる。もちろん、研磨のみを単独で用いても良い。なお、本実施の形態においては、配線層１１８の表面と絶縁層１２２の表面が同一平面上に存在する構成を示しているが、開示する発明がこれに限定されるものではない。例えば、配線層１１８が絶縁層１２２に覆われる構成であっても良い。
次に、絶縁層１２２上に、絶縁層１２４及び絶縁層１２６を形成する（図５（Ｇ）参照）。絶縁層１２４は、不純物元素の半導体層への侵入を抑制できる材料で形成することが好ましい。このような材料としては、例えば、窒化珪素、窒化酸化珪素、窒化アルミニウム、窒化酸化アルミニウムなどを挙げることができる。もちろん、酸化珪素、酸化窒化珪素、その他の絶縁材料を用いても良い。
絶縁層１２６は、貼り合わせにおける接合を形成する層であるから、その表面は、高い平坦性を有することが好ましい。このような絶縁層１２６としては、例えば、有機シランガスを用いて化学気相成長法により形成される酸化珪素膜を用いることができる。また、窒化珪素膜を用いても良い。
なお、本実施の形態においては、絶縁層１２２上の絶縁層を二層構造としたが、開示する発明はこれに限定されない。単層構造としても良いし、三層以上の積層構造としても良い。
以上により、半導体基板の製造に用いられる単結晶半導体基板が得られる。
（実施の形態２）
本実施の形態では、単結晶半導体基板の加工方法の別の一例について説明する。なお、本実施の形態における単結晶半導体基板の加工方法は、実施の形態１において図５を参照して説明した単結晶半導体基板の加工方法と共通する部分が多い。このため、本実施の形態においては、実施の形態１と相違する部分についてのみ説明することとする。
単結晶半導体基板１１０に損傷領域１１４を形成するまでの工程（図６（Ａ）、（Ｂ）参照）は実施の形態１と同様であるから、ここでは省略することとする。
損傷領域１１４を形成した後、絶縁層１１２を除去し、新たに絶縁層１２０を形成する（図６（Ｃ）参照）。ここで、絶縁層１１２を除去するのは、イオン照射の際に絶縁層１１２が損傷する可能性が高いためである。なお、絶縁層１１２の損傷が問題とならない場合には絶縁層１１２を除去する必要はない。この場合、絶縁層１１２上に新たに絶縁層１２０を形成しても良いし、絶縁層１２０を形成せずに絶縁層１１２のみを用いる構成としても良い。
絶縁層１２０を構成する材料としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどの、珪素またはゲルマニウムを組成に含む絶縁材料を挙げることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物、窒化アルミニウムなどの金属の窒化物、酸化窒化アルミニウムなどの金属の酸化窒化物、窒化酸化アルミニウムなどの金属の窒化酸化物を用いてもよい。絶縁層１２０の形成方法としては、ＣＶＤ法、スパッタ法などがある。
次に、絶縁層１２０を所望の形状にパターニングし、溝（開口）が形成された絶縁層１２２を形成する（図６（Ｄ）参照）。該溝は、後に配線層が形成される領域となるため、その深さは、少なくとも一部の領域で単結晶半導体基板にまで到達する深さである必要がある。
その後、配線層となる導電層１１６を形成する（図６（Ｅ）参照）。導電層１１６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、クロム、ニオブ、白金、銅、金、銀、マンガン、ネオジム、炭素、珪素等の材料を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。導電層１１６は、単層構造としても良いし、積層構造としても良い。
その後、導電層１１６の表面を平坦化すると共に、導電層１１６を分離して、配線層１１８を形成する（図６（Ｆ）参照）。具体的には、絶縁層１２２の表面が露出するまで導電層１１６を研磨する。これにより、導電層１１６を分離し、絶縁層１２２の溝に配線層１１８を形成することができる。平坦化工程の別の一例としては、エッチング処理（エッチバック処理）を挙げることができる。該エッチング処理は、ドライエッチング又はウエットエッチングのいずれか一方を用いて行っても良いし、双方を組み合わせて用いても良い。また、上述のエッチング処理に加えて、ＣＭＰによる平坦化を施すこともできる。
絶縁層１２４及び絶縁層１２６を形成する工程（図６（Ｇ）参照）については、実施の形態と同様であるからここでは省略する。以上により、ＳＯＩ基板の製造に用いられる単結晶半導体基板が得られる。
なお、本実施の形態は上記実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、上記実施の形態と異なる半導体装置及びその作製方法に関して図７を参照して説明する。
まず、上記図１に示すように半導体基板を作製する（図７（Ａ）参照）。ここでは、配線層１１８ａ、１１８ｂと第１の電極１１８ｃが単結晶半導体層１３２の下部に設けられている。配線層１１８ａ、１１８ｂと第１の電極１１８ｃは同一の工程で設けることができる。
次に、単結晶半導体層１３２にエッチング処理を施すことにより、単結晶半導体層１３２を島状に分離して単結晶半導体層２００及び単結晶半導体層２０２を形成する（図７（Ｂ）参照）。
ここでは、配線層１１８ａ、１１８ｂ上に存在する単結晶半導体層１３２の一部を除去することにより配線層１１８ａ、１１８ｂの表面の一部を露出させ、第１の電極１１８ｃ上に存在する単結晶半導体層１３２を除去することにより第１の電極１１８ｃを露出させる。なお、配線層１１８ａ、１１８ｂは、露出させた領域以外においては、単結晶半導体層との接続が保たれている。本実施の形態においては、配線層１１８ａ及び配線層１１８ｂは単結晶半導体層２０２と接触しており、また、一部の領域においてその表面が露出した構成となっているが、開示する発明がこれに限定されるものではない。
次に、単結晶半導体層２００と単結晶半導体層２０２を覆うように、ゲート絶縁層２０４を形成する（図７（Ｃ）参照）。なお、第１の電極１１８ｃ上にもゲート絶縁層２０４が形成される。ここでは、プラズマＣＶＤ法を用いて、酸化珪素膜を単層で形成する。その他にも、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁層２０４としても良い。
次に、ゲート絶縁層２０４上に導電層を形成した後、該導電層を所定の形状に加工（パターニング）することで、単結晶半導体層２００と単結晶半導体層２０２の上方にゲート絶縁層２０４を介してゲート電極２０６及びゲート電極２０８を形成し、第１の電極１１８ｃ上にゲート絶縁層２０４を介して第２の電極２０９を形成する（図７（Ｄ）参照）。
また、第１の電極１１８ｃ、ゲート絶縁層２０４及び第２の電極２０９の積層構造により容量素子２１１を設けることができる。容量素子２１１は、容量素子を構成する絶縁層として膜厚が小さいゲート絶縁層２０４を用いることができるため、トランジスタ上に形成される絶縁層を用いる場合と比較して、サイズを小さくしても同等の容量を形成できる。
導電層の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電層は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ニオブ等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体層に導電性を付与する不純物元素をドーピングした多結晶珪素などを用いて形成しても良い。
その後、図３及び４と同様の工程を行うことによって、複数のトランジスタ（ｎチャネル型トランジスタ２５０及びｐチャネル型トランジスタ２５２）及び容量素子２１１を有する半導体装置を作製することができる（図７（Ｅ）参照）。なお、本実施の形態では、サイドウォールを設けない構成を示したが、上記実施の形態１で示したようにサイドウォールを設けた構成としてもよい。
本実施の形態では、トランジスタの下層に配線層だけでなく容量素子を構成する第１の電極を設け、当該第１の電極上に形成される膜厚が小さいゲート絶縁層を、容量素子を構成する絶縁膜とすることによって、容量素子のサイズを縮小し、半導体装置をより微細化することができる。
なお、本実施の形態は上記実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記実施の形態と異なる半導体装置及びその作製方法に関して図８を参照して説明する。
はじめに、図５（又は図６）に示すように単結晶半導体基板を加工するが、本実施の形態では、図５（又は図６）における導電層１１６を形成する前に、後のトランジスタのしきい値電圧を制御するための不純物を添加する。本実施の形態では、ｎチャネル型トランジスタの形成領域には選択的にｐ型を付与する不純物を添加し、ｐチャネル型トランジスタの形成領域には選択的にｎ型を付与する不純物を添加することとする。これにより、単結晶半導体基板１１０には不純物が低濃度に添加されるが、その濃度は単結晶半導体基板１１０の表面付近で高くなるようにする。すなわち、単結晶半導体基板１１０の表面付近に、不純物濃度が相対的に高い領域１３４（ｐ型不純物領域）及び領域１３６（ｎ型不純物領域）が形成されるように不純物を添加する（図８（Ａ）参照）。なお、領域１３４及び領域１３６はあくまでも模式図であり、実際の不純物濃度は連続的に変化していることは言うまでもない。
なお、上記の不純物の添加は、損傷領域１１４の形成前に行っても良いし、損傷領域１１４の形成後に行っても良い。また、上記不純物としては、硼素、アルミニウム、ガリウムなどのｐ型を付与する不純物、又は、リン、砒素などのｎ型を付与する不純物を用いればよい。
次に、図５（又は図６）及び図１に示す方法を用いて、ベース基板１００上に単結晶半導体層１３２を有する構成のＳＯＩ基板を作製する（図８（Ｂ）参照）。これにより、領域１３４及び領域１３６が絶縁層１２２、配線層１１８ａ、又は配線層１１８ｂと接する構成のＳＯＩ基板が形成される。
その後、図２乃至４に示す方法を用いてトランジスタを形成する（図８（Ｃ）、（Ｄ）、（Ｅ）参照）。このようにして形成されたｎチャネル型トランジスタ２５０及びｐチャネル型トランジスタ２５２は、そのチャネル形成領域２２２及びチャネル形成領域２２８のゲート絶縁層２０４側には、しきい値制御用の不純物が低濃度に添加されており、チャネル形成領域２２２及びチャネル形成領域２２８の絶縁層１２２側には、相対的に高濃度に不純物が添加された領域２４０及び領域２４２を有する。
以上により、本実施の形態の半導体装置を作製することができる。本実施の形態においては、トランジスタのチャネル形成領域のゲート絶縁層側には、トランジスタのキャリアとは反対の極性を与える不純物が低濃度に添加され、トランジスタのしきい値を制御している。また、チャネル形成領域の絶縁層１２２側には、トランジスタのキャリアとは反対の極性を与える不純物が相対的に高濃度に添加されている。これにより、ゲート絶縁層２０４側にチャネルが形成されやすくなり、絶縁層１２２側にはチャネルが形成されにくくなるため、バックチャネルの発生を抑制し、オフ電流（リーク電流とも言う）を低減することが可能である。特に、トランジスタの微細化が進むにつれ、いわゆる短チャネル効果によりオフ電流の問題が深刻になるが、本実施の形態の如き構成を採用することにより、微細化を進行させてもオフ電流を低減することが可能であるため、優れた特性の半導体装置を提供することができる。
なお、本実施の形態は上記実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、半導体装置のうち、特に表示装置を用いた電子機器について、図９及び１０を参照して説明する。
開示する発明の半導体装置（特に表示装置）を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図９（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体９０１、支持台９０２、表示部９０３、スピーカー部９０４、ビデオ入力端子９０５等を含む。表示部９０３には、開示する発明の半導体装置が用いられている。開示する発明により、配線の自由度を向上させ、集積度を向上させた半導体装置を製造することができるため、高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
図９（Ｂ）はデジタルカメラである。本体９１１の正面部分には受像部９１３が設けられており、本体９１１の上面部分にはシャッターボタン９１６が設けられている。また、本体９１１の背面部分には、表示部９１２、操作キー９１４、及び外部接続ポート９１５が設けられている。表示部９１２には、開示する発明の半導体装置が用いられている。開示する発明により、高性能なデジタルカメラを提供することができる。
図９（Ｃ）はノート型パーソナルコンピュータである。本体９２１には、キーボード９２４、外部接続ポート９２５、ポインティングデバイス９２６が設けられている。また、本体９２１には、表示部９２３を有する筐体９２２が取り付けられている。表示部９２３には、開示する発明の半導体装置が用いられている。開示する発明により、高性能なノート型パーソナルコンピュータを提供することができる。
図９（Ｄ）はモバイルコンピュータであり、本体９３１、表示部９３２、スイッチ９３３、操作キー９３４、赤外線ポート９３５等を含む。表示部９３２にはアクティブマトリクス表示装置が設けられている。表示部９３２には、開示する発明の半導体装置が用いられている。開示する発明により、高性能なモバイルコンピュータを提供することができる。
図９（Ｅ）は画像再生装置である。本体９４１には、表示部９４４、記録媒体読み込み部９４５及び操作キー９４６が設けられている。また、本体９４１には、スピーカー部９４７及び表示部９４３それぞれを有する筐体９４２が取り付けられている。表示部９４３及び表示部９４４それぞれには、開示する発明の半導体装置が用いられている。開示する発明により、高性能な画像再生装置を提供することができる。
図９（Ｆ）は電子書籍である。本体９５１には操作キー９５３が設けられている。また、本体９５１には複数の表示部９５２が取り付けられている。表示部９５２には、開示する発明の半導体装置が用いられている。開示する発明により、高性能な電子書籍を提供することができる。
図９（Ｇ）はビデオカメラであり、本体９６１には外部接続ポート９６４、リモコン受信部９６５、受像部９６６、バッテリー９６７、音声入力部９６８、操作キー９６９が設けられている、また、本体９６１には、表示部９６２を有する筐体９６３が取り付けられている。表示部９６２には、開示する発明の半導体装置が用いられている。開示する発明により、高性能なビデオカメラを提供することができる。
図９（Ｈ）は携帯電話であり、本体９７１、筐体９７２、表示部９７３、音声入力部９７４、音声出力部９７５、操作キー９７６、外部接続ポート９７７、アンテナ９７８等を含む。表示部９７３には、開示する発明の半導体装置が用いられている。開示する発明により、高性能な携帯電話を提供することができる。
図１０は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１０００の構成の一例である。ここで、図１０（Ａ）は正面図、図１０（Ｂ）は背面図、図１０（Ｃ）は展開図である。携帯電子機器１０００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
携帯電子機器１０００は、筐体１００１及び筐体１００２で構成されている。筐体１００１は、表示部１０１１、スピーカー１０１２、マイクロフォン１０１３、操作キー１０１４、ポインティングデバイス１０１５、カメラ用レンズ１０１６、外部接続端子１０１７等を備え、筐体１００２は、キーボード１０２１、外部メモリスロット１０２２、カメラ用レンズ１０２３、ライト１０２４、イヤフォン端子１０２５等を備えている。また、アンテナは筐体１００１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
表示部１０１１には、開示する発明の半導体装置が組み込まれている。なお、表示部１０１１に表示される映像（及びその表示方向）は、携帯電子機器１０００の使用形態に応じて様々に変化する。また、表示部１０１１と同一面にカメラ用レンズ１０１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１０１２及びマイクロフォン１０１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１０２３（及び、ライト１０２４）を用いて静止画及び動画の撮影を行う場合には、表示部１０１１はファインダーとして用いられることになる。操作キー１０１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。
重なり合った筐体１００１と筐体１００２は、スライドし、図１０（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１０２１、ポインティングデバイス１０１５を用いた円滑な操作が可能である。外部接続端子１０１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１０２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。開示する発明により、高性能な携帯電子機器を提供することができる。
以上の様に、開示する発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、上記実施の形態と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、耐圧を考慮したトランジスタの構成について図１１と図１２を用いて説明する。はじめに、図１、５、６などに示す方法を用いてＳＯＩ基板を作製する（図１１（Ａ）参照）。該ＳＯＩ基板は、ベース基板１００上に絶縁層１２６、絶縁層１２４、絶縁層１２２及び配線層１１８、単結晶半導体層１３２を順に積層した構造を有している。なお、本実施の形態においては、配線層１１８を部分的に設ける構成としたが、開示する発明はこれに限られず、絶縁層１２４上の全面に配線層１１８を有する構成としても良い。本実施の形態に示すトランジスタにおいて、配線層１１８はドレイン配線（又はソース配線）として機能する。
次に、単結晶半導体層１３２に一導電型を付与する不純物元素を添加して後のドレイン領域（又はソース領域）となる半導体層２６０を形成する。本実施の形態では、ｎ型を付与する不純物元素（例えばリンやヒ素など）を高濃度に添加する。その後、半導体層２６０をシード層としてエピタキシャル成長を利用することにより、当該半導体層２６０上に半導体層２６２を形成する。半導体層２６２は、例えば、ＣＶＤ法により気相成長させながら成膜することより形成することができる。また、単結晶半導体層１３２上に非晶質半導体層を形成した後、熱処理（例えば、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法による５００℃乃至８００℃、３秒乃至１８０秒の熱処理）を行い固相成長により結晶化させて形成してもよい（図１１（Ｂ）参照）。
半導体層２６２は半導体層２６０と同様の材料を用いて形成することができ、例えば、単結晶シリコンでなる半導体層２６０上に、エピタキシャル成長により単結晶シリコンでなる半導体層２６２を形成することができる。なお、半導体層２６２の結晶性については、作製の条件によって様々に異ならせることが可能である。このため、半導体層２６２の結晶性については、特に限定されないものとする。また、半導体層２６２の厚さは例えば１μｍ以上とすることができるが、この値は要求される耐圧によって適宜変更することができる。また、半導体層２６２は低濃度のｎ型不純物が含有されるように形成する。
なお、本実施の形態においては、ＳＯＩ基板を作製した後にｎ型を付与する不純物元素を添加する構成としたが、開示する発明はこれに限定されない。例えば、ｎ型の単結晶半導体基板を用いてＳＯＩ基板を作製することで、不純物元素を添加する工程を省略することもできる。また、半導体層２６０上にエピタキシャル成長によって半導体層２６２を形成する構成としたが、単結晶半導体層１３２を厚く形成することにより、半導体層２６２の形成を省略する構成としても良い。この場合には、単結晶半導体層１３２の下部が高濃度になるように、また、単結晶半導体層１３２の上部が低濃度になるようにｎ型を付与する不純物元素を添加すればよい。
その後、半導体層２６２にｐ型を付与する不純物元素（例えばボロンなど）及びｎ型を付与する不純物元素を選択的に添加して、ｐ型領域２６４及びｎ型領域２６６を形成する（図１１（Ｃ）参照）。ここで、ｐ型領域２６４の一部は後のチャネル形成領域となる領域であり、ｎ型領域２６６は後のソース領域（又はドレイン領域）となる領域である。
ｐ型領域２６４及びｎ型領域２６６を形成した後に、半導体層２６２上にゲート絶縁層２６８を形成し、当該ゲート絶縁層２６８上にゲート電極２７０を選択的に形成する。ここで、ゲート電極２７０は、少なくともその一部がｎ型領域２６６と重なりを有する構成とすることが好ましい。これにより電界の集中が緩和されるため、耐圧を一層向上することができる。続いて、ゲート電極２７０を覆うように絶縁層２７２を形成した後に、当該絶縁層２７２及びゲート絶縁層２６８に開口を形成し、ｎ型領域２６６と電気的に接続された配線層２７４を形成する（図１１（Ｄ）参照）。なお、配線層２７４はソース配線（又はドレイン配線）として機能する。
以上により、耐圧の高いトランジスタを得ることができる。図１２に、本実施の形態におけるトランジスタの平面図と断面図の関係を示す。図１２（Ａ）は本実施の形態におけるトランジスタの断面図であり、図１２（Ｂ）は平面図である。ここで、図１２（Ａ）は、図１２（Ｂ）のＣ−Ｄにおける断面に対応している。なお、図１２（Ｂ）では簡単のため、半導体層２６２、ゲート絶縁層２６８、ゲート電極２７０、絶縁層２７２、配線層２７４など、構成要素の一部を省略している。例えば、トランジスタの下方に設けられた配線層１１８が、トランジスタの上方に設けられた配線層と電気的に接続する構成とすることができる。
本実施の形態においては、ｐ型領域２６４及びｎ型領域２６６を円形としている（図１２（Ｂ）参照）が、開示する発明はこれに限定されない。矩形としても良いし、その他の形状であっても良い。なお、本実施の形態にて示したように、ｐ型領域２６４及びｎ型領域２６６を円形にすることで、チャネル長Ｌを一定にすることができる。これにより、チャネル形成領域における電界の集中を緩和することができるため、トランジスタの耐圧向上につながる。なお、本実施の形態においては半導体層２６０と接する配線層１１８を有しているため、大電流を伴うトランジスタの廃熱の効率を向上するという効果も得られる。
本実施の形態は、上記実施の形態と適宜組み合わせて用いることができる。
半導体基板の製造方法について示す図である。 半導体装置の製造方法について示す図である。 半導体装置の製造方法について示す図である。 半導体装置の製造方法について示す図である。 半導体基板の加工方法について示す図である。 半導体基板の加工方法について示す図である。 半導体装置の製造方法について示す図である。 半導体装置の製造方法について示す図である。 半導体装置を用いた電子機器を示す図である。 半導体装置を用いた電子機器を示す図である。 半導体装置の製造方法について示す図である。 半導体装置の断面図及び平面図である。
符号の説明
１００ ベース基板
１１０ 単結晶半導体基板
１１２ 絶縁層
１１４ 損傷領域
１１６ 導電層
１１８ 配線層
１１８ａ 配線層
１１８ｂ 配線層
１１８ｃ 第１の電極
１２０ 絶縁層
１２２ 絶縁層
１２４ 絶縁層
１２６ 絶縁層
１２８ 単結晶半導体層
１３０ 単結晶半導体基板
１３２ 単結晶半導体層
１３４ 領域
１３６ 領域
１４０ イオンビーム
１４２ レーザー光
２００ 単結晶半導体層
２０２ 単結晶半導体層
２０４ ゲート絶縁層
２０６ ゲート電極
２０８ ゲート電極
２０９ 電極
２１０ 不純物領域
２１１ 容量素子
２１２ 不純物領域
２１４ サイドウォール
２１６ サイドウォール
２１８ 高濃度不純物領域
２２０ 低濃度不純物領域
２２２ チャネル形成領域
２２４ 高濃度不純物領域
２２６ 低濃度不純物領域
２２８ チャネル形成領域
２３０ 絶縁層
２３２ 配線層
２３４ 配線層
２４０ 領域
２４２ 領域
２５０ ｎチャネル型トランジスタ
２５２ ｐチャネル型トランジスタ
２６０ 半導体層
２６２ 半導体層
２６４ ｐ型領域
２６６ ｎ型領域
２６８ ゲート絶縁層
２７０ ゲート電極
２７２ 絶縁層
２７４ 配線層
９０１ 筺体
９０２ 支持台
９０３ 表示部
９０４ スピーカー部
９０５ ビデオ入力端子
９１１ 本体
９１２ 表示部
９１３ 受像部
９１４ 操作キー
９１５ 外部接続ポート
９１６ シャッターボタン
９２１ 本体
９２２ 筐体
９２３ 表示部
９２４ キーボード
９２５ 外部接続ポート
９２６ ポインティングデバイス
９３１ 本体
９３２ 表示部
９３３ スイッチ
９３４ 操作キー
９３５ 赤外線ポート
９４１ 本体
９４２ 筐体
９４３ 表示部
９４４ 表示部
９４５ 部
９４６ 操作キー
９４７ スピーカー部
９５１ 本体
９５２ 表示部
９５３ 操作キー
９６１ 本体
９６２ 表示部
９６３ 筐体
９６４ 外部接続ポート
９６５ リモコン受信部
９６６ 受像部
９６７ バッテリー
９６８ 音声入力部
９６９ 操作キー
９７１ 本体
９７２ 筐体
９７３ 表示部
９７４ 音声入力部
９７５ 音声出力部
９７６ 操作キー
９７７ 外部接続ポート
９７８ アンテナ
１０００ 携帯電子機器
１００１ 筐体
１００２ 筐体
１０１１ 表示部
１０１２ スピーカー
１０１３ マイクロフォン
１０１４ 操作キー
１０１５ ポインティングデバイス
１０１６ カメラ用レンズ
１０１７ 外部接続端子
１０２１ キーボード
１０２２ 外部メモリスロット
１０２３ カメラ用レンズ
１０２４ ライト
１０２５ イヤフォン端子

Claims (8)

  1. 絶縁体でなる基板上の第１の絶縁層と、
    前記第１の絶縁層上に選択的に形成された第１の配線層と、
    前記第１の絶縁層上の、前記第１の配線層が形成された領域以外の領域に形成された第２の絶縁層と、
    前記第１の配線層及び前記第２の絶縁層上に形成され、チャネル形成領域と不純物領域を有する単結晶半導体層と、
    前記単結晶半導体層のチャネル形成領域上にゲート絶縁層を介して形成されたゲート電極と、
    前記第１の配線層、前記第２の絶縁層、前記単結晶半導体層及び前記ゲート電極を覆うように形成された第３の絶縁層と、
    前記第３の絶縁層上に形成された第２の配線層と、を有し、
    前記第１の配線層と前記単結晶半導体層の不純物領域が電気的に接続されており、
    前記第１の配線層と前記第２の配線層が電気的に接続されていることを特徴とする半導体装置。
  2. 絶縁体でなる基板上の第１の絶縁層と、
    前記第１の絶縁層上に選択的に形成された第１の配線層及び第１の電極と、
    前記第１の絶縁層上の、前記第１の配線層及び前記第１の電極が形成された領域以外の領域に形成された第２の絶縁層と、
    前記第１の配線層及び前記第２の絶縁層上に形成され、チャネル形成領域と不純物領域を有する単結晶半導体層と、
    前記単結晶半導体層のチャネル形成領域上にゲート絶縁層を介して形成されたゲート電極と、
    前記第１の電極上に前記ゲート絶縁層を介して形成された第２の電極と、
    前記第１の配線層、前記第２の絶縁層、前記単結晶半導体層、前記第１の電極及び前記第２の電極ゲート電極を覆うように形成された第３の絶縁層と、
    前記第３の絶縁層上に設けられた第２の配線層と、を有し、
    前記第１の配線層と前記単結晶半導体層の不純物領域が電気的に接続されており、
    前記第１の配線層と前記第２の配線層が電気的に接続されていることを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記第２の配線層は、前記第３の絶縁層に接して形成され、前記第３の絶縁層に設けられた開口部において、前記単結晶半導体層と異なる単結晶半導体層の不純物領域に電気的に接続されていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第１の絶縁層は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素のいずれかを含む層の積層構造を有することを特徴とする半導体装置。
  5. 単結晶半導体基板にイオンを照射することにより、該単結晶半導体基板に損傷領域を形成し、
    前記単結晶半導体基板の表面に選択的に第１の配線層を形成し、
    前記単結晶半導体基板の表面の、前記第１の配線層が形成された領域以外の領域に第１の絶縁層を形成し、
    前記第１の配線層及び前記第１の絶縁層と接するように第２の絶縁層を形成し、
    前記第２の絶縁層の表面を、絶縁体でなる基板の表面と接触させることにより、前記第２の絶縁層と前記絶縁体でなる基板を接合させ、
    前記単結晶半導体基板を前記損傷領域にて分離させることにより、前記絶縁体でなる基板の表面に前記第１の配線層と単結晶半導体層との積層体を形成し、
    前記単結晶半導体層をパターニングすることにより、前記第１の配線層の一部を露出させた後、ゲート絶縁層、ゲート電極、第３の絶縁層を順に形成し、
    前記第３の絶縁層に開口部を形成することにより前記第１の配線層の一部を露出させ、
    前記第３の絶縁層上に、前記第１の配線層と電気的に接続する第２の配線層を形成することを特徴とする半導体装置の作製方法。
  6. 単結晶半導体基板にイオンを照射することにより、該単結晶半導体基板に損傷領域を形成し、
    前記単結晶半導体基板の表面に選択的に第１の配線層及び第１の電極を形成し、
    前記単結晶半導体基板の表面の、前記第１の配線層及び前記第１の電極が形成された領域以外の領域に第１の絶縁層を形成し、
    前記第１の配線層、前記第１の電極及び前記第１の絶縁層と接するように第２の絶縁層を形成し、
    前記第２の絶縁層の表面を、絶縁体でなる基板の表面と接触させることにより、前記第２の絶縁層と前記絶縁体でなる基板を接合させ、
    前記単結晶半導体基板を前記損傷領域にて分離させることにより、前記絶縁体でなる基板の表面に前記第１の配線層及び前記第１の電極と単結晶半導体層との積層体を形成し、
    前記単結晶半導体層をパターニングすることにより、前記第１の配線層の一部と前記第１の電極を露出させ、
    パターニングされた前記単結晶半導体層、露出した前記第１の配線層の一部及び前記第１の電極上にゲート絶縁層を形成し、
    前記単結晶半導体層上に前記ゲート絶縁層を介してゲート電極を形成し、
    前記第１の電極上に前記ゲート絶縁層を介して第２の電極を形成し、
    前記単結晶半導体層、前記第１の配線層及び前記第２の電極を覆うように第３の絶縁層を形成し、
    前記第３の絶縁層に開口部を形成することにより前記第１の配線層の一部を露出させ、
    前記第３の絶縁層上に、前記第１の配線層と電気的に接続する第２の配線層を形成することを特徴とする半導体装置の作製方法。
  7. 請求項５又は請求項６において、
    前記絶縁体でなる基板の表面に形成された前記単結晶半導体層のパターニング前に、前記単結晶半導体層にレーザー光を照射することを特徴とする半導体装置の作製方法。
  8. 請求項５乃至請求項７のいずれか一において、
    前記第１の配線層を形成する前に、前記単結晶半導体基板に対してしきい値電圧を制御するための不純物を選択的に添加することを特徴とする半導体装置の作製方法。
JP2008305824A 2007-12-03 2008-12-01 半導体装置及びその作製方法 Expired - Fee Related JP5433220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008305824A JP5433220B2 (ja) 2007-12-03 2008-12-01 半導体装置及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007312762 2007-12-03
JP2007312762 2007-12-03
JP2008305824A JP5433220B2 (ja) 2007-12-03 2008-12-01 半導体装置及びその作製方法

Publications (3)

Publication Number Publication Date
JP2009158942A true JP2009158942A (ja) 2009-07-16
JP2009158942A5 JP2009158942A5 (ja) 2011-12-22
JP5433220B2 JP5433220B2 (ja) 2014-03-05

Family

ID=40491094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008305824A Expired - Fee Related JP5433220B2 (ja) 2007-12-03 2008-12-01 半導体装置及びその作製方法

Country Status (4)

Country Link
US (1) US8304832B2 (ja)
EP (1) EP2068366A3 (ja)
JP (1) JP5433220B2 (ja)
KR (1) KR101594335B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077817A (ja) * 2011-09-16 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013077815A (ja) * 2011-09-16 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2015213185A (ja) * 2009-12-18 2015-11-26 株式会社半導体エネルギー研究所 半導体装置
KR20200026836A (ko) * 2017-07-14 2020-03-11 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158853A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体装置
US8513090B2 (en) * 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
CN105609509A (zh) 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
TWI787452B (zh) * 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
DE102014205130A1 (de) 2014-03-19 2015-09-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Speicherzelle
CN114609843A (zh) * 2022-03-07 2022-06-10 江西晶浩光学有限公司 一种可变光圈、摄像模组及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196269A (ja) * 1990-11-27 1992-07-16 Sharp Corp Ｓｏｉ基板の作製方法
JP2004253458A (ja) * 2003-02-18 2004-09-09 Seiko Epson Corp 複合半導体基板の製造方法、複合半導体基板、電気光学装置並びに電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878455A (ja) * 1981-10-08 1983-05-12 Nec Corp 半導体装置の製造方法
US4503154A (en) * 1982-01-05 1985-03-05 Biorganic Energy, Inc. Anaerobic digestion of organic waste for biogas production
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
JP2002057309A (ja) 2000-08-08 2002-02-22 Sony Corp Ｓｏｉ基板の作製方法
EP1244139A2 (en) * 2001-03-23 2002-09-25 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor film
JP2003110108A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体装置の製造方法及びその構造
KR100746220B1 (ko) * 2004-01-12 2007-08-03 삼성전자주식회사 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
JP4687259B2 (ja) * 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
JP2007312762A (ja) 2006-05-26 2007-12-06 Masato Oishi マグロ用多翼式カイト曳き縄。
JP2008112843A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196269A (ja) * 1990-11-27 1992-07-16 Sharp Corp Ｓｏｉ基板の作製方法
JP2004253458A (ja) * 2003-02-18 2004-09-09 Seiko Epson Corp 複合半導体基板の製造方法、複合半導体基板、電気光学装置並びに電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015213185A (ja) * 2009-12-18 2015-11-26 株式会社半導体エネルギー研究所 半導体装置
US9978757B2 (en) 2009-12-18 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013077817A (ja) * 2011-09-16 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013077815A (ja) * 2011-09-16 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
KR20200026836A (ko) * 2017-07-14 2020-03-11 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법
KR102390772B1 (ko) 2017-07-14 2022-04-25 썬에디슨 세미컨덕터 리미티드 반도체 온 절연체 구조의 제조 방법

Also Published As

Publication number Publication date
KR101594335B1 (ko) 2016-02-16
EP2068366A2 (en) 2009-06-10
US20090140337A1 (en) 2009-06-04
KR20090057903A (ko) 2009-06-08
JP5433220B2 (ja) 2014-03-05
US8304832B2 (en) 2012-11-06
EP2068366A3 (en) 2015-07-01

Similar Documents

Publication Publication Date Title
JP5433220B2 (ja) 半導体装置及びその作製方法
JP5553523B2 (ja) 半導体装置の作製方法
JP5500914B2 (ja) レーザ照射装置
JP5586912B2 (ja) 半導体基板の作製方法
US8492248B2 (en) Manufacturing method of semiconductor substrate
JP5586906B2 (ja) 半導体装置の作製方法
JP5583916B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP5284669B2 (ja) 半導体装置の作製方法
JP5925440B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5580010B2 (ja) 半導体装置の作製方法
JP5279260B2 (ja) 半導体層の評価方法
JP5576617B2 (ja) 単結晶半導体層の結晶性評価方法
KR101641499B1 (ko) Ｓｏｉ 기판의 제작 방법
JP2009212387A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5433220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees