JPS5878455A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5878455A JPS5878455A JP56160546A JP16054681A JPS5878455A JP S5878455 A JPS5878455 A JP S5878455A JP 56160546 A JP56160546 A JP 56160546A JP 16054681 A JP16054681 A JP 16054681A JP S5878455 A JPS5878455 A JP S5878455A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- silicon film
- single crystal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 14
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000003792 electrolyte Substances 0.000 claims 1
- 229910052500 inorganic mineral Inorganic materials 0.000 claims 1
- 239000011707 mineral Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 15
- 238000010894 electron beam technology Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 241000255925 Diptera Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 244000046146 Pueraria lobata Species 0.000 description 1
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の電極配線の集積密度を飛躍的に
向上させる半導体装置の製造方法に関するものである。
向上させる半導体装置の製造方法に関するものである。
近年、半導体装置の集積密度を高めるために、絶縁基体
表面に１もしくは半導体基体上に設けた絶縁膜の表面に
、多結晶もしくは非晶質のシリコン膜を設け、当鋏膜に
レーザー光もしくは電子ビームを照射する勢の手段によ
りこれを単結晶化する所９８０Ｉ （ａｉｌ １ｃｏｎ
ｏｎ １ｎｓｕｌａｔｏｒ Ｊ技術が提案されている
。当咳法によれば、単結晶層が多層に形成できることか
ら、装置の集積密度向上が期待できる。しかし、半導体
装置においては、電極配線に占める面積は全体の４０−
以上であり、ＳＯＩ技術を用いてトランジスタの能動領
域を為密度化できたとしても配線の占める面積を低減で
きなければ装置の高集積化は実現できない。
表面に１もしくは半導体基体上に設けた絶縁膜の表面に
、多結晶もしくは非晶質のシリコン膜を設け、当鋏膜に
レーザー光もしくは電子ビームを照射する勢の手段によ
りこれを単結晶化する所９８０Ｉ （ａｉｌ １ｃｏｎ
ｏｎ １ｎｓｕｌａｔｏｒ Ｊ技術が提案されている
。当咳法によれば、単結晶層が多層に形成できることか
ら、装置の集積密度向上が期待できる。しかし、半導体
装置においては、電極配線に占める面積は全体の４０−
以上であり、ＳＯＩ技術を用いてトランジスタの能動領
域を為密度化できたとしても配線の占める面積を低減で
きなければ装置の高集積化は実現できない。
従−て、装置の高集積化には配線を高密度化することが
不可欠である。
不可欠である。
かかる目的のために、従来は配線パターンを２層もしく
は複数層に分けて形成することが行われている・しかし
、かかる方法は、半導体基板の表面で、配線パターンを
複数層に分けて行うことから、集積管−をさらに＾める
。あるいは複雑なロジックを構成する等、大量の配線を
行わなければならない場合には装置の面積に限りがある
ことから、配線パターンの幅を狭くする手法による外な
いのが現状である。
は複数層に分けて形成することが行われている・しかし
、かかる方法は、半導体基板の表面で、配線パターンを
複数層に分けて行うことから、集積管−をさらに＾める
。あるいは複雑なロジックを構成する等、大量の配線を
行わなければならない場合には装置の面積に限りがある
ことから、配線パターンの幅を狭くする手法による外な
いのが現状である。
しかし最近絶縁基体もしくは半導体基体表面に設けられ
た絶縁膜の表面に、多結晶シリコン膜を設け、これをレ
ーザー光もしくは電子ビームの照射等の手段で瞬間的Ｋ
ｌｌ融し蟲蒙膜を単結晶化する技術が検討されて怠り、
かかる手段を用いて当該・単結晶膜の下層に配線パター
ンが息め込ま゛れ、れば、従来の半導体装置にみられた
配線形成Ｏ困−さを改善できると本発明者は考えた・以
下、本発明をＭ０８トランジスタに適用した場合を例と
して、図を用いてｌ！―する。
た絶縁膜の表面に、多結晶シリコン膜を設け、これをレ
ーザー光もしくは電子ビームの照射等の手段で瞬間的Ｋ
ｌｌ融し蟲蒙膜を単結晶化する技術が検討されて怠り、
かかる手段を用いて当該・単結晶膜の下層に配線パター
ンが息め込ま゛れ、れば、従来の半導体装置にみられた
配線形成Ｏ困−さを改善できると本発明者は考えた・以
下、本発明をＭ０８トランジスタに適用した場合を例と
して、図を用いてｌ！―する。
第１図は、本発明の一一緒例を説明するための図であり
、各主要工１１における半導体装置Ｏ断面図である０図
において、１は絶縁体基体、意は第１ｏ１１１Ｅ極、−
３１，諺、謔は絶縁膜、鵠はコンタクトスルーホール、
４は多結晶半導体膜、葛は単結晶半導体膜、４７は不純
物領域、５はレーザ光もしくは電子ビームの照射方向、
６１．６５ はイオンの飛来方向、７は第２の電極を
、８は第３の電極をそれぞれ示す。
、各主要工１１における半導体装置Ｏ断面図である０図
において、１は絶縁体基体、意は第１ｏ１１１Ｅ極、−
３１，諺、謔は絶縁膜、鵠はコンタクトスルーホール、
４は多結晶半導体膜、葛は単結晶半導体膜、４７は不純
物領域、５はレーザ光もしくは電子ビームの照射方向、
６１．６５ はイオンの飛来方向、７は第２の電極を
、８は第３の電極をそれぞれ示す。
今、−例としてＮ４’ヤネルトランジスタを作る場合に
ついて説明する。また絶縁体基体ｌとして、非晶質石英
基板を使用して、製造工程を順を追。
ついて説明する。また絶縁体基体ｌとして、非晶質石英
基板を使用して、製造工程を順を追。
て説明する。まず、第１図（ａ）の如く基体１上に第１
の電極２が通常のフォトエツチング技術を用いて形成さ
れる。幽蚊電極の材質としては、リン。
の電極２が通常のフォトエツチング技術を用いて形成さ
れる。幽蚊電極の材質としては、リン。
ヒ素等のＮＷｉ不純物を１１６１１Ｆに含むポリシリコ
ンもしくはタングステン、モリブデン、チタン、白金等
の少く七も１０００Ｃの熱処理に耐え得るいずれか一種
もしくは複数の金属を用いるのが好ましい。
ンもしくはタングステン、モリブデン、チタン、白金等
の少く七も１０００Ｃの熱処理に耐え得るいずれか一種
もしくは複数の金属を用いるのが好ましい。
次に８ｊＯ，もしくは８に、Ｎ４等の物質からなる非晶
質絶縁膜３１ が、前記基体１および電極２の表面に設
けられた後、電極２０表面の絶縁＄３１ の所望の一
部が選択的に除去され、コンタクトボール易 が形成さ
れる（第１図（ｂ））。
質絶縁膜３１ が、前記基体１および電極２の表面に設
けられた後、電極２０表面の絶縁＄３１ の所望の一
部が選択的に除去され、コンタクトボール易 が形成さ
れる（第１図（ｂ））。
次Ｋ、ＭＯＳ ）ランジスタのアクティブ領域を形ゝ成
する良く、少くとも前記コンタクトホールあをおおう領
域に、多結晶もしくは非晶質シリコン膜４が選択的に設
けられ、続いて当該シリコン膜４の表向もしくは当該シ
リコン膜４を含む前記半導体基体１０表面にル−ザー光
もしくは・−子ビーム５が照射され、シリコン膜４が再
結晶化し、単結晶もしくは単結晶に近いシリコン膜部
になる（＠１図（Ｃ）） 、を当該シリコン膜４の好ま
しい膜厚は０．３〜０．５ミクロンである。当該膜厚に
対するレーザー光の好ましい波長は０．５〜１ ミクロ
ンであり、シリコン族４の光吸収効率を増加するべく、
当該膜表面に８ｉ０２ 等の膜を設けても良く、また
電極２が治融もしくはシリコン膜４と反応する等のシリ
コン膜領域を選択除去すれば良い、ｔた電子ビーム會照
射する場合、チャージアップを防止するためシリコン膜
４の！！面に絶縁膜を介して導電性電極を設けると良い
結果を得る。
する良く、少くとも前記コンタクトホールあをおおう領
域に、多結晶もしくは非晶質シリコン膜４が選択的に設
けられ、続いて当該シリコン膜４の表向もしくは当該シ
リコン膜４を含む前記半導体基体１０表面にル−ザー光
もしくは・−子ビーム５が照射され、シリコン膜４が再
結晶化し、単結晶もしくは単結晶に近いシリコン膜部
になる（＠１図（Ｃ）） 、を当該シリコン膜４の好ま
しい膜厚は０．３〜０．５ミクロンである。当該膜厚に
対するレーザー光の好ましい波長は０．５〜１ ミクロ
ンであり、シリコン族４の光吸収効率を増加するべく、
当該膜表面に８ｉ０２ 等の膜を設けても良く、また
電極２が治融もしくはシリコン膜４と反応する等のシリ
コン膜領域を選択除去すれば良い、ｔた電子ビーム會照
射する場合、チャージアップを防止するためシリコン膜
４の！！面に絶縁膜を介して導電性電極を設けると良い
結果を得る。
さらに、シリコン膜４が基体１０表南全域に設けられた
後にレーザー光もしくは電子ビームを照射し、−ｍ鋏膜
を単結晶もしくはこれに近い膜と成し、続いて選択的に
パターンを形成して良いことは言うまでもない。
後にレーザー光もしくは電子ビームを照射し、−ｍ鋏膜
を単結晶もしくはこれに近い膜と成し、続いて選択的に
パターンを形成して良いことは言うまでもない。
コンタクトホール易 を介して単結晶シリコン膜部の電
極２Ｋｍする部分は単結晶とはなり難いため、繍凋トラ
ンジスタのゲート領域は尚鋏コンタクトホールから２〜
３ミクロンＳ度離れた位置に形成するのが好ましい。
極２Ｋｍする部分は単結晶とはなり難いため、繍凋トラ
ンジスタのゲート領域は尚鋏コンタクトホールから２〜
３ミクロンＳ度離れた位置に形成するのが好ましい。
次に、単結晶シリコン膜藝 の表面に絶縁膜３２が形成
されると共に、轟誼シリコン＠４５ の不純物１１１
１＆を制御するべくボ１ンイオン６１ がイオン打込
みされ、続いて熱処理が行われる（図（ｄ））。
されると共に、轟誼シリコン＠４５ の不純物１１１
１＆を制御するべくボ１ンイオン６１ がイオン打込
みされ、続いて熱処理が行われる（図（ｄ））。
当該絶縁膜冨は単結晶シリコン膜部 を酸化した８轟０
！ を用いるのが最も簡単で良い結果を得る。
！ を用いるのが最も簡単で良い結果を得る。
また、当該ボロンイオン打込みは、多−品もしくは非晶
質シリコン膜４の形成時に所望量のボロンを導入すれば
省くことができる。
質シリコン膜４の形成時に所望量のボロンを導入すれば
省くことができる。
次に＊１１０電極７が通常のフ命トエダチング技術を用
いて形成され、続いて当該電極７をマスクとして単結晶
膜４５ Ｋ９ン、ヒ素等のＮ＠不純物６５ がイオン
打込みされ（図（ｅ））熱処理を経て前記単結晶シリコ
ン膜４５ 〇一部にソース嗜ドレンとなるψ領域４７
が形成される（図（ｆ））ｏ電極７の材質としては、多
結晶シリコンもしくはＣれを単結晶化せしめた膜、もし
くはモリブデン、チタン、白金、タングステン等の金属
のいずれかを用いることができる。
いて形成され、続いて当該電極７をマスクとして単結晶
膜４５ Ｋ９ン、ヒ素等のＮ＠不純物６５ がイオン
打込みされ（図（ｅ））熱処理を経て前記単結晶シリコ
ン膜４５ 〇一部にソース嗜ドレンとなるψ領域４７
が形成される（図（ｆ））ｏ電極７の材質としては、多
結晶シリコンもしくはＣれを単結晶化せしめた膜、もし
くはモリブデン、チタン、白金、タングステン等の金属
のいずれかを用いることができる。
次に、絶縁膜（が設けられた後に、電極７およびＮ＋憤
域４７ の表面の当該絶縁膜の一部が選択的に除去され
、続いて第３の電極８が形成されｎチャネル（４）Ｓト
ランジスタが形成される（図（−）。
域４７ の表面の当該絶縁膜の一部が選択的に除去され
、続いて第３の電極８が形成されｎチャネル（４）Ｓト
ランジスタが形成される（図（−）。
理解を深めるために１第１図（−に示す構造のトランジ
スタを平面図にすると例えば第２図に示す如くなる。図
において、第１図と同記号は同一物質を示し・ており、
第１図（ｇ）に示された構造は尚該図の一点鎖線にそっ
た断面を示１ている。
スタを平面図にすると例えば第２図に示す如くなる。図
において、第１図と同記号は同一物質を示し・ており、
第１図（ｇ）に示された構造は尚該図の一点鎖線にそっ
た断面を示１ている。
落１図、第２図で説明した半導体装置は、絶縁基体表面
に第１の電極２を形成した後にトランジスタの能動領域
となる単結晶もしくはこれに近いシリコン膜を形成する
のが特徴であり、トランジスタのソースもしくはドレン
となるＮ＋領域４７０少くとも一方は第１の電極２を用
いてｗ８１１ｆｃされるため、尚該構造から成る半導体
装置の表面での配−〇自由度が大幅に改善されることは
明らかである。
に第１の電極２を形成した後にトランジスタの能動領域
となる単結晶もしくはこれに近いシリコン膜を形成する
のが特徴であり、トランジスタのソースもしくはドレン
となるＮ＋領域４７０少くとも一方は第１の電極２を用
いてｗ８１１ｆｃされるため、尚該構造から成る半導体
装置の表面での配−〇自由度が大幅に改善されることは
明らかである。
また上記説明では絶縁基体として、非晶質石英を用いた
が、表面に非晶質絶縁膜もしくは鵠へマグネシアスピネ
ル等の単結晶絶縁膜を設けた単結晶シリコンを基体とし
て用いても、本発明が適用できることは明らかである。
が、表面に非晶質絶縁膜もしくは鵠へマグネシアスピネ
ル等の単結晶絶縁膜を設けた単結晶シリコンを基体とし
て用いても、本発明が適用できることは明らかである。
第１図は、本発明の一実施例を説明するための主費工程
における半導体装置の断面図を示す。また第２図は第１
図（−〇平面図を示す・図において、１は絶縁体基体、
２は第１の電極、３１、３２．３３は絶縁膜、葛 はコ
ンタクトスルーポール、４は多曽晶半導体属、藝 は単
結晶半導体膜、４７ は不純物領域、５はレーザー光
もしくは電子ビームの照射方向、６１．６５はイオンの
飛来方向、７は第２の電極、８は第３の電極をそれぞれ
示す。 （〆） 第１図 晃２図 手続補正書（＊船 ５７゜１２．１６ 特許庁長官 殿 １、事件の表示 昭和８６年特 許 願第１−号２
・＊嘴ｆ）名称 亭導体装置の製造方法３、補正
をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住人三田
ビル５、補正の対象 明細書の特許請求の範囲の欄 ６、補正の内容 特許請求の範囲の欄を別紙のように補正する。 代理人 弁理士 内 原 晋・′ル。 （〜２つ゛ 別 紙 特許請求の範囲 絶縁基体上に電極パターンを形成し、次いで該電極パタ
ーン表面もしくは骸電極パターンを含む前記絶縁基体表
面に絶縁膜を設け、次いで電極パターン上の絶縁膜の一
部管選択除去しコンタクトスルーホールを形成し、続い
て骸コンタクトスル？
における半導体装置の断面図を示す。また第２図は第１
図（−〇平面図を示す・図において、１は絶縁体基体、
２は第１の電極、３１、３２．３３は絶縁膜、葛 はコ
ンタクトスルーポール、４は多曽晶半導体属、藝 は単
結晶半導体膜、４７ は不純物領域、５はレーザー光
もしくは電子ビームの照射方向、６１．６５はイオンの
飛来方向、７は第２の電極、８は第３の電極をそれぞれ
示す。 （〆） 第１図 晃２図 手続補正書（＊船 ５７゜１２．１６ 特許庁長官 殿 １、事件の表示 昭和８６年特 許 願第１−号２
・＊嘴ｆ）名称 亭導体装置の製造方法３、補正
をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住人三田
ビル５、補正の対象 明細書の特許請求の範囲の欄 ６、補正の内容 特許請求の範囲の欄を別紙のように補正する。 代理人 弁理士 内 原 晋・′ル。 （〜２つ゛ 別 紙 特許請求の範囲 絶縁基体上に電極パターンを形成し、次いで該電極パタ
ーン表面もしくは骸電極パターンを含む前記絶縁基体表
面に絶縁膜を設け、次いで電極パターン上の絶縁膜の一
部管選択除去しコンタクトスルーホールを形成し、続い
て骸コンタクトスル？
Claims (1)
- 絶縁基体上に電極パターンを形成し、次いで該電極パタ
ーン表面もしくは誼電他パターンを含む前記絶縁基体表
面に絶縁膜を設け、次いでｌｌｃ＆パターン上の絶縁膜
の一郁を選択除去しコンタクトスルーホールを形成し、
絖いて該コンタクトスルーホールに少くとも重なるべく
前記電極パターン上もしくは前記電極パターンを含む絶
＊：体基体表面に、多結晶もしぐは非結質シリコンから
成る腕？Ｉ−設け、これをパターン化し、続いてレーザ
ー光もしくは亀子ビームを照制し前記多結晶もしくは非
鉱質シリコン膜を再結晶化することを％徴とした半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160546A JPS5878455A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160546A JPS5878455A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5878455A true JPS5878455A (ja) | 1983-05-12 |
| JPH02864B2 JPH02864B2 (ja) | 1990-01-09 |
Family
ID=15717317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56160546A Granted JPS5878455A (ja) | 1981-10-08 | 1981-10-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5878455A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054425A (ja) * | 1983-09-05 | 1985-03-28 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPS60200564A (ja) * | 1984-03-24 | 1985-10-11 | Mitsubishi Electric Corp | 薄膜半導体素子集積回路装置 |
| JPS6163018A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Ｓｉ薄膜結晶層の製造方法 |
| JPS61234088A (ja) * | 1985-04-10 | 1986-10-18 | Agency Of Ind Science & Technol | レ−ザ光照射装置 |
| US5759878A (en) * | 1990-10-16 | 1998-06-02 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having epitaxially grown semiconductor single crystal film |
| EP2068366A3 (en) * | 2007-12-03 | 2015-07-01 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
-
1981
- 1981-10-08 JP JP56160546A patent/JPS5878455A/ja active Granted
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054425A (ja) * | 1983-09-05 | 1985-03-28 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
| JPH0449775B2 (ja) * | 1983-09-05 | 1992-08-12 | Kogyo Gijutsuin | |
| JPS60200564A (ja) * | 1984-03-24 | 1985-10-11 | Mitsubishi Electric Corp | 薄膜半導体素子集積回路装置 |
| JPS6163018A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Ｓｉ薄膜結晶層の製造方法 |
| JPH0236052B2 (ja) * | 1984-09-04 | 1990-08-15 | Kogyo Gijutsuin | |
| JPS61234088A (ja) * | 1985-04-10 | 1986-10-18 | Agency Of Ind Science & Technol | レ−ザ光照射装置 |
| JPH0250838B2 (ja) * | 1985-04-10 | 1990-11-05 | Kogyo Gijutsuin | |
| US5759878A (en) * | 1990-10-16 | 1998-06-02 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having epitaxially grown semiconductor single crystal film |
| US5926699A (en) * | 1990-10-16 | 1999-07-20 | Agency Of Industrial Science And Technology | Method of fabricating semiconductor device having stacked layer substrate |
| EP2068366A3 (en) * | 2007-12-03 | 2015-07-01 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02864B2 (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| EP0040032B1 (en) | The manufacture of a semiconductor device | |
| JPH05198739A (ja) | 積層型半導体装置およびその製造方法 | |
| KR100239414B1 (ko) | 반도체 소자의 제조방법 | |
| WO2003023866A1 (fr) | Dispositif a semi-conducteur a film mince et son procede de fabrication | |
| JPS5878455A (ja) | 半導体装置の製造方法 | |
| JPH05160153A (ja) | 半導体装置の作製方法 | |
| JP3836166B2 (ja) | ２層構造のトランジスタおよびその作製方法 | |
| JPS60154549A (ja) | 半導体装置の製造方法 | |
| JPS5878454A (ja) | 半導体装置の製造方法 | |
| JP4801488B2 (ja) | フリップフロップ回路及びそれを用いたスタティックｒａｍ | |
| JP2001102590A (ja) | 半導体製造方法 | |
| JP3138841B2 (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JP2827246B2 (ja) | 半導体装置の製造方法 | |
| JPH0467336B2 (ja) | ||
| JPH04250617A (ja) | 半導体における不純物のドーピング方法および半導体装置の製造方法 | |
| JPH0581183B2 (ja) | ||
| JPS60170231A (ja) | 半導体装置の製造方法 | |
| JPH0248146B2 (ja) | ||
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPS58169971A (ja) | 半導体装置およびその製造方法 | |
| JPS58207669A (ja) | 半導体装置の製造方法 | |
| JPS6152987B2 (ja) | ||
| JPH0588543B2 (ja) | ||
| JPS61125169A (ja) | 半導体装置の製造方法 |