JP2009146062A5 - - Google Patents

Download PDF

Info

Publication number
JP2009146062A5
JP2009146062A5 JP2007321265A JP2007321265A JP2009146062A5 JP 2009146062 A5 JP2009146062 A5 JP 2009146062A5 JP 2007321265 A JP2007321265 A JP 2007321265A JP 2007321265 A JP2007321265 A JP 2007321265A JP 2009146062 A5 JP2009146062 A5 JP 2009146062A5
Authority
JP
Japan
Prior art keywords
data
bits
writing
combination
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007321265A
Other languages
English (en)
Other versions
JP5137550B2 (ja
JP2009146062A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007321265A priority Critical patent/JP5137550B2/ja
Priority claimed from JP2007321265A external-priority patent/JP5137550B2/ja
Priority to US12/272,234 priority patent/US8266100B2/en
Priority to CN2008101832480A priority patent/CN101459749B/zh
Publication of JP2009146062A publication Critical patent/JP2009146062A/ja
Publication of JP2009146062A5 publication Critical patent/JP2009146062A5/ja
Application granted granted Critical
Publication of JP5137550B2 publication Critical patent/JP5137550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (6)

  1. 数の記憶手段と
    前記複数の記憶手段の各々へ同一のデータを書き込む際に各記憶手段へのデータの書き込みを予め定められた時間ずつずらして開始させる書込手段であって、特定の記憶手段への前記同一のデータの書き込みが終了する前に他の記憶手段への前記同一のデータの書き込みを開始させる書込手段と、
    前記複数の記憶手段の各々に書き込まれた前記同一のデータを読み出す手段と、
    前記複数の記憶手段の各々から前記読出手段が読み出した前記同一のデータのうち2つのデータの組み合わせを全ての組み合わせについて選択し、選択した各組み合わせの2つのデータが一致しているか否かをビット単位で判定する判定手段と、
    前記全ての組み合わせのうち少なくとも1つの組み合わせが一している前記判定手段により判定される場合は該一致した組み合わせのデータを正常なデータとして推定する第1データ推定手段と、
    前記組み合わせの全てが不一致であると前記判定手段により判定される場合は不一致となるビット数の最も多い組み合わせの2つのデータのうち、先に前記書込手段により書き込まれたデータの上位から所定ビット数分のデータと、後に前記書込手段により書き込まれたデータの下位から前記所定ビット数分のデータとに基づいて正常なデータを推定する第2データ推定手段と
    を備えることを特徴とする情報処理装置。
  2. 前記第2データ推定手段は、前記上位から所定ビット数分のデータと、前記下位から前記所定ビット数分のデータから予測データを生成し、該予測データが前記不一致となるビット数の最も少ない組み合わせの2つのデータと一致している場合に、該予測データを正常なデータとして推定することを特徴とする請求項1に記載の情報処理装置。
  3. 前記上位から前記所定ビット数分のデータは、不一致となるビットのうち最下位のビットよりも上位ビットのデータであり、
    前記下位から前記所定ビット数分のデータは、不一致となるビットのうち最上位のビットよりも下位ビットのデータであることを特徴とする請求項1又は2に記載の情報処理装置。
  4. 前記予め定められた時間とは、データがN(Nは自然数)ビットである場合に、前記記憶手段に対してN/2+1ビット分の書き込みに要する時間であることを特徴とする請求項1乃至3の何れか1項に記載の情報処理装置。
  5. 前記第1データ推定手段又は前記第2データ推定手段により推定された前記正常なデータを前記書込手段によって再び各記憶手段に書き込ませることによりデータを修復する修復手段をさらに備えることを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
  6. 数の記憶手段を備える情報処理装置の制御方法であって、
    前記複数の記憶手段の々へ同一のデータを書き込む際に各記憶手段へのデータの書き込みを予め定められた時間ずつずらして開始させる書込ステップであって特定の記憶手段への前記同一のデータの書き込みが終了する前に他の記憶手段への前記同一のデータの書き込みを開始させる書込ステップと、
    前記複数の記憶手段の各々に書き込まれた前記同一のデータを読み出す読出ステップと、
    前記複数の記憶手段の各々から読み出した前記同一のデータのうち2つのデータの組み合わせを全ての組み合わせについて選択し、選択した各組み合わせの2つのデータが一致しているか否かをビット単位で判定する判定ステップと、
    前記全ての組み合わせのうち少なくとも1つの組み合わせが一している前記判定ステップにて判定される場合は該一致した組み合わせのデータを正常なデータとして推定する第1データ推定ステップと、
    前記組み合わせの全てが不一致であると前記判定ステップにて判定される場合は不一致となるビット数の最も多い組み合わせの2つのデータのうち、先に前記書込ステップにて書き込まれたデータの上位から所定ビット数分のデータと、後に前記書込ステップにて書き込まれたデータの下位から前記所定ビット数分のデータとに基づいて正常なデータを推定する第2データ推定ステップと
    を実行することを特徴とする情報処理装置の制御方法。
JP2007321265A 2007-12-12 2007-12-12 情報処理装置及びその制御方法 Expired - Fee Related JP5137550B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007321265A JP5137550B2 (ja) 2007-12-12 2007-12-12 情報処理装置及びその制御方法
US12/272,234 US8266100B2 (en) 2007-12-12 2008-11-17 Information processing apparatus and control method therefor
CN2008101832480A CN101459749B (zh) 2007-12-12 2008-12-12 信息处理装置及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007321265A JP5137550B2 (ja) 2007-12-12 2007-12-12 情報処理装置及びその制御方法

Publications (3)

Publication Number Publication Date
JP2009146062A JP2009146062A (ja) 2009-07-02
JP2009146062A5 true JP2009146062A5 (ja) 2011-02-03
JP5137550B2 JP5137550B2 (ja) 2013-02-06

Family

ID=40754553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007321265A Expired - Fee Related JP5137550B2 (ja) 2007-12-12 2007-12-12 情報処理装置及びその制御方法

Country Status (3)

Country Link
US (1) US8266100B2 (ja)
JP (1) JP5137550B2 (ja)
CN (1) CN101459749B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153771A (ja) * 2008-11-28 2010-07-08 Ricoh Co Ltd 情報処理装置及び画像形成装置
WO2013057864A1 (ja) * 2011-10-17 2013-04-25 パナソニック株式会社 不揮発性記憶装置及びその制御方法、メモリーコントローラ、並びに不揮発性記憶装置を備えたセットシステム及びその制御方法
JP6327994B2 (ja) * 2014-07-28 2018-05-23 ルネサスエレクトロニクス株式会社 制御システムおよび半導体装置
CN104317746A (zh) * 2014-10-27 2015-01-28 安徽江淮汽车股份有限公司 一种eeprom的数据冗余存取方法
CN107315649A (zh) * 2016-04-26 2017-11-03 新华三技术有限公司 一种表项校验方法和装置
CN111352754B (zh) * 2018-12-21 2023-09-15 中国石油天然气集团有限公司 一种数据存储检错纠错方法及数据存储装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2648840B2 (ja) * 1988-11-22 1997-09-03 株式会社日立製作所 半導体記憶装置
US5436913A (en) * 1992-06-02 1995-07-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device using successively longer write pulses
JPH0612274A (ja) * 1992-06-25 1994-01-21 Sharp Corp データ記憶読み出し方式
JPH06295599A (ja) * 1993-04-09 1994-10-21 Nec Corp 半導体記憶装置
US6185621B1 (en) * 1997-03-25 2001-02-06 Philips Electronics N.A. Corp. Direct copying between disk blocks in memory onto a network as sequential access files
US5845279A (en) * 1997-06-27 1998-12-01 Lucent Technologies Inc. Scheduling resources for continuous media databases
US6199094B1 (en) * 1998-06-05 2001-03-06 International Business Machines Corp. Protecting shared resources using mutex striping
KR100313503B1 (ko) * 1999-02-12 2001-11-07 김영환 멀티-뱅크 메모리 어레이를 갖는 반도체 메모리 장치
US6505216B1 (en) * 1999-10-01 2003-01-07 Emc Corporation Methods and apparatus for backing-up and restoring files using multiple trails
US6996668B2 (en) * 2001-08-06 2006-02-07 Seagate Technology Llc Synchronized mirrored data in a data storage device
JP2004110407A (ja) 2002-09-18 2004-04-08 Ricoh Co Ltd シリアルeepromインターフェイス
JP4244847B2 (ja) * 2004-04-12 2009-03-25 株式会社デンソー データ修復装置
US7558992B2 (en) * 2005-10-10 2009-07-07 Intel Corporation Reducing the soft error vulnerability of stored data
US20080005385A1 (en) * 2006-06-30 2008-01-03 Seagate Technology Llc Passive mirroring through concurrent transfer of data to multiple target devices

Similar Documents

Publication Publication Date Title
TWI485716B (zh) 操作快閃記憶元件之方法
US8296501B2 (en) Memory management method for non-volatile memory and controller using the same
TWI386804B (zh) 非揮發性記憶體之界面
TWI660356B (zh) 資料儲存裝置及其操作方法
JP5073667B2 (ja) Slc及びmlcフラッシュメモリを使用するポータブルデータ記憶装置
TW200933638A (en) System, method, and computer program product for increasing a lifetime of a plurality of blocks of memory
JP5722420B2 (ja) 縮退故障を有するメモリセル内にビットを記憶するための技術
US20160034202A1 (en) Multi-tiered storage device system and method thereof
JP2009146062A5 (ja)
JP2011527067A5 (ja)
TWI515737B (zh) 資料儲存裝置以及其資料抹除方法
US8417879B2 (en) Method for suppressing errors, and associated memory device and controller thereof
TWI502359B (zh) 在非揮發性記憶體中之命令次序重新排列
KR20130096673A (ko) 플래쉬 메모리에 액세스하는 방법 및 연관된 플래쉬 메모리 제어기
JP2008192267A5 (ja)
US9741451B2 (en) Data storage device and data maintenance method thereof
US9141530B2 (en) Data writing method, memory controller and memory storage device
TW200949534A (en) Systems, methods and computer program products for encoding data to be written to a nonvolatile memory based on wear-leveling information
JP2011510428A5 (ja)
US20160283319A1 (en) Data storage device and encoding method thereof
TW201022933A (en) Storage device and method of data management
TW201810289A (zh) 損壞資料行的篩選方法與具有損壞資料行總表的資料儲存裝置
KR20150097433A (ko) 플래시 메모리에 액세스하는 방법, 그리고 관련 컨트롤러 및 메모리 장치
CN109426451A (zh) 将数据写入闪存模块的方法及相关闪存控制器与电子装置
CN106575250A (zh) 使用nand页缓冲器来改善固态驱动器的传递缓冲器利用的方法与系统