TWI660356B - 資料儲存裝置及其操作方法 - Google Patents

資料儲存裝置及其操作方法 Download PDF

Info

Publication number
TWI660356B
TWI660356B TW104113255A TW104113255A TWI660356B TW I660356 B TWI660356 B TW I660356B TW 104113255 A TW104113255 A TW 104113255A TW 104113255 A TW104113255 A TW 104113255A TW I660356 B TWI660356 B TW I660356B
Authority
TW
Taiwan
Prior art keywords
data
pages
page
write
special management
Prior art date
Application number
TW104113255A
Other languages
English (en)
Other versions
TW201624488A (zh
Inventor
洪志滿
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201624488A publication Critical patent/TW201624488A/zh
Application granted granted Critical
Publication of TWI660356B publication Critical patent/TWI660356B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Library & Information Science (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提供一種包括一非揮發性記憶體設備的資料儲存裝置，包括一記憶區塊，其包括複數頁面；以及一處理器，其適用於將寫入資料寫入該記憶區塊之目標頁面中，並在該記憶區塊之至少一個備份頁面中備份該寫入資料之特別管理資料。

Description

資料儲存裝置及其操作方法
各種具體實施例係大致關於一種資料儲存裝置，尤其係關於一種用於防止資料因突然斷電而遺失的一資料儲存裝置之一操作方法。
本申請案主張在2014年12月18日於韓國智慧財產局申請，且韓國申請號為10-2014-0183308的韓國申請案為優先權基礎案，在此完整併入當作參考。
半導體記憶體裝置可用於儲存資料。半導體記憶體裝置可劃分成非揮發性和揮發性記憶體裝置。
非揮發性記憶體設備即使電源切斷仍會維持儲存於其中的資料。該等非揮發性記憶體設備包括快閃記憶體裝置，如反及快閃(NAND flash)或反或快閃(NOR flash)、鐵電隨機存取記憶體(Ferroelectric Random Access Memory,FeRAM)、相變隨機存取記憶體(Phase-Change Random Access Memory,PCRAM)、磁阻隨機存取記憶體(Magnetoresistive Random Access Memory,MRAM)、或電阻隨機存取記憶體(Resistive Random Access Memory,ReRAM)。
揮發性記憶體裝置無法在電源切斷時維持儲存於其中的資料。揮發性記憶體裝置包括靜態隨機存取記憶體(Static Random Access Memory,SRAM)和動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)。揮發 性記憶體裝置基於其相對較高的處理速度，一般用作資料處理系統中的緩衝記憶體裝置、快取記憶體裝置、或工作記憶體裝置。
在一具體實施例中，一種資料儲存裝置可包括：一非揮發性記憶體設備，包括一記憶區塊，其包括複數頁面；以及一處理器，其適用於將寫入資料寫入該記憶區塊之目標頁面中，並在該記憶區塊之至少一個備份頁面中備份該寫入資料之特別管理資料。
在另一具體實施例中，一種資料儲存裝置之一操作方法可包括：將寫入資料寫入從複數頁面所選定以回應係設定以最小化該等複數頁面之中所引致干擾效應之一寫入次序的目標頁面中；以及在該等複數頁面之中的至少一個備份頁面中備份該寫入資料之特別管理資料，其中該備份頁面為在該等目標頁面之後選定以回應該等複數頁面之中該寫入次序的頁面。
在再一具體實施例中，一種包括依序所設置之第一字元線至第三字元線的資料儲存裝置之操作方法，可包括：將第一資料寫入該第二字元線之最不顯著位元頁面中以回應寫入請求；以及在該第一字元線之最顯著位元頁面或該第三字元線之最不顯著位元頁面備份該第一資料。
10‧‧‧資料儲存裝置
100‧‧‧控制器
110‧‧‧處理器
120‧‧‧記憶體
130‧‧‧錯誤校正碼單元
200‧‧‧非揮發性記憶體設備
201‧‧‧複數頁面
202‧‧‧目標頁面
203‧‧‧備份頁面
210‧‧‧控制邏輯
220‧‧‧介面單元
230‧‧‧位址解碼器
240‧‧‧資料輸入/輸出單元
250‧‧‧記憶區域
BL、BL1-BLm‧‧‧位元線
WL、WL1-WLn‧‧‧字元線
BLK1-BLKk‧‧‧記憶區塊
PB1-PBk‧‧‧頁面緩衝區
ST1-STm‧‧‧字串
CSL‧‧‧共用源極線
DST‧‧‧汲極選擇電晶體
DSL‧‧‧汲極選擇線
SST‧‧‧源極選擇電晶體
SSL‧‧‧源極選擇線
MC11-MCn1、MC11-MC1m‧‧‧記憶胞
S1、S11、S12、S21-S24、S31-S38‧‧‧臨界值電壓分佈
LSB‧‧‧最不顯著位元
MSB‧‧‧最顯著位元
CSB‧‧‧中間顯著位元
S110-S140、S210-S250‧‧‧步驟
〔圖1〕為例示根據本發明一具體實施例之一資料儲存裝置的方塊圖。
〔圖2〕為例示圖1所示之一非揮發性記憶體設備的方塊圖。
〔圖3〕為例示圖2所示之一第一記憶區塊的電路圖。
〔圖4A和圖4B〕為例示記憶胞因寫入操作之臨界值電壓分佈改變的圖式。
〔圖5〕為例示因干擾效應之臨界值電壓分佈遷移的圖式。
〔圖6A和圖6B〕為例示用於LSB頁面和MSB頁面之一寫入次序的圖式。
〔圖7〕為說明圖1所示之資料儲存裝置之一操作方法的流程圖。
〔圖8A和圖8B〕為例示供圖1所示之處理器備份特別管理資料之一方法的圖式。
〔圖9A和圖9B〕為例示供圖1所示之該處理器備份特別管理資料之另一方法的圖式。
〔圖10A至圖10C〕為例示供圖1所示之該處理器備份特別管理資料之再一方法的圖式。
〔圖11A至圖11C〕為例示供圖1所示之該處理器備份特別管理資料之又一方法的圖式。
〔圖12〕為說明根據本發明一具體實施例之資料儲存裝置之一操作方法的流程圖。
在下文中，將透過本發明之示例性具體實施例參照所附圖式說明根據本發明之一資料儲存裝置及其之一操作方法。然而，本發明可以不同形式體現，且不應被理解為限於文中所闡述該等具體實施例。而是，這些具體實施例係提供以詳細說明本發明達熟習本發明相關技術者可執行本發明之技術概念的程度。
應可理解本發明之具體實施例不限於所附圖式所示該等細節，且所附圖式不必按比例繪製，且在某些實例中比例可能被誇大以更清楚描繪本發明之某些特徵。雖然使用特定術語，但應可瞭解所使用該術語僅用於說明特 定具體實施例，且不欲限制本發明之範疇。
圖1為例示根據本發明一具體實施例之一資料儲存裝置10的方塊圖。
請參照圖1，資料儲存裝置10可配置成儲存從外部裝置(圖未示)所提供的資料，以回應來自該外部裝置的一寫入請求。此外，資料儲存裝置10可配置成將所儲存資料提供給該外部裝置以回應來自該外部裝置的一讀取請求。該外部裝置可包括能處理資料的一電子裝置，如一電腦、一數位相機、或一行動電話。資料儲存裝置10可藉由嵌入該外部裝置進行操作，或是可分開製造並電耦合於該外部裝置。
資料儲存裝置10可包括一個人電腦記憶卡國際協會(Personal Computer Memory Card International Association,PCMCIA)卡、一緊密快閃(Compact Flash,CF)卡、一智慧媒體卡、一記憶棒、一多媒體卡(Multimedia card,MMC)、一嵌入式MMC(Embedded MMC,eMMC)、一縮尺多媒體卡(Reduced-size multimedia card,RS-MMC)、一微型尺寸版本MMC(Micro-size version of MMC,MMCmicro)、一保全數位(Secure Digital,SD)卡、一迷你保全數位(mini secure digital,miniSD)卡、一微型保全數位(micro secure digital,microSD)卡、一通用快閃儲存體(Universal Flash Storage,UFS)、或一固態硬碟(Solid State Drive,SSD)。
資料儲存裝置10可包括一控制器100和一非揮發性記憶體設備200。
控制器100可包括一處理器110、一記憶體120、及一錯誤校正碼(Error correction code，ECC)單元130。
處理器110可控制資料儲存裝置10之整體操作。處理器110可 控制非揮發性記憶體設備200之一寫入操作或一讀取操作，以回應來自該外部裝置的一寫入請求或一讀取請求。處理器110可產生用於控制非揮發性記憶體設備200之操作的命令，並將該等所產生命令提供給非揮發性記憶體設備200。處理器110可在記憶體120上驅動用於控制資料儲存裝置10之操作的一軟體程式。
處理器110可根據設定以最小化該等複數頁面201之中所引致干擾效應之寫入次序，將資料寫入從複數頁面201所選定的一個或多個目標頁面202中。處理器110可在該等複數頁面201之中的備份頁面203中備份該資料之特別管理資料。備份頁面203可為在該等複數頁面201之中，根據該寫入次序在一個或多個目標頁面202之後選定的一頁面。備份頁面203可為在該等複數頁面201之中，根據該寫入次序即將在一個或多個目標頁面202之後寫入一的頁面。一個或多個目標頁面202和備份頁面203可包括於同一記憶區塊中。
在寫入該資料前，處理器110可為該資料從該外部裝置接收一寫入請求。處理器110可寫入該請求寫入資料(在下文中，指稱為「寫入資料」)、備份該特別管理資料，然後向該外部裝置回報完成寫入。
記憶體120可用作處理器110之一工作記憶體、一緩衝記憶體、或一快取記憶體。記憶體120可用作儲存由處理器110所驅動各種程式資料和軟體程式的工作記憶體。記憶體120可用作緩衝在該外部裝置與非揮發性記憶體設備200之間所傳輸資料的緩衝記憶體。記憶體120可用作暫時儲存快取資料的快取記憶體。
EEC單元130可在資料寫入非揮發性記憶體設備200前編碼即將寫入的資料，以偵測在依序讀取資料時是否發生錯誤，並校正該所偵測到的 錯誤。舉例來說，ECC單元130可藉由為即將寫入非揮發性記憶體設備200的資料產生同位資料，並將該所產生的同位資料加入即將寫入的資料，而編碼即將寫入的該資料。
在該編碼資料係從非揮發性記憶體設備200讀取時，ECC單元、130可解碼該讀取資料，亦即在該讀取資料上執行錯誤校正操作。舉例來說，ECC單元130可藉由偵測該讀取資料中已發生的錯誤並基於包括於該讀取資料中之同位資料校正該所偵測到的錯誤，而執行該錯誤校正操作。
非揮發性記憶體設備200可在控制器100之控制下儲存資料。非揮發性記憶體設備200即使未供電時仍可留存該所儲存的資料。非揮發性記憶體設備200可透過一寫入操作儲存資料，並透過一讀取操作讀取所儲存的資料。
非揮發性記憶體設備200可包括該等複數頁面201。該資料可根據該寫入次序依序寫入該等複數頁面201。該寫入次序可設定以最小化在該等複數頁面201之中所引致的該等干擾效應。
圖2為例示圖1所示之一非揮發性記憶體設備200的方塊圖。
請參照圖2，非揮發性記憶體設備200可包括一控制邏輯210、一介面單元220、一位址解碼器230、一資料輸入/輸出單元240、及一記憶區域250。
控制邏輯210可控制非揮發性記憶體設備200之整體操作。控制邏輯210可控制記憶區域250上的寫入操作、讀取操作或抹除操作，以回應從控制器100所提供的存取命令，舉例來說，寫入命令、讀取命令或抹除命令。
介面單元220可與控制器100交換各種控制信號，包括該存取 命令和資料。介面單元220可將該等各種控制信號和向其所輸入的該資料傳輸到非揮發性記憶體設備200之內部單元。
位址解碼器230可解碼列位址和行位址。位址解碼器230可控制字元線WL(word line)選擇性驅動以回應該等經解碼的列位址。位址解碼器230可控制資料輸入/輸出單元240，以使位元線BL(bit line)選擇性驅動以回應該等經解碼的行位址。
資料輸入/輸出單元240可透過該等位元線BL將從介面單元220所傳輸的資料傳輸到記憶區域250。資料輸入/輸出單元240可將透過該等位元線BL從記憶區域250所讀取的該資料傳輸到介面單元220。資料輸入/輸出單元240可包括複數頁面緩衝區PB1至PBk，其分別對應於複數記憶區塊BLK1至BLKk，以暫時儲存該所傳輸的資料。
記憶區域250可包括該等記憶區塊BLK1至BLKk。該記憶區塊可為在記憶區域250上執行抹除操作的單元。
圖3為例示圖2所示之第一記憶區塊BLK1的電路圖。由於圖2所示該等記憶區塊BLK1至BLKk可以大致上相同的方式配置，因此該第一記憶區塊BLK1將說明為範例。雖然在圖3中該第一記憶區塊BLK1由二維陣列配置係例示為範例，但應注意該等具體實施例不限於此種範例(例如該第一記憶區塊BLK1可由三維陣列配置)。
請參照圖3，該第一記憶區塊BLK1可包括複數字串ST1至STm。該等各自字串ST1至STm可在該等位元線BL1至BLm中之對應之其一者與共用源極線CSL之間電耦合。由於該等字串ST1至STm具有大致上相同的配置，因此該第一字串ST1之配置將說明為範例。該第一字串ST1可在該第 一位元線BL1與該共用源極線CSL之間電耦合。該第一字串ST1可包括一汲極選擇電晶體DST、一源極選擇電晶體SST、及複數記憶胞MC11至MCn1。該汲極選擇電晶體DST可具有電耦合於汲極選擇線DSL的閘極，和電耦合於該第一位元線BL1的汲極。該源極選擇電晶體SST可具有電耦合於源極選擇線SSL的閘極，和電耦合於該共用源極線CSL的源極。該等複數記憶胞MC11至MCn1可在該汲極選擇電晶體DST與該源極選擇電晶體SST之間依序電耦合，且其之各自之閘極皆可電耦合於該等字元線WL1至WLn中之對應之其一者。
該等記憶胞可基於儲存於各記憶胞中的位元數目進行分類。舉例來說，該等記憶胞可分類成各儲存1位元的單階胞及各儲存至少2位元的多階胞。
一個頁面可為在記憶區域250上執行一寫入操作或一讀取操作的一個單元。換言之，儲存於記憶區域250中的資料可以頁面為單位進行寫入或讀取。由於各自之位址係分配給該等頁面，因此該等頁面可被識別以回應該等位址。該頁面可藉由驅動對應的一字元線進行存取。
電耦合於特定字元線的各該記憶胞皆儲存1位元時，該對應的字元線可對應於一個頁面。
電耦合於一條字元線的各該記憶胞皆儲存2位元(即最不顯著位元(Least significant bit，LSB)資料和最顯著位元(Most significant bit，MSB)資料)時，對應的一字元線可對應於2個頁面，亦即LSB頁面和MSB頁面。在電耦合於一條字元線的各該記憶胞中，該LSB資料可配置該LSB頁面，而該MSB資料可配置該MSB頁面。
電耦合於一條字元線的各該記憶胞皆儲存3位元(即最不顯著位 元(LSB)資料、中間顯著位元(Central significant bit,CSB)資料、及最顯著位元(MSB)資料)時，對應的一字元線可對應於3個頁面，亦即LSB頁面、CSB頁面、及MSB頁面。在電耦合於一條字元線的各該記憶胞中，該LSB資料可配置該LSB頁面、該CSB資料可配置該CSB頁面、且該MSB資料可配置該MSB頁面。
圖4A和圖4B為例示記憶胞因寫入操作之臨界值電壓分佈改變的圖式。如上述，由於寫入操作可藉由存取對應於位址的字元線以頁面為單元執行，因此圖4A和圖4B可意指該等記憶胞之臨界值電壓分佈，舉例來說，電耦合於任何一條字元線(舉例來說該第一字元線WL1)的記憶胞MC11至MC1m。圖4A顯示各記憶胞中皆儲存2位元資料的案例，而圖4B顯示各記憶胞中皆儲存3位元資料的案例。
資料可基於其中儲存該資料的記憶胞之臨界值電壓進行識別。亦即，將資料寫入記憶胞時，對應的記憶胞之臨界值電壓可變化。
請參照圖4A，在已抹除狀態下的記憶胞可形成臨界值電壓分佈S1。在LSB資料可寫入在該已抹除狀態下的該等記憶胞後，MSB資料可在該LSB資料已寫入的狀態下附加寫入。
在該已抹除狀態下的記憶胞可基於即將寫入的LSB資料形成臨界值電壓分佈S11或臨界值電壓分佈S12。該等記憶胞之臨界值電壓可在LSB資料「1」寫入時形成該臨界值電壓分佈S11，並可提高以在LSB資料「0」寫入時形成該臨界值電壓分佈S12。儲存於該等記憶胞中的LSB資料可配置LSB頁面。
用該LSB資料寫入的該等記憶胞可基於即將附加寫入的MSB 資料形成臨界值電壓分佈S21至S24。舉例來說，用該LSB資料「1」寫入的記憶胞之臨界值電壓可在MSB資料「1」附加寫入時形成該臨界值電壓分佈S21，並可提高以在MSB資料「0」附加寫入時形成該臨界值電壓分佈S22。儲存於該等記憶胞中的該MSB資料可配置MSB頁面。
請參照圖4B，在圖4A所示該狀態下，亦即在各記憶胞皆寫入2位元的狀態下，1位元可附加寫入。用CSB資料寫入的記憶胞可基於即將附加寫入的MSB資料形成臨界值電壓分佈S31至S38。
非揮發性記憶體設備200可將預設電壓施加至對應於記憶胞的一字元線和一位元線，以使該記憶胞具有預定之一臨界值電壓。非揮發性記憶體設備200可基於，舉例來說，遞增階躍脈波程式(Incremental step pulse program，ISPP)架構向對應的字元線施加程式電壓。非揮發性記憶體設備200可向對應的位元線施加程式許可電壓以提高該記憶胞之臨界值電壓，並可向該對應的位元線施加程式禁止電壓以留存該臨界值電壓。
圖5為例示因干擾效應之該臨界值電壓分佈遷移的圖式。
請參照圖5，由於記憶胞用資料寫入並形成預定之一臨界值電壓，因此相鄰記憶胞可因干擾效應受到該等記憶胞影響。該等相鄰記憶胞可具有與在該資料寫入時所形成該臨界值電壓不同的臨界值電壓，並可具有如圖5所示之已移位的臨界值電壓分佈。隨著該干擾效應更大，該臨界值電壓改變可為很大，結果，儲存於該等記憶胞中的該資料可改變或遺失。
圖6A和圖6B為例示用於包括於一個記憶區塊中的複數頁面之寫入次序的圖式。圖6A顯示各記憶胞中皆儲存2位元的案例，並顯示對應於第一字元線至第四字元線WL1至WL4的LSB頁面和MSB頁面。圖6B顯示各記 憶胞中皆儲存3位元的案例，並顯示對應於第一字元線至第四字元線WL1至WL4的LSB頁面、CSB頁面、及MSB頁面。
包括於一個記憶區塊中的複數頁面可根據該寫入次序而寫入。該寫入次序可設定以最小化在頁面或字元線之中所引致的干擾效應。
請參照圖6A，該寫入次序可包括該第一字元線WL1之LSB頁面、該第二字元線WL2之LSB頁面、該第一字元線WL1之MSB頁面、該第三字元線WL3之LSB頁面、該第二字元線WL2之MSB頁面、該第四字元線WL4之LSB頁面、及該第三字元線WL3之MSB頁面之一順序。如圖所示，由於對應於一條字元線的LSB頁面和MSB頁面為不連續寫入，因此該等干擾效應可最小化。
請參照圖6B，該寫入次序可包括該第一字元線WL1之LSB頁面、該第二字元線WL2之LSB頁面、該第一字元線WL1之CSB頁面、該第三字元線WL3之LSB頁面、該第二字元線WL2之CSB頁面、該第一字元線WL1之MSB頁面、該第四字元線WL4之LSB頁面、該第三字元線WL3之CSB頁面、及該第二字元線WL2之MSB頁面之一順序。如圖所示，由於對應於一條字元線的LSB頁面、CSB頁面、及MSB頁面為不連續寫入，因此該等干擾效應可最小化。
如上所述，舉例來說，各記憶胞中皆儲存2位元時，資料儲存裝置10亦可藉由為特定字元線改變LSB資料之臨界值電壓分佈而寫入MSB資料。因此，若在資料儲存裝置10寫入該MSB資料時發生突然斷電，則儲存於其上執行該寫入操作的字元線之LSB頁面中的LSB資料可能遺失。
在為一條字元線寫入LSB資料和MSB資料以回應一個寫入請 求中，即使在寫入MSB資料時發生突然斷電，但資料儲存裝置10可將該突然斷電處理成到外部裝置的操作失敗。又，資料儲存裝置10可在電源重新啟動時重新啟動該寫入操作，並可寫入及藉此恢復該遺失的LSB資料。
然而，在寫入LSB資料後寫入MSB資料以回應用於一條字元線的不連續寫入請求中，若在寫入MSB資料時發生突然斷電，則資料儲存裝置10可能永遠遺失LSB資料。
根據該先前具體實施例，資料儲存裝置10可備份特別管理資料以防止LSB資料因突然斷電之遺失。
圖7為說明圖1所示之資料儲存裝置10之操作方法的流程圖。
請參照圖7，在步驟S110，資料儲存裝置10可接收來自外部裝置的一寫入請求。資料儲存裝置10可連同來自該外部裝置的寫入請求接收寫入資料。
在步驟S120，資料儲存裝置10可執行一寫入操作，以將該寫入資料寫入在複數頁面之中根據寫入次序所選定的目標頁面中。
在步驟S130，資料儲存裝置10可在該等複數頁面之中的備份頁面中，備份該寫入資料之中的特別管理資料。資料儲存裝置10可將需要備份的資料判定為該特別管理資料。資料儲存裝置10可從寫入該等目標頁面的寫入資料讀取該特別管理資料，並將該所讀取的特別管理資料寫入該備份頁面。該備份頁面可為在該等複數頁面之中根據該寫入次序在選定給該等目標頁面之後選定的一頁面。資料儲存裝置10可在寫入該寫入資料的同一記憶區塊中備份該特別管理資料。以下將參照圖8A至圖11C詳細說明資料儲存裝置10判定該特別管理資料之操作。
在步驟S140，資料儲存裝置10可向該外部裝置回報完成該寫入操作。
圖8A和圖8B為例示供圖1所示之處理器110備份該特別管理資料之方法的圖式。
在圖8A和圖8B中，假設資料儲存裝置10已將從該外部裝置所提供的寫入資料寫入根據該寫入次序所選定的該等目標頁面。在圖8A和圖8B中，該寫入資料之該等大小可為不同，且據此，於其中寫入該寫入資料的目標頁面可為不同。圖8A和圖8B顯示各記憶胞中儲存2位元(即2個頁面對應於一條字元線)的案例，但該等具體實施例不限於此範例。
處理器110可在根據該寫入次序在該等目標頁面之後選定的至少一個備份頁面中備份該特別管理資料。詳細而言，處理器110可將儲存於對應於不完全字元線之目標頁面中的資料，判定為該特別管理資料。該不完全字元線可為於其中在共用該對應字元線的複數頁面之中的一些頁面寫入而該等剩餘頁面未寫入的字元線。舉例來說，在字元線之該LSB頁面寫入而該字元線之該MSB頁面未寫入的該狀態下，該字元線係定義為不完全字元線。
圖8A顯示該寫入資料根據該寫入次序從該第一字元線WL1之該LSB頁面寫入該第三字元線WL3之該LSB頁面時。圖8A為用於作為範例說明最近即將寫入之目標頁面為LSB頁面的圖式。
在寫入操作根據該寫入次序從該第一字元線WL1之LSB頁面執行到該第三字元線WL3之LSB頁面時，不完全字元線可包括該第二字元線WL2和該第三字元線WL3。處理器110可將儲存於對應於該第二字元線WL2和該第三字元線WL3的目標頁面中的LSB資料，判定為該特別管理資料。處理器110 可在備份頁面中備份該特別管理資料。此時，該等備份頁面可成為該第二字元線WL2之MSB頁面和該第四字元線WL4之LSB頁面，因為該等備份頁面係根據該寫入次序在該等目標頁面之後選擇。
其後接收到新寫入請求時，處理器110可將資料寫入該第三字元線WL3之MSB頁面。甚至在該第三字元線WL3之MSB頁面上執行該寫入操作時發生突然斷電時，由於儲存於該第三字元線WL3之LSB頁面中的資料在該第四字元線WL4之LSB頁面中備份，因此可防止遺失LSB資料。
圖8B顯示其中該寫入資料根據該寫入次序從該第一字元線WL1之LSB頁面寫入該第二字元線WL2之MSB頁面。圖8B為用於作為範例說明最近即將寫入之目標頁面為MSB頁面的圖式。
其中寫入操作根據該寫入次序從該第一字元線WL1之LSB頁面執行到該第二字元線WL2之MSB頁面，不完全字元線可為該第三字元線WL3。處理器110可將儲存於對應於該第三字元線WL3之目標頁面中的LSB資料，判定為該特別管理資料。處理器110可在備份頁面中備份該特別管理資料，亦即該第四字元線WL4之LSB頁面。
其後接收到新寫入請求時，處理器110可將資料寫入該第三字元線WL3之MSB頁面。甚至在該寫入操作在該第三字元線WL3之MSB頁面上執行時發生突然斷電時，由於儲存於該第三字元線WL3之LSB頁面中的資料在該第四字元線WL4之LSB頁面中備份，因此可防止遺失LSB資料。
圖9A和圖9B為例示供圖1所示之處理器110備份該特別管理資料之另一方法的圖式。
在圖9A和圖9B中，假設資料儲存裝置10已將從該外部裝置所 提供的寫入資料寫入根據該寫入次序所選定的目標頁面。在圖9A和圖9B中，該寫入資料之大小可為不同，且據此，於其中寫入該寫入資料的該等目標頁面可為不同。圖9A和圖9B顯示各記憶胞中儲存2位元(即2個頁面對應於一條字元線)的案例，但該等具體實施例不限於此範例。
處理器110可將最近寫入該等目標頁面之中的儲存於LSB頁面中之LSB資料，判定為該特別管理資料。最近寫入的LSB頁面可為最近寫入LSB頁面之中的目標頁面。
圖9A顯示其中該寫入資料根據該寫入次序從該第一字元線WL1之該LSB頁面寫入該第三字元線WL3之該LSB頁面。圖9A為用於作為範例說明最近即將寫入之目標頁面為LSB頁面的圖式。
其中寫入操作根據該寫入次序從該第一字元線WL1之LSB頁面執行到該第三字元線WL3之LSB頁面，處理器110可將儲存於該第三字元線WL3之LSB頁面中的LSB資料，判定為該特別管理資料。處理器110可在備份頁面(即該第二字元線WL2之MSB頁面)中備份該特別管理資料。
因為即將用作備份頁面的頁面數目少於第8圖所示該備份方法，圖9A所示之備份方法可為有效，且可以相同方式達成防止遺失LSB資料的效果。
圖9B顯示其中該寫入資料根據該寫入次序從該第一字元線WL1之LSB頁面寫入該第二字元線W-L2之MSB頁面。圖9B為用於作為範例說明最近即將寫入之目標頁面為MSB頁面的圖式。
寫入操作根據該寫入次序從該第一字元線WL1之LSB頁面執行到該第二字元線WL2之MSB頁面時，處理器110可將儲存於該第三字元線WL3 之LSB頁面中的LSB資料，判定為該特別管理資料。處理器110可在備份頁面(即該第四字元線WL4之LSB頁面)中，備份儲存於該第三字元線WL3之LSB頁面中的LSB資料。
圖10A至圖10C為例示供圖1所示之處理器110備份該特別管理資料之再一方法的圖式。
在圖10A至圖10C中，假設資料儲存裝置10已將從該外部裝置所提供的寫入資料寫入根據該寫入次序所選定的目標頁面。在圖10A至圖10C中，該寫入資料之大小可為不同，且據此，於其中寫入該寫入資料的目標頁面可為不同。圖10A至圖10C顯示各記憶胞中儲存3位元(即LSB、CSB、及MSB頁面對應於一條字元線)，但該等具體實施例不限於此種範例。
處理器110可在根據該寫入次序在該等目標頁面之後選定的一個或多個備份頁面中備份第一特別管理資料和第二特別管理資料。詳細而言，處理器110可將最近寫入該等目標頁面之中儲存於頁面中的資料，判定為該第一特別管理資料。處理器110可在根據一預定規則所選定的備份頁面中重複備份該第一特別管理資料。舉例來說，處理器110可藉由選擇該等備份頁面以回應對應於不完全字元線的空白頁面數目而備份該第一特別管理資料。然後，處理器110可將最近寫入該等目標頁面之中儲存於LSB頁面中的LSB資料，判定為該第二特別管理資料。完成備份該第一特別管理資料之後，處理器110可附加備份該第二特別管理資料。
該第二特別管理資料與已備份的該第一特別管理資料相同時，處理器110可省略對該第二特別管理資料的備份程序。舉例來說，最近寫入的該目標頁面為LSB頁面時，儲存於對應之LSB頁面中的LSB資料可與該第二 特別管理資料同時判定為該第一特別管理資料，且處理器110可省略對該第二特別管理資料的備份程序。
圖10A顯示該寫入資料根據該寫入次序從該第一字元線WL1之該LSB頁面寫入該第三字元線WL3之該LSB頁面的案例。圖10A為用於作為範例說明最近即將寫入之目標頁面為LSB頁面的圖式。
寫入操作根據該寫入次序從該第一字元線WL1之LSB頁面執行到該第三字元線WL3之LSB頁面時，處理器110可將儲存於該第三字元線WL3之LSB頁面中的LSB資料，判定為第一特別管理資料。處理器110可藉由選擇備份頁面以回應對應於不完全字元線的空白頁面數目(即5個備份頁面)而備份該第一特別管理資料。該等備份頁面可為根據該寫入次序在最近寫入的第三字元線WL3之LSB頁面之後選定的5個頁面。
在此案例中，由於最近寫入的目標頁面為該第三字元線WL3之LSB頁面，因此儲存於該第三字元線WL3之LSB頁面中的LSB資料可判定為該第一特別管理資料，並同時為該第二特別管理資料。據此，處理器110可省略對該第二特別管理資料的備份程序。
圖10B顯示該寫入資料根據該寫入次序從該第一字元線WL1之LSB頁面寫入該第二字元線WL2之CSB頁面的案例。圖10B為用於作為範例說明最近即將寫入之目標頁面為一CSB頁面的圖式。
寫入操作根據該寫入次序從該第一字元線WL1之LSB頁面執行到該第二字元線WL2之CSB頁面時，處理器110可將儲存於該第二字元線WL2之CSB頁面中的CSB資料，判定為該第一特別管理資料。處理器110可藉由選擇備份頁面以回應對應於不完全字元線的該空白頁面數目(即4個備份頁面)而備 份該第一特別管理資料。該等備份頁面可為根據該寫入次序在最近寫入的第二字元線WL2之CSB頁面之後選定的4個頁面。
然後，處理器110可將儲存於該第三字元線WL3之該LSB頁面中的該LSB資料，判定為該第二特別管理資料。處理器110可在附加所選定備份頁面(即該第五字元線WL5之該LSB頁面)中，備份該第二特別管理資料。該附加所選定備份頁面可為根據該寫入次序在為該第一特別管理資料之備份頁面之後選定的一頁面。
圖10C顯示該寫入資料根據該寫入次序從該第一字元線WL1之LSB頁面寫入該第一字元線WL1之MSB頁面的案例。圖10C為用於作為範例說明最近即將寫入之目標頁面為MSB頁面的圖式。
寫入操作根據該寫入次序從該第一字元線WL1之LSB頁面執行到該第一字元線WL1之MSB頁面時，處理器110可將儲存於該第一字元線WL1之MSB頁面中的MSB資料，判定為該第一特別管理資料。處理器110可藉由選擇備份頁面以回應對應於不完全字元線的該空白頁面數目(即3個備份頁面)而備份該第一特別管理資料。該等備份頁面可為根據該寫入次序在最近寫入的該第一字元線WL1之MSB頁面之後選定的3個頁面。
然後，處理器110可將儲存於該第三字元線WL3之LSB頁面中的LSB資料，判定為該第二特別管理資料。處理器110可在附加所選定備份頁面(即該第五字元線WL5之LSB頁面)中，備份該第二特別管理資料。該附加所選定備份頁面可為根據該寫入次序在為該第一特別管理資料之備份頁面之後選定的一頁面。
圖11A至圖11C為例示供圖1所示之處理器110備份該特別管 理資料之又一方法的圖式。
在圖11A至圖11C中，假設資料儲存裝置10已將從該外部裝置所提供的該寫入資料寫入根據該寫入次序所選定的該等目標頁面。在圖11A至圖11C中，該寫入資料之該等大小可為不同，且據此，於其中寫入該寫入資料的該等目標頁面可為不同。圖11A至圖11C顯示各記憶胞中儲存3位元(即LSB、CSB、及MSB頁面對應於一條字元線)的案例，但該具體實施例不限於此種範例。
處理器110可根據該寫入次序在該等目標頁面之後選定的一個或多個備份頁面中備份該特別管理資料。詳細而言，處理器110可將最近寫入該等目標頁面之中儲存於LSB頁面中的LSB資料，判定為該特別管理資料。處理器110可在根據預定規則所選定的該等備份頁面中重複備份該特別管理資料。舉例來說，處理器110可藉由選擇該等備份頁面以回應對應於不完全字元線的該空白頁面數目而備份該特別管理資料。
圖11A顯示該寫入資料根據該寫入次序從該第一字元線WL1之LSB頁面寫入該第三字元線WL3之LSB頁面的案例。圖11A為用於作為範例說明最近即將寫入之一目標頁面為一LSB頁面的圖式。
處理器110可將儲存於該第三字元線WL3之LSB頁面中的LSB資料，判定為該特別管理資料。處理器110可藉由選擇該等備份頁面以回應對應於不完全字元線的空白頁面數目(即5個備份頁面)而備份該特別管理資料。該等備份頁面可為根據該寫入次序在最近寫入的第三字元線WL3之LSB頁面之後選定的5個頁面。
圖11B顯示該寫入資料根據該寫入次序從該第一字元線WL1之LSB頁面寫入該第二字元線WL2之CSB頁面的案例。圖11B為用於作為範例 說明最近即將寫入之一目標頁面為一CSB頁面的圖式。
處理器110可將儲存於該第三字元線WL3之LSB頁面中的LSB資料，判定為該特別管理資料。處理器110可藉由選擇該等備份頁面以回應對應於不完全字元線的空白頁面數目(即4個備份頁面)而備份該特別管理資料。該等備份頁面可為根據該寫入次序在最近寫入的第二字元線WL2之CSB頁面之後選定的4個頁面。
圖11C顯示該寫入資料根據該寫入次序從該第一字元線WL1之LSB頁面寫入該第一字元線WL1之MSB頁面的案例。圖11C為用於作為範例說明最近即將寫入之一目標頁面為一MSB頁面的圖式。
處理器110可將儲存於該第三字元線WL3之該LSB頁面中的該LSB資料，判定為該特別管理資料。處理器110可藉由選擇該等備份頁面以回應對應於不完全字元線的空白頁面數目(即3個備份頁面)而備份該特別管理資料。該等備份頁面可為根據該寫入次序在最近寫入的第一字元線WL1之MSB頁面之後選定的3個頁面。
圖12為說明根據本發明一具體實施例之一資料儲存裝置之一操作方法的流程圖。在圖12中，假設該資料儲存裝置包括依序所設置之第一字元線至第三字元線，各該第一字元線至第三字元線皆對應於LSB頁面和MSB頁面，且寫入操作根據上述參照圖6A的寫入次序而執行。
參照圖12，在步驟S210，該資料儲存裝置可將第一資料寫入該第二字元線之LSB頁面以回應寫入請求。
在步驟S220，判定是否有即將寫入該第一字元線之MSB頁面以回應該對應寫入請求的第二資料。沒有第二資料(否)時，該處理可進行到步驟 S230。有第二資料(是)時，該處理可進行到步驟S240。
在步驟S230，該資料儲存裝置可在該第一字元線之MSB頁面中備份該第一資料。
在步驟S240，判定是否有即將寫入該第三字元線之LSB頁面以回應該對應寫入請求的第三資料。沒有第三資料(否)時，該處理可進行到步驟S250。有第三資料(是)時，該處理可結束。
在步驟S250，該資料儲存裝置可在該第三字元線之LSB頁面中備份該第一資料。
雖然以上已說明各種具體實施例，但熟習此項技術者應可理解所說明的該等具體實施例僅為範例。據此，於文中所說明的該資料儲存裝置及其操作方法不應基於該等所說明具體實施例加以限制。

Claims (12)

  1. 一種資料儲存裝置，其包含：一非揮發性記憶體設備，包括一記憶區塊，其包括複數頁面；以及一處理器，其適用於將寫入資料寫入複數目標頁面中，該等複數目標頁面係根據一寫入次序由該等複數頁面中選出，該處理器並適用於選擇儲存於一最不顯著位元頁面的資料，且該資料為最近寫入該等複數目標頁面之中的資料並用於作為一特別管理資料，該處理器並適用於由該等複數頁面中選擇一第一數目的複數備份頁面，其中該第一數目為複數空白頁面的數目，該等複數空白頁面對應於一個或多個不完全字元線，其中該記憶區塊中的部分該等複數頁面用於儲存資料，其他該等複數頁面為空白，該處理器並適用於在該等複數備份頁面中備份該特別管理資料。
  2. 如申請專利範圍第1項所述之資料儲存裝置，其中該處理器藉由根據該寫入次序在該等複數目標頁面之後選擇即將寫入的複數頁面，以決定該等備份頁面。
  3. 如申請專利範圍第2項所述之資料儲存裝置，其中該寫入次序係設定以最小化該等複數頁面之中所引致的干擾效應。
  4. 如申請專利範圍第1項所述之資料儲存裝置，其中該處理器為該寫入資料從一外部裝置接收一寫入請求，並在該特別管理資料已備份時向該外部裝置回報完成一寫入操作。
  5. 一種資料儲存裝置之一操作方法，包含：將寫入資料寫入根據一寫入次序從一記憶區塊的複數頁面所選定的複數目標頁面中； 選擇儲存於一最不顯著位元頁面的資料，且該資料為最近寫入該等複數目標頁面之中的資料並用於作為一特別管理資料；由該等複數頁面中選擇一第一數目的複數備份頁面，其中該第一數目為空白頁面的數目，該等空白頁面對應於一個或多個不完全字元線，其中該記憶區塊中的部分該等複數頁面用於儲存資料，其他該等複數頁面為空白；以及在該等複數備份頁面中備份該特別管理資料。
  6. 如申請專利範圍第5項所述之操作方法，其中備份該特別管理資料包含：從該最不顯著位元頁面讀取該特別管理資料；以及將讀取的特別管理資料寫入該等複數備份頁面中。
  7. 如申請專利範圍第5項所述之操作方法，其中在寫入該寫入資料之前，該操作方法更包含：為該寫入資料從一外部裝置接收一寫入請求，其中，在備份該特別管理資料之後，向該外部裝置回報完成一寫入操作。
  8. 如申請專利範圍第5項所述之操作方法，其中根據該寫入次序在該等複數目標頁面之後選擇該等複數備份頁面。
  9. 一種資料儲存裝置之操作方法，其包含：將寫入資料寫入複數目標頁面中，其中該等複數目標頁面係根據一寫入次序從一記憶區塊的複數頁面中所選定；選擇儲存於一頁面的資料，該資料為最近寫入該等複數目標頁面中的資料並用於作為一第一特別管理資料； 選擇儲存於一最不顯著位元頁面的資料，該資料為最近寫入該等複數目標頁面中的資料並用於作為一第二特別管理資料；從該等複數頁面中選擇一第一數目的第一備份頁面，其中該第一數目為複數空白頁面的數目，該等複數空白頁面對應於一個或多個不完全字元線，其中該記憶區塊中的部分該等複數頁面用於儲存資料，其他該等複數頁面為空白；從該等複數頁面中選擇一第二備份頁面；以及將該第一特別管理資料備份於該等複數第一備份頁面，並將該第二特別管理資料備份於該第二備份頁面。
  10. 如申請專利範圍第9項所述之操作方法，其中備份該第一特別管理資料以及該第二特別管理資料包括：從該頁面讀取該第一特別管理資料以及從該最不顯著位元頁面讀取該第二特別管理資料；以及將該第一特別管理資料寫入該等複數第一備份頁面以及將該第二特別管理資料寫入該第二備份頁面。
  11. 如申請專利範圍第9項所述之操作方法，其中寫入該寫入資料之前，該操作方法更包含：接收該寫入資料的一寫入請求，該寫入請求來自於一外部裝置，其中備份該第一特別管理資料以及該第二特別管理資料後，向該外部裝置回報完成一寫入操作。
  12. 如申請專利範圍第9項所述之操作方法，其中根據該寫入次序在該等複數目標頁面之後選擇該等複數第一備份頁面，並且根據該寫入次序在該等複數第一備份頁面之後選擇該第二備份頁面。
TW104113255A 2014-12-18 2015-04-24 資料儲存裝置及其操作方法 TWI660356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0183308 2014-12-18
KR1020140183308A KR20160074237A (ko) 2014-12-18 2014-12-18 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
TW201624488A TW201624488A (zh) 2016-07-01
TWI660356B true TWI660356B (zh) 2019-05-21

Family

ID=56129527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113255A TWI660356B (zh) 2014-12-18 2015-04-24 資料儲存裝置及其操作方法

Country Status (4)

Country Link
US (1) US9575839B2 (zh)
KR (1) KR20160074237A (zh)
CN (1) CN105718387B (zh)
TW (1) TWI660356B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
KR102653389B1 (ko) * 2016-06-30 2024-04-03 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US20190056874A1 (en) * 2017-08-16 2019-02-21 Nanya Technology Corporation System and method for preserving data in volatile memory
CN107678980B (zh) * 2017-10-19 2021-04-16 歌尔科技有限公司 数据存储方法、装置及可穿戴设备
JP2019133391A (ja) * 2018-01-31 2019-08-08 東芝メモリ株式会社 メモリシステムおよび制御方法
KR102592796B1 (ko) * 2018-04-27 2023-10-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102627873B1 (ko) * 2018-10-25 2024-01-23 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR102692901B1 (ko) * 2019-01-11 2024-08-08 에스케이하이닉스 주식회사 메모리 시스템에서의 비휘발성 메모리 블록 내 데이터를 삭제하는 방법 및 장치
WO2020232571A1 (en) 2019-05-17 2020-11-26 Yangtze Memory Technologies Co., Ltd. Cache program operation of three-dimensional memory device with static random-access memory
KR102631812B1 (ko) 2019-05-17 2024-01-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 정적 랜덤 액세스 메모리가 있는 3차원 메모리 디바이스
CN110321078B (zh) * 2019-06-18 2022-06-17 海芯科技(厦门)有限公司 一种防止系统受干扰误擦写单片机mtp数据的方法
CN112306742A (zh) 2019-07-23 2021-02-02 慧荣科技股份有限公司 瞬间断电回复处理方法及计算机可读取存储介质以及装置
TWI697780B (zh) * 2019-07-23 2020-07-01 慧榮科技股份有限公司 瞬間斷電回復處理方法及電腦程式產品以及裝置
CN112286721B (zh) 2019-07-23 2024-10-08 慧荣科技股份有限公司 瞬间断电恢复处理方法及计算机可读取存储介质以及装置
CN110750467B (zh) * 2019-10-22 2021-11-02 深圳芯邦科技股份有限公司 一种Nand Flash中干扰页的检测方法、系统
KR20210103234A (ko) * 2020-02-13 2021-08-23 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050193161A1 (en) * 2004-02-26 2005-09-01 Lee Charles C. System and method for controlling flash memory
US7990765B2 (en) * 2008-09-22 2011-08-02 Samsung Electronics Co., Ltd. Least significant bit page recovery method used in multi-level cell flash memory device
US20130304966A1 (en) * 2012-05-14 2013-11-14 SK Hynix Inc. Non-volatile memory device and method for programming the same
US20130311711A1 (en) * 2012-05-17 2013-11-21 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889781B1 (ko) * 2007-04-30 2009-03-20 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템
CN101872644A (zh) * 2009-04-24 2010-10-27 威刚科技（苏州）有限公司 电子存储装置及其存储方法
KR101703106B1 (ko) * 2011-01-04 2017-02-06 삼성전자주식회사 부분-이레이즈 동작을 수행할 수 있는 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 장치들
US8588003B1 (en) * 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
CN103019952B (zh) * 2011-09-26 2016-05-18 群联电子股份有限公司 数据写入方法、存储器控制器与存储器储存装置
KR101979392B1 (ko) 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102002826B1 (ko) * 2012-12-04 2019-07-23 삼성전자 주식회사 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법
KR102002901B1 (ko) * 2013-01-28 2019-07-23 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 이의 제어 방법
KR102190399B1 (ko) * 2013-10-11 2020-12-11 삼성전자주식회사 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템
US9007841B1 (en) * 2013-10-24 2015-04-14 Western Digital Technologies, Inc. Programming scheme for improved voltage distribution in solid-state memory
KR20160016421A (ko) * 2014-08-05 2016-02-15 삼성전자주식회사 비휘발성 메모리 기반의 스토리지 장치의 최적화 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050193161A1 (en) * 2004-02-26 2005-09-01 Lee Charles C. System and method for controlling flash memory
US7990765B2 (en) * 2008-09-22 2011-08-02 Samsung Electronics Co., Ltd. Least significant bit page recovery method used in multi-level cell flash memory device
US20130304966A1 (en) * 2012-05-14 2013-11-14 SK Hynix Inc. Non-volatile memory device and method for programming the same
US20130311711A1 (en) * 2012-05-17 2013-11-21 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOL. 33, NO. 7, JULY 2014 *

Also Published As

Publication number Publication date
CN105718387B (zh) 2020-11-17
KR20160074237A (ko) 2016-06-28
US9575839B2 (en) 2017-02-21
US20160179625A1 (en) 2016-06-23
CN105718387A (zh) 2016-06-29
TW201624488A (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
TWI660356B (zh) 資料儲存裝置及其操作方法
US9159441B2 (en) Method of operating memory device assuring reliability and memory system
US20150127887A1 (en) Data storage system and operating method thereof
CN106558330B (zh) 半导体器件、其操作方法和包括其的数据储存设备
US20160293259A1 (en) Semiconductor apparatus and operating method thereof
US9230667B2 (en) Semiconductor device
TWI849217B (zh) 儲存裝置及其操作方法
KR20200066911A (ko) 메모리 컨트롤러 및 그 동작 방법
US9899094B2 (en) Nonvolatile memory device for supporting fast checking function and operating method of data storage device including the same
TWI707268B (zh) 資料儲存裝置及其操作方法
US20210397377A1 (en) Memory system, memory controller, and method of operating memory system
US11449421B2 (en) Memory system, memory controller and method for minimizing data loss using recovery operations in sudden power loss events
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US11061615B2 (en) Memory system, memory controller and operating method thereof
KR20220033368A (ko) 메모리 시스템 및 이의 동작 방법
US20160322087A1 (en) Data storage device and operating method thereof
CN112447234A (zh) 存储器控制器及其操作方法
KR20210054396A (ko) 저장 장치 및 그 동작 방법
KR102246843B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US12118217B2 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
US11404137B1 (en) Memory system and operating method of memory system
US20240036741A1 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
US11854659B2 (en) Memory system and operating method determining target status read check period in thermal throttling mode
US11275524B2 (en) Memory system, memory controller, and operation method of memory system
KR102716788B1 (ko) 메모리 시스템, 메모리 장치 및 메모리 컨트롤러