CN101459749B - 信息处理装置及其控制方法 - Google Patents

Abstract

本发明提供了一种信息处理装置及其控制方法。所述信息处理装置在确保数据可靠性的同时，使存储器存取时间缩短，并降低了成本。为实现该目的，在将同一信息写入多个存储器中时，所述信息处理装置将各写入开始定时错开，以使得至少一个存储器的要被写入的数据在写入的过程中不受噪声影响。当从多个存储器中读取数据时，所述信息处理装置将所述数据相互比较，以推定正常的数据。

Description

信息处理装置及其控制方法 

技术领域

本发明涉及一种将重要的信息存储在多个存储器中的信息处理装置及其控制方法。 

背景技术

信息处理装置通常采用以下机制：将即使在正常断电、写入存储器的过程中产生噪声、或意外断电时也必须保持的重要的信息写入多个半导体存储器中以对该重要的信息进行备份。将以一种用作信息处理装置的图像处理装置的多功能外围设备(以下称为MFP)为例。MFP中的重要的信息例如包括用于计费功能的打印计数的计数器值、设备的主要设定值、FAX功能的电话簿、以及电子邮件功能的地址列表，这些是一旦消失就难以再次输入的设定值和保存值。 

图14是示出信息处理装置1400的结构的框图。在如图14所示的信息处理装置1400中，在不同的定时将重要的信息从SOC(片上系统)1250经由并行IF而写入重要信息备份单元105的SRAM 1210、SRAM 1220及FRAM 1240中。将同一值存储在三个存储器中，以使消失的可能性减小。SOC是集成有CPU及ASIC、并将它们安装在单个封装中的芯片。 

图15是示出在信息处理装置1400中的存储器中的写入的定时的时间图。图16是示出从信息处理装置1400中的存储器中的读取的定时的时间图。如图15及图16所示，信息处理装置1400在不同的定时执行在存储器中的写入或从存储器中的读取。SRAM是易失性存储器，并单独地需要电池电路1230。FRAM比作为与FRAM相类似的非易失性存储器的EEPROM更昂贵。与由EEPROM来形成存储器相比，信息处理装置1400的结构使成本增加。 

由此，提出了降低信息处理装置1400的成本的图17中所示的信息处理装置1700。图17是示出信息处理装置1700的结构的框图。在信息处理装置1700中，在不同的定时将重要的信息从SOC 1260经由串行IF而写入重要信息备份单元105中的串行EEPROM 1270、1280、1290中。与信息处理装置1400相比，信息处理装置1700通过使用EEPROM作为存储器并使用串行接口作为接口而使成本降低。 

图18是示出在信息处理装置1700中的存储器中的写入的定时的时间图。图19是示出从信息处理装置1700中的存储器中的读取的定时的时间图。如图18及图19所示，在信息处理装置1700中的存储器中的写入以及从该存储器中的读取的速度比信息处理装置1400中的那些速度低。主要原因是信息处理装置1700的存储器接口为串行接口。存储器存取时间长会降低软件性能。同时，存储器存取时间长会使数据在噪声或意外断电的影响下而失真的可能性增加。 

日本特开第2004-110407号公报(专利文献1)提出了一种在无需CPU频繁地轮询的情况下容易地通知写入结束从而减轻主机CPU的软件负荷的串行EEPROM。 

然而，传统的技术存在下列问题。如上所述，信息处理装置1400实现了满意的存储器存取速度，但是由于SRAM单独地需要电池电路并且FRAM很昂贵而导致成本很高。信息处理装置1700可以通过使用串行IFEEPROM来降低成本，但是降低了存储器存取速度。在信息处理装置1700中，延长了存储器存取时间，导致降低了软件性能。另外，存储器存取时间长会使数据在噪声或意外断电的影响下而失真的可能性增加。根据专利文献1，可以减小主机CPU的处理负荷，但是没有提出针对存储器存取时间长导致的数据失真的措施。 

发明内容

本发明使得能够实现一种在确保数据可靠性的同时，使存储器存取时间缩短并降低成本的信息处理装置。 

本发明的一方面提供了一种信息处理装置，该信息处理装置包括：多个存储单元；写入单元，其被构造成，将同一数据写入所述多个存储单元中，并改变开始在各存储单元中写入数据的定时；读取单元，其被构造成对被写入所述多个存储单元中的多个数据进行读取；第一确定单元，其被构造成，从由所述读取单元所读取的所述多个数据中选择两个数据的组合，并确定各所选择的组合的两个数据是否彼此一致；以及数据推定单元，其被构造成，当所有的组合中的至少一个组合的数据被确定为彼此不一致时，基于由所述读取单元所读取的所述多个数据来推定正常的数据，其中，当确定仅一些组合的数据彼此不一致时，所述数据推定单元推定一致的组合 的数据是所述正常的数据，其中，当确定所述所有的组合的数据都彼此不一致时，所述数据推定单元通过从各个数据中仅提取出有效位并对该有效位进行结合而获得结合数据，根据所述结合数据推定所述正常的数据，其中，所述第一确定单元包括：比较单元，其被构造成，通过针对所述所有的组合，对各组合的两个数据进行异或来比较所述两个数据，以确定所述两个数据是否彼此一致；以及计数单元，其被构造成，当对所选择的两个数据进行比较时，对所比较的数据的所有的位中的不一致位的数量进行计数，所述数据推定单元包括：有效高位提取单元，其被构造成，当确定所述所有的组合的数据都彼此不一致时，从所述比较单元的比较结果的低位起，对所述不一致位的数量最大的组合进行搜索，将较不一致位的出现次数变得比所述不一致位的数量小1的位更高的位，指定为有效位，并且提取出当在所述存储单元中写入数据时首先被写入的数据的所述有效位，将除所述有效位之外的数据位写为0，作为有效数据保存在计算确定单元中；有效低位提取单元，其被构造成，当确定所述所有的组合的数据都彼此不一致时，从所述比较单元的比较结果的高位起，对所述不一致位的数量最大的组合进行搜索，将较所述不一致位的出现次数变得比所述不一致位的数量小1的位更低的位，指定为有效位，并且提取出当在所述存储单元中写入数据时稍后被写入的数据的所述有效位，将除所述有效位之外的数据位写为0，作为有效数据保存在计算确定单元中；结合单元，其被构造成，当确定所述所有的组合的数据都彼此不一致时，对由所述有效高位提取单元和由所述有效低位提取单元所提取的有效数据进行OR操作，将其结合成一个数据，作为结合数据；以及第二确定单元，其被构造成，确定所述结合数据是否与所述所有的组合的不一致发生次数最少的数据一致；当所述第二确定单元确定所述结合数据与所述不一致发生次数最少的数据一致时，将所述结合数据推定为所述正常的数据；并且当所述第二确定单元确定所述结合数据与所述不一致发生次数最少的数据不一致时，以未获得所述正常的数据为由而执行出错处理，其中，数据的不一致发生次数是通过将与该数据有关的各个组合中的两个数据之间的比较结果中的不一致位的数量相加而获得的和，并且其中，所述写入单元通过以错开预定时间的方式开始在各存储单元中写入数据来改变所述定时。 

本发明的另一方面提供了一种信息处理装置的控制方法，所述信息处理装置具有多个存储单元，所述控制方法包括以下步骤：当将同一数据写入所述多个存储单元中时，在各存储单元中写入所述数据，并改变开始写 入数据的定时；对写入在所述多个存储单元中的多个数据进行读取；在从所读取的所述数据中选择两个数据的组合之后，确定各所选择的组合的两个数据是否彼此一致；以及当所有的组合中的至少一个组合的数据被确定为彼此不一致时，基于从所述多个存储单元中读取的所述多个数据来推定正常的数据，其中，在所述推定正常的数据的步骤中，当确定仅一些组合的数据彼此不一致时，推定一致的组合的数据是所述正常的数据，其中，在所述推定正常的数据的步骤中，当确定所述所有的组合的数据都彼此不一致时，通过从各个数据中仅提取出有效位并对该有效位进行结合而获得结合数据，根据所述结合数据推定所述正常的数据，其中，所述确定各所选择的组合的两个数据是否彼此一致的步骤执行以下步骤：通过针对所述所有的组合，对各组合的两个数据进行异或来比较所述两个数据，以确定所述两个数据是否彼此一致；以及当对所选择的两个数据进行比较时，对所比较的数据的所有的位中的不一致位的数量进行计数，所述推定正常的数据的步骤执行以下步骤：提取高位的步骤，当确定所述所有的组合的数据都彼此不一致时，从所述比较两个数据以确定所述两个数据是否彼此一致的步骤中的比较结果的低位起，对所述不一致位的数量最大的组合进行搜索，将较不一致位的出现次数变得比所述不一致位的数量小1的位更高的位，指定为有效位，并且提取出当在所述存储单元中写入数据时首先被写入的数据的所述有效位，将除所述有效位之外的数据位写为0，作为有效数据保存在计算确定单元中；提取低位的步骤，当确定所述所有的组合的数据都彼此不一致时，从所述比较两个数据以确定所述两个数据是否彼此一致的步骤中的比较结果的高位起，对所述不一致位的数量最大的组合进行搜索，将较所述不一致位的出现次数变得比所述不一致位的数量小1的位更低的位，指定为有效位，并且提取出当在所述存储单元中写入数据时稍后被写入的数据的所述有效位，将除所述有效位之外的数据位写为0，作为有效数据保存在计算确定单元中；当确定所述所有的组合的数据都彼此不一致时，对在所述提取高位的步骤中和在所述提取低位的步骤中所提取的有效数据进行OR操作，将其结合成一个数据，作为结合数据；以及确定所述结合数据是否与所述所有的组合的所述不一致位的数量中的不一致发生次数最少的数据一致，在所述确定所述结合数据是否与所述所有的组合的不一致发生次数最少的数据一致的步骤中，当确定所述结合数据与所述不一致发生次数最少的数据一致时，将所述预测数据推定为所述正常的数据；并且在所述确定所述结合数据是否与所述所有的组合的不一致发 生次数最少的数据一致的步骤中，当确定所述预测数据与所述不一致发生次数最少的数据不一致时，以未获得所述正常的数据为由而执行出错处理，其中，数据的不一致发生次数是通过将与该数据有关的各个组合中的两个数据之间的比较结果中的不一致位的数量相加而获得的和，并且其中，在所述在各存储单元中写入数据的步骤中，通过以错开预定时间的方式开始在各存储单元中写入数据来改变所述定时。 

参照附图，根据以下对示例性实施例的描述，本发明的其他特征将会明确。 

附图说明

图1A是示出根据实施例的MFP 10的结构的示例的框图； 

图1B是示出根据实施例的计算确定单元1390的详细的控制块的框图； 

图2是示出根据实施例的写入控制处理序列的流程图； 

图3是示出根据实施例的读取控制处理序列的流程图； 

图4是示出根据实施例的在各个串行EEPROM中的写入的定时的时间图； 

图5是用于说明根据实施例的计算确定单元1390比较两个数据的方法的图； 

图6是示出串行EEPROM 1270中的数据与串行EEPROM 1290中的数据之间的比较结果的图； 

图7是示出串行EEPROM 1280中的数据与串行EEPROM 1290中的数据之间的比较结果的图； 

图8是示出根据实施例的提取有效高位的数据的方法的图； 

图9是示出根据实施例的提取有效低位的数据的方法的图； 

图10是示出根据实施例的生成预测数据γ的方法的图； 

图11是示出根据实施例的计算不一致发生次数的加法电路1105的框图； 

图12是示出根据实施例的指定返回候选数据θ的方法的图； 

图13是示出根据实施例的推定正常的数据时的比较处理的图； 

图14是示出信息处理装置1400的结构的框图； 

图15是示出在信息处理装置1400中的存储器中的写入的定时的时间图； 

图16是示出从信息处理装置1400中的存储器中的读取的定时的时间图； 

图17是示出信息处理装置1700的结构的框图； 

图18是示出在信息处理装置1700中的存储器中的写入的定时的时间图；以及 

图19是示出从信息处理装置1700中的存储器中的读取的定时的时间图。 

具体实施方式

下面将参照附图来对本发明的优选实施例进行详细的说明。应当注意的是，除非另外特别指出，否则这些实施例中所阐述的组件的相对布置、数字表达式及数值并不限制本发明的范围。 

作为根据本发明的信息处理装置，本实施例将以用作图像处理装置的多功能外围设备(以下称为MFP)为例。然而，本发明并不将信息处理装置限于图像处理装置，并且图像处理装置并不限于MFP。更具体地说，本发明适用于以下信息处理装置：其具有用于控制该装置的控制单元，以及连接到该控制单元的多个存储器。 

<信息处理装置的结构> 

下面将参照图1A及图1B来对根据本实施例的MFP的结构进行说明。图1A是示出根据本实施例的MFP 10的结构的示例的框图。 

MFP 10经由局域网(LAN)60而连接到主计算机(PC)50。MFP 10具有图像输入/输出功能。MFP 10读取纸质原稿，并在纸上将其打印出。MFP 10还可以将所读取的图像信息打印在纸上、将其保存为数字数据、或经由LAN而将其传送到其他设备。MFP 10还可以从PC 50接收打印数据，或从其他MFP接收图像信息，并在纸上将其打印出。 

为了实现上述功能，MFP 10包括控制器单元101、扫描仪单元102、操作板单元103、以及执行打印的打印机单元104。控制器单元101经由信号线而连接到扫描仪单元102、操作板单元103及打印机单元104，并输入/输出图像信息及设备信息。扫描仪单元102扫描原稿的图像，并将扫描得 到的信息提供给控制器单元101。操作板单元103向操作者呈现信息，并获取来自操作者的输入。打印机单元104基于来自控制器单元101的信息来执行打印。各单元的内部块经由内部总线而相互连接，并可以发送数据。 

控制器单元101包括SOC 1310。SOC 1310是集成有CPU及ASIC并将它们安装单个封装中的芯片。SOC 1310包括CPU 1100、ASIC/DRAM控制器1200、ASIC/总线控制器1190及ASIC串行存储器控制器1320。 

ASIC/总线控制器1190对由并行IF形成的内部总线进行控制。ASIC/DRAM控制器1200控制DRAM。DRAM 1110是用于操作CPU 1100的系统工作存储器。DRAM 1110还是用于暂时地存储图像数据的图像存储器。ROM 1120是存储系统的引导程序的引导ROM。HDD(硬盘驱动器)1130存储系统软件及图像数据等。 

系统软件是用于提供诸如复印、扫描及打印机的功能的程序。系统软件被映射到DRAM 1110中并运行。当输入/输出图像数据时，图像处理单元1170对图像数据进行编码及解码、光栅化、旋转、多值/二值转换、及其他适当的图像处理。LANC 1180连接到LAN 60以输入/输出图像数据以及关于设备控制的信息。LANC 1180还可以接收来自PC 50或网络上的其他MFP的输出图像数据，并对由MFP 10所获得的图像数据进行发送。 

打印机IF 1160连接到打印机单元104，与打印机单元104中的打印机控制单元400进行通信，获取各种打印机状态，并向打印机发送指令。打印机IF 1160进行图像数据的同步/异步转换，并发送打印数据。 

扫描仪IF 1140连接到扫描仪单元102，与扫描仪单元102的扫描仪控制单元210进行通信，获取各种扫描仪状态，并向扫描仪发送指令。扫描仪IF 1140进行图像数据的同步/异步转换，并发送所获得的扫描仪数据。 

扫描仪单元102包括用于控制扫描仪的扫描仪控制单元210、图像处理单元220、用于对原稿进行光学扫描的扫描仪240、以及用于驱动自动送稿器及安装在原稿台中的扫描仪设备的扫描仪电动机230。图像处理单元220对扫描得到的图像数据进行A/D转换、描影(shading)及其他适当的图像处理。 

操作板IF 1150是与操作板控制单元320的接口，输出要显示在操作板310上的图像数据。操作板310接收来自操作者的经由按钮、十键小键盘等的输入，并获取诸如开始复印的操作。由CPU 1100所执行的程序经 由操作板IF 1150而识别操作板310上的输入操作。CPU 1100根据识别出的输入操作，通过对整体设备进行设定并发出功能执行指令来执行复印或扫描。 

例如，当用户将原稿放置在复印机上并从操作板310或PC 50指定扫描时，CPU 1100经由扫描仪IF 1140而向扫描仪控制单元210发送扫描指令，对原稿进行扫描。对扫描得到的图像数据进行适当的处理并将其存储在HDD 1130或PC 50中。 

当用户将原稿放置在复印机上并从操作板310指定复印时，CPU 1100经由扫描仪IF 1140而向扫描仪控制单元210发送扫描指令，对原稿进行扫描。对扫描得到的图像数据进行适当的处理并将其存储在HDD 1130。而且，该数据经受适当的图像处理，将其从HDD 1130经由打印机IF 1160而传送到打印机单元104，并由打印机410来打印。 

当用户从PC 50指定打印时，LANC 1180经由LAN 60而接收来自PC50的打印数据。对该数据进行适当的处理并将其存储在HDD 1130中。而且，该数据经受适当的图像处理，将其从HDD 1130经由打印机IF 1160而传送到打印机单元104，并由打印机410来打印。 

下面将对图1A中由虚线所包围的本发明中的重要的块进行说明。 

重要信息备份单元105包括N(N为自然数)个串行IF存储设备(例如，串行EEPROM 1270、串行EEPROM 1280、串行EEPROM 1290)。下面将对N＝3的结构进行说明，但存储设备的数量并不限于此。在图1A中，布置了三个物理设备，但是使用两个或更少的物理设备时，在逻辑上也可以将内部结构划分成三个。串行IF存储器的类型还可以是EEPROM或其他类型的存储设备。串行IF的类型还可以是四线、三线、或两线IF，或者其他类型的IF。重要信息备份单元105例如存储用于计费功能的打印计数的计数器值、设备的主要设定值、FAX功能的电话簿、以及电子邮件功能的地址列表。 

ASIC串行存储器控制器1320包括计算确定单元1390、IF 1360、IF 1370、IF 1380、数据保存单元1330、数据保存单元1340、数据保存单元1350。IF 1360对在串行EEPROM 1270中的数据的写入以及从串行EEPROM 1270中的数据的读取进行控制。IF 1370对在串行EEPROM 1280中的数据的写入以及从串行EEPROM 1280中的数据的读取进行控制。IF  1380对在串行EEPROM 1290中的数据的写入以及从串行EEPROM 1290中的数据的读取进行控制。IF 1360、IF 1370、IF 1380用作写入单元及读取单元。 

数据保存单元1330对在串行EEPROM 1270中的数据的写入的结果以及从串行EEPROM 1270中的数据的读取的结果进行保存。数据保存单元1340对在串行EEPROM 1280中的数据的写入的结果以及从串行EEPROM 1280中的数据的读取的结果进行保存。数据保存单元1350对在串行EEPROM 1290中的数据的写入的结果以及从串行EEPROM 1290中的数据的读取的结果进行保存。 

计算确定单元1390将对从重要信息备份单元105读取的数据进行相互核对的结果发送给CPU。计算确定单元1390接收来自CPU的要被写入重要信息备份单元105中的数据或读取的数据。图1B是示出根据本实施例的计算确定单元1390的详细的控制块的框图。 

计算确定单元1390包括确定单元1391、数据推定单元1392、以及修复单元1393。确定单元1391用作第一确定单元及第二确定单元，确定所选择的两个数据是否彼此一致。更具体地说，当从重要信息备份单元105的各串行EEPROM中读取数据时，确定单元1391就所有的组合从所读取的数据中选择两个数据的组合。确定单元1391针对所述有组合，确定各组合的两个数据是否彼此一致。确定单元1391包括用于对所选择的两个数据进行比较以确定它们是否彼此一致的比较单元1398、以及用于对被确定的数据的所有的位中的不一致位的数量进行计数的计数器(计数单元)1394。后面将说明数据确定方法的细节。 

如果确定单元1391确定所有的组合中的至少一个组合的数据彼此不一致，则数据推定单元1392根据对所述组合的确定结果来推定正常的数据。更具体地说，当确定单元1391确定所有的组合中的仅一些组合的数据彼此不一致时，数据推定单元1392用作用于推定一致的组合的数据为正常的数据的简化的推定单元。当确定单元1391确定所有的组合的数据都彼此不一致时，数据推定单元1392用作用于推定通过从各个数据中仅提取出有效的位并将它们组合而获得的结合数据为正常的数据的详细的推定单元。为此，数据推定单元1392包括有效高位提取单元1395、有效低位提取单元1396、以及结合单元1397。下面将对这些组件的细节以及数据推定方法 的细节进行说明。 

<比较示例的差异> 

下面将对根据本实施例的信息处理装置与图14及图17中所示的用作比较示例的信息处理装置1400及1700的差异进行说明。将对作为本发明的特征的SOC及存储器的差异进行说明。 

首先，对与信息处理装置1400的SOC 1250及存储器的差异进行说明。在信息处理装置1400中，SOC 1250不包含与根据本实施例的ASIC串行存储器控制器1320相对应的组件。信息处理装置1400使用并行IF SRAM 1210、SRAM 1220、及FRAM 1240作为存储器。此外，信息处理装置1400包括用于保持SRAM 1210及SRAM 1220的信息的电池电路1230。ASIC/总线控制器1190不执行图2及图3中所示的控制操作(稍后将说明)。更具体地说，ASIC/总线控制器1190仅在图15中所示的定时经由并行IF而写入从CPU接收到的写入数据。ASIC/总线控制器1190在CPU的读取控制下，仅在图16中所示的定时经由并行IF而读取数据，并向CPU返回一值。 

接下来，将对与信息处理装置1700中的SOC 1260的差异进行说明。在信息处理装置1700中，SOC 1260包含ASIC串行EEPROM控制器1701来替代ASIC串行存储器控制器1320。ASIC串行EEPROM控制器1701不执行图2及图3中所示的控制操作(稍后将说明)。ASIC串行EEPROM控制器1701仅在图18中所示的定时写入从CPU接收到的写入数据。ASIC串行EEPROM控制器1701在CPU的读取控制下，仅在图19中所示的定时读取数据，并向CPU返回一值。 

<写入控制> 

将参照图2来对根据本实施例的写入控制进行说明。图2是示出根据本实施例的写入控制处理序列的流程图。SOC 1310执行全部下列控制。此时MFP 10为ON，并且在执行各种初始化处理之后待机。 

当在重要信息备份单元105中的写入发生时，执行图2中所示的处理。例如，当完成复印或打印时，重新写入用于计费功能的计数器值。计数器值保持复印计数及打印计数，并根据这些计数来进行计费。 

在步骤S201中，CPU 1100确定是否已生成对重要信息备份单元105的写入请求。如果已生成写入请求，则处理转到S202。如果未生成写入请 求，则定期地重复S201中的确定。 

步骤S202中，CPU 1100向ASIC串行存储器控制器1320发出写入控制。更具体地说，CPU 1100将要被写入重要信息备份单元105中的数据写入ASIC串行存储器控制器1320中。ASIC串行存储器控制器1320具有寄存器，并且可以对写入数据、所连接的串行EEPROM的数量、存取方式、表示写入或读取处理的信息等进行设定。当指定写入处理时，ASIC串行存储器控制器1320执行以下处理以在串行EEPROM中写入同一值。为了使在多个存储器中写入数据时的写入时间缩短，期望同时地在各个存储器中写入数据。然而，考虑写入中噪声的混入，本实施例将写入开始定时在存储器之间错开，以使得至少一个串行EEPROM中不混入噪声。 

在步骤S203中，ASIC串行存储器控制器1320开始经由IF 1360对串行EEPROM 1270的写入处理。 

在步骤S204中，ASIC串行存储器控制器1320等待，直到在串行EEPROM 1270中的写入开始之后经过预定时间为止。当被写入EEPROM中的数据由N(N为自然数)位构成时，预定时间为写入N/2+1位所必需的时间。当写入数据为8位数据时，ASIC串行存储器控制器1320等待，直到对位3(从数据的MSB侧起计数的第五位)的写入结束为止。ASIC串行存储器控制器1320还可以测量时间以检测预定时间的经过，或者还可以监视IF 1360以检测对高五位的写入结束。通过对ASIC串行存储器控制器1320中的时钟进行计数来测量该时间。 

当经过预定时间时，在步骤S205中，ASIC串行存储器控制器1320开始经由IF 1370对串行EEPROM 1280的写入处理。更具体地说，在与将位2写入串行EEPROM 1270中的处理的同时，开始对串行EEPROM 1280的写入处理。 

在步骤S206中，与S204相似的是，ASIC串行存储器控制器1320等待，直到经过预定时间为止。当经过预定时间时，在步骤S207中，ASIC串行存储器控制器1320开始经由IF 1380对串行EEPROM 1290的写入处理。更具体地说，在与将位2写入串行EEPROM 1280中的处理的同时，开始对串行EEPROM 1290的写入处理。 

在步骤S208中，ASIC串行存储器控制器1320等待，直到写入结束为止，并结束写入控制。本实施例假定有三个存储器，因此写入处理在这 个阶段结束。然而，当存储器的数量改变时，写入处理的数量也根据存储器的数量而改变。 

如上所述，在写入控制中，本实施例通过错开预定时间的方式，开始在各串行EEPROM中写入数据。因此，本实施例进行控制，以使在至少一个串行EEPROM存储器中在写入时不混入噪声。 

图4是示出根据本实施例的在各个串行EEPROM中的写入的定时的时间图。在图4中，标号401表示来自CPU 1100的写入请求405的定时。标号402表示经由IF 1360(以下也称为IF 1)而在EEPROM 1270(以下也称为EEPROM 1)中写入的定时。标号403表示经由IF 1370(以下也称为IF 2)而在EEPROM 1280(以下也称为EEPROM 2)中写入的定时。标号404表示经由IF 1380(以下也称为IF 3)而在EEPROM 1290(以下也称为EEPROM 3)中写入的定时。标号406表示当在串行EEPROM中写入数据时产生噪声A的定时。标号407表示当在串行EEPROM中写入数据时产生噪声B的定时。 

假定要被写入串行EEPROM 1270中的数据为8位数据，高位形成数据A，低位形成数据B。类似的是，对于要被写入串行EEPROM 1280中的数据，高位形成数据C，低位形成数据D。类似的是，对于要被写入串行EEPROM 1290中的数据，高位形成数据E，低位形成数据F。由于写入数据是为了对同一值进行备份，因此数据A＝数据C＝数据E，数据B＝数据D＝数据F。 

通过将写入开始定时错开，噪声A仅影响被写入EEPROM 1270中的数据，如图4所示。即，该噪声不影响被写入EEPROM 1280及EEPROM 1290中的数据。噪声B影响被写入EEPROM 1270及EEPROM 1280中的数据，但是不影响被写入EEPROM 1290中的数据。按照这种方式，根据本实施例，与同时地在所有的存储器中写入数据的写入控制相比，在至少一个存储器中写入无噪声的数据的可能性很高。这是因为，即使在根据本实施例的MFP 10的环境中定期地产生噪声，也几乎不会在一个存取周期中多次产生噪声。一个存取周期是指S203至S208中的处理。在可能在一个存取周期中多次产生噪声的环境中，存储器的数量也会增加。与在不同的定时在多个存储器中写入全部数据的写入控制相比，根据本实施例的写入控制可以使一个存取周期所必需的时间缩短，因此减少了噪声的产生。 

<读取控制> 

下面将参照图3来对根据本实施例的读取控制进行说明。图3是示出根据本实施例的读取控制处理序列的流程图。SOC 1310执行全部下列控制。此时，MFP 10为ON，并在执行各种初始化处理之后待机。 

在图3中所示的处理中，当进行显示用于计费功能的计数器值的操作、或者计数器值为控制器系统的操作所必需时，读取计数器值。并且，当改变或读出设备的主要设定值、FAX功能的电话簿、电子邮件功能的地址列表等时，或者当在写入数据之后确认值时，执行图3中所示的处理。 

在步骤S301中，CPU 1100确定是否已生成用于读取存储在重要信息备份单元105中的数据的请求。如果已生成该读取请求，则处理转到S302。如果未生成加载请求，则定期地重复S301中的确定。 

在步骤S302中，CPU 1100向ASIC串行存储器控制器1320发出读取控制指令。ASIC串行存储器控制器1320具有寄存器，并且可以对读取数据、所连接的串行EEPROM的数量、存取方式、表示写入或读取处理的信息等进行设定。 

在步骤S303中，ASIC串行存储器控制器1320经由IF 1360而从串行EEPROM 1270中读取数据，并将所读取的数据保存在数据保存单元1330中。在步骤S304中，ASIC串行存储器控制器1320经由IF 1370而从串行EEPROM 1280中读取数据，并将所读取的数据保存在数据保存单元1340中。在步骤S305中，ASIC串行存储器控制器1320经由IF 1380而从串行EEPROM 1290中读取数据，并将所读取的数据保存在数据保存单元1350中。在步骤S306中，ASIC串行存储器控制器1320将保存在数据保存单元1330、数据保存单元1340、数据保存单元1350(以下也称为数据保存单元1、数据保存单元2、数据保存单元3)中的数据输出给计算确定单元1390。按照这种方式，ASIC串行存储器控制器1320读出N(在这种情况下N＝3)个保存在重要信息备份单元105中的数据，将它们存储在不同的数据保存单元中，并将各个数据输出给计算确定单元1390。 

在步骤S307中，计算确定单元1390就所有的组合从所读取的数据中选择两个数据的组合。确定单元1391针对所有的组合，对各组合的数据进行比较。在这种情况下，计算确定单元1390对数据保存单元1中的数据与数据保存单元2中的数据的组合、数据保存单元1中的数据与数据保存单 元3中的数据的组合、以及数据保存单元2中的数据与数据保存单元3中的数据的组合进行比较。计算确定单元1390在内部保存比较结果。下面将参照图5来对各组合的比较方法进行说明。图5是用于说明根据本实施例的计算确定单元1390比较两个数据的方法的图。下面将例示对数据保存单元1中的数据与数据保存单元2中的数据(即，存储在串行EEPROM 1270及EEPROM 1280中的值)进行比较的方法。确定单元1391执行以下比较。 

通过使用比较单元1398，确定单元1391计算串行EEPROM 1中的值与串行EEPROM 2中的值的各位的Ex.OR(异或)。比较单元1398对其余的组合类似地进行该比较，并在内部保存比较结果。图5采用在数据写入的过程中产生图4中所示的噪声B时的数据。EEPROM 1的位1的数据及EEPROM 2的位6的数据包含噪声。这两个数据之间的异或呈现出图5中所示的比较结果(01000010)。即，位1及位6呈现1，其余的位呈现0。确定单元1391保存该比较结果，并使用计数器1394来对不一致位的数量进行计数和保存。在串行EEPROM 1与EEPROM 2之间的比较结果中，不一致位的数量为2。 

图4中所示的噪声B影响串行EEPROM 1270中的数据B的一个部分以及串行EEPROM 1280中的数据C的一个部分。因此，串行EEPROM 1270中的具有不一致位的值并非在两个部分处失真。更确切地说，产生两个不一致位是因为，这两个不一致位中的一个发生在作为比较结果的实际上失真的数据部分处，而另一个发生在相比较的串行EEPROM 1280中的失真部分处。在这个阶段，不能确定串行EEPROM 1270中的包含噪声的位数据。 

在步骤S307中，计算确定单元1390通过上述方法来比较所有的组合的数据，并保存各组合的比较结果及不一致位的数量。图6是示出串行EEPROM 1270中的数据与串行EEPROM 1290中的数据之间的比较结果的图。图7是示出串行EEPROM 1280中的数据与串行EEPROM 1290中的数据之间的比较结果的图。如图6所示，串行EEPROM 1270与串行EEPROM 1290之间的比较结果为00000010，不一致位的数量为1。如图7所示，串行EEPROM 1280与串行EEPROM 1290之间的比较结果为01000000，不一致位的数量为1。 

在对所有的组合的数据进行比较之后，在步骤S308中，确定单元1391 确定是否所有的组合的数据都彼此一致。如果所有的组合的数据都彼此一致(所有比较结果都为00000000)，则在步骤S309中，确定单元1391将表示不存在不一致的信息存储在ASIC串行存储器控制器1320的确定结果标记中。然后，处理结束。即，在S309中，比较结果为：EEPROM 1＝EEPROM 2，EEPROM 1＝EEPROM 3，EEPROM 2＝EEPROM 3。换言之，所有的组合的数据都彼此一致。因此，ASIC串行存储器控制器1320确定EEPROM 1、EEPROM 2、EEPROM 3中的数据是正常。 

在S308中，如果所有的组合中的至少一个组合的数据彼此不一致，则确定单元1391将处理转到S310。在S310中，确定单元1391确定是否所有的组合的数据都彼此不一致。如果所有的组合的数据都彼此不一致(步骤S310中的“是”)，则确定单元1391将处理转到S312；如果为“否”，则转到S311。 

因为尽管比较结果显示出异常，但并不是所有的组合都显示出异常，因此在步骤S311中，数据推定单元1392将作为比较结果彼此一致的组合的任一数据推定为正常的数据。下面将以产生图4中所示的噪声A的情况为例。假设不一致位为1，一致位为0，串行EEPROM 1270与串行EEPROM1280之间的比较结果为01000000，不一致位的数量为1。串行EEPROM1270与串行EEPROM 1290之间的比较结果为01000000，不一致位的数量为1。串行EEPROM 1280与串行EEPROM 1290之间的比较结果为00000000，不一致位的数量为0。即，比较结果为：EEPROM 1≠EEPROM 2，EEPROM 1≠EEPROM 3，EEPROM 2＝EEPROM 3。由于串行EEPROM 1280中的数据与串行EEPROM 1290中的数据彼此一致，因此在串行EEPROM 1270中的数据中混入噪声的可能性很高。相反的是，串行EEPROM 1280中的数据及串行EEPROM 1290中的数据很可能是正常的。 

为此，数据推定单元1392将数据保存单元1340(或数据保存单元1350)中的其比较结果为“正常”的值推定为正常的数据。修复单元1393生成用于将被推定为正常的数据写入重要信息备份单元105中的写入请求。ASIC串行存储器控制器1320在内部寄存器的确定结果标记中设定发生根据正常的比较结果的自动返回。然后，结束处理。 

在S310中，如果所有的组合的数据都彼此不一致，则从各数据中提取出被推定为具有正常的位的数据部分，以在S312及后续步骤的处理中 生成正常的数据。假定混入了图4中所示的噪声B。假设不一致位为1，一致位为0，串行EEPROM 1270与串行EEPROM 1280之间的比较结果为01000010，不一致位的数量为2。如图6所示，串行EEPROM 1270与串行EEPROM 1290之间的比较结果为00000010，不一致位的数量为1。如图7所示，串行EEPROM 1280与串行EEPROM 1290之间的比较结果为01000000，不一致位的数量为1。即，比较结果为：EEPROM 1≠EEPROM 2，EEPROM 1≠EEPROM 3，EEPROM 2≠EEPROM 3。这意味着EEPROM 1、EEPROM 2、EEPROM 3中的数据彼此都不一致。 

根据本实施例，执行如图2及图4中所示的写入控制，以使得不同时地在三个或更多个EEPROM中写入数据。因此，即使产生噪声，也不影响至少一个数据。在S312及后续步骤的处理中，利用这些特征来推定正常的数据。 

在步骤S312中，数据推定单元1392选择不一致位的数量最大的组合。例如，当产生噪声B时，上述比较结果中的EEPROM 1与EEPROM 2之间的比较结果具有两个不一致位。EEPROM 1与EEPROM 3之间的比较结果具有1个不一致位。EEPROM 2与EEPROM 3之间的比较结果具有1个不一致位。由此，不一致位的数量最大的比较结果为EEPROM 1与EEPROM 2之间的比较结果。计算确定单元1390内部地保存该结果，处理转到S313。 

在步骤S313中，数据推定单元1392根据在S312中所选择的比较结果，在写入控制中指定首先在其中写入数据的存储器以及稍后在其中写入数据的存储器。更具体地说，根据图4中所示的写入定时，数据推定单元1392指定首先在其中写入数据的存储器为串行EEPROM 1270。计算确定单元1390内部地保存该结果。类似的是，数据推定单元1392指定稍后在其中写入数据的存储器为串行EEPROM 1280。计算确定单元1390内部地保存该结果。 

在步骤S314中，有效高位提取单元1395根据比较结果来指定首先在其中写入数据的存储器(串行EEPROM 1270)中的数据的有效高位。更具体地说，有效高位提取单元1395从比较结果的低位起搜索数据，并且将较不一致位的出现次数变得比不一致位的数量小1(“不一致的数量-1”)的位更高的位，指定为有效位。将“不一致的数量-1”定义为用于指定有 效位的阈值。因为不一致的数量为2，所以阈值为1。操作者也可以设定该阈值。下面将参照图8来对具体的处理进行说明。图8是示出根据本实施例的提取有效高位的数据的方法的图。 

如图5所示，EEPROM 1与EEPROM 2之间的比较结果为01000010，不一致的数量为2。因此，阈值为“不一致的数量-1”＝1。由于EEPROM 1与EEPROM 2之间的比较结果为01000010，因此当从低位起对不一致位进行计数时，在位1首次出现不一致位，如图8所示。此时，不一致位的出现次数为1，“不一致的数量-1”为1，两值彼此一致。因此，将比位1更高的位(即，位2至位7)，指定为有效高位。将位1及更低位的位0指定为丢弃数据。计算确定单元1390将该结果作为用于首先在其中写入数据的存储器的高位的有效数据来保存。然后，处理转到S315。 

在S315中，有效低位提取单元1396根据比较结果来指定稍后在其中写入数据的存储器(串行EEPROM 1280)中的数据的有效低位。更具体地说，有效低位提取单元1396从比较结果的高位起搜索数据，将较不一致位的出现次数变得比不一致位的数量小1(“不一致的数量-1”)的位更低的位，指定为有效位。下面将参照图9来对具体的处理进行说明。图9是示出根据本实施例的提取有效低位的数据的方法的图。 

如图5所示，EEPROM 1与EEPROM 2之间的比较结果为01000010，不一致的数量为2。因此，阈值为“不一致的数量-1”＝1。由于EEPROM 1与EEPROM 2之间的比较结果为01000010，因此当从高位起对不一致位进行计数时，在位6首次出现不一致位，如图9所示。 

此时，不一致位的出现次数为1，“不一致的数量-1”为1，两值彼此一致。因此，将比位6更低的位(即，位5至位0)指定为低位的有效数据。将位6及更高位的位7指定为丢弃数据。计算确定单元1390将该结果作为用于稍后在其中写入数据的存储器的低位的有效数据来保存。然后，处理转到S316。 

在步骤S316中，有效高位提取单元1395将在S314中所指定的高位的有效数据与在S313中所选择的、首先在其中写入数据的存储器中的数据保存值进行AND操作，由此提取出有效数据α。更具体地说，如图8所示，有效高位提取单元1395将EEPROM 1中的数据与“11111100”(其中，1表示有效位，0表示丢弃位)进行AND操作。结果，由从EEPROM  1中的位7至位2中提取出的数据形成高位的有效数据α。用作丢弃数据的位1及位0变为0。计算确定单元1390保存该结果，处理转到S317。 

在步骤S317中，有效低位提取单元1396将在S315中所指定的低位的有效数据与在S313中所选择的、稍后在其中写入数据的存储器中的数据保存值进行AND操作，由此提取出有效数据β。更具体地说，如图9所示，有效低位提取单元1396将EEPROM 2中的数据与“00111111”(其中，1表示有效位，0表示丢弃位)进行AND操作。结果，由从EEPROM 2中的位5至位0中提取出的数据形成低位的有效数据β。用作丢弃数据的位7及位6变为0。计算确定单元1390保存该结果，处理转到S318。 

在步骤S318中，结合单元1397根据有效数据α及有效数据β来生成预测数据γ。图10是示出根据本实施例的生成预测数据γ的方法的图。 

如图10所示，结合单元1397将有效数据α与有效数据β结合，以生成预测数据γ。更具体地说，结合单元1397将有效数据α与有效数据β进行OR操作，以生成8位预测数据γ。计算确定单元1390保存该结果，处理转到S319。 

在S319中，数据推定单元1392从S307中的比较结果中选择不一致发生次数最少的数据。下面将对不一致发生次数的计数方法进行说明。 

下面将对存储在EEPROM 1中的数据的不一致发生次数进行说明。与EEPROM 1有关的比较结果为EEPROM 1与EEPROM 2之间的比较结果、以及EEPROM 1与EEPROM 3之间的比较结果。将这些比较结果中的EEPROM 1与EEPROM 2之间的比较结果中的两个不一致位、与EEPROM 1与EEPROM 3之间的比较结果中的1个不一致位相加而得到3。该总和是EEPROM 1中的不一致发生次数。换言之，对于1个不一致位，不一致发生次数递增1。 

类似的是，与EEPROM 2有关的比较结果为EEPROM 1与EEPROM 2之间的比较结果、以及EEPROM 2与EEPROM 3之间的比较结果。将EEPROM 1与EEPROM 2之间的比较结果中的两个不一致位、与EEPROM 2与EEPROM 3之间的比较结果中的1个不一致位相加而得到3。该总和是EEPROM 2中的不一致发生次数。 

类似的是，与EEPROM 3有关的比较结果为EEPROM 1与EEPROM 3之间的比较结果、以及EEPROM 2与EEPROM 3之间的比较结果。将 EEPROM 1与EEPROM 3之间的比较结果中的1个不一致位、与EEPROM 2与EEPROM 3之间的比较结果中的1个不一致位相加而得到2。该总和是EEPROM 3中的不一致发生次数。 

在本实施例中，这些相加处理由图11中所示的电路来执行。图11是示出根据本实施例的计算不一致发生次数的加法电路1105的框图。以下要说明的加法电路1105仅是示例，而并不限制本发明。即，也可以使用其他方法，只要能够实现以下处理即可。 

加法电路1105接收属性信号1101a、1101b、1101c，以及各个组合的不一致位的数量1102a、1102b、1102c，并输出各个存储器中的数据的不一致发生次数。为此，加法电路1105包括数据遮断电路1103a、1103b、1103c，以及加法器1104a、1104b、1104c。下面将对获得EEPROM 1中的数据的不一致发生次数的方法进行说明。针对其余的存储器中的数据的方法与以下方法相同，因此不重复其说明。 

用作输入信号的属性信号是表示各组合中所包含的数据的信息。例如，对于EEPROM 1中的数据与EEPROM 2中的数据的组合，属性信号为(1，2)。对于EEPROM 2中的数据与EEPROM 3中的数据的组合，属性信号为(2，3)。如图11所示，数据遮断电路1103a、1103b、1103c接收与这些属性信号相对应的组合的不一致位的数量。例如，数据遮断电路1103a连接到加法器a，从多条输入信息中选择获得EEPROM 1中的不一致次数所必需的输入信息，并丢弃其余的信息。因此，数据遮断电路1103a丢弃与属性信号(2，3)相对应的不一致位的数量“1”，并将其余的信息输出到加法器1104a。加法器1104a将从数据遮断电路1103a接收到的数据相加，以输出EEPROM 1中的不一致发生次数。EEPROM 1中的不一致发生次数为2+1＝3。类似的是，从加法器1104b输出的EEPROM 2中的不一致发生次数为2+1＝3。类似的是，从加法器1104c输出的EEPROM 3中的不一致发生次数为1+1＝2。 

参照回图3的流程图，数据推定单元1392根据加法电路1105的结果而指定EEPROM 3中的不一致发生次数为2且为最少。计算确定单元1390保存该结果，处理转到S320。 

在步骤S320中，数据推定单元1392将不一致发生次数最少的存储器中的数据保存值设定为返回候选数据θ。由于如图4所示地将写入定时错 开，因此将不一致发生次数最少的存储器中的数据推定为不受噪声影响的数据。更具体地说，数据推定单元1392将EEPROM 3中的数据指定为返回候选数据θ，如图12所示。图12是示出根据本实施例的指定返回候选数据θ的方法的图。 

在指定了预测数据γ及返回候选数据θ之后，在步骤S321中，确定单元1391确定预测数据γ与返回候选数据θ是否彼此一致，如图13所示。图13是示出根据本实施例的推定正常的数据时的比较处理的图。确定单元1391用于第二确定单元。如果这两个数据彼此一致，则确定单元1391将处理转到S322。如果这两个数据彼此不一致，则确定单元1391将处理转到S323。 

在步骤S322中，数据推定单元1392推定返回候选数据θ为正常的数据，在寄存器的确定结果标记中设定发生基于预测数据的自动返回，并结束处理。修复单元1393通过使用返回候选数据θ的值而生成对重要信息备份单元105的写入请求。串行EEPROM 1270、串行EEPROM 1280、串行EEPROM 1290中的数据保存值的比较结果在开始时相互不一致，但可以自动地修复为最可能的值。 

在步骤S323中，数据推定单元1392在寄存器的确定结果标记中设定发生自动返回错误，并结束处理。然后，执行自动返回失败时的出错处理。例如，该出错处理停止当前的操作，并将错误内容通知给操作者。 

如果发生该错误，则控制器在操作单元上显示发生错误，并对后续的使用重要信息备份单元的操作进行限制。 

在图3中所示的读取控制结束之后，ASIC串行存储器控制器1320生成针对CPU 1100的中断，以发送确定结果标记的内容。作为另一种选择，CPU 1100通过轮询来参照确定结果标记。其后，CPU 1100读取确定结果标记及数据保存值，并执行作为设备操作的适当的处理。 

如上所述，在将同一信息写入多个存储器中时，根据本实施例的信息处理装置将写入开始定时错开，以使得至少一个存储器的要被写入的数据在写入的过程中不受噪声影响。当从多个存储器中读取数据时，信息处理装置将数据相互比较以推定正常的数据。更具体地说，当所有的数据都相互一致时，信息处理装置确定所有的数据都未受噪声影响。当作为比较数据的结果，至少一个组合的数据彼此不一致时，信息处理装置推定其他一致的组合的数据中的任一个为正常的数据。当所有的组合的数据都彼此不 一致时，信息处理装置生成被认为是正常的预测数据。信息处理装置将作为比较结果的不一致发生次数最少的返回候选数据与该预测数据进行比较。如果返回候选数据与预测数据一致，则信息处理装置推定该返回候选数据是正常的。 

按照这种方式，本信息处理装置能够以比在不同的定时在多个存储器中写入数据的传统的装置更高的速度来执行写入控制。通过将开始定时错开预定时间，本信息处理装置可以使噪声影响所有的数据的可能性减小。由于在本实施例所采用的环境中，即使定期地产生噪声，在一个存取周期中也很少会多次产生噪声，因此本方法是有效的。当在一个存取周期中多次产生噪声时，例如可以通过增加存储器的数量来有效地应用本发明。提高了写入信息的可靠性。本信息处理装置可以使用串行EEPROM作为存储器。在确保数据可靠性的同时，本信息处理装置可以抑制存储器存取时间及成本的增加。在本信息处理装置中，ASIC访问串行IF存储器，软件很快地被释放，抑制了软件性能的降低。 

本发明并不限于上述实施例，而可以对其进行各种变型。例如，本信息处理装置在确定所有的组合中的仅一些组合的数据彼此不一致时，采用简化的数据推定方法，当所有的组合的数据都彼此不一致时，采用详细的数据推定方法。本信息处理装置可以使推定正常的数据所必需的处理时间缩短。 

当要被写入的数据由N位构成时，本信息处理装置还可以通过将写入定时错开在存储器中写入N/2+1位所必需的时间的方式来开始写入。在这种情况下，本信息处理装置可以进行控制，以使得不同时地对三个或更多个存储器执行写入处理。通过进行控制以使得在写入的过程中产生一次的噪声不影响三个或更多个存储器，当混入噪声时，本信息处理装置可以容易地推定正常的数据。 

本发明能够提供一种在确保数据可靠性的同时，使存储器存取时间缩短并降低成本的信息处理装置。 

虽然参照示例性实施例来对本发明进行了描述，但是应当理解，本发明并不限于所公开的示例性实施例。应当对以下权利要求书的范围给予最宽泛的解释，以涵盖所有这种变型例以及等同的结构及功能。 

Claims (6)

1.一种信息处理装置，该信息处理装置包括：

多个存储单元；

写入单元，其被构造成，将同一数据写入所述多个存储单元中，并改变开始在各存储单元中写入数据的定时；

读取单元，其被构造成对被写入所述多个存储单元中的多个数据进行读取；

第一确定单元，其被构造成，从由所述读取单元所读取的所述多个数据中选择两个数据的组合，并确定各所选择的组合的两个数据是否彼此一致；以及

数据推定单元，其被构造成，当所有的组合中的至少一个组合的数据被确定为彼此不一致时，基于由所述读取单元所读取的所述多个数据来推定正常的数据，

其中，当确定仅一些组合的数据彼此不一致时，所述数据推定单元推定一致的组合的数据是所述正常的数据，

其中，当确定所述所有的组合的数据都彼此不一致时，所述数据推定单元通过从各个数据中仅提取出有效位并对该有效位进行结合而获得结合数据，根据所述结合数据推定所述正常的数据，

其中，所述第一确定单元包括：

比较单元，其被构造成，通过针对所述所有的组合，对各组合的两个数据进行异或来比较所述两个数据，以确定所述两个数据是否彼此一致；以及

计数单元，其被构造成，当对所选择的两个数据进行比较时，对所比较的数据的所有的位中的不一致位的数量进行计数，

所述数据推定单元包括：

有效高位提取单元，其被构造成，当确定所述所有的组合的数据都彼此不一致时，从所述比较单元的比较结果的低位起，对所述不一致位的数量最大的组合进行搜索，将较不一致位的出现次数变得比所述不一致位的数量小1的位更高的位，指定为有效位，并且提取出当在所述存储单元中写入数据时首先被写入的数据的所述有效位，将除所述有效位之外的数据位写为0，作为有效数据保存在计算确定单元中；

有效低位提取单元，其被构造成，当确定所述所有的组合的数据都彼此不一致时，从所述比较单元的比较结果的高位起，对所述不一致位的数量最大的组合进行搜索，将较所述不一致位的出现次数变得比所述不一致位的数量小1的位更低的位，指定为有效位，并且提取出当在所述存储单元中写入数据时稍后被写入的数据的所述有效位，将除所述有效位之外的数据位写为0，作为有效数据保存在计算确定单元中；

结合单元，其被构造成，当确定所述所有的组合的数据都彼此不一致时，对由所述有效高位提取单元和由所述有效低位提取单元所提取的有效数据进行OR操作，将其结合成一个数据，作为结合数据；以及

第二确定单元，其被构造成，确定所述结合数据是否与所述所有的组合的不一致发生次数最少的数据一致；当所述第二确定单元确定所述结合数据与所述不一致发生次数最少的数据一致时，将所述结合数据推定为所述正常的数据；并且当所述第二确定单元确定所述结合数据与所述不一致发生次数最少的数据不一致时，以未获得所述正常的数据为由而执行出错处理，其中，数据的不一致发生次数是通过将与该数据有关的各个组合中的两个数据之间的比较结果中的不一致位的数量相加而获得的和，并且

其中，所述写入单元通过以错开预定时间的方式开始在各存储单元中写入数据来改变所述定时。

2.根据权利要求1所述的信息处理装置，其中，当写入的数据包含N位时，所述预定时间是在所述存储单元中写入N/2+1位所必需的时间，所述N为自然数。

3.根据权利要求1所述的信息处理装置，该信息处理装置还包括修复单元，其被构造成，通过所述写入单元将被推定为正常的数据再次写入各存储单元中来修复数据。

4.一种信息处理装置的控制方法，所述信息处理装置具有多个存储单元，所述控制方法包括以下步骤：

当将同一数据写入所述多个存储单元中时，在各存储单元中写入所述数据，并改变开始写入数据的定时；

对写入在所述多个存储单元中的多个数据进行读取；

在从所读取的所述数据中选择两个数据的组合之后，确定各所选择的组合的两个数据是否彼此一致；以及

当所有的组合中的至少一个组合的数据被确定为彼此不一致时，基于从所述多个存储单元中读取的所述多个数据来推定正常的数据，

其中，在所述推定正常的数据的步骤中，当确定仅一些组合的数据彼此不一致时，推定一致的组合的数据是所述正常的数据，

其中，在所述推定正常的数据的步骤中，当确定所述所有的组合的数据都彼此不一致时，通过从各个数据中仅提取出有效位并对该有效位进行结合而获得结合数据，根据所述结合数据推定所述正常的数据，

其中，所述确定各所选择的组合的两个数据是否彼此一致的步骤执行以下步骤：

通过针对所述所有的组合，对各组合的两个数据进行异或来比较所述两个数据，以确定所述两个数据是否彼此一致；以及

当对所选择的两个数据进行比较时，对所比较的数据的所有的位中的不一致位的数量进行计数，

所述推定正常的数据的步骤执行以下步骤：

提取高位的步骤，当确定所述所有的组合的数据都彼此不一致时，从所述比较两个数据以确定所述两个数据是否彼此一致的步骤中的比较结果的低位起，对所述不一致位的数量最大的组合进行搜索，将较不一致位的出现次数变得比所述不一致位的数量小1的位更高的位，指定为有效位，并且提取出当在所述存储单元中写入数据时首先被写入的数据的所述有效位，将除所述有效位之外的数据位写为0，作为有效数据保存在计算确定单元中；

提取低位的步骤，当确定所述所有的组合的数据都彼此不一致时，从所述比较两个数据以确定所述两个数据是否彼此一致的步骤中的比较结果的高位起，对所述不一致位的数量最大的组合进行搜索，将较所述不一致位的出现次数变得比所述不一致位的数量小1的位更低的位，指定为有效位，并且提取出当在所述存储单元中写入数据时稍后被写入的数据的所述有效位，将除所述有效位之外的数据位写为0，作为有效数据保存在计算确定单元中；

当确定所述所有的组合的数据都彼此不一致时，对在所述提取高位的步骤中和在所述提取低位的步骤中所提取的有效数据进行OR操作，将其结合成一个数据，作为结合数据；以及

确定所述结合数据是否与所述所有的组合的所述不一致位的数量中的不一致发生次数最少的数据一致，

在所述确定所述结合数据是否与所述所有的组合的不一致发生次数最少的数据一致的步骤中，当确定所述结合数据与所述不一致发生次数最少的数据一致时，将所述结合数据推定为所述正常的数据；并且

在所述确定所述结合数据是否与所述所有的组合的不一致发生次数最少的数据一致的步骤中，当确定所述结合数据与所述不一致发生次数最少的数据不一致时，以未获得所述正常的数据为由而执行出错处理，其中，数据的不一致发生次数是通过将与该数据有关的各个组合中的两个数据之间的比较结果中的不一致位的数量相加而获得的和，并且

其中，在所述在各存储单元中写入数据的步骤中，通过以错开预定时间的方式开始在各存储单元中写入数据来改变所述定时。

5.根据权利要求4所述的控制方法，其中，当写入的数据包含N位时，所述预定时间是在所述存储单元中写入N/2+1位所必需的时间，所述N为自然数。

6.根据权利要求4所述的控制方法，该控制方法还包括以下步骤：通过将被推定为正常的数据再次写入各存储单元中来修复数据。

Images