JP2009142082A - 情報処理装置および電源制御方法 - Google Patents

Abstract

【課題】制御部およびコンバータの両方に対して省電力を図ることができる情報処理装置および電源制御方法を提供する。
【解決手段】ＤＳＰ２００により検出された電圧が所定の閾値以下となった場合は、Ｄ／Ｄコンバータ部２０７から出力される電圧を一定の割合だけ下げると共に、ＤＳＰ用電源２０１からＤＳＰ２００に供給される電圧を一定の割合だけ下げるようにＰＷＭの制御を行う。
【選択図】 図３

Description

本発明は一般に、電源制御方法に係り、特に電力消費を低減させることが可能な情報処理装置および電源制御方法に関する。

一般的に、バッテリと外部からの電力供給（ＡＣ電源等）によって動作するシステムでは、バッテリから電力供給を受ける場合、ＤＣ−ＤＣコンバータの出力電圧を下げて、システムの低消費電力化を行っている。例えば、特許文献１に示すような低消費電力化を図る技術が開示されている。
特開平３−１２４２３２号公報

しかしながら、特許文献１に記載された技術では、ＤＣ−ＤＣコンバータの出力電圧を下げて、システムの低消費電力化を行っているが、ＤＣ−ＤＣコンバータを制御する制御部への供給電圧は変わらず、当該制御部の省電力が行われていない。

そこで、本発明は、制御部およびコンバータの両方に対して省電力を図ることができる情報処理装置および電源制御方法を提供することを目的とする。

上述した課題を解決するために、本発明の一態様によれば、筐体と、前記筐体に内蔵された電源と、前記電源から供給された電圧を変換する変換部と、前記電源から供給される電圧を検出する検出部と、前記検出部により検出された電圧が所定の閾値以下となった場合は、前記変換部から出力される電圧を一定の割合だけ下げると共に、前記検出部に供給される電圧を一定の割合だけ下げるように前記電源の制御を行う手段と、を具備することを特徴とする情報処理装置が提供される。

また、筐体と、前記筐体に内蔵された電源と、前記電源から供給された電圧を変換する変換部と、前記電源から供給される電圧を検出する検出部とを備える情報処理装置で用いる電源制御方法であって、前記検出部により検出された電圧が所定の閾値以下となった場合は、前記変換部から出力される電圧を一定の割合だけ下げると共に、前記検出部に供給される電圧を一定の割合だけ下げるように前記電源の制御を行うことを特徴とする電源制御方法が提供される。

以下、本発明の実施形態について図面を参照しながら説明する。

まず、図１および図２を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ１０として実現されている。

図１はノートブック型パーソナルコンピュータ１０のディスプレイユニットを開いた状態における斜視図である。本コンピュータ１０は、コンピュータ本体１１と、ディスプレイユニット１２とから構成されている。ディスプレイユニット１２には、ＴＦＴ−ＬＣＤ（Thin Film Transistor Liquid Crystal Display）１７から構成される表示装置が組み込まれており、そのＬＣＤ１７の表示画面はディスプレイユニット１２のほぼ中央に位置されている。

ディスプレイユニット１２は、コンピュータ本体１１に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体１１は薄い箱形の筐体を有しており、その上面にはキーボード１３、本コンピュータ１０をパワーオン／パワーオフするためのパワーボタン１４、入力操作パネル１５、タッチパッド１６、およびスピーカ１８Ａ、１８Ｂ、ＤＶＤドライブ１１２、赤外線受信部２０などが配置されている。

入力操作パネル１５は、押されたボタンに対応するイベントを入力する入力装置であり、複数の機能をそれぞれ起動するための複数のボタンを備えている。

次に、図２を参照して、本コンピュータ１０のシステム構成について説明する。

本コンピュータ１０は、図２に示されているように、ＣＰＵ１０１、ノースブリッジ１１３、主メモリ１１２、サウスブリッジ１２０、グラフィックスコントローラ１１４、ＢＩＯＳ−ＲＯＭ１１９、ハードディスクドライブ（ＨＤＤ）１１７、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１２０、電源ボタン１４、スピーカ１８Ａ、１８Ｂ、電源回路１２１、バッテリ１２２、ＡＣアダプタ１２３等を備えている。

電源回路１２１は、後述するＤＳＰ（Digital Signal Processor）等を含み、当該コンピュータ１０の電力消費を低減させる電源制御を行う。

ＣＰＵ１０１は本コンピュータ１０の動作を制御するプロセッサであり、ハードディスクドライブ（ＨＤＤ）１１７から主メモリ１１２にロードされる、オペレーティングシステム、およびコンピュータ１０からの音の再生を制御する制御アプリケーション３０等を実行する。また、ＣＰＵ１０１は、ＢＩＯＳ−ＲＯＭ１１９に格納されたＢＩＯＳ（Basic Input Output System）も実行する。ＢＩＯＳはハードウェア制御のためのプログラムである。

ノースブリッジ１１３はＣＰＵ１０１のローカルバスとサウスブリッジ１２０との間を接続するブリッジデバイスである。ノースブリッジ１１３には、主メモリ１１２をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ１１３は、ＰＣＩ Ｅｘｐｒｅｓｓ規格のシリアルバスなどを介してＧＰＵ１０５との通信を実行する機能も有している。

ＧＰＵ１０５は本コンピュータ１０のディスプレイモニタとして使用されるＬＣＤ１７を制御する表示コントローラである。このＧＰＵ１０５によって生成される表示信号はＬＣＤ１７に送られる。

サウスブリッジ１２０は、ＬＰＣ（Low Pin Count）バス上の各デバイス、およびＰＣＩ（Peripheral Component Interconnect）バス上の各デバイスを制御する。また、サウスブリッジ１２０は、ＨＤＤ１１７を制御するためのＩＤＥ（Integrated Drive Electronics）コントローラを内蔵している。

エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１２０は、電力管理のためのエンベデッドコントローラと、キーボード（ＫＢ）１３およびタッチパッド１６を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。このエンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）１２０は、ユーザによるパワーボタン１４の操作に応じて本コンピュータ１０をパワーオン／パワーオフする機能を有している。

次に、ＤＳＰを含む電源回路の機能構成について図３のブロック図を参照して説明する。

電源回路の構成は、電源部であるＡＣアダプタ１２３およびバッテリ１２２、出力制御用ＤＳＰであるＤＳＰ２００、ＤＳＰ用電源部２０１、各Ｄ／Ｄコンバータ部２０７等から構成されている。なお、各Ｄ／Ｄコンバータ部２０７に接続されている負荷２０８は、ＣＰＵ１０１、ＨＤＤ１１７等の電力を消費するデバイス等である。

ＡＣアダプタ１２３およびバッテリ１２２はコンピュータ（ノート型ＰＣ）１０の駆動電力源であり、ＡＣアダプタ１２３はバッテリ１２２を充電する機能を備える。

バッテリ１２２はコンピュータ１０に内蔵されており、ＡＣアダプタ１２３からの電力供給がない場合でも、バッテリ１２２でコンピュータ１０を駆動することができる。

ＤＳＰ用電源部２０１は、ＡＣアダプタ１２３またはバッテリ１２２からの電圧をＤＳＰ２００の供給電圧へ変換する。また、ＤＳＰ用電源部２０１は、ＤＳＰ２００からの信号により、ＤＳＰ２００への供給電圧を可変する機能を備えている。

ＤＳＰ２００は、ＤＳＰ２００が備える制御部２０２からのデータによりＰＷＭ（Pulse Wide Modulation）信号を出力するＰＷＭ出力部２０５およびＰＷＭ出力部２０６、アナログ信号をデジタル値に変換する入力部２０４、制御部２０２からのデータをアナログ信号に変換し出力する出力部２０３を備えている。

ＰＷＭ出力部２０５のＰＷＭ信号は、Ｄ／Ｄコンバータ部２０７へ入力される。

Ｄ／Ｄコンバータ部２０７は、図４に示すように、スイッチング素子５０１、整流素子５０２、コイル５０３、コンデンサ５０４で構成されている。また、Ｄ／Ｄコンバータ部２０７は、ＡＣアダプタ１２３またはバッテリ１２２から印加される電圧を、負荷２０８（図３参照）が必要とする電圧となるように、スイッチング素子５０１をオンオフする信号(ＰＷＭ信号)がＰＷＭ出力部２０５から入力される。またコイル５０３とコンデンサ５０４は、ＬＣフィルタとし機能し、スイッチング素子５０１でオンオフされた電圧を平滑する。

図３に戻り、Ｄ／Ｄコンバータ部２０７で出力される電圧は、ＤＳＰ２００の入力１２１で、アナログ値からデジタル値へ変換される。変換されたデジタル値は、制御部２０２へ渡される。制御部２０２では、デジタル変換されたＤ／Ｄコンバータ部２０７の出力電圧を基に、出力電圧が目標値(Vref_207)となるよう、ＰＷＭ信号のオンデューティを算出し、結果をＰＷＭ出力部２０５へ与える。

目標値(Vref_207)は、制御部２０２内部に保持されており、Ｄ／Ｄコンバータ部毎に目標値が設定されている。

入力部２０４は、コンピュータ１０の駆動電力源の電圧が入力され、入力部２０４でアナログ値からデジタル値へ変換され、その変換結果を制御部２０２へ渡す。制御部２０２では、渡されたデジタル値を基にコンピュータ１０の駆動電力源の電圧値を知ることができる。

出力部２０３は、制御部２０２からのデジタル値をアナログ値へ変換する機能を持ち、ＤＳＰ用電源部２０１へ出力する。

ＤＳＰ用電源部２０１は、図５に示すように、基準電圧４０６で設定された電圧と出力電圧を抵抗４０４と抵抗４０５で分割した電圧が等しくなるよう、誤差比較器４０３の出力信号によりトランジスタ４０１、トランジスタ４０２が制御される。また、基準電圧４０６は出力部２０３からの信号により、基準電圧値を可変することが可能である。

ＡＣアダプタ１２３は、バッテリ１２２を充電する事を可能とするため、ＡＣアダプタ１２３の出力電圧V_ADPは、バッテリ１２２の電圧V_BATより高く設定されている。このため、コンピュータ１０の駆動電源が、ＡＣアダプタ１２３からバッテリ１２２へ変わったり、バッテリ１２２からＡＣアダプタ１２３へ変わっても、各負荷への出力電圧が一定となるようにＤＳＰ２００は、各Ｄ／Ｄコンバータ部２０７に適切なＰＷＭ信号を入力し、制御している。

また、同時に、負荷２０８への出力電流が変化しても出力電圧が一定となるように、ＤＳＰ２００が各Ｄ／Ｄコンバータ部２０７に適切なＰＷＭ信号を入力し、制御している。

ここで、各Ｄ／Ｄコンバータ部２０７の負荷２０８となるコンピュータ１０内部の回路の多くは、様々なクロック信号に同期し動作しているＣＭＯＳ構造のデバイスである。これらデバイスが動作中の消費電力Ｐは、Ｐ＝ＣＶ^2ｆで表すことができる。

Ｃは、各デバイス内部に存在するキャパシタンスである。ｆは、デバイスの動作同期信号の周波数である。Ｖは、デバイスの動作電圧である。負荷２０８である各種デバイスのＣとｆが一定であるとき、デバイスの消費電力Ｐは、動作電圧Ｖの２乗に比例する。

本実施形態では、デジタル制御で各出力を制御している。このデジタル制御の概略ブロック図を図６に示す。

ＤＳＰ２００の制御部２０２（図３参照）は、入力部２０４より得られた出力電圧目標値(Vref)とＰＷＭ入力部２０６から得られた出力電圧のデジタル値(D_Vout)との差分(Ev)を算出部３００で算出する。算出された差分(Ev)に、F(s)およびGpwmを掛ける式（１）の演算を行うことにより、結果(Dpwm)をＰＷＭ出力部２０５に与える制御を行う。

Dpwm ＝ Gpwm × F(s) × Ev・・・式（１）
なお、Ev＝Vref-(Vo*F_fb)：F_fbは出力電圧Voの利得（ゲイン）

となる。なお、F(s)は一例である。また、数式F(s)は、図９に示すアナログフィルタを数式化したものである。

また、F(s)の機能としては、以下の機能が挙げられる。

１．出力電圧を平均化することで、安定した電圧を得ることができる。

２．ノイズや高周波成分を除去する。

３．コイル５０３とコンデンサ５０４で形成されるＬＣフィルタのよる位相遅れを補正し、電源の安定性を向上させる。

なお、Gpwmは以下のように求められる。ノート型ＰＣ（コンピュータ１０）の様にＡＣアダプタ１２３やバッテリ１２２で駆動するシステムでは、駆動電圧の入力範囲が大きい。例えば、８Ｖ〜１５Ｖの範囲の電圧である。このため、入力電圧が高い場合（例えばＡＣアダプタ１２３での駆動）のゲインを基準値(Gpwm)とし、入力電圧が低下した場合（例えばバッテリ１２２での駆動）は、
Gpwm = Gpwm × n・・・式（２）
（係数nは１以下）
の演算を行う。このｎの値は、例えば図８に示すようにＤＳＰ２００の制御部２０２にテーブルとして記憶しておく。入力電圧が高い場合（例えばＡＣアダプタ１２３での駆動：例えば１３Ｖ以上１５Ｖ以下）は、ｎ＝１とし、入力電圧の低減制御は行わない。一方、入力電圧が低下した場合（例えばバッテリ１２２での駆動：例えば１０Ｖ以上１３Ｖ未満）は、ｎ＝０．８として、２０％の入力電圧の低減制御を行う。

次に、本発明の実施形態に係る情報処理装置を適用した電源制御方法について図７のフローチャートを参照して説明する。

コンピュータ１０に対して電源スイッチ１４等の押下等により、電源の供給が開始される（ステップＳ１０１）。

コンピュータ１０のＤＳＰ２００は、電源から供給される電圧を監視しており、コンピュータ１０の駆動電源がバッテリ１２２に切り替わった等により、予め設定された電圧の所定値（閾値）以下になったことをＤＳＰ２００が検出すると（ステップＳ１０２のＹＥＳ）、上述した式（１）および式（２）によってＰＷＭ出力へ与える値を算出し、出力電圧を下げる制御を行う。すなわち、ＤＳＰ２００の制御部２０２は、制御部２０２に予め設定されている出力電圧の制御値を読み出し、各Ｄ／Ｄコンバータ部２０７の出力電圧を一定の割合だけ、例えば１０％といった割合で出力電圧を低くする。同時に、出力部２０３からの信号により、ＤＳＰ用電源部２０１からの出力電圧を一定の割合だけ、例えば１０％といった割合で低くする（ステップＳ１０３）。

このように、駆動電源の供給元がＡＣアダプタ１２３からバッテリ１２２に変わった場合等に、各負荷２０８（デバイス）やＤＳＰ２００の動作電圧を１０％下げる事で、コンピュータ１０の消費電力Ｐは、約２０％低減することが可能となる。

消費電力が低減されたことで、コンピュータ１０におけるバッテリで駆動時における駆動時間を延ばし、省電力化を図ることができる。

なお、本発明は、上述した実施形態そのままに限定されるものではない。本発明は、実施段階では、その要旨を逸脱しない範囲で構成要素を変更して具現化できる。

また、上述した実施形態に開示されている複数の構成要素を適宜に組み合わせることで、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の一実施形態に係る情報処理装置の構成例を概略的に示すブロック図。 本発明の一実施形態に係る情報処理装置の構成を示すブロック図。 本発明の一実施形態に係る情報処理装置の電源回路等を示すブロック図。 本発明の一実施形態に係る情報処理装置のＤ／Ｄコンバータを示す概念図。 本発明の一実施形態に係る情報処理装置のＤＳＰ用電源部を示す概念図。 本発明の一実施形態に係るデジタル制御機能の構成を示すブロック図。 本発明の一実施形態に係る情報処理装置の電源制御方法を説明するためのフローチャート。 入力電圧値に対応する係数ｎのテーブルを示した概念図。 数式F(s)に対応するアナログフィルタを示した回路図。

符号の説明

１０…コンピュータ、１４…電源ボタン、１８Ａ、１８Ｂ…スピーカ、１０１…ＣＰＵ、１１２…主メモリ、１１７…ＨＤＤ、１１９…ＢＩＯＳ−ＲＯＭ、１２０…ＥＣ／ＫＢＣ、１２１…電源回路、１２２…バッテリ、１２３…ＡＣアダプタ、２００…ＤＳＰ、２０１…ＤＳＰ用電源部、２０２…制御部、２０３…出力部、２０４…入力部、２０５…ＰＷＭ出力部、２０６…ＰＷＭ入力部、２０７…Ｄ／Ｄコンバータ部、２０８…負荷

Claims (8)

1. 筐体と、
   前記筐体に内蔵された電源と、
   前記電源から供給された電圧を変換する変換部と、
   前記電源から供給される電圧を検出する検出部と、
   前記検出部により検出された電圧が所定の閾値以下となった場合は、前記変換部から出力される電圧を一定の割合だけ下げると共に、前記検出部に供給される電圧を一定の割合だけ下げるように前記電源の制御を行う手段と、
   を具備することを特徴とする情報処理装置。
2. 請求項１に記載の情報処理装置において、
   前記検出部は、前記電源から供給される電圧のデジタル制御を行うことを特徴とする情報処理装置。
3. 請求項１に記載の情報処理装置において、
   前記電圧を下げる目標電圧値を予め記憶しておくことを特徴とする情報処理装置。
4. 請求項３に記載の情報処理装置において、
   前記電圧を一定の割合だけ下げる場合は、前記電源から供給される電圧値と前記目標電圧値との差分値に従って前記電源の制御を行うことを特徴とする情報処理装置。
5. 筐体と、前記筐体に内蔵された電源と、前記電源から供給された電圧を変換する変換部と、前記電源から供給される電圧を検出する検出部とを備える情報処理装置で用いる電源制御方法であって、
   前記検出部により検出された電圧が所定の閾値以下となった場合は、前記変換部から出力される電圧を一定の割合だけ下げると共に、前記検出部に供給される電圧を一定の割合だけ下げるように前記電源の制御を行うことを特徴とする電源制御方法。
6. 請求項５に記載の電源制御方法において、
   前記検出部は、前記電源から供給される電圧のデジタル制御を行うことを特徴とする電源制御方法。
7. 請求項５に記載の電源制御方法において、
   前記電圧を下げる目標電圧値を予め記憶しておくことを特徴とする電源制御方法。
8. 請求項７に記載の電源制御方法において、
   前記電圧を一定の割合だけ下げる場合は、前記電源から供給される電圧値と前記目標電圧値との差分値に従って前記電源の制御を行うことを特徴とする電源制御方法。

Images