JP2009117021A - 変調コード化およびデコード方法および装置 - Google Patents
変調コード化およびデコード方法および装置 Download PDFInfo
- Publication number
- JP2009117021A JP2009117021A JP2008276263A JP2008276263A JP2009117021A JP 2009117021 A JP2009117021 A JP 2009117021A JP 2008276263 A JP2008276263 A JP 2008276263A JP 2008276263 A JP2008276263 A JP 2008276263A JP 2009117021 A JP2009117021 A JP 2009117021A
- Authority
- JP
- Japan
- Prior art keywords
- input
- quaternary
- output
- modulation
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/20—Conversion to or from representation by pulses the pulses having more than three levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】入力ビット・ストリームにおける一連の入力ワードの各々に列挙型4進エンコード・アルゴリズムが適用され、一連の4進出力記号を生成する。一連の出力記号の各々の対応するビットにより形成された2つのビット・シーケンスが範囲限定済みのコードワードになるよう、入力ワードの奇数および偶数インターリーブにおける各々のj=∞フィボナッチ・コードを同時にエンコードする。連続した入力ワードの各々から発生された2つの範囲限定済みコードワードを分離することによって、2つの2進出力ストリームが生成される。2進出力ストリームは、各々の変調エンコーダによって独立してエンコードされ、エンコーダ出力は変調制約された出力ストリームを生成するようにインターリーブされる。
【選択図】図2
Description
wn+1=wn+wn-1 (但し、n=2,3,・・,6)
(N=7)ビットのフィボナッチ・コードワードの完全なセットは、wN+1=13+21=34の可能な値を表し得る。34≧25であるので、この簡単なフィボナッチ・コードは、列挙型エンコード・プロセスによって5ビット入力を長さN=7のコードワードにエンコードすることができる。このエンコード・プロセスは、
u=ΣxiwN-i+1 (但し、i=1乃至7)
によって定義される。但し、uは入力ワード値であり、(x1,x2,・・・,x7)は出力コードワードである。そのエンコード・プロセスは、図1に示されるように入力ワード値からフィボナッチ・ウェートを連続的に減じることによって行われる。詳しく言えば、数値uは、逓減値順に取られたウェートwnのどれもマイナスの結果を生じないことによって連続的に減少する。所与のウェートwN-i+1がその連続する差から実際に減じる場合、xi=1である。そうでない場合、xi=0である。
wn+1=wn+wn-1+・・・+wn-j (但し、n=j+1,j+2,・・・,N−1) (1)
を満足するウェートwn (但し、n=1.2,・・・,N)によって定義され、j+1の初期ウェートが
wn=2n-1 (n=1,2,・・・,j+1)
によって与えられる。但し、指定された正の整数jはそのコードのj制約を定義する。汎用のフィボナッチ・コードを用いると、数式(1)における式は不等式:
wn+1≦wn+wn-1+・・・+wn-j (但し、n=j+1,j+2,・・・,N−1) (2)
によって置換される。そのような汎用のフィボナッチ・コードにおけるコードワードの最大数は
wN+1=wN+wN-1+・・・+wN-j
によって与えられる。図1の簡単なコードの場合のように、汎用のフィボナッチ・コードにおける2進コードワード(x1,x2,・・・xn)は、入力u(但し、0≦u<wN+1)をウェート{wn}により表すこと、即ち、
u=ΣxiwN-i+1
によって得られる。具体化のためには、前述の米国特許第5,760,718号に記載されているように、ウェートは、制限されたスパンLを持つように、即ち、
wn=Bn2n-1 (3)
(但し、Bnは範囲2-L≦Bn≦1におけるものであり、Lビット表示を有する)ように、選ばれる。スパンLのウェートの場合、Σuk2kの最上位ビットから最下位ビットまでおよぶ(L+1)ビットの幅広いウィンドウを使って、エンコードがスライディング・ウィンドウ態様で行われ得る。
本発明の第1の局面による区分化方法によって、入力ビット・ストリームを2つの2進出力ストリームに区分化するステップと、
2つのエンコードされた出力ストリームを生成するために2つの2進出力ストリームをそれぞれの変調エンコーダにおいて変調エンコードするステップと、
変調制約された出力を生成するためにそのエンコードされた出力ストリームをインターリーブするステップと、
を含む。
2つのエンコードされた出力ストリームを生成するために、変調制約されたビット・ストリームのビットをデインターリーブするステップと、
2つの2進出力ストリームを復元するためにその2つのコード化された出力ストリームをそれぞれの変調デコーダにおいて変調デコードするステップと、
各入力ワードに対応するそれぞれの2進出力ストリームにおける範囲制限済みコードワードから一連の4進出力記号を生成するステップと、
4進エンコード・アルゴリズムによって奇数および偶数インターリーブに適用されたj=∞フィボナッチ・コードを同時にデコードし、それによって一連の入力ワードを復元するために、列挙型4進デコード・アルゴリズムをその4進記号に適用するステップと、
を含む。
その装置は、更に、連続した各入力ワードから生成された2つの範囲制限済みコードワードを分離することによって2つの2進出力ストリームを生成するための2進出力ジェネレータを含む。
2つのエンコードされた出力ストリームを生成するために2つの2進出力ストリームを変調エンコードするための変調エンコーダと、
変調制約された出力を生成するためにそのエンコードされた出力ストリームをインターリーブするためのマルチプレクサと、
を含む。
2つのエンコードされた出力ストリームを生成するために、変調制約されたビット・ストリームのビットをデインターリーブするためのデマルチプレクサと、
2つの2進出力ストリームを復元するために、2つのエンコードされた出力ストリームを変調デコードするための変調デコーダと、
各入力ワードに対応するそれぞれの2進出力ストリームにおける範囲制限済みコードワードから一連の4進出力記号を生成するための4進記号ジェネレータと、
4進エンコード・アルゴリズムによって奇数および偶数インターリーブに適用されたj=∞フィボナッチ・コードを同時にデコードし、それによって2進入力ワードにおける一連の入力ワードを復元するために、列挙型4進デコード・アルゴリズムを4進記号に適用するための4進デコーダと、
を含む。
本発明の第5の局面に従って、一連の2進入力データのストリームから、変調制約された出力を生成するための変調コード化装置と、
変調制約された出力を記憶媒体上に記録および再生するための記録/再生機構を含む記録チャネルと、
本発明の第6の局面に従って、記憶媒体から再生された変調制約された出力を変調デコードし、それによって2進入力データにおける一連の入力ワードを復元するための変調デコーディング装置と、
を含む。
wn+1=wn+wn-1+・・・+wn-j(但し、n=j+1,j+2,・・・,N−1)
の関係を満たす一組のウェートwn(但し、n=1,2,・・・,N)によって定義される。しかし、J=∞の制限ケースに対しては、
w'n=2n-1(但し、n=1,2,・・・, N'+1)
であり、その結果生じるコードは制約をまったく満たさない。(システムの他のどこかで使用されるJ制約を伴うフィボナッチ・コードとJ=∞コードとを単に区別するために、此処および以下ではアポストロフィが使用される)。このJ=∞コードに対するコードワードの最大数は、w'N'+1=2N'である。しかし、わずかな数のコードワード、即ち、w'N'+1(但し、2N'-1<w'N'+1≦2N')を考慮するように選択することも可能である。
u=Σx'iw'N'-i+1=Σx'i2N'-i
によって得られる。従って、長さN'のこのj=∞フィボナッチ・コードは、範囲0≦u<w'N'+1における数値を表す長さN'のすべての2進シーケンスから成る。
0≦uIF<w'o N'+1w'e N'+1
の範囲にある場合、そのアルゴリズムは次のようになる。
初期設定: Uo=w'o N'+1 , Ue=w'e N'+1, u=uIF
i=1乃至N'に対して do{
部分的辞書編集式指標v0、veおよび区分化指標N00、N01、N10を計算する:
vo=min{2N'-1, Uo},ve=min{2N'-1, Ue}
N00=vove, N01=voUe,N10=N01+(Uo-vo)ve
時間i出力(x'o i, x'e i)を計算し、入力uを更新する:
if u<N00,thenx'o i=0, x'e i=0
else if N00≦u<N01, thenx'o i=0, x'e i=1,u=u−N00
else if N01≦u<N10, thenx'o i=1, x'e i=0,u=u−N01
elsex'o i=1, x'e i=1, u=u−N10
上位境界を更新する:
Uo=min{2N'-i,Uo−x'o i2N'-i},Ue=min{2N'-i,Ue−x'e i2N'-i}
}
u<N00
N00≦u<N01
N01≦u<N10
u≧N10
に区分化するように働くので、本明細書では「区分化指標」と呼ばれる。
(a) 区分化指標N00、N01、N10を計算するステップ、
(b) 上記4つのサブ・レンジのどれがその入力値を含むかを決定するために現在の入力値uを区分化指標に比較するステップ、
(c) どの特定のサブ・レンジがその入力値を含むかに従って(x'o i, x'e i)の2ビットをセットするステップ、および
(d) uの現在の値から、そのuの値を含むサブ・レンジの下位境界値を減じることによって入力値を更新するステップ(ここでは、下位境界値がそのとき0であるので、uが最も低いサブ・レンジにある場合、更新された入力値は変化しないであろう)、
を含む。
(i) 入力Mビット・ワードの最上位QビットがL'エンコード・ステップにおける4進エンコーダ19を通過して、奇数および偶数出力ビット・ストリームに分離される2つの範囲制限済みコードワード[x'o 1,x'o 2, ・・・x'o L']および[x'e 1,x'e 2, ・・・x'e L']を生成する。
(ii) 最下位 (M−Q)入力ビットが奇数および偶数出力ビット・ストリームに直接にデマルチプレクスされる。
仮定: 入力uIFの範囲 0≦uIF<w''e L'+1w''o L'+1
初期設定: Uo=w''o L'+1 , Ue=w''e L'+1, u=uIF
i=1乃至L'に対して do{
部分的辞書編集式指標vo、veおよび区分化指標N00、N01、N10を計算する:
vo=min{2L'-i, Uo},ve=min{2L'-i, Ue}
N00=vove, N01=voUe,N10=N01+(Uo-vo)ve
時間i出力(x'o i, x'e i)を計算し、入力uを更新する:
if u<N00,thenx'o i=0, x'e i=0
else if N00≦u<N01, thenx'o i=0, x'e i=1,u=u−N00
else if N01≦u<N10, thenx'o i=1, x'e i=0,u=u−N01
elsex'o i=1, x'e i=1, u=u−N10
上位境界を更新する:
Uo=min{2L'-i,Uo−x'o i2L'-i},Ue=min{2L'-i,Ue−x'e i2L'-i}
}
O=I{Uo=210-i}およびe=I{Ue=210-i}
が導かれる。これらの関数は、中括弧内の等式が有効である場合に値1を取り、そうでない場合に値0を取る。図6の表は、iのすべての値に対する区分化指標の可能な値を示している。各ステップi(i≠1)において、表に示されるように、事前計算された区分化指標N00、N01、N10が上位の部分的辞書編集式指標UoおよびUeの関数として決定される。2進値0=I{Uo=210-i}およびe=I{Ue=210-i}は、ステップiにおいて、それぞれ、UoおよびUeの実際の値に依存するということに留意されたい。
入力: 或る整数u=Σx'i2N'-i(但し、u<wN+1)を表す2進ベクトル[x'1,x'2,・・・, x'N]
出力: 2進ベクトル[x1, x2,・・・, xN] (但し、N'≦N)
エンコード・ルール: i=1乃至Nに対して {
if u≧wN-i+1 then xi=1
u=u−wN-i+1 (入力からの連続した減算)
else xi=0
}
フィボナッチ・ウェート{wn}が制限されたスパンLを有するという好適なケースでは、エンコーダ26、27がウィンドウ長L+1を用いてスライディング・ウィンドウ態様で作動する。
Bn29=512 (但し、n=1,2,・・・,5)
Bn29=496 (但し、n=6,7,・・・,9)
Bn29=505−n (但し、n=10,11,・・・,118)
左の境界:j(1)=1,j(2)=2,j(3)=3,j(4)=3,j(5)=4,j(6)=5
右の境界:j(200)=3
従って、j=6制約は、コードワード内およびコードワード境界にまたがって適用する。その結果のPRML(G,I)コードは397/400=0.9925のコード・レートを有し、コードワード内およびコードワード境界にまたがって制約G=12およびI=6を満たす。
入力: [x1, x2,・・・, xN]
出力の初期設定: udec=0
デコード・ルール: i=1乃至Nに対して{
udec=udec+xiwN-I+1
}
それらの対応するエンコーダの場合のように、デコーダ37、38は、ウィンドウ長L+1(但し、Lはフィボナッチ・ウェート{wn}のスパンである)を用いてスライディング・ウィンドウ態様で作動する。
初期設定: Uo N=w'N'+1 , Ue=w'N'+1 , u=0
事前処理(すべての上位の部分的辞書編集式指標を事前計算し、保存する):
i=1乃至N'に対して do{
Uo i=min{2N'-i,Uo i−x'o i2N'-i},Ue i=min{2N'-i,Ue i−x'e i2N'-i}
}
i=N'以下1に対して do{
下位の部分的辞書編集式指標および区分化指標を計算する:
vo=min{2N'-i, Uo i},ve=min{2N'-i, Ue i}
N00=vove, N01=voUe i,N10=N01+(Uo i-vo)ve
列挙型指標(=デコーダ出力)uを更新する:
if (x'o i=0, x'e i=0), thenu=u
else if (x'o i=0, x'e i=1),thenu=u+N00
else if (x'o i=1, x'e i=0),thenu=u+N01
else u=u+N10
}
仮定: 奇数/偶数インターリーブのコードワードx'o 1, x'o 2, ・・・x'o L'およびx'e 1,x'e 2, ・・・x'e L'
初期設定: Uo=w''L'+1 , Ue=w''L'+1, u=0
事前処理(すべての上位の部分的辞書編集式指標を事前計算し、保存する):
i=1乃至N'に対して do{
Uo i=min{2L'-i,Uo i−x'o i2L'-i},Ue i=min{2L'-i,Ue i−x'e i2L'-i}
}
i=N'逓減1に対して do{
下位の部分的辞書編集式指標および区分化指標を計算する:
vo=min{2L'-i, Uo i},ve=min{2L'-i, Ue i}
N00=vove, N01=voUe i,N10=N01+(Uo i-vo)ve
列挙型指標(=デコーダ出力)uを更新する:
if (x'o i=0, x'e i=0), thenu=u
else if (x'o i=0, x'e i=1),thenu=u+N00
else if (x'o i=1, x'e i=0),thenu=u+N01
else u=u+N10
}
再び、デコーダは、ウィンドウ幅2L'+2のスライディング・ウィンドウ態様で作動し、エンコーダ11に適用する乗算に関する単純化がデコーダ55にも適用する。
Claims (19)
- 2つの2進出力ストリームそれぞれの変調エンコーダに供給するために、2進入力データのストリームを該2つの2進出力ストリームに区分化するための方法であって、
入力ビット・ストリームにおける一連の入力ワードの各々に対して、一連の4進出力記号を生成するために前記入力ワードに列挙型4進エンコード・アルゴリズムを適用するステップであって、前記4進エンコード・アルゴリズムは、前記一連の4進出力記号におけるそれぞれの対応するビットにより形成された2つのビット・シーケンスが範囲制限済みコードワードになるよう、前記入力ワードの奇数および偶数インターリーブにおけるそれぞれのj=∞フィボナッチ・コードを同時にエンコードするように作用する、前記ステップと、
連続した入力ワードの各々から生成された2つの範囲制限済みコードワードを分離することによって2つの2進出力ストリームを生成するステップと、
を含む、方法。 - 前記4進エンコード・アルゴリズムは、前記入力ワードの奇数および偶数インターリーブにおける同じj=∞フィボナッチ・コードをエンコードするように作用する、請求項1に記載の方法。
- 前記2進入力データは一連の連続したMビットのデータ・ワードを含み、
前記入力ワードの各々はMビットのデータ・ワードであり、
前記2進出力ストリームの各々は、それぞれのMビットのデータ・ワードから生成された一連の連続した範囲制限済みコードワードとして生成される、
請求項1または請求項2に記載の方法。 - 前記4進エンコード・アルゴリズムは、Mビットのデータ・ワードの各々から一連のN'個の4進出力記号(但し、M=2N'−1)を生成する、請求項3に記載の方法。
- 前記2進入力データは一連の連続したMビットのデータ・ワードを含み、
前記入力ワード各々はそれぞれのMビットのデータ・ワードのQビット部分(但し、Q<M)を含み、
前記4進エンコード・アルゴリズムは、Qビットの入力ワードの各々から一連のL'個の4進出力記号を生成し、
前記2進出力ストリームは、Mビットのデータ・ワードの各々におけるエンコードされてないM−Qビットを(M−Q)/2ビットの2つのセットに分割すること、およびMビットのデータ・ワードの各々に対するそれぞれのL'ビットの範囲制限済みコードワードに前記2つのセットの各々を付加することによって生成される、
請求項1または請求項2に記載の方法。 - Q=2L'−1である、請求項5に記載の方法。
- 前記4進エンコード・アルゴリズムは、入力値を前記入力ワードの値に初期設定するステップを含み、各反復i(但し、i=1乃至Xであり、Xは前記一連の4進出力記号の長さである)に対して、
(a).前記入力値を含むサブ・レンジを決定するために、可能な入力値の範囲を4つのサブ・レンジに区分化する所定の区分化指標に前記入力値を比較するステップと、
(b).前記入力値を含むサブ・レンジに依存した値の4進出力記号を生成するステップと、
(c).前記入力値を含むサブ・レンジの下位境界値を減じることによって前記入力値を更新するステップと、
を含む、請求項1乃至請求項6のいずれかに記載の方法。 - 部分的辞書編集式指標の第1の対および第2の対から区分化指標を計算するステップであって、前記部分的辞書編集式指標の各対は、前記反復iの数に従って選択されたそれぞれのフィボナッチ・ウェートに依存する、前記ステップを含む、請求項7に記載の方法。
- 各反復iに対して、現在の反復に対する区分化指標を計算するステップを含む、請求項7または請求項8に記載の方法。
- 各反復iに対する区分化指標は前記4進アルゴリズムに対して事前計算され、前記ステップ(a)は現在の反復iに対する事前計算された区分化指標を選択するステップを含む、請求項7または請求項8に記載の方法。
- 2進入力データのストリームを変調コード化するための方法であって、
請求項1乃至請求項10に記載の方法によって、入力ビット・ストリームを2つの2進出力ストリームに区分化するステップと、
2つのエンコードされた出力ストリームを生成するために前記2つの2進出力ストリームをそれぞれの変調エンコーダにおいて変調エンコードするステップと、
変調制約された出力を生成するために前記エンコードされた出力ストリームをインターリーブするステップと、
を含む、方法。 - 前記変調エンコーダの各々は、列挙型エンコード・アルゴリズムをそれぞれの2進出力ストリームに適用する、請求項11に記載の方法。
- 前記変調エンコーダの各々は、汎用フィボナッチ・コードをそれぞれの2進出力ストリームに適用する、請求項12に記載の方法。
- 前記エンコードされた出力ストリームのビットを反転するステップを含み、従って前記変調制約された出力は(G,I)制約されたビット・ストリームである、請求項12に記載の方法。
- 前記2進入力データは一連の連続した(2N−1)ビットのデータ・ワードを含み、前記変調制約された出力は一連の連続した(2N−1)ビットの変調制約されたコードワードを含む、請求項11乃至請求項14のいずれかに記載の方法。
- 請求項11乃至請求項14のいずれかに記載の方法によって生成された変調制約されたビット・ストリームを変調デコードするための方法であって、
2つのエンコードされた出力ストリームを生成するために前記変調制約されたビット・ストリームのビットをデインターリーブするステップと、
前記2つの2進出力ストリームを復元するために前記2つのエンコードされた出力ストリームをそれぞれの変調デコーダにおいて変調デコードするステップと、
前記入力ワードの各々に対応したそれぞれの2進出力ストリームにおける前記範囲制限済みコードワードから一連の4進出力記号を生成するステップと、
前記4進エンコード・アルゴリズムによって前記奇数および偶数インターリーブに適用された前記j=∞フィボナッチ・コードを同時にデコードし、それによって前記一連の入力ワードを復元するために、列挙型4進デコード・アルゴリズムを前記4進記号に適用するステップと、
を含む、方法。 - 2つの2進出力ストリームそれぞれの変調エンコーダに供給するために、2進入力データのストリームを該2つの2進出力ストリームに区分化するための装置であって、
各入力ワードから一連の4進出力記号を生成するために、入力ビット・ストリームにおける一連の入力ワードの各々に列挙型4進エンコード・アルゴリズムを適用するための4進エンコーダであって、前記4進エンコード・アルゴリズムは、前記一連の4進出力記号のそれぞれの対応するビットにより形成された2つのビット・シーケンスが範囲制限済みコードワードになるよう、前記入力ワードの奇数および偶数インターリーブにおけるそれぞれのj=∞フィボナッチ・コードを同時にエンコードするように作用する、前記4進エンコーダと、
連続した入力ワードから生成された2つの範囲制限済みコードワードを分離することによって2つの2進出力ストリームを生成するための2進出力ジェネレータと、
を含む、装置。
- 2進入力データのストリームを変調コード化するための装置であって、
請求項17乃至請求項26のいずれかに記載され、入力ビット・ストリームを2つの2進出力ストリームに区分化するための装置と、
2つのエンコードされた出力ストリームを生成するために前記2つの2進出力ストリームを変調エンコードするための変調エンコードと、
変調制約された出力を生成するために前記エンコードされた出力ストリームをインターリーブするためのマルチプレクサと、
を含む、装置。
- 請求項18に記載され、2進入力データのストリームから、変調制約された出力を生成するための変調コード化装置と、
前記変調制約された出力を記憶媒体上に記録および再生するための記録/再生機構を含む記録チャネルと、
請求項32に記載され、前記記憶媒体から再生された前記変調制約された出力を変調デコードし、それによって前記2進入力データにおける一連の入力ワードを復元するための変調デコーディング装置と、
を含むデータ記憶システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07120165 | 2007-11-07 | ||
EP07120165.1 | 2007-11-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009117021A true JP2009117021A (ja) | 2009-05-28 |
JP5030919B2 JP5030919B2 (ja) | 2012-09-19 |
Family
ID=40587583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008276263A Expired - Fee Related JP5030919B2 (ja) | 2007-11-07 | 2008-10-28 | 変調コード化およびデコード方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7786905B2 (ja) |
JP (1) | JP5030919B2 (ja) |
CN (1) | CN101431335B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200945797A (en) * | 2007-11-07 | 2009-11-01 | Ibm | Modulation coding and decoding |
US8139304B2 (en) * | 2010-08-03 | 2012-03-20 | International Business Machines Corporation | Tape layout design for reliable ECC decoding |
GB2527604A (en) * | 2014-06-27 | 2015-12-30 | Ibm | Data encoding in solid-state storage devices |
CN105791850B (zh) * | 2016-03-10 | 2018-08-03 | 京东方科技集团股份有限公司 | 一种编码器及其编码方法、解码器及其解码方法 |
US10176040B2 (en) * | 2016-04-05 | 2019-01-08 | Micron Technology, Inc. | Error correction code (ECC) operations in memory |
CN110086575B (zh) * | 2019-05-06 | 2021-10-08 | Tcl华星光电技术有限公司 | 编码方法、解码方法、相关装置及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209953A (ja) * | 2005-01-31 | 2006-08-10 | Hitachi Global Storage Technologies Netherlands Bv | ショート・ブロック・エンコーダを用いたデータ変調方式 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3718863A (en) * | 1971-10-26 | 1973-02-27 | J Fletcher | M-ary linear feedback shift register with binary logic |
DE69613181T2 (de) | 1995-02-03 | 2002-01-31 | Koninkl Philips Electronics Nv | Anordnung zum kodieren einer sequenz von (n-1)-bit informationswörtern in eine sequenz von n-bit kanalwörtern sowie dekodieranordnung zum dekodieren einer sequenz von n-bit kanalwörtern in eine sequenz von (n-1)-bit informationswörtern |
US6046691A (en) * | 1998-04-13 | 2000-04-04 | Lucent Technologies Inc. | Rate 16/17 (0,5) modulation code apparatus and method for partial response magnetic recording channels |
US6504493B1 (en) * | 2000-10-31 | 2003-01-07 | Marvell International, Ltd. | Method and apparatus for encoding/decoding data |
US7071851B1 (en) | 2005-01-31 | 2006-07-04 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for implementing non-uniform constraints in modulation encoded data |
US7126502B2 (en) | 2005-02-01 | 2006-10-24 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for using interleaved encoders to obtain modulation constraints |
-
2008
- 2008-10-23 CN CN2008101667500A patent/CN101431335B/zh not_active Expired - Fee Related
- 2008-10-28 JP JP2008276263A patent/JP5030919B2/ja not_active Expired - Fee Related
- 2008-10-31 US US12/262,345 patent/US7786905B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006209953A (ja) * | 2005-01-31 | 2006-08-10 | Hitachi Global Storage Technologies Netherlands Bv | ショート・ブロック・エンコーダを用いたデータ変調方式 |
Also Published As
Publication number | Publication date |
---|---|
JP5030919B2 (ja) | 2012-09-19 |
CN101431335B (zh) | 2011-11-16 |
US20090115648A1 (en) | 2009-05-07 |
US7786905B2 (en) | 2010-08-31 |
CN101431335A (zh) | 2009-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101114057B1 (ko) | Rll 인코딩 | |
JP5030919B2 (ja) | 変調コード化およびデコード方法および装置 | |
KR20060061261A (ko) | 주기적으로 변화하는 심볼 매핑들을 이용하여 데이터에변조 제약들을 적용하기 위한 기술들 | |
JP3541439B2 (ja) | 信号変調方法及び装置、並びに信号復調装置及び方法 | |
US7064687B1 (en) | Techniques for modulating data using short block encoders | |
JPS6217418B2 (ja) | ||
US7126502B2 (en) | Techniques for using interleaved encoders to obtain modulation constraints | |
JP3363432B2 (ja) | データ符号化システム | |
JP5031100B2 (ja) | ビット・ストリームの変調コーディング及びデコーディング方法、装置、及びシステム(変調コーディング及びデコーディング) | |
JP3664091B2 (ja) | 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置 | |
JP2000078025A (ja) | 符号化されたデ―タを処理する装置 | |
JP2000209095A (ja) | 変調エンコ―ダ、変調デコ―ダ、およびデ―タストリ―ムを変調するためのコンピュ―タプログラムプロダクト | |
US8054207B1 (en) | Enumerative DC-RLL constrained coding | |
US6985320B2 (en) | Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system | |
JP2000134101A (ja) | 符号化回路 | |
US7667626B1 (en) | Enumerative DC-RLL constrained coding | |
JP2005522809A (ja) | 確率dc制御 | |
JP4059253B2 (ja) | 変調方法、変調装置および情報記録媒体 | |
JP3692974B2 (ja) | 符号化方法、符号化装置、記録媒体及びプログラム | |
JP4059212B2 (ja) | 変調方法、および変調装置 | |
JP4059254B2 (ja) | 復調方法及び復調装置 | |
JP2005203093A (ja) | 変調方法、変調装置および情報記録媒体 | |
JP2007533195A (ja) | 変調コードシステム並びに信号をコード化及びデコードする方法 | |
JP2001312863A (ja) | 符号化方法及び符号器、復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120626 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |