JPS6217418B2 - - Google Patents

Info

Publication number
JPS6217418B2
JPS6217418B2 JP57117893A JP11789382A JPS6217418B2 JP S6217418 B2 JPS6217418 B2 JP S6217418B2 JP 57117893 A JP57117893 A JP 57117893A JP 11789382 A JP11789382 A JP 11789382A JP S6217418 B2 JPS6217418 B2 JP S6217418B2
Authority
JP
Japan
Prior art keywords
symbol
string
length
channel
run
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57117893A
Other languages
English (en)
Other versions
JPS5827238A (ja
Inventor
Nigeru Maachin Jooji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5827238A publication Critical patent/JPS5827238A/ja
Publication of JPS6217418B2 publication Critical patent/JPS6217418B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00Image coding
    • G06T9/005Statistical coding, e.g. Huffman, run length coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、ランレングス制限(RLL)符号化
を使用するデータ記録又は伝送装置に関する。
米国特許第3689899号は、ランレングス制限符
号化技術によつてデータがデイスクに記録される
密度又は現存の通信路を通してデータが信頼性高
く伝送されるデータ密度を増大させる方法を開示
している。この技術は、記録又は伝送の間記号間
干渉を回避するために少くとも最小量dに等しい
数(ただし、自己クロツクに必要な最大数kを越
えない数)の0によつて符号化ビツト列中の各1
をこれと最も近接した1から分離するように通常
の一連の2進データを変換する。かかるコードは
(d、k)RLLコードと指称される。符号化情報
は、可変長のコード・ワード又はコード・グルー
プ中で処理される。符号化ワードの長さは、これ
に対応する元の一連のデータ・ビツトの各長さに
対して一定の比(固定比)を有する。1970年7月
に発行された IBM Journal of Research and
Developmentの第376頁乃至第383頁に携載された
Franaszek著の“Sequence State Methods For
Run Length Limited Coding”という題名の論
文には、一連の2進ビツトが状態従属変換又は状
態非従属変換を使用して固定比率又は可変比率
RLLコードにマツピングされることが開示され
ている。
1980年1月発行のIEEE Transactions on
Information Theory,Vol.IT26の第15頁乃至第
25頁に掲載されたGuazzo著の“A General
Minimum Redundancy Source Coding
Algorism”という論文には、ハフマン・デコー
ダを使用して元のストリングを可変比率RLL記
号列にマツピングすることが開示されている。元
のストリングの復原はRLL記号ストリングをハ
フマン・エンコーダに印加することによつて行わ
れる。ハフマン・デコーダはデータ・ストリング
に対してRLLストリングを拡張し、一方、エン
コーダはRLLストリングの圧縮によつて元のス
トリングに復原する。
1979年3月発行のIBM Journal of Research
and Development,Vol.23の第149頁乃至第162頁
に掲載されたRissanen及びLangdon著の
“Arithmetic Coding”という論文には、相対的
にシフトされた2進有限数ストリングのビツト対
を算述的に結合させるために一対の帰納
(recursion)を使用してビツト・ストリングを圧
縮することが開示されている。第1の帰納は圧縮
されたコード・ストリングの保留部分に増分を算
述的に結合させ、第2帰納は、圧縮されたストリ
ングの長さの増加を制御する。また、算術コード
は確率を基礎としたもの又は長さを基礎としたも
のとすることができる。これらは、それぞれ米国
特許出願第098285号及び米国特許第4122440号に
説明されている。
上記米国特許出願及び米国特許は、算術圧縮符
号化においては、前の原2進記号の符号化によつ
て得られた前のコード・ストリングに被加数を加
算することによつて現コード・ストリングが発生
されることを指摘している。これに対して、圧縮
復号は、コード・ストリングの最上位部を検査し
その大きさから上記コード・ストリングの数値を
越えない最も大きな被加数を決定することを含
む。そして、被加数が差引かれる。復号された記
号に差引かれた被加数に相当する原アルフアベツ
ト記号である。
上記米国特許出願及び米国特許によれば、算術
コードは原アルフアベツトa1,a2,……,aw
順序付ける。(配列する)。ここで、awは長さパ
ラメータl(a)に従つて順序付けられた最後の記号
である。発生相対頻度P(a)は次式で示されるよう
に長さパラメータに関連する。
P(ai)2-l(ai). この点に関連して、長さを基礎とした算術コー
ドは原ストリング“u”をコード・ストリングF
(u)にマツピングされる。u及びF(u)が与
えられているものとすると、次の記号“a”の符
号化は原ストリング“u.a”がコード・ストリン
グF(u.a)にマツピングされることを意味す
る。コード・ストリングF(u)の“長さ”はス
トリングuを含む個々の記号の長さパラメータの
和である。長さパラメータは整数部E(u)と小
数部x(u)を有する。F(u)の長さは次式で
表わすことができる。
F(u)=E(u)+X(u). 本発明は、帰納的処理を使用してデータ・スト
リームから固定比率RLLコードを発生するもの
である。本発明は、データ圧縮の符号化可能性及
び復号可能性を保証する不等式が逆転されると、
データ・ストリングをチヤネル・ストリングにマ
ツピングするときに符号化可能性及び復号可能性
を確保できるという臨界観察に基づくものであ
る。
より具体的に述べると、本発明は圧縮化コー
ド・ストリームF(u)=a(1)、a(2)、……、a
(i)、……a(n)とみなし得るデータ記号ストリ
ングからランレングス制限(RLL)記号ストリ
ングuを発生するものであり、データ記号ストリ
ングに対して、該データ記号ストリングが長さを
基礎にしたFIFO算術式圧縮化コード・ストリー
ムと等価な高い桁から低い桁にかけて大きさの順
に配列された有限数のように応答し、各データ・
ストリングF(u)を算術的に復号され且つ拡張
される記号ストリングの対応するものuに1対1
マツピングすることによつて固定比率RLL記号
ストリングを発生する手段を有するものである。
すなわち、本発明は、ランレングス制限記号ス
トリングを構成する各記号の位置及び内容に対応
した被加数であつて記号発生順に大きな値を有す
る被加数を加算して得られる圧縮化コード・スト
リームからランレングス制限記号を発生する装置
であつて、圧縮化コード・ストリームを記憶する
レジスタ(例えば第5図のレジスタ45)と、ラ
ンレングス制限記号ストリングの所与の位置にお
いて予期されるランレングス制限記号に対応する
被加数を試験的に発生する手段(例えば第4図の
チヤネル有限状態装置17)と、上記レジスタの
記憶内容と上記試験的に発生された被加数とを比
較する手段(例えば第5図の減算器49)と、上
記試験的に発生された被加数が上記レジスタの記
憶内容より大きいときに、上記試験的に発生され
た被加数に対応するランレングス制限記号(例え
ば後述の“a”)の内容とは反対の内容のランレ
ングス制限記号(例えば後述の“a−1”)を発
生する制御回路(例えば第5図の回路54)とを
具備する。
すべての圧縮化コード・ストリング(データ・
ストリング)をすべてのランレングス制限記号ス
トリング(チヤネル・ストリング)に1対1マツ
ピングすることによつて、すべての圧縮化コー
ド・ストリングをランレングス制限記号ストリン
グで表現できる。すべてのランレングス制限記号
ストリングをすべての圧縮化コード・ストリング
へONTOマツピングすることによつて隣接した
大きさの順序に配列されたRLLストリングの算
術的符号化によつて生じるデータ・ストリング間
の大きさギヤツプ内に存在するデータ・ストリン
グが表現不可能となることを回避できる。マツピ
ングがONTOでないと、同じ長さの隣接した大
きさの順序に配列されたRLLストリングu、u
+1が F(u)<i<F(u+1) のように1つ又はそれ以上のデータ・ストリング
iを収用する大きさギヤツプを有する一対のデー
タ・ストリングF(u)、F(u+1)にマツピ
ングされるとき、上記ギヤツプが生じる。デー
タ・ストリングiが対応するRLLストリングに
変換されるべき長さ基礎デコーダに印加されると
き、同じストリングにマツピングされる。この
RLLストリングuは、所与の連続長に対して、
常に、強制的に許容されたuの最大の連続であ
る。
“1対1”とは、セツトAの各要素に対してセ
ツトBに1つの要素Yが存在することを意味し、
“ONTO”とは、セツトAの各要素がセツトB中
の対応した要素に割当てられセツトBの各要素が
セツトA中に対応する要素を有するとは限らない
ことを意味する。したがつて“1対1”マツピン
グは“ONTO”マツピングであるが、“ONTO”
マツピングは“1対1”マツピングとは限らな
い。
デイスクに情報を記録するには、外部情報源か
らのビツト・ストリングを記録媒体(DASD)の
スペクトル特性に適合したパターンに変換する必
要がある。記録コードのスペクトル特性は記録さ
れる1及び0の分布の関数として変化する。この
ため、特定のビツト・ストリングの組合せを含ま
せるか又は排除することが好ましい。
本発明は、公知の圧縮技術の順序を反対にする
ことを前提としているので、圧縮装置によつて変
換される情報を特性化する必要がある。すなわ
ち、情報源からのビツト・ストリングはDASD記
録チヤネルに与えられるとき、算術式デコーダに
入力される。デコーダはこのビツト・ストリーム
を圧縮ビツト・ストリングであるかのように扱
う。擬似圧縮ストリングは、最上位ビツトが最初
にデコーダに入力されるのに続いてこれより下位
のビツトが順次デコーダに入力される2進数とし
て算術式コード・ストリング圧縮技術によつて特
性化される。圧縮ストリームが形成される処理は
帰納である。したがつて、直前の計算に含まれた
いくつかの下位ビツトは、符号化されるべきビツ
トとともに新ビツトを計算するのに使用される。
以下、添付図面を参照して本発明の実施例につ
いて説明する。
制限チヤネルの特徴 ランレングス制限符号化はデイジタル・ビツ
ト・ストリームの形の情報の伝達並びに例えば
DASD及びテープのような連続再使用可能媒体へ
のかかる情報の記録において使用される。記録又
は伝送路中の情報処理要素は“チヤネル”と指称
される。RLLコードを満足させるために予め定
義された記号ストリングのみが許容されるので、
伝送又は記録チヤネルは“制限チヤネル
(constrained channel)”と指称される。チヤネ
ル・アルフアベツト中の各記号“a”に対応する
のは、チヤネル時間単位で測定されたチヤネル持
続時間d(a)である。本発明においてはチヤネル単
位時間の整数倍の持続時間のみを考慮するものと
する。従来技術は、少くとも1つの状態において
生じる可能性のあるすべての記号のうち適当なサ
ブセツトのみが許容される有限状態装置であると
制限チヤネルを考えていた。いわゆる(1,3)
RLLコードにおいては、少くとも1個の“0”
多くて3個の“0”によつて連続した“1”を分
離しなければならない。チヤネル・アルフアベツ
トは“0”及び“1”のそれぞれの単位持続時間
から成る。状態0、1、2、3、及び4の4状態
有限状態装置は制限を説明したものである。例え
ば、状態0は記号1に続いて入力できる。次状態
関数Tは表1に示されている。
表 1 状 態 0 1 − 1 2 0 2 3 0 3 − 0 表1において、T(2、0)=3である。この
ことは記号0の下の状態2に対する次の状態は状
態3であることを意味する。
これに代わる別のモデルは、制限を含むチヤネ
ル記号分解技術を使用する。このモデルにおいて
は、唯一の許容できるチヤネル・ストリングは次
の3つのサブストリング01、001、及び00
01の連鎖によつて得られる。(1、3)制限に
適合したすべての有限チヤネル・ストリングは、
各持続時間2、3及び4のこれら3つの記号の連
鎖に分解できる。チヤネル符号化は、許容チヤネ
ル・サブストリングのうち予め選択収集したもの
を連鎖させることによつて行われる。選択された
サブストリングは、状態及び符号化されるべきデ
ータ・ストリングの次のサブストリング値に依存
する。この結果は、1980年1月発行のIBM
Journal of Research and Development,Vol.23
の第75頁乃至第81頁に掲載されたFranaszek著の
“On Future Dependent Block Coding for
Input Restricted Channels”という論文に記載
されている。
二重帰納及び長さを基礎とした算術的コード データ・ストリームを圧縮コード・ストリング
に変換するために一対の帰納が使用される。圧縮
コード・ストリームF(u.a)の各項は次式 F(u.a) =F(u)+M(x,a)×2-E(u) に示されるようにコード・ストリームF(u)の
直前値と被加数に関係する。被加数M(x,a)
×2-E(u)はE(u)ビツトの右シフトを示すフア
クタ2-E(u)と固定精度数M(x,a)とからな
る。F(u)の長さは、次式 F(u)=E(u)+x(u) で示される。ここで、E(u)は整数、x(u)
は小数である。長さ帰納は、F(u.a)の長さの
新しい整数部と小数部を得るために、次の関係に
従つて処理される。
x(u.a)={x(u)+l(a)} E(u.a)=E(u)+〓x(u)+l(a)」 なお、次の関係が成立する。
E(u.a)+x(u.a)=E(u)+l(a) 状態従属長さ基礎FIFO算術コード帰納 状態条件付けすなわち従属性を使用することに
する。“s”は典型的な条件付き状態のための記
号を示す。確率及び長さが状態従属性があると、
被加数フアクタもまた状態従属性がある。よつ
て、二重帰納は次のように示される。
コード・ストリング: F(u.a)=
F(u)+M(s,x,a)・2-E(u) 長さ:x(u.a)={x(u)+l(s,a)} E(u.a)=(u)+x(u)+l(s,a) ここでl(s,a)−log p(a/s) 長さ基礎算術的圧縮符号化処理の簡単な説明 圧縮符号化処理は被加数テーブルから被加数M
を得、これを適当なビツト位置でF(u)に加算
することからなる。コード・ストリングは、適当
にシフトされた被加数フアクタMの和と考えるこ
とができる。一旦、M(s,x,a)が加算され
てしまうと、F(u.a)は次の被加数を適当な位
置で受けるためにコード・ストリングを再整列す
るようにE(u.a)によつてE(u)ビツト位置
だけシフトされる。シフト量は l(s,a)+x(u). の最低値である。
算術式圧縮エンコーダは帰納変数xの各新しい
値を保持しなければならない。何故なら、変数x
の新しい値はMのためにテーブル・ルツクアツプ
に入力され、次の長さ帰納にも使用されるからで
ある。状態従属コードにおいては、状態もまた計
算されなければならない。記号と状態が与えられ
ているとすると、長さは各状態についてテーブル
から得る必要がある。
算術式復号(拡張)処理の簡単な説明 逆処理(復号)を行うことにより、所与のコー
ド・ストリングF(u)を原ストリングuに復原
できる。F(u)において、符号化された第1記
号に属する加算された第1被加数は最も大きな値
を示す。何故なら、連続した記号に属する被加数
フアクタはE(u)ビツト位置だけ右に相対的に
シフトされるからである。従つて、F(u)に等
しい又はこれより小さい第1記号に対応する最新
の被加数が復号すべき正しい記号を示す。この被
加数がF(u)から差引され、コード・ストリン
グがE(u.a)に従つてE(u)ビツト位置シフ
トされる。デコーダはまた、エンコーダが行行つ
たのと同じ態様で帰納変数xを更新しなければな
らない。状態従属型のデコーダの場合、条件付き
状態を変更するために各復号された原記号を使用
しなければならない。
本発明の概念 第1図を参照するに、データ・ストリングが線
1に接続された長さ基礎算術式デコーダ3に印加
される。デコーダ3はデータ・ストリングに対し
該ストリングがあたかも算術的に圧縮されたスト
リームの高い桁から低い桁にかけて大きさの順に
並べられたビツト(high to low position
magnitude order bits)のように応答する。デコ
ーダ3は、ストリームを(d,k)に必要な制限
形又は伝送あるいは記録に適した他の制限形に拡
張する。プレイバツク時に、RLLストリングが
線7を介して算術的エンコーダ9に印加される。
エンコーダ9は線7のビツト・ストリングに対し
て該ストリングがあたかも圧縮されて出力線11
に出力されるべき通常の2進数のように応答す
る。本発明は、入力と出力との間に固定率一定長
比を保持するとともにすべてのデータ・ストリン
グをチヤネル・ストリングによつて表現でき、且
つすべてのチヤネル・ストリングをデータ・スト
リングによつて表現できるように算術式デコーダ
とエンコーダに適当な制限を付加しようとするも
のである。表現可能性はランレングス制限符号化
であり、復号可能性基準は圧縮符号化である。長
さを基礎とした算術的コードの場合、圧縮復合可
能性基準を満たす一組の被加数はランレングス制
限符号化基準を満足させることができない。
第2図には、データ・ストリングからチヤネ
ル・ストリングを発生するための構成例が示され
ている。データ・ストリングはデータ入力バツフ
ア13に最上位ビートが最初に到着するコードと
みることができる。データ・ストリングをこれに
対応した(d,k)RLLストリングへマツピン
グすることは、チヤネル状態を示すFSM17に
帰還関係にある算術式拡張器(算術的デコーダ)
15によつて行われる。より具体的に述べると、
算術式拡張器15の出力は線14を介してFSM
17に印加される。チヤネル状態は線39を介し
て拡張器15に伝えられる。FSM17は第1の
状態に初期設定され、算術式拡張器15はRLL
記号のストリングを発生するためにデータ及びチ
ヤネル状態に応働する。データ出力バツフア16
は、記号を特定の記録チヤネル路5の要求に合う
ようにRLLストリングを分解できる。算術式拡
張器15によつて発生されるチヤネル記号は
FSM17に供給される。FSM17は算術式拡張
器15に線39を介して次の状態を与えるために
新しい記号及び現在の状態に応働する。算術式拡
張器15には、算術式復号のための特別の二重帰
納を実行する手段が含まれる。拡張器15は、内
部変数を更新し、被加数フアクタを決定し、必要
に応じてデータ・ビツトをシフト入力し、復号帰
納の完了時にチヤネル記号をシフト出力すること
ができる。
第3図には線7からの(d,k)RLL記号ス
トリングをデータ・ストリングに復原するための
構成例が示されている。局部バツフア23は、算
術式圧縮器31によつて理解可能なように分解さ
れるべき又はされるべきでないチヤネル現象を変
換する。RLL記号は線25を介してFSM17及
び圧縮器31へ同時に印加される。FSM17は
線29を介して状態を圧縮器31へ供給する。圧
縮器31の短縮出力は線33を介してデータ出力
バツフア35に供給される。
本発明を使用した(5、12)RLLレコードの概
念 チヤネル制限を企画する有限状態装置からシヤ
ノン・データ速度logWを決める必要がある。固
定比率の場合、N個のデータ・ビツトがC個の
RLLチヤネル・ビツトに変換される必要がある
ので、整数NとCの比は、 N/C<logW のように選択され、保留小数部xはC個の可能な
値すなわち0、1/C、2/C、……、(C−
1)/Cを示す。
チヤネル(RLL)記号の順序付けのために、
3つの部分(チヤネルFSM状態“s”、保留小数
部の値“x”、及びチヤネル記号値“a”)からな
るもののそれぞれについて、被加数フアクタM
(s,x,a)を含む長さを基礎とした算術的コ
ードを使用する拡張マツピングにおいてデータ・
ギヤツプが発生されないことを保証するテストを
被加数M(s,x,a)が満足させるように被加
数フアクタM(s,x,a)を決める必要があ
る。圧縮に使用される長さを基礎とした算術式コ
ードと異なり、データ・ストリングからRLLス
トリングへのマツピングに使用される長さは、状
態及びシヤノンの確立と独立である。長さは
RLL(チヤネル)記号の持続時間にのみ依存す
る。
(5,12)RLLコード・ストリングの設計へ
のこれらのフアクタの適用の場合、チヤネル記号
は0及び1であると仮定する。連続した1の間
に、少くとも5個の多くて12個の0が生じなけれ
ばならない。チヤネル容量がlogW=1.26305とす
ると、速度は0.3369ビツト/チヤネル時間単位で
ある。設計上、N/Cは1/3に等しく設定され
る。
チヤネル・ストリングの分解について考える
に、(5,12)チヤネルFSMは単一状態を含み、
持続時間6乃至13の8個の記号から成るアルフア
ベツトを有する。このようにせず、分解を行わな
い設計においては、制限チヤネルは2つの記号0
及び1を有し、単位接続時間の各記号は禁止され
たトランジシヨンを画定するために13個の状態チ
ヤネルFSMを使用する。例示する構成は非分解
方法のみを取り入れたものである。
状態0,1,……,12を有するチヤネルFSM
の場合、記号0は13以外のあらゆる状態において
許容される。これは次のように表現できる。
0<i<11:T(i,0)=i+1 記号1は状態0乃至4においては許容されな
い。記号1が許容されると、次の状態は常に状態
0である。これは次のように表わすことができ
る。
4<i<12:T(i,1)=0 被加数フアクタMは首尾一貫したテストを満足
するように決定されなければならない。このテス
トを満足させるために、被加数Mは次式によつて
決められる所定値に近くしなければならない。
M(j,x,a)=Round[2n
・(Bj/Bp)2-x・p(j,a)] 各被加数フアクタMを示すトリプル(j,x,
k)は、チヤネル状態j、保留小数部x、及び
チヤネル記号akから成る。上記式において、状
態0が初期状態であると仮定する。これにより2
n/Bpはスケール・フアクタとして作用する。値
Bの1つは任意に選択できるので、Bpは1に選
択できる。この結果、被加数フアクタMはビツト
整数となる。さらに、p(j,ak)は累積的シ
ヤノン確率すなわちシヤノン確率の和である。
p(j,ao)(M<kの場合)ここでp(j,
a1)=0 首尾一貫したテストは次の不等式を含む。
M(j,s,a+1)−M(j,x,a)M
(T(j,a)、{x+l(a)・N/C},aw
1)・2-x+l(a)

Claims (1)

  1. 【特許請求の範囲】 1 ランレングス制限記号ストリングを構成する
    各記号の位置及び内容に対応した被加数であつて
    記号発生が早い順に大きな値を有する被加数を加
    算して得られる圧縮化コード・ストリームからラ
    ンレングス制限記号を発生する装置であつて、 圧縮化コード・ストリームを記憶するレジスタ
    と、 前記ランレングス制限記号ストリングの所与の
    位置において予期されるランレングス制限記号に
    対応する被加数を試験的に発生する手段と、 前記レジスタの記憶内容と前記試験的に発生さ
    れた被加数とを比較する手段と、 前記試験的に発生された被加数が前記レジスタ
    の記憶内容より大きいときに、前記試験的に発生
    された被加数に対応するランレングス制限記号の
    内容とは反対の内容のランレングス制限記号を発
    生する制御回路と を具備するランレングス制限記号発生装置。
JP57117893A 1981-08-07 1982-07-08 ランレングス制限記号発生装置 Granted JPS5827238A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP81303614A EP0071680B1 (en) 1981-08-07 1981-08-07 Data recording or transmission system using run length limited coding
GB81303614.2 1981-08-07

Publications (2)

Publication Number Publication Date
JPS5827238A JPS5827238A (ja) 1983-02-17
JPS6217418B2 true JPS6217418B2 (ja) 1987-04-17

Family

ID=8188368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57117893A Granted JPS5827238A (ja) 1981-08-07 1982-07-08 ランレングス制限記号発生装置

Country Status (4)

Country Link
US (1) US4488143A (ja)
EP (1) EP0071680B1 (ja)
JP (1) JPS5827238A (ja)
DE (1) DE3176918D1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567464A (en) * 1983-01-28 1986-01-28 International Business Machines Corporation Fixed rate constrained channel code generating and recovery method and means having spectral nulls for pilot signal insertion
US4644545A (en) * 1983-05-16 1987-02-17 Data General Corporation Digital encoding and decoding apparatus
GB2141906A (en) * 1983-06-20 1985-01-03 Indep Broadcasting Authority Recording of digital information
US4905297A (en) * 1986-09-15 1990-02-27 International Business Machines Corporation Arithmetic coding encoder and decoder system
US4935882A (en) * 1986-09-15 1990-06-19 International Business Machines Corporation Probability adaptation for arithmetic coders
US4771400A (en) * 1986-12-29 1988-09-13 Cylink Corporation Bit density controller
US4967389A (en) * 1986-12-29 1990-10-30 Cylink Corporation Bit density controller
JPH0316839A (ja) * 1989-06-06 1991-01-24 Britax Rainsfords Pty Ltd 自動車の改良型バックミラー
FR2657203B1 (fr) * 1990-01-15 1992-04-10 France Etat Procede de compression de donnees.
US5227789A (en) * 1991-09-30 1993-07-13 Eastman Kodak Company Modified huffman encode/decode system with simplified decoding for imaging systems
US5517533A (en) * 1992-03-04 1996-05-14 Digital Equipment Corporation Parallel implementation of run length coding apparatus and method
GB2268667B (en) * 1992-06-24 1995-11-08 Sony Broadcast & Communication Serial data decoding
US5475388A (en) * 1992-08-17 1995-12-12 Ricoh Corporation Method and apparatus for using finite state machines to perform channel modulation and error correction and entropy coding
US5428611A (en) * 1993-05-28 1995-06-27 Digital Equipment Corporation Strong framing protocol for HDLC and other run-length codes
US5504929A (en) * 1993-11-17 1996-04-02 Adobe Systems Incorporated Method and apparatus for encoding byte sequence for self-clocked high speed data transfer from a parallel port
US5546080A (en) * 1994-01-03 1996-08-13 International Business Machines Corporation Order-preserving, fast-decoding arithmetic coding arithmetic coding and compression method and apparatus
JP3081105B2 (ja) * 1994-05-16 2000-08-28 三菱電機株式会社 符号変換装置
US5654702A (en) * 1994-12-16 1997-08-05 National Semiconductor Corp. Syntax-based arithmetic coding for low bit rate videophone
JP3760963B2 (ja) * 1997-11-07 2006-03-29 ソニー株式会社 変調装置および方法、復調装置および方法、並びに記録媒体
GB9727398D0 (en) * 1997-12-29 1998-02-25 Sgs Thomson Microelectronics Run-length encoding
US7149878B1 (en) 2000-10-30 2006-12-12 Mips Technologies, Inc. Changing instruction set architecture mode by comparison of current instruction execution address with boundary address register values
US7107439B2 (en) * 2001-08-10 2006-09-12 Mips Technologies, Inc. System and method of controlling software decompression through exceptions
US6959412B2 (en) * 2002-03-04 2005-10-25 Seagate Technology Llc Error correction coding utilizing numerical base conversion for modulation coding
EP2410481A1 (de) 2010-07-16 2012-01-25 Druck und Werte GmbH System und Verfahren zur Steuerung und Vergabe von Aufträgen
CN107251438B (zh) * 2015-02-16 2020-10-30 三菱电机株式会社 数据压缩装置及方法、数据解压缩装置及方法和记录介质
US10176829B1 (en) 2018-03-29 2019-01-08 Alibaba Group Holding Limited Increasing storage areal density using predictive data locations

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3748379A (en) * 1970-01-22 1973-07-24 Electronic Image Sys Corp Run length coding technique
US3689899A (en) * 1971-06-07 1972-09-05 Ibm Run-length-limited variable-length coding with error propagation limitation
US4122440A (en) * 1977-03-04 1978-10-24 International Business Machines Corporation Method and means for arithmetic string coding
US4286256A (en) * 1979-11-28 1981-08-25 International Business Machines Corporation Method and means for arithmetic coding utilizing a reduced number of operations

Also Published As

Publication number Publication date
EP0071680A1 (en) 1983-02-16
JPS5827238A (ja) 1983-02-17
EP0071680B1 (en) 1988-10-26
US4488143A (en) 1984-12-11
DE3176918D1 (en) 1988-12-01

Similar Documents

Publication Publication Date Title
JPS6217418B2 (ja)
CN108768403B (zh) 基于lzw的无损数据压缩、解压方法及lzw编码器、解码器
Howard The design and analysis of efficient lossless data compression systems
KR100446878B1 (ko) 입력심볼인코딩방법및장치와채널코드워드생성방법및장치
EP0771078B1 (en) Method and apparatus for generating runlength-limited coding with DC control
EP0344903A2 (en) Traversed (d, k) code translation
JPH0779262B2 (ja) 圧縮データの符号化方法
EP0490964A4 (en) Improved data compression apparatus
JPH03204233A (ja) データ圧縮方法
JPH038604B2 (ja)
JPH10508456A (ja) mビットの情報語の系列を変調信号に変換する方法、記録キャリアを製造する方法、コード装置、装置、記録装置、信号及び記録キャリア
US6225922B1 (en) System and method for compressing data using adaptive field encoding
Gabrys et al. Unique reconstruction of coded sequences from multiset substring spectra
KR101211244B1 (ko) 모듈레이션 코딩 및 디코딩
JP5030919B2 (ja) 変調コード化およびデコード方法および装置
Kolesnik et al. Generating functions and lower bounds on rates for limited error-correcting codes
JP3306271B2 (ja) 符号化方法、符号化回路、及び復号回路
JP2968112B2 (ja) 符号変換方法
US6188335B1 (en) Method and apparatus having cascaded decoding for multiple runlength-limited channel codes
JP2004312779A (ja) コードワード配置方法
JPH0779265B2 (ja) 圧縮データの復号方法
JPH03204234A (ja) 圧縮データ復元方法
KR19990044357A (ko) 디지탈 정보신호의 송신 및 수신장치 및 방법
JP3429623B2 (ja) 高速可変長符号復号化装置
Immink Constructions of almost block-decodable runlength-limited codes