JP2009086424A - 撮像素子および撮像装置 - Google Patents

Abstract

【課題】撮像用画素と焦点検出用画素とが二次元状に配列された撮像素子の撮像出力を用いてライブビュー表示と焦点検出を同時に行う。
【解決手段】２次元周期格子上の画素位置おいて互いに近接して配置される撮像用画素３１０および焦点検出用画素３１３，３１４と、順次近接する複数の画素を選択し、選択された画素の出力を加算して出力する加算手段３２０、５０５、５０７、とを備えた撮像素子において、加算手段３２０、５０５、５０７による１回の加算動作において、撮像用画素３１０の出力のみ、または焦点検出用画素３１３、３１４の出力のみが加算されるように、撮像用画素３１０および焦点検出用画素３１３、３１４の配置パターンと加算手段３２０、５０５、５０７による画素の選択パターンとを一致させる。
【選択図】図１０

Description

本発明は撮像素子と、その撮像素子と用いた撮像装置に関する。

２次元状に撮像用画素が配列された撮像素子の一部の撮像用画素を焦点検出用画素に置き換えた撮像素子を用い、撮像と焦点検出を行う撮像装置が開示されている（例えば、特許文献１参照）。
また、撮像用画素の出力を加算し、加算した撮像用画素の出力を表示器に表示するという動作を短時間に周期的に繰り返す、いわゆるライブビュー表示を行う撮像装置が知られている。なお、撮像用画素の出力を加算する理由は、画素出力のデータ数を減少させることによって画素出力の読み出しの高速化を図り、画像表示の更新周期を短くするためである。

この出願の発明に関連する先行技術文献としては次のものがある。
特開２００７−１５５９２９号公報

しかしながら、上述した従来の撮像装置によりライブビュー表示と同時に焦点検出動作を行う場合には、画素加算時に撮像用画素と焦点検出用画素の出力が混合し、画素加算出力を用いた表示画像の品質が劣化するおそれや、画素加算出力を用いて焦点検出ができなくなるというおそれがある。

（１） 請求項１の発明は、２次元周期格子上の画素位置おいて、互いに近接して配置される撮像用画素および焦点検出用画素と、順次近接する複数の前記画素を選択し、選択された前記画素の出力を加算して出力する加算手段とを備えた撮像素子において、
前記加算手段による１回の加算動作において、前記撮像用画素の出力のみ、または前記焦点検出用画素の出力のみが加算されるように、前記撮像用画素および前記焦点検出用画素の配置パターンと前記加算手段による画素の選択パターンとを一致させた。
（２） 請求項２の発明は、２次元周期格子上の画素位置おいて、互いに近接して配置される撮像用画素、第１焦点検出用画素および第２焦点検出用画素の３種類の画素と、順次近接する複数の前記画素を選択し、選択された前記画素の出力を加算する加算手段とを備えた撮像素子において、
前記加算手段による１回の加算動作において、同一種類の前記画素の出力のみが加算されるように、前記撮像用画素、前記第１焦点検出用画素および前記第２焦点検出用画素の配置パターンと前記加算手段による画素の選択パターンとを一致させた。
（３） 請求項３の発明は、２次元周期格子上の画素位置おいて、互いに近接して配置される複数種類の撮像用画素、第１焦点検出用画素および第２焦点検出用画素と、順次近接する複数の前記画素を選択し、選択された前記画素の出力を加算する加算手段とを備えた撮像素子において、
前記加算手段による１回の加算動作において、同一種類の前記画素の出力のみが加算されるように、複数種類の前記撮像用画素、前記第１焦点検出用画素および前記第２焦点検出用画素の配置パターンと前記加算手段による画素の選択パターンとを一致させた。
（４） 請求項４の撮像素子は、前記撮像用画素は光学系により撮像素子上に形成される像を受光し、前記第１焦点検出用画素および前記第２焦点検出用画素は前記光学系を通る一対の光束の内の一方と他方をそれぞれ受光する。
（５） 請求項５の撮像素子は、前記第１焦点検出用画素はマイクロレンズとその背後に配置された第１光電変換部を有し、前記第２焦点検出用画素はマイクロレンズとその背後に配置された前記第１光電変換部と対になる第２光電変換部を有する。
（６） 請求項６の撮像素子は、前記撮像用画素は受光する光の分光特性が異なる複数種類の撮像用画素からなる。
（７） 請求項７の発明は、光学系による像を受光する請求項２または請求項３に記載の撮像素子と、前記撮像素子の動作を制御する制御手段と、前記加算手段により加算された前記撮像用画素の出力を用いて画像を表示する画像表示手段と、前記加算手段により加算された前記第１焦点検出用画素の出力と前記第２焦点検出用画素の出力とに基づいて前記光学系の焦点調節状態を検出する焦点検出手段とを備える撮像装置である。
（８） 請求項８の撮像装置は、前記制御手段によって、前記撮像素子を周期的に動作させ、動作毎に前記画像表示手段に表示される画像と焦点調節状態の検出結果とが同時に更新される。
（９） 請求項９の撮像装置は、前記制御手段によって、前記加算手段による加算動作の開始と停止を制御するようにしたものである。
（１０） 請求項１０の撮像装置は、前記制御手段によって、撮像時には前記加算手段の加算動作を停止して単発的に前記撮像素子を動作させ、加算されていない前記撮像用画素の出力を前記撮像素子から出力させるようにしたものである。
（１１） 請求項１１の撮像装置は、前記焦点検出手段の検出結果に応じて前記光学系の焦点調節を行う焦点調節手段を備える。
（１２） 請求項１２の撮像装置は、前記制御手段によって、撮像前に前記加算手段の加算動作を停止して単発的に前記撮像素子を動作させ、加算されていない前記第１焦点検出用画素と前記第２焦点検出用画素の出力を前記撮像素子から出力させ、前記焦点検出手段により該出力に応じて焦点検出を行い、前記焦点調節手段により該焦点検出結果に基づいて焦点調節を行う。
（１３） 請求項１３の撮像装置は、加算された前記焦点検出用画素の出力に対応する前記撮像用画素の出力を補間する補間手段を備え、前記画像表示手段によって、前記加算手段により加算された前記撮像用画素の出力と前記補間手段により補間された出力に応じて画像を表示するようにしたものである。

本発明によれば、撮像用画素と焦点検出用画素とが二次元状に配列された撮像素子の撮像出力を用いてライブビュー表示と焦点検出を同時に行うことができる。

一実施の形態の焦点検出装置を備えた撮像装置として、レンズ交換式デジタルスチルカメラを例に上げて説明する。図１は一実施の形態のカメラの構成を示す横断面図である。一実施の形態のデジタルスチルカメラ２０１は交換レンズ２０２とカメラボディ２０３から構成され、交換レンズ２０２がマウント部２０４を介してカメラボディ２０３に装着される。

交換レンズ２０２はレンズ２０９、ズーミング用レンズ２０８、フォーカシング用レンズ２１０、絞り２１１、レンズ駆動制御装置２０６などを備えている。レンズ駆動制御装置２０６は不図示のマイクロコンピューター、メモリ、駆動制御回路などから構成され、フォーカシング用レンズ２１０の焦点調節と絞り２１１の開口径調節のための駆動制御や、ズーミング用レンズ２０８、フォーカシング用レンズ２１０および絞り２１１の状態検出などを行う他、後述するボディ駆動制御装置２１４との通信によりレンズ情報の送信とカメラ情報の受信を行う。絞り２１１は、光量およびボケ量調整のために光軸中心に開口径が可変な開口を形成する。

カメラボディ２０３は撮像素子２１２、ボディ駆動制御装置２１４、液晶表示素子駆動回路２１５、液晶表示素子２１６、接眼レンズ２１７、メモリカード２１９などを備えている。撮像素子２１２には、撮像用画素が二次元状に配置されるとともに、焦点検出位置に対応した部分に焦点検出用画素が組み込まれている。

ボディ駆動制御装置２１４はマイクロコンピューター、メモリ、駆動制御回路などから構成され、撮像素子２１２の駆動制御と画像信号および焦点検出信号の読み出しと、焦点検出信号に基づく焦点検出演算と交換レンズ２０２の焦点調節を繰り返し行うとともに、画像信号の処理と記録、カメラの動作制御などを行う。また、ボディ駆動制御装置２１４は電気接点２１３を介してレンズ駆動制御装置２０６と通信を行い、レンズ情報の受信とカメラ情報（デフォーカス量や絞り値など）の送信を行う。

液晶表示素子２１６は液晶ビューファインダー（ＥＶＦ：電気的ビューファインダー）として機能する。液晶表示素子駆動回路２１５は撮像素子２１２によるスルー画像を液晶表示素子２１６に表示し、撮影者は接眼レンズ２１７を介してスルー画像を観察することができる。メモリカード２１９は、撮像素子２１２により撮像された画像を記憶する画像ストレージである。

交換レンズ２０２を通過した光束により、撮像素子２１２の受光面上に被写体像が形成される。この被写体像は撮像素子２１２により光電変換され、画像信号と焦点検出信号がボディ駆動制御装置２１４へ送られる。

ボディ駆動制御装置２１４は、撮像素子２１２の焦点検出用画素からの焦点検出信号に基づいてデフォーカス量を算出し、このデフォーカス量をレンズ駆動制御装置２０６へ送る。また、ボディ駆動制御装置２１４は、撮像素子２１２からの画像信号を処理してメモリカード２１９に格納するとともに、撮像素子２１２からのスルー画像信号を液晶表示素子駆動回路２１５へ送り、スルー画像を液晶表示素子２１６に表示させる。さらに、ボディ駆動制御装置２１４は、レンズ駆動制御装置２０６へ絞り制御情報を送って絞り２１１の開口制御を行う。

レンズ駆動制御装置２０６は、レンズ情報をフォーカシング状態、ズーミング状態、絞り設定状態、絞り開放Ｆ値などに応じて変更する。具体的には、ズーミング用レンズ２０８とフォーカシング用レンズ２１０の位置と絞り２１１の絞り値を検出し、これらのレンズ位置と絞り値に応じてレンズ情報を演算したり、あるいは予め用意されたルックアップテーブルからレンズ位置と絞り値に応じたレンズ情報を選択する。

レンズ駆動制御装置２０６は、受信したデフォーカス量に基づいてレンズ駆動量を算出し、レンズ駆動量に応じてフォーカシング用レンズ２１０を合焦位置へ駆動する。また、レンズ駆動制御装置２０６は受信した絞り値に応じて絞り２１１を駆動する。

カメラボディ２０３にはマウント部２０４を介して種々の撮影光学系を有する交換レンズ２０２が装着可能であり、カメラボディ２０３は撮像素子２１２に組み込まれた焦点検出用画素の出力に基づいて交換レンズ２０２の焦点調節状態を検出する。

図２は撮影画面上の焦点検出位置を示す図であり、後述する焦点検出用画素列により焦点検出を行うときに画面上で像をサンプリングする領域（焦点検出エリア、焦点検出位置）の一例を示す。この一実施の形態では、矩形の撮影画面１００内の中央に焦点検出エリア１０１が配置される。長方形で示した焦点検出エリア１０１の長手方向に、焦点検出用画素が直線的に配列される。

図３は撮像素子２１２の詳細な構成を示す正面図であり、撮像素子２１２上の焦点検出エリア１０１の近傍を拡大して示す。撮像素子２１２は、撮像用画素３１０と焦点検出用画素３１３、３１４から構成される。撮像用画素３１０は水平および垂直方向に２次元状に正方格子配列されており、一方、焦点検出用画素３１３、３１４は水平方向に配列されている。

撮像用画素３１０は、図４に示すように、マイクロレンズ１０と光電変換部１１を備えている。また、焦点検出画素３１３は、図５(ａ)に示すように、マイクロレンズ１０と光電変換部１３を備えている。光電変換部１３の形状は、マイクロレンズ１０の垂直２等分線に接する左半円である。さらに、焦点検出画素３１４は、図５(ｂ)に示すように、マイクロレンズ１０と光電変換部１４を備えている。光電変換部１４の形状は、マイクロレンズ１０の垂直２等分線に接する右半円である。

光電変換部１３と１４は、マイクロレンズ１０を重ね合わせて表示した場合に左右水平方向に並んでおり、マイクロレンズ１０の垂直２等分線に関して対称な形状をしている。焦点検出用画素３１３と焦点検出用画素３１４が、水平方向（光電変換部１３と１４の並び方向）に交互に配置される。これらの撮像用画素３１０と焦点検出用画素３１３、３１４の分光感度特性は、図６に示すような特性となっている。

図７は撮像用画素３１０の断面図である。撮像用画素３１０には、撮像用の光電変換部１１の前方にマイクロレンズ１０が配置されており、マイクロレンズ１０により光電変換部１１が前方に投影される。光電変換部１１は半導体回路基板２９上に形成される。

図８(ａ)は焦点検出用画素３１３の断面図である。焦点検出用画素３１３には、光電変換部１３の前方にマイクロレンズ１０が配置されており、マイクロレンズ１０により光電変換部１３が前方に投影される。光電変換部１３は半導体回路基板２９上に形成されるとともに、その上にマイクロレンズ１０が半導体イメージセンサーの製造工程により一体的かつ固定的に形成される。光電変換部１３はマイクロレンズ１０の光軸の片側に配置される。

図８(ｂ)は焦点検出用画素３１４の断面図である。焦点検出用画素３１４では、光電変換部１４の前方にマイクロレンズ１０が配置されており、マイクロレンズ１０により光電変換部１４が前方に投影される。光電変換部１４は半導体回路基板２９上に形成されるとともに、その上にマイクロレンズ１０が半導体イメージセンサーの製造工程により一体的かつ固定的に形成される。光電変換部１４はマイクロレンズ１０の光軸の片側で、かつ光電変換部１３の反対側に配置される。

図９は、マイクロレンズを用いた瞳分割型位相差検出方式の焦点検出光学系の構成を示す。図において、９０は、交換レンズ２０２（図１参照）の予定結像面に配置されたマイクロレンズから前方ｄの距離に設定された射出瞳である。この距離ｄは、マイクロレンズの曲率、屈折率、マイクロレンズと光電変換部との間の距離などに応じて決まる距離であって、この明細書では測距瞳距離と呼ぶ。９１は交換レンズの光軸、１０ａ〜１０ｄはマイクロレンズ、１３ａ、１３ｂ、１４ａ、１４ｂは光電変換部、３１３ａ、３１３ｂ、３１４ａ、３１４ｂは焦点検出用画素、７３，７４、８３，８４は焦点検出光束である。

また、９３は、マイクロレンズ１０ａ、１０ｃにより投影された光電変換部１３ａ、１３ｂの領域であり、この明細書では測距瞳と呼ぶ。図９では、説明を解りやすくするために楕円形の領域で示しているが、実際には光電変換部の形状が拡大投影された形状になる。同様に、９４は、マイクロレンズ１０ｂ、１０ｄにより投影された光電変換部１４ａ、１４ｂの領域であり、この明細書では測距瞳と呼ぶ。図９では、説明を解りやすくするために楕円形の領域で示しているが、実際には光電変換部の形状が拡大投影された形状になる。

図９では、隣接する４つの焦点検出用画素３１３ａ、３１３ｂ、３１４ａ、３１４ｂを模式的に例示しているが、その他の焦点検出用画素においても光電変換部はそれぞれ対応した測距瞳から各マイクロレンズに到来する光束を受光する。焦点検出用画素の配列方向は一対の測距瞳の並び方向、すなわち一対の光電変換部の並び方向と一致させる。

マイクロレンズ１０ａ〜１０ｄは交換レンズ２０２（図１参照）の予定結像面近傍に配置されており、マイクロレンズ１０ａ〜１０ｄによりその背後に配置された光電変換部１３ａ、１３ｂ、１４ａ、１４ｂの形状がマイクロレンズ１０ａ〜１０ｃから測距瞳距離ｄだけ離間した射出瞳９０上に投影され、その投影形状は測距瞳９３，９４を形成する。すなわち、投影距離ｄにある射出瞳９０上で各焦点検出用画素の光電変換部の投影形状（測距瞳９３，９４）が一致するように、各焦点検出用画素における光電変換部の投影方向が決定されている。

光電変換部１３ａは測距瞳９３を通過し、マイクロレンズ１０ａに向う光束７３によりマイクロレンズ１０ａ上に形成される像の強度に対応した信号を出力する。同様に、光電変換部１３ｂは測距瞳９３を通過し、マイクロレンズ１０ｃに向う光束８３によりマイクロレンズ１０ｃ上に形成される像の強度に対応した信号を出力する。また、光電変換部１４ａは測距瞳９４を通過し、マイクロレンズ１０ｂに向う光束７４によりマイクロレンズ１０ｂ上に形成される像の強度に対応した信号を出力する。同様に、光電変換部１４ｂは測距瞳９４を通過し、マイクロレンズ１０ｄに向う光束８４によりマイクロレンズ１０ｄ上に形成される像の強度に対応した信号を出力する。

上述した２種類の焦点検出用画素を直線状に多数配置し、各画素の光電変換部の出力を測距瞳９３および測距瞳９４に対応した出力グループにまとめることによって、測距瞳９３と測距瞳９４をそれぞれ通過する焦点検出用光束が画素列上に形成する一対の像の強度分布に関する情報が得られる。この情報に対して後述する像ズレ検出演算処理（相関演算処理、位相差検出処理）を施すことによって、いわゆる瞳分割型位相差検出方式で一対の像の像ズレ量が検出される。さらに、像ズレ量に一対の測距瞳の重心間隔に応じた変換演算を行うことによって、予定結像面に対する現在の結像面（予定結像面上のマイクロレンズアレイの位置に対応した焦点検出位置における結像面）の偏差（デフォーカス量）が算出される。

図１０は撮像素子２１２の回路構成を示す概念図である。撮像素子２１２（図１、図３参照）はＣＭＯＳイメージセンサーとして構成される。撮像素子２１２の回路構成を理解しやすくするために、図１０では図３に示す矩形領域Ａに対応する水平方向４画素と垂直方向６画素のレイアウトとして説明する。３行目を除く各行に撮像用画素３１０（図中に白色と黒色の正方形マークで示す）が配置され、３行目には焦点検出用画素３１３（図中に白色の円形マークで示す）と３１４（図中に黒色の円形マークで示す）が交互に配置される。

図１０において、ラインメモリ３２０は１行分の画素の画素信号を一時的に保持するバッファであり、垂直信号線５０１に出力されている同一行の画素信号を垂直走査回路５０５が発する制御信号ΦＨ１に基づいてラッチする。撮像用画素３１０および焦点検出用画素３１３，３１４の電荷蓄積は、リセット回路５０６が発する制御信号（ΦＲ１〜ΦＲ６）によって行ごとに制御される。撮像用画素３１０および焦点検出用画素３１３，３１４から出力される画素信号は、垂直走査回路５０５が発する制御信号（ΦＳ１〜ΦＳ６）によって行ごとに独立に制御される。制御信号により選択された画素の画素信号は、垂直信号線５０１に出力される。

ラインメモリ３２０に保持された画素信号は、水平転送回路５０７が発する制御信号（ΦＶ１〜ΦＶ４）によって順次、出力回路３３０へ転送され、出力回路３３０により予め設定された増幅度で増幅されて外部へ出力される。水平走査回路５０７には動作モード切替のためのＭｏｄｅ信号が外部から供給され、Ｍｏｄｅ信号の信号レベル（ハイレベルまたはローレベル）に応じて制御信号（ΦＶ１〜ΦＶ４）の画素選択パターンを変更し、通常の画素信号出力動作と画素信号を加算して出力する動作を切り換える。

図１１は、図１０に示す撮像用画素３１０および焦点検出用画素３１３，３１４の詳細な回路図である。光電変換部１１，１３，１４（図７，図８参照）はフォトダイオード（ＰＤ）で構成される。フォトダイオードＰＤに蓄積された電荷は浮遊拡散層（フローティングディフュージョン）ＦＤに蓄積される。フローティングディフュージョンＦＤは増幅ＭＯＳトランジスタ（ＡＭＰ）のゲートに接続されており、増幅ＭＯＳトランジスタＡＭＰは、フローティングディフュージョンＦＤに蓄積された電荷の量に応じた信号を発生する。

フローティングディフュージョンＦＤ部はリセットＭＯＳトランジスタ５１０を介して電源電圧Ｖｄｄに接続されており、制御信号ΦＲｎ（ΦＲ１〜ΦＲ６）によりリセットＭＯＳトランジスタ５１０がＯＮすることによって、ＦＤおよびＰＤに溜まった電荷がクリアされリセット状態となる。増幅ＭＯＳトランジスタＡＭＰの出力は、行選択ＭＯＳトランジスタ５１２を介して垂直出力線５０１に接続されており、制御信号ΦＳｎ（ΦＳ１〜ΦＳ６）により行選択ＭＯＳトランジスタ５１２がオンされると、増幅ＭＯＳトランジスタＡＭＰの出力が垂直出力線５０１へ出力される。

図１２は、通常動作モードにおける撮像素子２１２の動作を示すタイミングチャートである。外部信号Ｍｏｄｅがローレベルのときは、通常動作モード（非加算出力モード）が実行される。１行目の撮像用画素３１０は、垂直走査回路５０５が発する制御信号ΦＳ１により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１へ出力される。制御信号ΦＳ１と同期して発せられる制御信号ΦＨ１によって、垂直信号線５０１に出力された１行目の画素信号がラインメモリ３２０に一時的に保持される。ラインメモリ３２０に保持された１行目の撮像用画素の画素信号は、水平走査回路５０７から順次発せられる制御信号ΦＶ１〜ΦＶ４にしたがって出力回路３３０へ転送され、出力回路３３０において予め設定された増幅度で増幅されて外部へ出力される。

１行目の撮像用画素３１０の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６から発せられる制御信号ΦＲ１により１行目の撮像用画素３１０がリセットされ、制御信号ΦＲ１の立ち下がりで１行目の撮像用画素３１０の次の電荷蓄積が開始される。１行目の撮像用画素３１０の画素信号の出力回路３３０からの出力が終了した時点で、２行目の撮像用画素３１０は垂直走査回路５０５が発する制御信号ΦＳ２により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１へ出力される。

以下、同様にして２行目の撮像用画素３１０の画素信号の保持および撮像用画素３１０のリセット、画素用信号の出力および次の電荷蓄積の開始が行われる。続いて３行目の焦点検出用画素３１３，３１４の画素信号の保持および撮像用画素３１０のリセット、撮像用画素３１０および焦点検出用画素３１３，３１４の画素信号の出力および次の電荷蓄積の開始が行われる。同様に、４行目〜６行目の撮像用画素３１０の画素信号の保持および撮像用画素３１０のリセット、撮像用画素３１０の画素信号の出力および次の電荷蓄積の開始が行われる。すべての画素の画素信号の出力が終了すると、再び１行目に戻って上記動作が周期的に繰り返される。

また、制御信号ΦＲ１〜ΦＲ６のパルス幅を変更することによって、撮像用画素３１０および焦点検出用画素３１３，３１４の電荷蓄積時間（露光時間）を調整することが可能である。図１２では、１行目から６行目の電荷蓄積および画素信号出力を周期的に繰り返すタイミングチャートとなっているが、単発的に１周期のみ行うようすることも可能である。このような通常動作モード（非加算出力モード）は撮影時に実行される。

図１３は、加算出力モードにおける撮像素子２１２の動作を示すタイミングチャートである。外部信号Ｍｏｄｅがハイレベルのときは、加算出力モードが実行される。１行目の撮像用画素３１０は垂直走査回路５０５が発する制御信号ΦＳ１により選択され、選択された撮像画素３１０の画素信号は垂直信号線５０１へ出力される。制御信号ΦＳ１と同期して発せられる制御信号ΦＨ１によって、垂直信号線５０１に出力された１行目の画素信号はラインメモリ３２０に一時的に保持される。ラインメモリ３２０に保持された１行目の撮像画素３１０の画素信号は、水平走査回路５０７が発する制御信号ΦＶ１〜ΦＶ４にしたがって出力回路３３０へ転送され、出力回路３３０において予め設定された増幅度で増幅されて外部へ出力される。

加算出力モードでは、制御信号ΦＶ１とΦＶ３がまず同時に発せられ、続いて制御信号ΦＶ２とΦＶ４が同時に発せられる。これにより、まず１列目と３列目のラインメモリ３２０に保持されている信号（図１０で白色の正方形マークで示す撮像用画素３１０の出力信号）が加算されて出力回路３３０へ出力され、次に２列目と４列目のラインメモリ３２０に保持されている信号（図１０で黒色の正方形マークで示す撮像用画素３１０の信号）が加算されて出力回路３３０へ出力される。

１行目の撮像用画素３１０の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ１により１行目の撮像用画素３１０がリセットされ、制御信号ΦＲ１の立ち下がりで１行目の撮像用画素３１０の次の電荷蓄積が開始される。１行目の撮像用画素の画素信号の出力回路３３０からの出力が終了した時点で、２行目の撮像用画素３１０は垂直走査回路５０５が発する制御信号ΦＳ２により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。以下同様にして２行目の撮像用画素３１０の画素信号の保持および撮像画素のリセット、画素信号の加算出力および次の電荷蓄積の開始が行われる。

続いて３行目の焦点検出用画素３１３，３１４は垂直走査回路５０５が発する制御信号ΦＳ３により選択され、選択された焦点検出用画素３１３、３１４の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ３と同期して発せられる制御信号ΦＨ１によって、垂直信号線５０１に出力された３行目の画素信号はラインメモリ３２０に一時的に保持される。ラインメモリ３２０に保持された３行目の焦点検出用画素３１３，３１４の画素信号は、まず水平走査回路５０７が同時に発する制御信号ΦＶ１、ΦＶ３に応じて、１列目の焦点検出用画素３１３の画素信号と３列目の焦点検出用画素３１３の画素信号とが加算されて出力回路３３０から出力され、続いて水平走査回路５０７が同時に発する制御信号ΦＶ２、ΦＶ４に応じて２列目の焦点検出用画素３１４の画素信号と４列目の焦点検出用画素３１４の画素信号とが加算されて出力回路３３０から出力される。

以下同様に４行目から６行目の撮像用画素３１０の画素信号の保持および撮像用画素３１０のリセット、撮像用画素３１０の画素信号の加算出力および次の電荷蓄積の開始が行われる。すべての画素の画素信号の出力が終了すると、ふたたび１行目に戻って上記動作が周期的に繰り返される。

上述したように、加算出力モードでは同じ行の一つおきの画素の画素信号が加算されて出力されるので、加算時に２種類の焦点検出用画素の画素出力が混合されることがなく、加算した焦点検出用画素３１３，３１４の信号を用いて焦点検出を行うことができるとともに、加算した撮像用画素３１０の出力を用いてビューファインダーに画像を表示することができる。加算出力モードの動作は後述するように、画像の液晶表示と焦点検出動作を並列して行う場合に行われる。

図１２、図１３において、横軸は時間スケールであり、わかりやすいように通常動作モードと加算出力モードの１行目から６行目までの出力サイクルの時間間隔が同一になるように示しているが、実際は加算出力モード時の画素信号の１周期の出力回数は通常動作モード時の半分になるので、同一時間あたりの画素信号の出力回数が同一になるように動作させれば、加算出力モード時は同一時間内で２倍のサイクル数で画像出力することができ、表示の更新速度を向上させ、高品位な画像表示を行うことができる。

図１４〜図１７は、図１に示すデジタルスチルカメラ（撮像装置）の動作を示すフローチャートである。ボディ駆動制御装置２１４は、ステップ１００でカメラの電源がオンされると動作を開始する。電源オン後のステップ１１０において、図１５に示す撮像素子加算読み出しサブルーチンへジャンプする。

図１５は、撮像素子加算読み出しサブルーチンの動作を示すフローチャートである。ステップ２００で撮像素子加算読み出しサブルーチンを開始し、続くステップ２１０で撮像素子２１２を加算出力モードに設定し、このモードでの繰り返し撮像動作を開始させる。ステップ２２０において、画素データ読み出し割り込みの発生を待機する。

図１６は画素データ読み出し割り込み処理を示すフローチャートである。図１５のステップ２２０で画素データ読み出し割り込みが発生すると、図１６のステップ３００から処理を開始する。撮像素子２１２は画素信号を出力する際に、一番最初の画素信号を出力する直前にボディ駆動制御装置２１４に対し画素データ読みだし割り込みを発行する。撮像素子２１２が周期動作を行っている場合は、この割り込みが周期的に発生する。ボディ駆動制御装置２１４は、この割り込みに応じて画素データ読み出し割り込み処理を開始する。なお、図１６に示す割り込み処理は、撮像素子２１２が加算出力モードで周期動作する場合にのみ起動する。

ステップ３１０において撮像素子２１２から出力される加算画素データを読み込む。ステップ３２０で、焦点検出用画素の位置の加算データを焦点検出用画素の周囲にある撮像用画素の加算データで補間し、撮像用画素の加算データと補間したデータに基づき画像を生成して液晶ビューファインダーに表示する（ライブビュー表示）。ステップ３３０では、焦点検出エリア１０１の一対の焦点検出用画素のデータ列、すなわち図１０に白色円形マークで示す焦点検出用画素の加算データの列と、黒色円形マークで示す焦点検用出画素の加算データの列とに基づいて、後述する像ズレ検出演算処理（相関演算処理）を行い、焦点検出エリア１０１における像ズレ量を演算し、さらに像ズレ量をデフォーカス量に変換する。

ステップ３４０において合焦近傍か否か、つまり算出されたデフォーカス量の絶対値が所定値以内であるか否かを調べる。合焦近傍でないと判定された場合はステップ３５０へ進み、デフォーカス量をレンズ駆動制御装置２０６へ送信してステップ３７０へ進む。レンズ駆動制御装置２０６は、デフォーカス量に基づいて交換レンズ２０２のフォーカシングレンズ２１０を合焦位置へ移動させる。なお、焦点検出不能な場合もこのステップに分岐し、レンズ駆動制御装置２０６へスキャン駆動命令を送信し、交換レンズ２０２のフォーカシングレンズ２１０を無限から至近までの間でスキャン駆動させ、ステップ３７０へ進む。ステップ３７０では、画素データ読み出し割り込み処理から図１５に示す撮像素子加算読み出しサブルーチンのステップ２２０へリターンし、次の周期の画素データ読み出し割り込みの発生を待機する。

一方、合焦近傍であると判定した場合はステップ３６０へ進み、シャッターボタン（不図示）によりシャッターレリーズ操作がなされたか否かを判定する。レリーズ操作がなされていない場合はステップ３７０へ進み、画素データ読み出し割り込み処理から図１５に示す撮像素子加算読み出しサブルーチンのステップ２２０へリターンし、次の周期の画素データ読み出し割り込みの発生を待機する。なお、画素データ読み出し割り込み処理のステップ３００〜３６０の処理時間は、画素データ読み出し割り込みの発生周期よりも短くなっている。

レリーズ操作がなされた場合は図１７に示すレリーズシーケンスの動作を実行する。ステップ４００において、撮像素子２１２を通常動作モード（非加算出力モード）に設定し、このモードで単発的に撮像動作させる。ステップ４１０では、画素データ読み出し割り込みが発生するのを待機する。ステップ４２０で、画素データ読み出し割り込みが発生したら撮像素子２１２から出力される非加算画素データを読み込む。

ステップ４３０で、焦点検出エリア１０１の一対の焦点検出用画素の非加算データの列、つまり図１０に白色円形マークで示す焦点検出用画素の非加算データの列と、黒色の円形マークで示す焦点検出用画素の非加算データの列とに基づいて、後述する像ズレ検出演算処理（相関演算処理）を行い、焦点検出エリア１０１における像ズレ量を演算し、さらに像ズレ量をデフォーカス量に変換する。

ステップ４４０で、デフォーカス量をレンズ駆動制御装置２０６へ送信し、交換レンズ２０２のフォーカシングレンズ２１０を合焦位置へ移動させる。なお、焦点検出不能な場合にはそのままステップ４６０へ進む。ここで、レリーズ操作前に焦点検出用画素の加算データによる焦点検出と焦点調節により合焦近傍状態が達成されているが、レリーズ操作後に焦点検出用画素の非加算データにより高精度な焦点検出（加算データよりデータピッチが小さくなるので像ズレ検出精度が向上する）を再度行って焦点調節を行うことにより、合焦精度が向上する。

ステップ４５０ではレンズ駆動が終了するのを待機する。もともと合焦近傍状態にあったので、合焦に要するレンズ駆動時間は短くてすむ。続くステップ４６０では撮像素子２１２を通常動作モード（非加算出力モード）に設定し、該モードで単発的に撮像動作させる。ステップ４７０で画素データ読み出し割り込みが発生するのを待機し、続くステップ４８０で、画素データ読み出し割り込みが発生したら撮像素子２１２から出力される非加算画素データを読み込む。

ステップ４９０において、焦点検出用画素の位置の非加算データを焦点検出用画素の周囲にある撮像用画素の非加算データで補間する。ステップ５００で、撮像用画素の加算データと補間したデータを画像データとしてメモリカード２１９に格納する。ステップ５１０では、図１５に示す撮像素子加算読み出しサブルーチンへジャンプし、ふたたび撮像素子２１２を加算出力モードに設定し、該モードで繰り返し撮像動作を開始させる。

次に、図１６のステップ３３０と図１７のステップ４３０における像ズレ検出演算処理（相関演算処理）の詳細について以下に説明する。焦点検出用画素が検出する一対の像は、測距瞳がレンズの絞り開口により“けられて”光量バランスが崩れている可能性があるので、光量バランスに対して像ズレ検出精度を維持できるタイプの相関演算を施す。

焦点検出用画素列から読み出された一対のデータ列（Ａ１１〜Ａ１Ｍ、Ａ２１〜Ａ２Ｍ：Ｍはデータ数）に対し、（１）式に示す相関演算を行って相関量Ｃ(ｋ)を演算する。なお、加算読み出しモードにおいてはＡ１１〜Ａ１Ｍ、Ａ２１〜Ａ２Ｍは加算データを表し、通常動作モードにおいてはＡ１１〜Ａ１Ｍ、Ａ２１〜Ａ２Ｍは非加算データを表す。
Ｃ(ｋ)＝Σ｜Ａ１n・Ａ２n+1+k−Ａ２n+k・Ａ１n+1｜ ・・・（１）
Σ演算はｎについて累積される。ｎのとる範囲は、像ずらし量ｋに応じてＡ１n、Ａ１n+1、Ａ２n+k、Ａ２n+1+kのデータが存在する範囲に限定される。また、像ずらし量ｋは整数であり、データ列のデータ間隔を単位とした相対的シフト量である。

（１）式の演算結果は、図１８(ａ)に示すように、一対のデータの相関が高いシフト量（図１８(ａ)ではｋ＝ｋj＝２）において相関量Ｃ(ｋ)が極小（小さいほど相関度が高い）になる。下記の（２）式から（５）式による３点内挿の手法を用いて連続的な相関量に対する極小値Ｃ(ｘ)を与えるシフト量ｘを求める。
ｘ＝ｋj＋Ｄ／ＳＬＯＰ ・・・（２），
Ｃ(ｘ)＝ Ｃ(ｋj)−｜Ｄ｜ ・・・（３），
Ｄ＝｛Ｃ(ｋj-1)−Ｃ(ｋj+1)｝／２ ・・・（４），
ＳＬＯＰ＝ＭＡＸ｛Ｃ(ｋj+1)−Ｃ(ｋj)，Ｃ(ｋj-1)−Ｃ(ｋj)｝ ・・・（５）

（２）式で算出されたずらし量ｘの信頼性があるかどうかは、以下のようにして判定される。図１８(ｂ)に示すように、一対のデータの相関度が低い場合は内挿された相関量の極小値Ｃ(ｘ)の値が大きくなる。したがって、Ｃ(ｘ)が所定のしきい値以上の場合は、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量ｘをキャンセルする。あるいは、Ｃ(ｘ)をデータのコントラストで規格化するために、コントラストに比例した値となるＳＬＯＰでＣ(ｘ)を除した値が所定値以上の場合は、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量ｘをキャンセルする。あるいはまた、コントラストに比例した値となるＳＬＯＰが所定値以下の場合は、被写体が低コントラストであり、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量ｘをキャンセルする。

図１８(ｃ)に示すように、一対のデータの相関度が低く、シフト範囲ｋmin〜ｋmaxの間で相関量Ｃ(ｋ)の落ち込みがない場合は、極小値Ｃ(ｘ)を求めることができず、このような場合は焦点検出不能と判定する。

なお、相関演算式としては上記（１）式に限定されず、焦点検出用画素が検出する一対の像光量バランスが崩れていても像ズレ検出精度を維持できるタイプの相関演算式であればよい。

算出されたずらし量ｘの信頼性があると判定された場合は、（６）式により像ズレ量ｓｈｆｔに換算される。
ｓｈｆｔ＝ＰＹ・ｘ ・・・（６）
（６）式において、ＰＹは検出ピッチである。なお、この検出ピッチＰＹは、同一種類の焦点検出用画素のピッチであっても、加算出力モード時と通常動作モード時で異なる。（６）式で算出された像ズレ量に所定の変換係数ｋを乗じてデフォーカス量ｄｅｆへ変換する。
ｄｅｆ＝ｋ・ｓｈｆｔ ・・・（７）

《発明の他の一実施の形態》
上述した一実施の形態では、図３に示すように、２種類の焦点検出用画素３１３，３１４を行方向に交互に配置し、画素加算動作を同一行で１画素置いた２つの画素の信号を加算することによって、画素加算時に２種類の焦点検出用画素３１３，３１４の信号が混合するのを防止し、加算画素信号を焦点検出用演算に用いることができるようにしている。焦点検出用画素の配置パターンと画素加算に使用する複数の画素の位置関係（加算パターン）は、上述した一実施の形態に限定されず、種々の変形が考えられる。

図１９は変形例の撮像素子２１２Ａの詳細な構成を示す正面図であり、撮像素子２１２Ａ上の焦点検出エリア１００の近傍を拡大して示す。撮像素子２１２Ａは、撮像用画素３１０と焦点検出用画素３１３、３１４から構成される。撮像用画素３１０は水平および垂直方向に２次元状に正方格子配列され、焦点検出用画素３１３、３１４は水平方向に交互に配列されるとともに、隣接した２行に配列されている。

図２０は、図１９に示す撮像素子２１２Ａの回路構成を示す概念図である。撮像素子２１２ＡはＣＭＯＳイメージセンサーとして構成される。図２０では、撮像素子２１２Ａの回路構成を解りやすくするために、図１９に示す矩形領域Ｂに対応する、水平方向４画素と垂直方向６画素のレイアウトとして説明する。３行目と４行目を除く各行に撮像用画素３１０（図中に白色と黒色の正方形マークで示す）が配置され、焦点検出用画素３１３（図中に白色円形マークで示す）と３１４（図中に黒色円形マークで示す）が３行目と４行目に交互に配置される。

図２０において、ラインメモリ３２０、３２１は２行分の画素の画素信号を一時的に保持するバッファーであり、垂直信号線５０１に出力されている同一行の画素信号を垂直走査回路５０５Ａが発する制御信号ΦＨ１、ΦＨ２にしたがってラッチする。ラインメモリ３２０の出力は信号線５０２に直接接続され、ラインメモリ３２１の出力は制御信号ΦＰ２により選択的に信号線５０２に接続される。

撮像用画素３１０および焦点検出用画素３１３，３１４の電荷蓄積は、リセット回路５０６が発する制御信号（ΦＲ１〜ΦＲ６）により行ごとに制御される。撮像用画素３１０および焦点検出用画素３１３，３１４からの画素信号の出力は、垂直走査回路５０５Ａが発する制御信号（ΦＳ１〜ΦＳ６）により行ごとに独立に制御される。制御信号により選択された画素の画素信号は垂直信号線５０１に出力される。信号線５０２に出力された画素信号は、水平転送回路５０７が発する制御信号（ΦＶ１〜ΦＶ４）にしたがって順次、出力回路３３０へ転送され、出力回路３３０において予め設定された増幅度で増幅されて外部に出力される。

垂直走査回路５０５Ａと水平走査回路５０７には、動作モード切替のためのＭｏｄｅ信号が外部から供給されており、Ｍｏｄｅ信号の信号レベル（ハイレベルまたはローレベル）に応じて制御信号（ΦＨ１、ΦＨ２、ΦＰ２、ΦＶ１〜ΦＶ４）の発生パターンを変更することによって、通常の画素信号出力動作と画素信号を加算して出力する動作とを切り換える。

外部からローレベルのＭｏｄｅ信号が供給されると、通常動作モード（非加算出力モード）が実行される。このとき制御信号ΦＨ２、ΦＰ２は常時ローレベルになり、図１２に示すタイミングチャートと同様なタイミングチャートにより、各画素の信号が加算されずに１行目から６行目に渡って出力される。

図２１は、図１９および図２０に示す撮像素子２１２Ａの加算出力モードにおける動作タイミングチャートを示す。外部からハイレベルのＭｏｄｅ信号が供給されると、加算出力モードが実行される。この加算出力モードでは制御信号ΦＰ２が常時ハイレベルになり、ラインメモリ３２１の出力は常時信号線５０２に接続される。１行目の撮像用画素３１０は垂直走査回路５０５Ａが発する制御信号ΦＳ１により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。

制御信号ΦＳ１と同期して発せられる制御信号ΦＨ１にしたがって、垂直信号線５０１に出力された１行目の画素信号がラインメモリ３２０に一時的に保持される。次に、２行目の撮像用画素３１０は垂直走査回路５０５Ａが発する制御信号ΦＳ２により選択され、選択された撮像用画素３１０の画素信号が垂直信号線５０１へ出力される。制御信号ΦＳ２と同期して発せられる制御信号ΦＨ２にしたがって、垂直信号線５０１に出力された２行目の画素信号はラインメモリ３２１に一時的に保持される。

次に、ラインメモリ３２０に保持された１行目の撮像用画素の画素信号と、ラインメモリ３２１に保持された２行目の撮像用画素の画素信号とが信号線５０２で加算され、水平走査回路５０７が順次発する制御信号ΦＶ１〜ΦＶ４にしたがって出力回路３３０へ転送され、出力回路３３０において予め設定された増幅度で増幅されて外部へ出力される。

これにより、ラインメモリ３２０に保持されている１行目の撮像用画素３１０の画素信号と、ラインメモリ３２１に保持されている２行目の撮像用画素３１０の画素信号の内、制御信号ΦＶ１とΦＶ３のタイミングで図２０に白色正方形マークで示す撮像用画素３１０の画素信号どうしの加算が行われ、制御信号ΦＶ２とΦＶ４のタイミングで図２０に黒色正方形マークで示す撮像用画素３１０の画素信号どうしの加算が行われる。これらの加算された画素信号は順次出力回路３３０から出力される。

１行目の撮像用画素３１０の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ１により１行目の撮像用画素３１０がリセットされ、制御信号ΦＲ１の立ち下がりで１行目の撮像用画素３１０の次の電荷蓄積が開始される。２行目の撮像用画素３１０の画素信号のラインメモリ３２１への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ２により２行目の撮像用画素３１０がリセットされ、制御信号ΦＲ２の立ち下がりで２行目の撮像用画素３１０の次の電荷蓄積が開始される。

１行目と２行目の撮像用画素３１０の画素信号の加算信号が出力回路３３０から出力終了した時点で、３行目の焦点検出用画素３１３、３１４は垂直走査回路５０５Ａが発する制御信号ΦＳ３により選択され、選択された焦点検出用画素３１３，３１４の画素信号は垂直信号線５０１に出力される。垂直信号線５０１に出力された３行目の画素信号は、制御信号ΦＳ３と同期して発せられる制御信号ΦＨ１にしたがってラインメモリ３２０に一時的に保持される。

次に、４行目の焦点検出用画素３１３，３１４は垂直走査回路５０５が発する制御信号ΦＳ４により選択され、選択された焦点検出用画素３１３，３１４の画素信号は垂直信号線５０１に出力される。垂直信号線５０１に出力された２行目の画素信号は、制御信号ΦＳ４と同期して発せられる制御信号ΦＨ２にしたがってラインメモリ３２１に一時的に保持される。

次に、ラインメモリ３２０に保持された３行目の焦点検出用画素３１３，３１４の画素信号と、ラインメモリ３２１に保持された４行目の焦点検出用画素３１３，３１４の画素信号とが信号線５０２で加算され、水平走査回路５０７が順次発する制御信号ΦＶ１〜ΦＶ４にしたがって出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部に出力される。

これにより、ラインメモリ３２０に保持されている３行目の焦点検出用画素３１３，３１４の画素信号と、ラインメモリ３２１に保持されている４行目の焦点検出用画素３１３，３１４の画素信号の内、制御信号ΦＶ１とΦＶ３のタイミングで図２０に白色円形マークで示す焦点検出用画素３１３，３１４の画素信号どうしの加算が行われ、制御信号ΦＶ２とΦＶ４のタイミングで図２０に黒色円形マークで示す焦点検出用画素３１３，３１４の画素信号どうしの加算が行われる。これらの加算された画素信号は順次出力回路３３０から出力される。

３行目の撮像用画素３１０の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ３により３行目の焦点検出用画素３１３，３１４がリセットされ、制御信号ΦＲ３の立ち下がりで３行目の焦点検出用画素３１３，３１４の次の電荷蓄積が開始される。同様に、４行目の焦点検出用画素３１３，３１４の画素信号のラインメモリ３２１への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ４により４行目の焦点検出用画素３１３，３１４がリセットされ、制御信号ΦＲ４の立ち下がりで４行目の焦点検出用画素３１３，３１４の次の電荷蓄積が開始される。

以下同様に、５行目と６行目の撮像用画素３１０の画素信号の保持、および撮像用画素３１０のリセット、撮像用画素３１０の画素信号の加算出力および次の電荷蓄積の開始が行われる。すべての画素の画素信号の出力が終了すると、ふたたび１行目に戻って上述した動作が周期的に繰り返される。

上述したように、加算出力モードにおいては隣接した行において同じ列となる画素の画素信号が加算されて出力されるので、加算時に焦点検出用画素３１３，３１４の画素信号に撮像用画素３１０の画素信号が混合されることや、２種類の焦点検出用画素３１３と３１４の画素信号が混合されることがなく、加算した焦点検出用画素３１３，３１４の信号を用いて焦点検出を行うことができるとともに、加算した撮像用画素３１０の出力を用いて液晶ビューファインダーに画像を表示することができる。

図２２は、他の変形例の撮像素子２１２Ｂの詳細な構成を示す正面図であり、撮像素子２１２Ｂ上の焦点検出エリア１００の近傍を拡大して示す。撮像素子２１２Ｂは、撮像用画素３１０および焦点検出用画素３１３、３１４から構成される。撮像用画素３１０は水平および垂直方向に２次元状に正方格子配列される。一方、焦点検出用画素３１３、３１４は、水平方向に２個ずつ交互に配列されるとともに隣接した２行に配列されている。

図２３は、図２２に示す撮像素子２１２Ｂの回路構成を示す概念図である。図２０に示す撮像素子２１２Ｂの回路構成と同様な構成であって、焦点検出用画素３１３，３１４の配列のみが異なっている。撮像素子２１２ＢはＣＭＯＳイメージセンサーとして構成される。図２３では、撮像素子２１２の回路構成を解りやすくするために、図２２に示す矩形領域Ｃに対応する水平方向４画素と垂直方向６画素のレイアウトとして説明する。３行目と４行目を除く各行には撮像用画素３１０が配置され（図中に白色と黒色の正方形マークで示す）、３行目と４行目には焦点検出用画素３１３（図中に白色円形マークで示す）が２画素連続し、それに続いて焦点検出用画素３１４（図中に黒色円形マークで示す）が２画素連続して配置される。

図においてラインメモリ３２０、３２１は２行分の画素の画素信号を一時的に保持するバッファであり、垂直信号線５０１に出力されている同一行の画素信号を垂直走査回路５０５Ｂが発する制御信号ΦＨ１、ΦＨ２に基づいてラッチする。ラインメモリ３２０の出力は信号線５０２に直接接続され、ラインメモリ３２１の出力は制御信号ΦＰ２により選択的に信号線５０２に接続される。

撮像用画素３１０および焦点検出用画素３１３，３１４の電荷蓄積は、リセット回路５０６が発する制御信号（ΦＲ１〜ΦＲ６）により行ごとに制御される。また、撮像用画素３１０および焦点検出用画素３１３，３１４からの画素信号の出力は、垂直走査回路５０５Ｂが発する制御信号（ΦＳ１〜ΦＳ６）により行ごとに独立に制御される。制御信号により選択された画素の画素信号は垂直信号線５０１に出力される。次に、信号線５０２に出力された画素信号は、水平転送回路５０７が発する制御信号（ΦＶ１〜ΦＶ４）にしたがって順次出力回路３３０へ転送され、出力回路３３０において設定された増幅度で増幅されて外部に出力される。

垂直走査回路５０５Ｂおよび水平走査回路５０７には動作モード切替のためのＭｏｄｅ信号が外部から供給されており、Ｍｏｄｅ信号の信号レベル（ハイレベルまたはローレベル）に応じて制御信号（ΦＨ１、ΦＨ２、ΦＰ２、ΦＶ１〜ΦＶ４）の発生パターンを変更し、通常の画素信号出力動作と画素信号を加算して出力する動作を切り換える。

外部からローレベルのＭｏｄｅ信号が供給されると、通常動作モード（非加算出力モード）が実行される。このモードでは、制御信号ΦＨ２、ΦＰ２が常時ローレベルとされ、図１２に示すタイミングチャートと同様なタイミングチャートにしたがって各画素の信号が加算されずに１行目から６行目に渡って出力される。

図２４は、図２２および図２３に示す撮像素子２１２Ｂの加算出力モードにおける動作を示すタイミングチャートである。外部からハイレベルのＭｏｄｅ信号が供給されると、加算出力モードが設定される。このモードでは、図２３に白色正方形マークで示す隣接する４つの撮像用画素３１０、黒色正方形マークで示す隣接する４つの撮像用画素３１０、白色円形マークで示す隣接する４つの焦点検出用画素、および黒色円形マークで示す隣接する４つの焦点検出用画素の画素信号が、それぞれ加算される。

制御信号ΦＰ２は常時ハイレベルとなり、ラインメモリ３２１の出力は常時信号線５０２に接続される。１行目の撮像用画素３１０は垂直走査回路５０５Ｂが発する制御信号ΦＳ１により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ１と同期して発せられる制御信号ΦＨ１にしたがって、垂直信号線５０１に出力された１行目の撮像用画素３１０の画素信号はラインメモリ３２０に一時的に保持される。

次に、２行目の撮像用画素３１０は垂直走査回路５０５Ｂが発する制御信号ΦＳ２により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ２と同期して発せられる制御信号ΦＨ２にしたがって、垂直信号線５０１に出力された２行目の撮像用画素３１０の画素信号はラインメモリ３２１に一時的に保持される。

次に、ラインメモリ３２０に保持された１行目の撮像用画素３１０の画素信号と、ラインメモリ３２１に保持された２行目の撮像用画素３１０の画素信号とが信号線５０２で加算され、水平走査回路５０７が所定のパターンで発する制御信号ΦＶ１〜ΦＶ４にしたがって出力回路３３０へ転送され、出力回路３３０において予め設定された増幅度で増幅されて外部へ出力される。加算出力モードでは、制御信号ΦＶ１とΦＶ２がまず同時に発せられ、続いて制御信号ΦＶ３とΦＶ４が同時に発せられる。

これにより、まずラインメモリ３２０に保持されている１行目の１列目と２列目の撮像用画素３１０の画素信号と、ラインメモリ３２１に保持されている２行目の１列目と２列目の撮像用画素３１０の画素信号とが(図２３に白色正方形マークで示す隣接する４つの撮像用画素の画素信号）、同時に発生する制御信号ΦＶ１とΦＶ２のタイミングで加算されて出力回路３３０から出力される。

その後、ラインメモリ３２０に保持されている１行目の３列目と４列目の撮像用画素３１０の画素信号と、ラインメモリ３２１に保持されている２行目の３列目と４列目の撮像用画素３１０の画素信号とが（図２３に黒色正方形マークで示す隣接する４つの撮像用画素３１０の画素信号）、同時に発生する制御信号ΦＶ３とΦＶ４のタイミングで加算されて出力回路３３０から出力される。

１行目の撮像画素３１０の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ１により１行目の撮像用画素３１０がリセットされ、制御信号ΦＲ１の立ち下がりで１行目の撮像用画素３１０の次の電荷蓄積が開始される。２行目の撮像用画素３１０の画素信号のラインメモリ３２１への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ２により２行目の撮像用画素３１０がリセットされ、制御信号ΦＲ２の立ち下がりで２行目の撮像用画素３１０の次の電荷蓄積が開始される。

１行目と２行目の撮像用画素３１０の画素信号の加算信号が出力回路３３０から出力終了した時点で、３行目の焦点検出用画素３１３，３１４は垂直走査回路５０５Ｂが発する制御信号ΦＳ３により選択され、選択された焦点検出用画素３１３，３１４の画素信号は垂直信号線５０１へ出力される。制御信号ΦＳ３と同期して発せられる制御信号ΦＨ１にしたがって、垂直信号線５０１に出力された３行目の焦点検出用画素３１３，３１４の画素信号がラインメモリ３２０に一時的に保持される。

同様に、４行目の焦点検出用画素３１３，３１４は垂直走査回路５０５Ｂが発する制御信号ΦＳ４により選択され、選択された焦点検出用画素３１３，３１４の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ４と同期して発せられる制御信号ΦＨ２にしたがって、垂直信号線５０１に出力された２行目の画素信号がラインメモリ３２１に一時的に保持される。

ラインメモリ３２０に保持された３行目の焦点検出用画素３１３，３１４の画素信号と、ラインメモリ３２１に保持された４行目の焦点検出用画素３１３，３１４の画素信号とが信号線５０２で加算され、水平走査回路５０７が所定パターンで発する制御信号ΦＶ１〜ΦＶ４にしたがって出力回路３３０へ転送され、出力回路３３０において予め設定された増幅度で増幅されて外部へ出力される。加算出力モードでは、制御信号ΦＶ１とΦＶ２がまず同時に発せられ、続いて制御信号ΦＶ３とΦＶ４が同時に発せられる。

これにより、まずラインメモリ３２０に保持されている３行目の１列目と２列目の焦点検出用画素３１３の画素信号と、ラインメモリ３２１に保持されている４行目の１列目と２列目の焦点検出用画素３１３の画素信号とが（図２３に白色円形マークで示す隣接する４つの焦点検出用画素３１３）、同時に発生する制御信号ΦＶ１とΦＶ２のタイミングで加算されて出力回路３３０から出力される。その後、ラインメモリ３２０に保持されている３行目の３列目と４列目の焦点検出用画素３１４の画素信号と、ラインメモリ３２１に保持されている４行目の３列目と４列目の焦点検出用画素３１４の画素信号とが（図２３に黒色円形マークで示す隣接する４つの焦点検出用画素３１４）、同時に発生する制御信号ΦＶ３とΦＶ４のタイミングで加算されて出力回路３３０から出力される。

３行目の焦点検出用画素３１３，３１４の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ３にしたがって３行目の焦点検出用画素３１３，３１４がリセットされ、制御信号ΦＲ３の立ち下がりで３行目の焦点検出用画素３１３，３１４の次の電荷蓄積が開始される。また、４行目の焦点検出用画素３１３，３１４の画素信号のラインメモリ３２１への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ４にしたがって４行目の焦点検出用画素３１３，３１４がリセットされ、制御信号ΦＲ４の立ち下がりで４行目の焦点検出用画素３１３，３１４の次の電荷蓄積が開始される。

以下同様に、５行目と６行目の撮像用画素３１０の画素信号の保持および撮像用画素３１０のリセット、撮像用画素３１０の画素信号の加算出力および次の電荷蓄積の開始が行われる。すべての画素の画素信号の出力が終了すると、再び１行目に戻って上記動作が周期的に繰り返される。

上述したように、加算出力モードにおいては焦点検出用画素３１３，３１４の配置パターンと一致した画素加算パターン（隣接した行および列の４画素からなる画素加算パターン）の画素信号が加算されて出力されるので、加算時に焦点検出用画素３１３，３１４の画素信号に撮像用画素３１０の画素信号が混合されることや、２種類の焦点検出用画素３１３と３１４の画素信号が混合されることがなく、加算した焦点検出用画素の信号を用いて焦点検出を行うことができるとともに、加算した撮像用画素３１０の出力を用いて液晶ビューファインダーに画像を表示することができる。

図２５は、他の変形例の撮像素子２１２Ｃの詳細な構成を示す正面図であり、撮像素子２１２Ｃ上の焦点検出エリア１００の近傍を拡大して示す。撮像素子２１２Ｃは、撮像用画素３１０と焦点検出用画素３１３、３１４から構成される。撮像用画素３１０は水平および垂直方向に２次元的に正方格子配列される。撮像用画素３１０は、図２６に示す分光特性の色フィルター（赤、緑、青）を備えた３種類の赤画素（Ｒ）、緑画素（Ｇ）および青画素（Ｂ）からなり、３種類の画素はベイヤー配列されている。焦点検出用画素３１３、３１４は撮像用画素３１０の青画素と緑画素が配置されるべき行に水平方向に交互に配列されるとともに、緑画素と赤画素からなる行を挟んだ２行に配列されている。

図２７は、図２５に示す撮像素子２１２Ｃの回路構成を示す概念図である。撮像素子２１２ＣはＣＭＯＳイメージセンサーとして構成される。撮像素子２１２Ｃの回路構成を解りやすく説明するために、図２５に示す矩形領域Ｄに対応する、水平方向４画素、垂直方向８画素のレイアウトとして説明する。図に示すように、５行目と７行目を除く各行に撮像用画素３１０（白色正方形マーク：青画素、黒色正方形マーク：緑画素、白色正方形マークの中に小さい黒色円形マーク：緑画素、黒色正方形マークの中に小さい白色円形マーク：赤画素）が配置され、焦点検出用画素３１３（白色円形マーク），３１４（黒色円形マーク）が５行目と７行目に交互に配置される。

図２７において、ラインメモリ３２０、３２１、３２２、３２３は４行分の画素の画素信号を一時的に保持するバッファーであり、垂直信号線５０１に出力されている同一行の画素信号を垂直走査回路５０５Ｃが発する制御信号ΦＨ１、ΦＨ２、ΦＨ３、ΦＨ４にしたがってラッチする。ラインメモリ３２０の出力は制御信号ΦＰ１により選択的に信号線５０２に接続され、ラインメモリ３２１の出力は制御信号ΦＰ２により選択的に信号線５０２に接続される。また、ラインメモリ３２２の出力は制御信号ΦＰ３により選択的に信号線５０２に接続され接続され、ラインメモリ３２３の出力は制御信号ΦＰ４により選択的に信号線５０２に接続される。

撮像用画素３１０および焦点検出用画素３１３，３１４の電荷蓄積は、リセット回路５０６が発する制御信号（ΦＲ１〜ΦＲ８）により行ごとに制御される。撮像用画素３１０および焦点検出用画素３１３，３１４からの画素信号の出力は、垂直走査回路５０５Ｃが発する制御信号（ΦＳ１〜ΦＳ８）により行ごとに独立に制御される。制御信号により選択された画素の画素信号は垂直信号線５０１に出力される。

信号線５０２に出力された画素信号は、水平転送回路５０７が発する制御信号（ΦＶ１〜ΦＶ４）にしたがって順次出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部に出力される。

垂直走査回路５０５Ｃおよび水平走査回路５０６には動作モード切替のためのＭｏｄｅ信号が外部から供給されており、Ｍｏｄｅ信号の信号レベル（ハイレベルまたはローレベル）に応じて制御信号（ΦＨ１〜ΦＨ４、ΦＰ１〜ΦＰ４、ΦＶ１〜ΦＶ４）の発生パターンを変更し、通常の画素信号出力動作と画素信号を加算して出力する動作を切り換える。

図２８は、図２５および図２７に示す撮像素子２１２Ｃの通常動作モードの動作を示すタイミングチャートを示す。外部からローレベルのＭｏｄｅ信号が供給されると、通常動作モード（非加算出力モード）が設定される。これに応じて制御信号ΦＰ１は常時ハイレベルになり、制御信号ΦＨ２〜ΦＨ４、ΦＰ２〜ΦＰ４は常時ローレベルになる。

１行目の撮像用画素３１０は垂直走査回路５０５Ｃが発する制御信号ΦＳ１により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ１と同期して発せられる制御信号ΦＨ１にしたがって、垂直信号線５０１に出力された１行目の撮像用画素３１０の画素信号はラインメモリ３２０に一時的に保持される。ラインメモリ３２０に保持された１行目の撮像用画素３１０の画素信号は、水平走査回路５０７から順次発せられる制御信号ΦＶ１〜ΦＶ４にしたがって出力回路３３０へ転送され、出力回路３３０において設定された増幅度で増幅されて外部に出力される。

１行目の撮像用画素３１０の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ１により１行目の撮像用画素３１０がリセットされ、制御信号ΦＲ１の立ち下がりで１行目の撮像用画素３１０の次の電荷蓄積が開始される。１行目の撮像用画素３１０の画素信号の出力回路３３０からの出力が終了した時点で、２行目の撮像用画素３１０は垂直走査回路５０５Ｃが発する制御信号ΦＳ２により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。

以下同様にして２行目の撮像用画素３１０の画素信号の保持および撮像用画素３１０のリセット、画素信号の出力および次の電荷蓄積の開始が行われる。続いて３行目と４行目の撮像用画素３１０、５行目の焦点検出用画素３１３，３１４、６行目の撮像用画素３１０、７行目の焦点検出用画素３１３，３１４、８行目の撮像用画素３１０の順番で、画素信号の保持および撮像用画素３１０のリセット、撮像用画素３１０および焦点検出用画素３１３，３１４の画素信号の出力および次の電荷蓄積の開始が行われる。すべての画素の画素信号の出力が終了すると、再び１行目に戻って上記動作が周期的に繰り返される。

制御信号ΦＲ１〜ΦＲ８のパルス幅を変更することによって、撮像用画素３１０および焦点検出用画素３１３，３１４の電荷蓄積時間（露光時間）を調整することが可能である。図２８においては、１行目から８行目の電荷蓄積および画素信号出力を周期的に繰り返すタイミングチャートとなっているが、単発的に１周期のみの動作を行うようすることも可能である。このような通常動作モード（非加算出力モード）は、撮影時に行われる。

図２９は、図２５および図２７に示す撮像素子２１２Ｃの加算出力モードの動作を示すタイミングチャートである。外部からハイレベルのＭｏｄｅ信号が供給されると、加算出力モードが設定される。加算出力モードでは、制御信号ΦＶ１〜ΦＶ４、ΦＰ１〜ΦＰ４が所定パターンで同期して発生する。

１行目の撮像用画素３１０は垂直走査回路５０５Ｃが発する制御信号ΦＳ１により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ１と同期して発せられる制御信号ΦＨ１にしたがって、垂直信号線５０１に出力された１行目の撮像用画素３１０の画素信号はラインメモリ３２０に一時的に保持される。次に、２行目の撮像用画素３１０は垂直走査回路５０５Ｃが発する制御信号ΦＳ２により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ２と同期して発せられる制御信号ΦＨ２にしたがって、垂直信号線５０１に出力された２行目の撮像用画素３１０の画素信号はラインメモリ３２１に一時的に保持される。

次に、３行目の撮像用画素３１０は垂直走査回路５０５Ｃが発する制御信号ΦＳ３により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ３と同期して発せられる制御信号ΦＨ３にしたがって、垂直信号線５０１に出力された３行目の撮像用画素３１０の画素信号はラインメモリ３２２に一時的に保持される。４行目の撮像用画素３１０は垂直走査回路５０５Ｃが発する制御信号ΦＳ４により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ４と同期して発せられる制御信号ΦＨ４にしたがって、垂直信号線５０１に出力された４行目の撮像用画素３１０の画素信号はラインメモリ３２３に一時的に保持される。

続いて制御信号ΦＰ１、ΦＰ３が同期してハイレベルとなり、ラインメモリ３２０に保持された１行目の撮像用画素３１０の画素信号と、ラインメモリ３２２に保持された３行目の撮像用画素３１０の画素信号とが信号線５０２で加算されるとともに、水平走査回路５０７が同期して発生する制御信号ΦＶ１、ΦＶ３にしたがって、信号線５０２で加算された１行目の画素信号と３行目の画素信号の内の１列目と３列目の画素信号がさらに加算されて出力回路３３０へ転送され、出力回路３３０において設定された増幅度で増幅されて外部に出力される。次に、水平走査回路５０７が同期して発生する制御信号ΦＶ２、ΦＶ４にしたがって、信号線５０２で加算された１行目の画素信号と３行目の画素信号の内の２列目と４列目の画素信号がさらに加算されて出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部へ出力される。

次に、制御信号ΦＰ１、ΦＰ３が同期してローレベルになり、続いて制御信号ΦＰ２、ΦＰ４が同期してハイレベルになる。その結果、ラインメモリ３２１に保持された２行目の撮像用画素３１０の画素信号と、ラインメモリ３２３に保持された４行目の撮像用画素３１０の画素信号とが信号線５０２で加算されるとともに、水平走査回路５０７が同期して発生する制御信号ΦＶ１、ΦＶ３にしたがって、信号線５０２で加算された２行目の画素信号と４行目の画素信号の内の１列目と３列目の画素信号がさらに加算されて出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部に出力される。さらに、水平走査回路５０７が同期して発生する制御信号ΦＶ２、ΦＶ４にしたがって、信号線５０２で加算された２行目の画素信号と４行目の画素信号の内の２列目と４列目の画素信号がさらに加算されて出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部へ出力される。その後、制御信号ΦＰ２、ΦＰ４がローレベルになる。

以上の動作により、図２７に示す撮像素子２１２Ｃの１行目から４行目において、まず白色の正方形マークで示す青画素の４つの画素信号が加算されて出力され、次に黒色の正方形マークで示す緑画素の４つの画素信号が加算されて出力される。次に、白色の正方形マークの中に黒色の小さい円形マークで示す緑画素の４つの画素信号が加算されて出力され、さらに黒色の正方形マークの中に白色の小さい円形マークで示す赤画素の４つの画素信号が加算されて出力される。

１行目の撮像用画素３１０の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ１により１行目の撮像用画素がリセットされ、制御信号ΦＲ１の立ち下がりで１行目の撮像用画素３１０の次の電荷蓄積が開始される。また、２行目の撮像用画素３１０の画素信号のラインメモリ３２１への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ２により２行目の撮像用画素３１０がリセットされ、制御信号ΦＲ２の立ち下がりで２行目の撮像用画素３１０の次の電荷蓄積が開始される。

同様に、３行目の撮像用画素３１０の画素信号のラインメモリ３２２への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ３により３行目の撮像用画素３１０がリセットされ、制御信号ΦＲ３の立ち下がりで３行目の撮像用画素３１０の次の電荷蓄積が開始される。さらに、４行目の撮像用画素３１０の画素信号のラインメモリ３２３への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ４により４行目の撮像用画素３１０がリセットされ、制御信号ΦＲ４の立ち下がりで４行目の撮像用画素３１０の次の電荷蓄積が開始される。

１行目〜４行目の撮像用画素３１０の画素信号の加算信号が出力回路３３０から出力終了した時点で、５行目の焦点検出用画素３１３，３１４は垂直走査回路５０５Ｃが発する制御信号ΦＳ５により選択され、選択された焦点検出用画素３１３，３１４の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ５と同期して発せられる制御信号ΦＨ１にしたがって、垂直信号線５０１に出力された５行目の画素信号がラインメモリ３２０に一時的に保持される。次に、６行目の撮像用画素３１０は垂直走査回路５０５Ｃが発する制御信号ΦＳ６により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ６と同期して発せられる制御信号ΦＨ２にしたがって、垂直信号線５０１に出力された６行目の画素信号がラインメモリ３２１に一時的に保持される。

また、７行目の焦点検出用画素３１３，３１４は垂直走査回路５０５Ｃが発する制御信号ΦＳ７により選択され、選択された焦点検出用画素３１３，３１４の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ７と同期して発せられる制御信号ΦＨ３にしたがって、垂直信号線５０１に出力された７行目の画素信号がラインメモリ３２２に一時的に保持される。さらに、８行目の撮像用画素３１０は垂直走査回路５０５Ｃが発する制御信号ΦＳ８により選択され、選択された撮像用画素３１０の画素信号は垂直信号線５０１に出力される。制御信号ΦＳ８と同期して発せられる制御信号ΦＨ４にしたがって、垂直信号線５０１に出力された８行目の画素信号がラインメモリ３２３に一時的に保持される。

続いて制御信号ΦＰ１、ΦＰ３が同期してハイレベルになり、ラインメモリ３２０に保持された５行目の焦点検出用画素３１３，３１４の画素信号と、ラインメモリ３２２に保持された７行目の焦点検出用画素３１３，３１４の画素信号とが信号線５０２で加算されるとともに、水平走査回路５０７が同期して発生する制御信号ΦＶ１、ΦＶ３にしたがって、信号線５０２で加算された５行目の画素信号と７行目の画素信号の内の１列目と３列目の焦点検出用画素３１３の画素信号がさらに加算されて出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部へ出力される。次に、水平走査回路５０７が同期して発生する制御信号ΦＶ２、ΦＶ４にしたがって、信号線５０２で加算された５行目の画素信号と７行目の画素信号の内の２列目と４列目の焦点検出用画素３１４の画素信号がさらに加算されて出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部へ出力される。

その後、制御信号ΦＰ１、ΦＰ３が同期してローレベルになり、続いて制御信号ΦＰ２、ΦＰ４が同期してハイレベルになる。その結果、ラインメモリ３２１に保持された６行目の撮像用画素３１０の画素信号と、ラインメモリ３２３に保持された８行目の撮像用画素３１０の画素信号とが信号線５０２で加算されるとともに、水平走査回路５０７が同期して発生する制御信号ΦＶ１、ΦＶ３にしたがって、信号線５０２で加算された６行目の画素信号と８行目の画素信号の内の１列目と３列目の画素信号がさらに加算されて出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部へ出力される。次に、水平走査回路５０７が同期して発生する制御信号ΦＶ２、ΦＶ４にしたがって、信号線５０２で加算された６行目の画素信号と８行目の画素信号の内の２列目と４列目の画素信号がさらに加算されて出力回路３３０へ転送され、出力回路３３０で設定された増幅度で増幅されて外部へ出力される。その後、制御信号ΦＰ２、ΦＰ４がローレベルになる。

以上の動作により、図２７の撮像素子２１２Ｃの５行目から８行目において、まず白色円形マークで示す焦点検出用画素３１３の４つの画素信号が加算されて出力され、次に黒色円形マークで示す焦点検出用画素３１４の４つの画素信号が加算されて出力される。同様に、白色正方形マークの中に黒色の小円形マークで示す緑画素の４つの画素信号が加算されて出力され、次に黒色正方形マークの中に白色の小さい円形マークで示す赤画素の４つの画素信号が加算されて出力される。

５行目の焦点検出用画素３１３，３１４の画素信号のラインメモリ３２０への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ５により５行目の焦点検出用画素３１３，３１４がリセットされ、制御信号ΦＲ５の立ち下がりで５行目の焦点検出用画素３１３，３１４の次の電荷蓄積が開始される。また、６行目の撮像用画素３１０の画素信号のラインメモリ３２１への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ６により６行目の撮像用画素３１０がリセットされ、制御信号ΦＲ６の立ち下がりで６行目の撮像用画素３１０の次の電荷蓄積が開始される。

さらに、７行目の焦点検出用画素３１３，３１４の画素信号のラインメモリ３２２への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ７により７行目の焦点検出用画素３１３，３１４がリセットされ、制御信号ΦＲ７の立ち下がりで７行目の焦点検出用画素３１３，３１４の次の電荷蓄積が開始される。さらにまた、８行目の撮像用画素３１０の画素信号のラインメモリ３２３への転送が終了した時点で、リセット回路５０６より発せられる制御信号ΦＲ８により８行目の撮像用画素３１０がリセットされ、制御信号ΦＲ８の立ち下がりで８行目の撮像用画素３１０の次の電荷蓄積が開始される。すべての画素の画素信号の出力が終了すると、ふたたび１行目に戻って上記動作が周期的に繰り返される。

上述したように、加算出力モードでは、行方向と列方向において１つおきに配置された４つの画素の画素信号が加算されて出力されるので、赤画素、青画素および緑画素がベイヤー配列に配置された撮像素子においても、加算時に異なる種類の撮像用画素３１０の画素信号や焦点検出用画素３１３，３１４の画素信号が混合されることがなく、また、２種類の焦点検出用画素３１３，３１４の画素信号が混合されることがない。さらに、加算した焦点検出用画素３１３，３１４の信号を用いて焦点検出を行うことができ、加算した撮像用画素３１０の出力を用いて液晶ビューファインダーに画像を表示することができる。

このように、撮像用画素３１０の色画素の配置パターン、焦点検出用画素３１３，３１４の配置パターン、加算時の画素加算パターンを互いにマッチングさせることによって、加算時の画像の色混合を防止すると同時に、加算信号に基づく焦点検出を可能にすることができる。

図１４〜図１７に示すカメラ動作においては、レリーズ操作が行われるまでは撮像素子を加算出力モードで周期的に動作させることによって、同一時点に読み出した加算画素信号に基づき表示と焦点検出を同時に行うとともに、レリーズ操作後に撮像素子を通常動作モードで単発的に動作させて読み出した非加算画素信号に基づき焦点検出と焦点調節を行い、焦点調節終了後に再度撮像素子を通常動作モードで単発的に動作させて読み出した非加算画素信号に基づき画像信号を得ているが、レリーズ操作後の焦点調節を省略することも可能である。

また、測光装置により被写界輝度を測定し、レリーズ操作前に低輝度な場合にのみ撮像素子を加算出力モードで動作させて画素信号レベルを向上させるようにしてもよい。

撮像素子における焦点検出エリアの配置は図２に示す配置に限定されず、画面中央以外に焦点検出エリアを配置してもよい。また、対角線方向やその他の位置に水平方向および垂直方向に焦点検出エリアを配置することも可能である。このような場合には、焦点検出用画素の配置パターンに応じて加算時の画素加算パターンを調整する。

図２５に示す撮像素子２１２Ｃでは、撮像用画素はベイヤー配列の色フィルターを備えた例を示したが、色フィルターの構成や配列はこれに限定されず、補色フィルター（緑：Ｇ、イエロー：Ｙｅ、マゼンタ：Ｍｇ，シアン：Ｃｙ）の配列を採用してもよい。

図２５に示す撮像素子２１２Ｃでは、焦点検出用画素３１３，３１４に色フィルターを設けない例を示したが、撮像用画素３１０と同色の色フィルターの内、一つの色フィルター（たとえば緑フィルター）を設けるようにした場合でも、本発明を適用することができる。

図５に示す焦点検出用画素３１３，３１４では、光電変換部１３，１４の形状を半円形にした例を示したが、光電変換部１３，１４の形状はこれに限定されず、他の形状であってもよい。例えば、焦点検出用画素の光電変換部の形状を楕円や矩形や多角形にすることも可能である。

図３に示す撮像素子２１２では、撮像用画素３１０と焦点検出用画素３１３，３１４を稠密正方格子配列に配置した例を示したが、稠密六方格子配列にしてもよい。

本発明に関わる撮像装置は、カメラボディに交換レンズが装着されたデジタルスチルカメラやフィルムスチルカメラに限定されず、レンズ一体型のデジタルスチルカメラやフィルムスチルカメラやビデオカメラにも適用できる。また、携帯電話などに内蔵される小型カメラモジュール、監視カメラ、あるいはロボット用の視覚認識装置などにも適用できる。さらに、カメラ以外の焦点検出装置、測距装置、ステレオ測距装置にも適用できる。

一実施の形態のカメラの構成を示す横断面図 撮影画面上の焦点検出位置を示す図 撮像素子の詳細な構成を示す正面図 撮像用画素の正面図 焦点検出用画素の正面図 焦点検出用画素の分光感度特性を示す図 撮像用画素の断面図 焦点検出用画素の断面図 マイクロレンズを用いた瞳分割型位相差検出方式の焦点検出光学系の構成を示す図 撮像素子の回路構成を示す概念図 図１０に示す撮像用画素および焦点検出用画素の詳細な回路図 通常動作モードにおける撮像素子の動作を示すタイミングチャート 加算出力モードにおける撮像素子の動作を示すタイミングチャート 一実施の形態のデジタルスチルカメラ（撮像装置）の動作を示すフローチャート 図１４に続く、一実施の形態のデジタルスチルカメラ（撮像装置）の動作を示すフローチャート 図１５に続く、一実施の形態のデジタルスチルカメラ（撮像装置）の動作を示すフローチャート 図１６に続く、一実施の形態のデジタルスチルカメラ（撮像装置）の動作を示すフローチャート 焦点検出結果の信頼性を説明するための図 変形例の撮像素子の詳細な構成を示す正面図 図１９に示す撮像素子の回路構成を示す概念図 図１９および図２０に示す撮像素子の加算出力モードにおける動作タイミングチャート 他の変形例の撮像素子の詳細な構成を示す正面図 図２２に示す撮像素子の回路構成を示す概念図 図２２および図２３に示す撮像素子の加算出力モードにおける動作を示すタイミングチャート 他の変形例の撮像素子の詳細な構成を示す正面図 撮像用画素の分光特性を示す図 図２５に示す撮像素子の回路構成を示す概念図 図２５および図２７に示す撮像素子の通常動作モードの動作を示すタイミングチャート 図２５および図２７に示す撮像素子の加算出力モードの動作を示すタイミングチャート

符号の説明

２０１：デジタルスチルカメラ、２０２：交換レンズ、２０６：レンズ駆動制御装置、２１２、２１２Ａ、２１２Ｂ、２１２Ｃ：撮像素子、２１４：ボディ駆動制御装置、３１０：撮像用画素、３１３，３１４：焦点検出用画素、５０５、５０５Ａ、５０５Ｂ、５０５Ｃ：垂直走査回路、５０７：水平走査回路

Claims (13)

1. ２次元周期格子上の画素位置おいて、互いに近接して配置される撮像用画素および焦点検出用画素と、
   順次近接する複数の前記画素を選択し、選択された前記画素の出力を加算して出力する加算手段とを備えた撮像素子において、
   前記加算手段による１回の加算動作において、前記撮像用画素の出力のみ、または前記焦点検出用画素の出力のみが加算されるように、前記撮像用画素および前記焦点検出用画素の配置パターンと前記加算手段による画素の選択パターンとを一致させたことを特徴とする撮像素子。
2. ２次元周期格子上の画素位置おいて、互いに近接して配置される撮像用画素、第１焦点検出用画素および第２焦点検出用画素の３種類の画素と、
   順次近接する複数の前記画素を選択し、選択された前記画素の出力を加算する加算手段とを備えた撮像素子において、
   前記加算手段による１回の加算動作において、同一種類の前記画素の出力のみが加算されるように、前記撮像用画素、前記第１焦点検出用画素および前記第２焦点検出用画素の配置パターンと前記加算手段による画素の選択パターンとを一致させたことを特徴とする撮像素子。
3. ２次元周期格子上の画素位置おいて、互いに近接して配置される複数種類の撮像用画素、第１焦点検出用画素および第２焦点検出用画素と、
   順次近接する複数の前記画素を選択し、選択された前記画素の出力を加算する加算手段とを備えた撮像素子において、
   前記加算手段による１回の加算動作において、同一種類の前記画素の出力のみが加算されるように、複数種類の前記撮像用画素、前記第１焦点検出用画素および前記第２焦点検出用画素の配置パターンと前記加算手段による画素の選択パターンとを一致させたことを特徴とする撮像素子。
4. 請求項２または請求項３に記載の撮像素子において、
   前記撮像用画素は光学系により撮像素子上に形成される像を受光し、前記第１焦点検出用画素および前記第２焦点検出用画素は前記光学系を通る一対の光束の内の一方と他方をそれぞれ受光することを特徴とする撮像素子。
5. 請求項４に記載の撮像素子において、
   前記第１焦点検出用画素はマイクロレンズとその背後に配置された第１光電変換部を有し、前記第２焦点検出用画素はマイクロレンズとその背後に配置された前記第１光電変換部と対になる第２光電変換部を有することを特徴とする撮像素子。
6. 請求項１〜３のいずれか１項に記載の撮像素子において、
   前記撮像用画素は受光する光の分光特性が異なる複数種類の撮像用画素からなることを特徴とする撮像素子。
7. 光学系による像を受光する請求項２または請求項３に記載の撮像素子と、
   前記撮像素子の動作を制御する制御手段と、
   前記加算手段により加算された前記撮像用画素の出力を用いて画像を表示する画像表示手段と、
   前記加算手段により加算された前記第１焦点検出用画素の出力と前記第２焦点検出用画素の出力とに基づいて前記光学系の焦点調節状態を検出する焦点検出手段とを備えることを特徴とする撮像装置。
8. 請求項７に記載の撮像装置において、
   前記制御手段は、前記撮像素子を周期的に動作させ、動作毎に前記画像表示手段に表示される画像と焦点調節状態の検出結果とが同時に更新されることを特徴とする撮像装置。
9. 請求項７に記載の撮像装置において、
   前記制御手段は、前記加算手段による加算動作の開始と停止を制御することを特徴とする撮像装置。
10. 請求項９に記載の撮像装置において、
    前記制御手段は、撮像時には前記加算手段の加算動作を停止して単発的に前記撮像素子を動作させ、加算されていない前記撮像用画素の出力を前記撮像素子から出力させることを特徴とする撮像装置。
11. 請求項７〜１０のいずれか１項に記載の撮像装置において、
    前記焦点検出手段の検出結果に応じて前記光学系の焦点調節を行う焦点調節手段を備えることを特徴とする撮像装置。
12. 請求項１１に記載の撮像装置において、
    前記制御手段は、撮像前に前記加算手段の加算動作を停止して単発的に前記撮像素子を動作させ、加算されていない前記第１焦点検出用画素と前記第２焦点検出用画素の出力を前記撮像素子から出力させ、
    前記焦点検出手段は該出力に応じて焦点検出を行い、前記焦点調節手段は該焦点検出結果に基づいて焦点調節を行うことを特徴とする撮像装置。
13. 請求項７〜１２のいずれか１項に記載の撮像装置において、
    加算された前記焦点検出用画素の出力に対応する前記撮像用画素の出力を補間する補間手段を備え、
    前記画像表示手段は、前記加算手段により加算された前記撮像用画素の出力と前記補間手段により補間された出力に応じて画像を表示することを特徴とする撮像装置。

Images