JP2009081432A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009081432A
JP2009081432A JP2008226433A JP2008226433A JP2009081432A JP 2009081432 A JP2009081432 A JP 2009081432A JP 2008226433 A JP2008226433 A JP 2008226433A JP 2008226433 A JP2008226433 A JP 2008226433A JP 2009081432 A JP2009081432 A JP 2009081432A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
chamber
film
ruthenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008226433A
Other languages
English (en)
Other versions
JP5410054B2 (ja
Inventor
Hideaki Zama
秀昭 座間
Michio Ishikawa
道夫 石川
Takumi Tsunoda
巧 角田
Chihiro Hasegawa
千尋 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Ube Corp
Original Assignee
Ube Industries Ltd
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ube Industries Ltd, Ulvac Inc filed Critical Ube Industries Ltd
Priority to JP2008226433A priority Critical patent/JP5410054B2/ja
Publication of JP2009081432A publication Critical patent/JP2009081432A/ja
Application granted granted Critical
Publication of JP5410054B2 publication Critical patent/JP5410054B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ルテニウム含有膜と銅含有膜とを含む銅配線の低抵抗化を図り、その信頼性を向上させた半導体装置の製造方法、及び半導体装置の製造装置を提供する。
【解決手段】一般式（１）で示される有機ルテニウム錯体を含む原料と、還元性ガスとを用いるＣＶＤ法によって、凹部が形成された基板の上にＲｕ膜を形成する（ステップＳ１２）。そして、一般式（２）で示される有機銅錯体を含む原料と、還元性ガスとを用いるＣＶＤ法によって、Ｒｕ膜の上にＣｕ膜を形成し、凹部に銅配線を形成する（ステップＳ１４）。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関する。
半導体装置においては、微細化や多層化の進展に伴い、電流密度の増加によるエレクトロマイクレーション（ＥＭ：Electro migration ）が深刻化する。高いＥＭ耐性を有する銅配線の多層配線技術は、半導体装置を高集積化させる上で不可欠である。
半導体装置の多層配線技術では、金属配線の生産性や信頼性を向上させるため、一般的に、絶縁層と金属配線との間に各種の機能を有する下地層を挟入させる。この下地層としては、例えば、金属原子の拡散を防止させるバリア層、金属配線と絶縁層との間に密着性を与える密着層、配線材料の膜成長を促進させるシード層が知られている。
配線材料にアルミニウムやタングステンを利用する場合には、上記下地層の材料として、タンタル、チタン、窒化タンタル、窒化チタンなどが用いられる。一方、銅配線の多層配線技術においては、絶縁層として低誘電率膜を用いるために、これらの金属材料を下地層に適用すると、絶縁層に含まれる水分や酸素が下地層に拡散して下地層を容易に酸化させてしまう。この結果、抵抗値の増加と密着性の低下を招き、半導体装置の信頼性を大きく損なってしまう。
そこで、銅配線の多層配線技術においては、上記問題を解決させるために、従来から、下地層の材料に関わる各種提案がなされている。特許文献１及び特許文献２は、銅配線の下地層としてルテニウム（Ｒｕ）膜あるいはＲｕ膜を含む多層膜を用いる。Ｒｕ膜は、その酸化物が導電性を有するため、下地層の高抵抗化を抑えることができ、かつ、銅配線の酸化を抑制させることができる。また、このＲｕ膜に密着層を積層することによって、Ｒｕ膜と銅配線との間の密着性を、さらに向上させることができる。
特開２００５−１２９７４５号公報 特開２００６−３２８５２６号公報
銅配線の製造方法としては、いわゆるダマシン（Damascene ）法やデュアルダマシン（Dual-Damascene ）法が利用される。すなわち、配線形状に応じたトレンチを予め絶縁層
に形成して、トレンチの内表面に下地層を積層し、その後に、トレンチの内部に銅材料を埋め込んで銅配線を形成する。あるいは、トレンチとビアホール（Via-Hole ）の双方を
予め絶縁層に形成して、トレンチとビアホールの内表面に下地層を積層し、その後に、トレンチとビアホールの内部に銅材料を埋め込んで銅配線とビアプラグを同時に形成する。
しかし、上記下地層（ルテニウム膜）を成膜するとき、ルテニウム原料錯体を分解させるために酸素を導入しており、銅配線に対する下層の配線は、ルテニウム膜の成膜空間に露出し、その酸化状態を進行させてしまう。この結果、上記銅配線の製造方法においては、銅配線を含む配線構造の抵抗値を大幅に増大させてしまうので、ルテニウム膜成膜後に還元ガス雰囲気に晒し、銅配線の低抵抗化を図る必要がある。
本願発明は、上記問題を解決するためになされたものであって、ルテニウム含有膜を酸素を用いずに成膜することにより、ルテニウム含有膜成膜後の還元工程を行わずにルテニウム含有膜と銅含有膜とを含む銅配線の低抵抗化を図り、その信頼性を向上させた半導体
装置の製造方法を提供することを目的とする。
上記目的を達成するために、請求項１に記載の発明は、銅配線を有する半導体装置の製造方法であって、凹部が形成された対象物の上に、有機ルテニウム錯体と第一還元性ガスとを用いるＣＶＤ法によってルテニウム含有膜を形成する工程と、前記ルテニウム含有膜の上に、有機銅錯体と第二還元性ガスとを用いるＣＶＤ法によって銅含有膜を形成して前記凹部に前記銅含有膜を埋め込む工程と、を備えたことを要旨とする。
請求項１に記載の半導体装置の製造方法によれば、酸素を必要とせず、還元性ガスで分解できるので、ルテニウム含有膜を酸化させることなく形成することができる。結果、銅配線の低抵抗化を図ることができる。また、ルテニウム含有膜成膜後の還元工程が不要となるので、工程時間を短縮することができる。
請求項２に記載の発明においては、半導体装置の製造方法であって、凹部が形成された対象物の上に、有機ルテニウム錯体と第一還元性ガスとを用いるＣＶＤ法によって、ルテニウム含有膜を形成することを要旨とする。
請求項２に記載の半導体装置の製造方法によれば、酸素を必要とせず、還元性ガスで分解できるので、ルテニウム含有膜を酸化させることなく形成することができる。結果、銅配線の低抵抗化を図ることができる。また、ルテニウム含有膜成膜後の還元工程が不要となるので、工程時間を短縮することができる。
請求項３の発明においては、請求項１に記載の半導体装置の製造方法であって、前記ルテニウム含有膜を形成する工程は、前記第一還元性ガスが、乖離して水素ラジカルや水素イオンを放出すること、を要旨とする。
請求項３に記載の発明によれば、酸素を必要とせず、還元性ガスで分解できるので、ルテニウム含有膜を酸化させることなく形成することができる。結果、銅配線の低抵抗化を図ることができる。また、ルテニウム含有膜成膜後の還元工程が不要となるので、工程時間を短縮することができる。
請求項４に記載の発明においては、請求項１又は２に記載の半導体装置の製造方法であって、前記ルテニウム含有膜を形成する工程は、前記第一還元性ガスが、水素（Ｈ２）、アンモニア（ＮＨ３）、ヒドラジン誘導体、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）からなる群から選択される少なくともいずれか一つであることを要旨とする。
請求項４に記載の発明によれば、水素、アンモニア、ヒドラジン誘導体、シラン、ジシランからなる群から選択される少なくともいずれか一つの還元作用によって、前記有機ルテニウム錯体を分解するので、ルテニウム含有膜を酸化させることなく形成でき、銅配線の低抵抗化を図ることができる。また、ルテニウム含有膜成膜後の還元工程が不要となるので、工程時間を短縮することができる。
請求項５に記載の発明においては、請求項４に記載の半導体装置の製造方法であって、前記ルテニウム含有膜を形成する工程は、前記ヒドラジン誘導体が、ヒドラジンの水素原子の１つもしくは２つを、メチル基と、エチル基と、直鎖又は分岐のブチル基とからなる群から選択される基で置換したものであることを要旨とする。
請求項５に記載の発明によれば、ヒドラジン誘導体として、より簡便な構成を用いることができ、本発明の汎用性を向上させることができる。
請求項６の記載の発明においては、請求項１〜５のいずれか１つに記載のルテニウム含有膜と銅含有膜の積層膜の形成方法であって、前記ルテニウム含有膜を形成する工程は、前記還元性ガスの雰囲気を１０２Ｐａ〜１０５Ｐａにすることを要旨とする。
請求項６に記載の発明によれば、還元性ガスの圧力を規定することによって、還元性ガスの還元作用に、より高い再現性を与えることができ、銅配線の低抵抗化を図るとともに、銅含有膜に高い埋め込み特性を与えることができる。
請求項７の発明においては、請求項１〜６のいずれか１つに記載のルテニウム含有膜と銅含有膜の積層膜の形成方法であって、前記ルテニウム含有膜を形成する工程は、前記対象物の温度を１５０℃〜５００℃にすることを要旨とする。
請求項７に記載の発明によれば、対象物の温度を規定することによって、還元ガスの還元作用に、より高い再現性を与えることができ、銅配線の低抵抗化を図るとともに、銅含有膜に高い埋め込み特性を与えることができる。また、対象物の温度を１５０℃以上にすることによって、ルテニウム含有膜の成長反応を促進させることができる。また、対象物の温度を５００℃以下にすることによって、有機成分の過剰な分解反応や下地材料の熱的損傷を回避することができる。
請求項８の発明においては、請求項１〜７のいずれか１つに記載の半導体装置の製造方法あって、前記有機ルテニウム錯体が、ビス（２−メトキシ−６−メチル−３，５−ヘプタンジオナト）−１，５ヘキサジエンルテニウム錯体であることを要旨とする。
請求項８の発明によれば銅配線の低抵抗化を図るとともに、銅含有膜に高い埋め込み特性を与えることができる。
請求項９に記載の発明においては、請求項１〜７のいずれか１つに記載の半導体装置の製造方法であって、前記有機銅錯体が、ビス（２，６−ジメチル−２−（トリメチルシリルオキシ）−３，５−ヘプタンジオナト）銅錯体であることを要旨とする。
請求項９の発明によれば銅配線の低抵抗化を図ることができ、また銅含有膜に高い埋め込み特性を与えることができる。
請求項１０に記載の発明においては、請求項１〜９のいずれか１つに記載の半導体装置の製造方法であって、前記銅含有膜を埋め込む工程は、前記対象物の温度を１５０℃〜３５０℃にすることを要旨とする。
請求項１０に記載の発明によれば、対象物の温度の規定によって、第二還元性ガスの還元作用に、より高い再現性を与えることができ、銅配線の低抵抗化を図るとともに、銅含有膜に高い埋め込み特性を与えることができる。また、対象物の温度を１５０℃以上にすることによって、銅含有膜の成長反応を促進させることができる。また、対象物の温度を３５０℃以下にすることによって、有機成分の過剰な分解反応や下地材料の熱的損傷を回避させることができる。
請求項１１に記載の発明においては、請求項１〜１０のいずれか１つに記載の半導体装置の製造方法であって、前記銅含有膜を埋め込む工程は、前記第二還元性ガスが、水素原子を含有するガスであることを要旨とする。
請求項１１に記載の発明によれば、銅配線の低抵抗化を図ることができるとともに、銅含有膜に高い埋め込み特性を与えることができる。
請求項１２に記載の発明においては、請求項１〜１１のいずれか１つに記載の半導体装置の製造方法であって、前記銅含有膜を埋め込む工程は、前記第二還元性ガスが、水素（
Ｈ２）であることを要旨とする。
請求項１２に記載の発明によれば、銅配線の低抵抗化を図ることができるとともに、銅含有膜に高い埋め込み特性を与えることができる。
請求項１３に記載の発明においては、請求項１〜１２のいずれか1つに記載の半導体装
置の製造方法であって、前記ルテニウム含有膜が微粒子膜であることを要旨とする。
銅材料の埋め込み技術としては、一般に電気化学的反応を利用するめっき法と、銅錯体の熱分解反応を利用するＣＶＤ法とが知られている。これらのうちでＣＶＤ法はめっき法に比べて高い埋め込み特性を有することから、デザインルールの縮小化に対応すべく、銅材料の埋め込み技術として期待されている。こうしたＣＶＤ法を利用する場合にあっては銅材料からなる初期膜の成長が下地の表面状態に大きく影響されるがために、銅含有膜の成長速度が安定するまでの潜伏時間、いわゆるインキュベーションタイムが非常に長くなってしまう。請求項１３の発明によればルテニウム含有膜が表面積の大きい微粒子膜で構成されることから、ルテニウム含有膜と銅含有膜とを含む銅配線の低抵抗化を図りつつ、こうしたインキュベーションタイムの短縮化を図ることもできる。
上記したように、本発明によれば、ルテニウム含有膜と銅含有膜とを含む銅配線の低抵抗化を図るとともに、銅含有膜に高い埋め込み特性を与え、その信頼性を向上させた半導体装置の製造方法を提供することができる。また、ルテニウム含有膜成膜後の還元工程が不要となるので、工程時間を短縮することができる。
以下、本発明を具体化した一実施形態を図面に従って説明する。まず、本発明に利用する半導体装置の製造装置について説明する。
図１は、半導体装置の製造装置１０を模式的に示す平面図である。図１において、製造装置１０は、ロードロックチャンバＦＬ（以下単に、ＬＬチャンバＦＬという。）と、ＬＬチャンバＦＬに連結される搬送チャンバＦＴと、搬送チャンバＦＴに連結されるＲｕチャンバＦ１、前処理チャンバＦ２、及びＣｕチャンバＦ３を有する。
ＬＬチャンバＦＬは、減圧可能な内部空間（以下単に、収容室ＦＬａという。）を有し、複数の基板Ｓを搬入及び搬出する。ＬＬチャンバＦＬは、基板Ｓの成膜処理を開始するとき、収容室ＦＬａを減圧して基板Ｓを搬送チャンバＦＴに搬入し、また、基板Ｓの成膜処理を終了するとき、収容室ＦＬａを大気開放して基板Ｓを製造装置１０の外部へ搬出する。基板Ｓとしては、例えば、シリコン基板やガラス基板などを用いることができる。
搬送チャンバＦＴは、減圧可能な内部空間（以下単に、搬送室ＦＴａという。）を有し、ＬＬチャンバＦＬ、ＲｕチャンバＦ１、前処理チャンバＦ２、ＣｕチャンバＦ３と解除可能に連通して共通する真空系を形成可能にする。搬送室ＦＴａは、基板Ｓを搬送するための搬送ロボットＲＢを搭載し、基板Ｓの成膜処理を開始するとき、ＬＬチャンバＦＬの基板Ｓを搬送チャンバＦＴに搬入する。搬送ロボットＲＢは、搬送経路に関するデータに基づいて、基板ＳをＲｕチャンバＦ１に搬送し、続いて、前処理チャンバＦ２、その後に、ＣｕチャンバＦ３に搬送してＬＬチャンバＦＬに搬出する。あるいは、搬送ロボットＲＢは、搬送経路に関するデータに基づいて、基板ＳをＲｕチャンバＦ１に搬送し、その後に、前処理チャンバＦ２に搬送してＬＬチャンバＦＬに搬出する。
次に、ＲｕチャンバＦ１、前処理チャンバＦ２、及びＣｕチャンバＦ３について以下に説明する。図２は、ＲｕチャンバＦ１の構成を模式的に示す側断面図である。なお、前処理チャンバＦ２及びＣｕチャンバＦ３は、ＲｕチャンバＦ１が有する原料供給ユニットＳ
Ｕを変更したものであるため、前処理チャンバＦ２及びＣｕチャンバＦ３については、その変更点についてのみ説明する。
ＲｕチャンバＦ１は、ルテニウムを含有するルテニウム含有膜（以下単に、Ｒｕ膜という。）を、ＣＶＤ法を用いて形成するための成膜空間を有したチャンバである。ＣｕチャンバＦ３は、銅を含有する銅含有膜（以下単に、Ｃｕ膜という。）を、ＣＶＤ法を用いて形成するためのチャンバである。前処理チャンバＦ２は、Ｒｕ膜の上にＣｕ膜を積層する前に、Ｒｕ膜に対して所定の前処理を施し、Ｒｕ膜の抵抗値を低下させる、又は、Ｒｕ膜とＣｕ膜の密着性を向上させるためのチャンバである。
図２において、ＲｕチャンバＦ１は、搬送チャンバＦＴに連結されて上部を開口する有底筒状のチャンバ本体２１と、チャンバ本体２１の上部に配設されてチャンバ本体２１の上部開口を開閉可能にするチャンバリッド２２を有する。チャンバ本体２１は、その開口がチャンバリッド２２に閉ざされることによって、チャンバ本体２１とチャンバリッド２２とに囲まれる空間（以下単に、成膜空間である処理空間Ｆａという。）を形成する。
処理空間Ｆａは、基板Ｓを載置するステージ２３を有し、搬送チャンバＦＴから搬入される基板Ｓを収容する。ステージ２３は、ヒータ電源ＨＧに接続されるヒータＨを搭載し、このヒータＨが駆動されるとき、載置する基板Ｓを所定の温度（例えば、１５０℃〜５００℃）に昇温する。
処理空間Ｆａの右側には、排気ポートＰ０を介して排気ユニットＰＵが接続され、また、処理空間Ｆａの左側には、処理空間Ｆａの圧力を検出して検出結果を出力する圧力センサＰＧ１が接続されている。排気ユニットＰＵは、排気バルブＶ１、圧力調整バルブＶ２、原料トラップＴ、ターボ分子ポンプ、及びドライポンプなどの各種の排気装置Ｐにより構成され、圧力センサＰＧ１の検出結果に応じて圧力調整バルブＶ２が駆動されるとき、処理空間Ｆａの圧力を所定の圧力（例えば、１０２Ｐａ〜１０５Ｐａ）に調整する。また、原料トラップＴを除く排気ユニットＰＵの各部は、所定の温度（２０℃〜２５０℃）に調整されて、処理空間Ｆａから排気される原料の液化を回避して排気能力を維持する。
処理空間Ｆａの上側には、処理空間Ｆａにガスを導入するためのシャワーヘッド２４が配設されている。シャワーヘッド２４は、所定の温度（２０℃〜２５０℃）に調整されて、導入される原料ＳＣの液化を回避し、原料ＳＣの導出を円滑にする。シャワーヘッド２４は、複数の第一供給孔Ｋ１と、各第一供給孔Ｋ１から独立する複数の第二供給孔Ｋ２を有する。各第一供給孔Ｋ１は、それぞれチャンバリッド２２の上部右側に設けられる第一ポートＰ１に共通接続され、また、各第二供給孔Ｋ２は、それぞれチャンバリッド２２の上部左側に設けられる第二ポートＰ２に共通接続されている。
第一ポートＰ１は、還元性ガスラインＬｒを介して、還元性ガスＧｒのマスフローコントローラＭＦＣ１と、キャリアガス（例えば、ヘリウム（He ）、アルゴン（Ar ）、窒素（N2 ）など）のマスフローコントローラＭＦＣ２に接続されている。第一ポートＰ１は
、マスフローコントローラＭＦＣ２が所定量のキャリアガスを導入するとき、各第一供給孔Ｋ１を通じて基板Ｓの略全面にわたりキャリアガスを均一に供給する。この際、第一ポートＰ１は、マスフローコントローラＭＦＣ１が所定量の還元性ガスＧｒを導入するとき、キャリアガスに搬送される還元性ガスＧｒを、各第一供給孔Ｋ１を通じて基板Ｓの略全面にわたり均一に供給する。
還元性ガスＧｒとしては、乖離して水素ラジカルや水素イオンを放出するものを用いることができ、また、水素（H2 ）、アンモニア（NH3 ）、ヒドラジン誘導体、シラン（SiH4 ）、ジシラン（Si2H6 ）からなる群から選択される少なくともいずれか一つを用いるこ
とができる。また、ヒドラジン誘導体としては、ヒドラジンの水素原子の１つもしくは２つを、メチル基と、エチル基と、直鎖又は分岐のブチル基とからなる群から選択される基で置換したものを用いることができる。なお、還元性ガスＧｒの流量が十分に大きく、その供給を安定可能とする場合には、キャリアガス、すなわち、マスフローコントローラＭＦＣ２を有しない構成であってもよい。
第二ポートＰ２は、原料ガスラインＬｓを介して、供給部を構成する原料供給ユニットＳＵに接続されている。原料供給ユニットＳＵは、Ｒｕ膜の原料ＳＣを貯留する原料タンク２５と、原料タンク２５に接続される液体マスフローコントローラＬＭＦＣと、液体マスフローコントローラＬＭＦＣに接続される気化装置ＩＵを有する。原料供給ユニットＳＵ及び原料ガスラインＬｓは、所定の温度（２０℃〜２５０℃）に調整されて、原料ＳＣの液化を回避して原料ＳＣの送給を円滑にする。
原料ＳＣとしては、ビス（２−メトキシ−６−メチル−３，５−ヘプタンジオナト）−１，５ヘキサジエンルテニウム錯体を用いることができる。また、原料ＳＣとしては、上記ルテニウム錯体を各種の溶媒（例えば、ヘキサン、オクタン、トルエン、シクロヘキサン、メチルシクロヘキサン、エチルシクロヘキサン、テトラヒドロフランなど）に溶解させた溶液を用いることができる。
原料タンク２５は、導出ガス（例えば、He,Ar,N2 など）の加圧を受けて、貯留する
原料ＳＣを所定の圧力で導出する。液体マスフローコントローラＬＭＦＣは、原料タンク２５が導出する原料ＳＣを所定の供給量に調整して気化装置ＩＵに導入する。気化装置ＩＵは、キャリアガス（例えば、He,Ar,N2 など）のマスフローコントローラＭＦＣ３に接
続され、液体マスフローコントローラＬＭＦＣからの原料ＳＣを気化させて、原料ＳＣをキャリアガスとともに第二ポートＰ２へ導出する。第二ポートＰ２は、各第二供給孔Ｋ２を介して、気化装置ＩＵからの原料ＳＣを基板Ｓの略全面にわたり均一に供給する。
これによって、ＲｕチャンバＦ１は、還元性ガスＧｒと原料ＳＣの各々を、それぞれ独立する経路を通じて処理空間Ｆａに供給させることができ、還元性ガスＧｒと原料ＳＣを処理空間Ｆａでのみ混合させることができる。この結果、原料ＳＣが還元性ガスＧｒと高い反応性を有する場合であっても、原料ＳＣに関わる反応を処理空間Ｆａでのみ進行させることができる。
原料ガスラインＬｓの途中には、原料トラップＴに通じるバイパスラインＬｂが接続されている。原料供給ユニットＳＵは、処理空間Ｆａに向けて原料ＳＣを供給するとき、原料ＳＣの供給量が安定するまで供給バルブＶ３を閉じ、かつ、切替バルブＶ４を開けて、原料ＳＣとキャリアガスをこのバイパスラインＬｂを通じて原料トラップＴに導出する。原料供給ユニットＳＵは、原料ＳＣの供給量が安定するとき、切替バルブＶ４を閉じ、かつ、供給バルブＶ３を開けて、原料ＳＣとキャリアガスを処理空間Ｆａに供給する。これによって、原料供給ユニットＳＵは、処理空間Ｆａに対して原料ＳＣの供給・停止の応答を急峻させることができる。
ＲｕチャンバＦ１は、基板Ｓが搬入されるとき、還元性ガスラインＬｒを通じて処理空間Ｆａに還元性ガスＧｒを供給し、排気ユニットＰＵを介して、処理空間Ｆａの圧力を所定の圧力に調整する。例えば、ＲｕチャンバＦ１は、１０２Ｐａ以上の還元性ガスＧｒの雰囲気によって、還元性ガスＧｒの還元作用を十分に発現させ、かつ、１０５Ｐａ以下の還元性ガスＧｒの雰囲気によって、排気ユニットＰＵに及ぼす過剰な負荷を回避する。
ＲｕチャンバＦ１は、基板Ｓが搬入されるとき、ステージ２３に基板Ｓを載置し、ヒータＨを介して、基板Ｓを所定の温度に昇温する。例えば、ＲｕチャンバＦ１は、１５０℃
以上の加熱によって原料ＳＣの熱分解反応を開始し、かつ、５００℃以下の温度調整によって下層配線などの下層導電体の熱的損傷を回避する。
ＲｕチャンバＦ１は、還元性ガスＧｒの雰囲気が形成されて、基板Ｓが所定の温度に昇温されるとき、原料ガスラインＬｓを通じて、処理空間Ｆａに所定の量の原料ＳＣを供給し、還元性ガスＧｒの雰囲気の下で原料ＳＣを熱分解させ、基板Ｓの上にＲｕ膜を堆積させる。
これによって、ＲｕチャンバＦ１は、下層導電体の酸化物とＲｕ膜の酸化物を、それぞれ還元性ガスＧｒによって還元し、金属状態に近づけることができる。そして、ＲｕチャンバＦ１は、下層導電体とＲｕ膜との間において、酸化膜の介入を抑えて、下層導電体とＲｕ膜との間を、低い接触抵抗の下で接続させることができる。
前処理チャンバＦ２は、ＲｕチャンバＦ１と略同じ構成を有するチャンバであって、上記原料供給ユニットＳＵを有しない点において、ＲｕチャンバＦ１と異なり、また、マスフローコントローラＭＦＣ１が前処理に用いる前処理ガスＧｐを供給する点において異なる。前処理ガスＧｐとしては、例えば、前処理チャンバＦ２が不活性ガスの雰囲気の下で熱処理を実行する場合、不活性ガス（例えば、He,Ar,N2 など）を用いることができる。
また、前処理ガスＧｐとしては、例えば、還元性ガスの雰囲気の下で熱処理を実行する場合、還元性ガスを用いることができる。
前処理チャンバＦ２は、基板Ｓが搬入されるとき、還元性ガスラインＬｒを通じて処理空間Ｆａに前処理ガスＧｐを供給し、排気ユニットＰＵの駆動によって、処理空間Ｆａの圧力を所定の圧力に調整する。例えば、前処理チャンバＦ２は、１０２Ｐａ以上の還元性ガスＧｒの雰囲気によって、Ｒｕ膜の酸化物を確実に還元させ、かつ、１０５Ｐａ以下の還元雰囲気によって、排気ユニットＰＵに及ぼす過剰な負荷を回避させる。
前処理チャンバＦ２は、基板Ｓが搬入されるとき、ステージ２３に基板Ｓを載置し、ヒータＨを介して、基板Ｓを所定の温度に調整する。例えば、前処理チャンバＦ２は、基板Ｓを１５０℃以上に昇温させて、Ｒｕ膜に残存する有機成分を効果的に排気させる。また、前処理チャンバＦ２は、基板Ｓを５００℃以下に調整させて下層導電体の熱的損傷を回避させる。
これによって、前処理チャンバＦ２は、基板Ｓに堆積されるＲｕ膜に対し、その低抵抗化を図るための所定の前処理を施すことができる。
ＣｕチャンバＦ３は、上記ＲｕチャンバＦ１と略同じ構成を有するチャンバであって、上記原料ＳＣが有機銅錯体である点において上記ＲｕチャンバＦ１と異なり、その他の点においては上記ＲｕチャンバＦ１と同じ構成である。
前記有機銅錯体としては、ビス（２，６−ジメチル−２−（トリメチルシリルオキシ）−３，５−ヘプタンジオナト）銅錯体を用いることができる。また、原料ＳＣとしては、上記銅錯体を各種の溶媒（例えば、ヘキサン、オクタン、トルエン、シクロヘキサン、メチルシクロヘキサン、エチルシクロヘキサン、テトラヒドロフランなど）に溶解させた溶液を用いることができる。
ＣｕチャンバＦ３は、基板Ｓが搬入されるとき、還元性ガスラインＬｒを通じて処理空間Ｆａに還元性ガスＧｒを供給し、排気ユニットＰＵを介して、処理空間Ｆａの圧力を所定の圧力に調整する。例えば、ＣｕチャンバＦ３は、１０２Ｐａ以上の還元性ガスＧｒの雰囲気によって、還元性ガスＧｒの還元作用を十分に発現させ、かつ、１０５Ｐａ以下の還元性ガスＧｒの雰囲気によって、排気ユニットＰＵに及ぼす過剰な負荷を回避する。
ＣｕチャンバＦ３は、基板Ｓが搬入されるとき、ステージ２３に基板Ｓを載置し、ヒータＨを介して、基板Ｓを所定の温度に昇温する。例えば、ＣｕチャンバＦ３は、１５０℃以上の加熱によって原料ＳＣの熱分解反応を開始し、かつ、３５０℃以下の温度調整によって下層配線、Ｒｕ膜、及びＣｕ膜の熱的損傷を回避する。
ＣｕチャンバＦ３は、還元性ガスＧｒの雰囲気が形成されて、基板Ｓが所定の温度に昇温されるとき、原料ガスラインＬｓを通じて、処理空間Ｆａに所定の量の原料ＳＣを供給し、還元性ガスＧｒの雰囲気の下で原料ＳＣを熱分解させ、Ｒｕ膜の上にＣｕ膜を堆積させる。
これによって、ＣｕチャンバＦ３は、Ｒｕ膜の酸化物とＣｕ膜の酸化物を、それぞれ還元性ガスＧｒによって還元し、金属状態に近づけることができる。そして、ＣｕチャンバＦ３は、Ｒｕ膜とＣｕ膜との間において、酸化膜の介入を抑えて、Ｒｕ膜とＣｕ膜との間を、低い接触抵抗の下で接続させることができる。また上述のようにＲｕ膜を微粒子膜として構成する場合にあっては、Ｒｕ膜の表面を平滑面として構成する場合に比べてＲｕ膜の表面積を大幅に増大できることから、Ｃｕ膜のインキュベーションタイムを大幅に短縮させることができ、Ｒｕ膜とＣｕ膜との間の接触抵抗の低下を図りつつ、Ｃｕ膜の成膜に要する成膜時間の短縮化を図ることもできる。
次に、上記半導体装置の製造装置１０に関する電気的構成について以下に説明する。図３は、製造装置１０の電気的構成を示す電気ブロック回路図である。
図３において、制御装置３０は、半導体装置の製造装置１０に各種の処理動作、例えば、基板Ｓの搬送処理、Ｒｕ膜の成膜処理、前処理、Ｃｕ膜の成膜処理などを実行させるものである。制御装置３０は、各種の信号を入力するための入力Ｉ／Ｆ３０Ａと、各種の演算処理を実行するための演算部３０Ｂと、各種データや各種プログラムを格納するための記憶部３０Ｃと、各種の信号を出力するための出力Ｉ／Ｆ３０Ｄを有する。
制御装置３０には、入力Ｉ／Ｆ３０Ａを介して、入力部３１Ａ、ＬＬチャンバ検出部３２Ａ、搬送チャンバ検出部３３Ａ、Ｒｕチャンバ検出部３４Ａ、前処理チャンバ検出部３５Ａ、及びＣｕチャンバ検出部３６Ａが接続されている。
入力部３１Ａは、起動スイッチや停止スイッチなどの各種の操作スイッチを有し、製造装置１０が各種の処理動作に利用するためのデータを制御装置３０に入力する。例えば、入力部３１Ａは、基板Ｓの搬送処理、Ｒｕ膜の成膜処理、前処理、Ｃｕ膜の成膜処理に関するデータを制御装置３０に入力する。
すなわち、入力部３１Ａは、基板Ｓの搬送経路（各種処理の処理順序）に関するデータを制御装置３０に入力する。また、入力部３１Ａは、Ｒｕ膜の成膜処理を実行するための成膜条件（例えば、基板温度、還元性ガスＧｒの流量、原料ＳＣの供給量、成膜圧力、成膜時間など）に関するデータを制御装置３０に入力する。また、入力部３１Ａは、前処理を実行するための前処理条件（例えば、基板温度、前処理ガスＧｐの流量、処理圧力、処理時間など）に関するデータを制御装置３０に入力する。また、入力部３１Ａは、Ｃｕ膜の成膜処理を実行するための成膜条件（例えば、基板温度、還元性ガスＧｒの流量、原料ＳＣの供給量、成膜圧力、成膜時間など）に関するデータを制御装置３０に入力する。
制御装置３０は、入力部３１Ａから入力される各種のデータを受信して記憶部３０Ｃに格納し、各種のデータに対応する条件の下で各種の処理動作を実行させる。
ＬＬチャンバ検出部３２Ａは、ＬＬチャンバＦＬの状態、例えば、収容室ＦＬａの実圧力、基板Ｓの枚数などを検出し、その検出結果を制御装置３０に入力する。搬送チャンバ
検出部３３Ａは、搬送チャンバＦＴの状態、例えば、搬送ロボットＲＢのアーム位置などを検出し、その検出結果を制御装置３０に入力する。
Ｒｕチャンバ検出部３４Ａは、ＲｕチャンバＦ１の状態、例えば、対応する基板Ｓの実温度、処理空間Ｆａの実圧力、還元性ガスＧｒの実流量、原料ＳＣの実供給量、実処理時間などを検出し、その検出結果を制御装置３０に入力する。
前処理チャンバ検出部３５Ａは、前処理チャンバＦ２の状態、例えば、対応する基板Ｓの実温度、処理空間Ｆａの実圧力、前処理ガスＧｐの実流量、実処理時間などを検出し、その検出信号を制御装置３０に入力する。
Ｃｕチャンバ検出部３６Ａは、ＣｕチャンバＦ３の状態、例えば、対応する基板Ｓの実温度、処理空間Ｆａの実圧力、還元性ガスＧｒの実流量、原料ＳＣの実供給量、実処理時間などを検出し、その検出結果を制御装置３０に入力する。
制御装置３０には、出力Ｉ／Ｆ３０Ｄを介して、出力部３１Ｂ、ＬＬチャンバ駆動部３２Ｂ、搬送チャンバ駆動部３３Ｂ、Ｒｕチャンバ駆動部３４Ｂ、前処理チャンバ駆動部３５Ｂ及びＣｕチャンバ駆動部３６Ｂが接続されている。
出力部３１Ｂは、液晶ディスプレイなどの各種表示装置を有して製造装置１０の処理状況に関する各種のデータを出力する。
制御装置３０は、ＬＬチャンバ検出部３２Ａからの検出結果を利用して、ＬＬチャンバ駆動部３２Ｂに対応する駆動制御信号をＬＬチャンバ駆動部３２Ｂに出力する。ＬＬチャンバ駆動部３２Ｂは、制御装置３０からの駆動制御信号に応答し、収容室ＦＬａを減圧あるいは大気開放して基板Ｓの搬入あるいは搬出を可能にする。
制御装置３０は、搬送チャンバ検出部３３Ａからの検出結果を利用して、搬送チャンバ検出部３３Ａに対応する駆動制御信号を搬送チャンバ駆動部３３Ｂに出力する。搬送チャンバ駆動部３３Ｂは、制御装置３０からの駆動制御信号に応答し、処理順序に従って、ＬＬチャンバＦＬ、搬送チャンバＦＴ、ＲｕチャンバＦ１、前処理チャンバＦ２、ＣｕチャンバＦ３の順に基板Ｓを搬送する。
制御装置３０は、Ｒｕチャンバ検出部３４Ａからの検出結果を利用して、Ｒｕチャンバ駆動部３４Ｂに対応する駆動制御信号をＲｕチャンバ駆動部３４Ｂに出力する。Ｒｕチャンバ駆動部３４Ｂは、制御装置３０からの駆動制御信号に応答し、入力部３１Ａからの成膜条件の下でＲｕ膜の成膜処理を実行する。
制御装置３０は、前処理チャンバ検出部３５Ａからの検出結果を利用して、前処理チャンバ駆動部３５Ｂに対応する駆動制御信号を前処理チャンバ駆動部３５Ｂに出力する。前処理チャンバ駆動部３５Ｂは、制御装置３０からの駆動制御信号に応答し、入力部３１Ａからの前処理条件の下で所定の前処理を実行する。
制御装置３０は、Ｃｕチャンバ検出部３６Ａからの検出結果を利用して、Ｃｕチャンバ駆動部３６Ｂに対応する駆動制御信号をＣｕチャンバ駆動部３６Ｂに出力する。Ｃｕチャンバ駆動部３６Ｂは、制御装置３０からの駆動制御信号に応答し、入力部３１ＡからのＣｕ膜の成膜条件の下でＣｕ膜の成膜処理を実行する。
次に、半導体装置の製造方法について以下に説明する。図４は、半導体装置の製造方法を示すフローチャートである。
まず、制御装置３０は、銅配線を形成させるための操作信号を受けて、銅配線を形成す
るためのプログラムを記憶部３０Ｃから読み出す。次いで、制御装置３０は、ＬＬチャンバＦＬに基板Ｓが投入されて、入力部３１Ａから入力される各種のデータを受信する（ステップＳ１１）。そして、制御装置３０は、ＬＬチャンバＦＬの状態と搬送チャンバＦＴの状態を検出し、入力部３１Ａから入力される処理順序に従って基板Ｓの搬送処理を開始させる。
すなわち、制御装置３０は、ＬＬチャンバＦＬの基板ＳをＲｕチャンバＦ１まで搬送させ、入力部３１ＡからのＲｕ膜の成膜条件に基づいて、ＲｕチャンバＦ１の処理空間Ｆａに還元性ガスＧｒの雰囲気を形成する。また、制御装置３０は、ＲｕチャンバＦ１のヒータＨを駆動して基板Ｓを昇温し、その後、対応する原料ＳＣを供給させて、Ｒｕ膜の成膜処理を実行させる（ステップＳ１２）。そして、制御装置３０は、ＲｕチャンバＦ１の状態を検出してＲｕ膜の成膜処理が終了したか否かを判断し、Ｒｕ膜の成膜処理が終了すると、ＲｕチャンバＦ１の基板Ｓを前処理チャンバＦ２まで搬送させる。
制御装置３０は、基板Ｓを前処理チャンバＦ２まで搬送すると、入力部３１Ａからの前処理条件に基づいて、前処理チャンバＦ２の処理空間Ｆａに前処理ガスＧｐの雰囲気を形成する。また、制御装置３０は、前処理チャンバＦ２のヒータＨを駆動して基板Ｓを昇温し、Ｒｕ膜とＣｕ膜に対応する前処理を実行させる（ステップＳ１３）。そして、制御装置３０は、前処理チャンバＦ２の状態を検出して前処理が終了したか否かを判断し、前処理が終了すると、基板ＳをＣｕチャンバＦ３まで搬送させる。
制御装置３０は、基板ＳをＣｕチャンバＦ３まで搬送すると、入力部３１ＡからのＣｕ膜の成膜条件に基づいて、ＣｕチャンバＦ３の処理空間Ｆａに還元性ガスＧｒの雰囲気を形成する。また、制御装置３０は、ＣｕチャンバＦ３のヒータＨを駆動して基板Ｓを昇温し、その後、対応する原料ＳＣを供給させて、Ｃｕ膜の成膜処理を実行させる（ステップＳ１４）。そして、制御装置３０は、ＣｕチャンバＦ３の状態を検出してＣｕ膜の成膜処理が終了したか否かを判断し、Ｃｕ膜の成膜処理が終了すると、ＣｕチャンバＦ３の基板ＳをＬＬチャンバＦＬまで搬送させる。
以後同様に、制御装置３０は、全ての基板Ｓの各々に対して、Ｒｕ膜の成膜処理、前処理、Ｃｕ膜の成膜処理を順に実行させてＣｕ配線を形成させる。そして、制御装置３０は、ＬＬチャンバＦＬの状態を検出し、全ての基板Ｓに銅配線を形成させると、ＬＬチャンバＦＬを大気開放させて全ての基板Ｓを外部に搬出させる。
（実施例）
次に、上記半導体装置の製造装置１０を用いて形成する銅配線の埋め込み性について以下に説明する。図４と図５は、それぞれ上記半導体装置の製造装置１０を用いて形成したＲｕ膜の埋め込み性と、Ｒｕ膜の上に形成したＣｕ膜の埋め込み性を示すＴＥＭ（Transmission Electron Microscope ）断面像である。
まず、基板Ｓとしてシリコン基板を用い、基板Ｓの上に膜厚が４８０ｎｍの絶縁層４１を形成し、絶縁層４１にホール径が８０ｎｍ、アスペクト比（ホール深さ／ホール径）が５．８のホールＶＨ（凹部）を形成した。次いで、以下に示すＲｕ膜の成膜条件を用いて絶縁層４１の表面にＲｕ膜４２を形成し、そのＴＥＭ断面像を撮像した。また、以下に示す前処理条件を用いてＲｕ膜４２に前処理を施し、続いて、以下に示すＣｕ膜の成膜条件を用いてＲｕ膜４２の表面にＣｕ膜４３を形成し、そのＴＥＭ断面像を撮像した。
（Ｒｕ膜の成膜条件）
・原料ＳＣ：ｎ−オクタンを溶媒とする０．５（mol/L ）のビス（２−メトキシ−６−メチル−３，５−ヘプタンジオナト）−１，５ヘキサジエンルテニウム錯体
・原料ＳＣの供給量：０．１（g/min ）
・還元性ガスＧｒ：水素
・還元性ガスＧｒの流量：３（L/min ）
・基板温度：４５０（℃）
・成膜圧力：７５０（Pa ）
・成膜時間：７２０（秒）
（前処理条件）
・基板温度：３５０（℃）
・プロセスガス：水素
・処理圧力：３５００（Pa ）
（Ｃｕ膜の成膜条件）
・原料ＳＣ：ｎ−オクタンを溶媒とする０．５（mol/L ）のビス（２，６−ジメチル−２−（トリメチルシリルオキシ）−３，５−ヘプタンジオナト）銅錯体
・原料ＳＣの供給量：０．２（g/min ）
・還元性ガスＧｒ：水素
・還元性ガスＧｒの流量：３（L/min ）
・基板温度：２７０（℃）
・成膜圧力：２５００（Pa ）
・成膜時間：７２０（秒）
図５において、Ｒｕ膜４２は、濃色領域で示され、絶縁層４１の上部及びホールＶＨの内壁の全体にわたり約２０ｎｍの膜厚で均一に形成されていることが分かる。これによって、上記Ｒｕ膜の成膜処理、すなわち、前記有機ルテニウム錯体を還元雰囲気下で熱分解する成膜処理によれば、下地が絶縁層４１の場合であっても、高い膜厚均一性と高い段差被覆性を有するＲｕ膜４２を得られることが分かる。
図６において、Ｃｕ膜４３は、濃色領域で示され、ホールＶＨの内部の全体にわたりＣｕ材料を均一に充填させていることが分かる。これによって、上記Ｒｕ膜の成膜処理、前処理及びＣｕ膜の成膜処理によれば、高い埋め込み性を有するＣｕ配線を形成させることができる。そして、連続する還元雰囲気下の処理によって、下地配線の酸化物、Ｒｕ膜の酸化物、Ｃｕ膜の酸化物をそれぞれ還元させて、銅配線の低抵抗化を図ることができる。
（半導体装置）
次に、上記半導体装置の製造方法を用いて製造する半導体装置について以下に説明する。図７は、半導体装置を示す要部断面図である。
図７において、半導体装置５０は、例えば、各種ＲＡＭや各種ＲＯＭを含むメモリデバイスやＭＰＵ又は汎用ロジックを含むロジックデバイスなどである。半導体装置５０の基板Ｓには、薄膜トランジスタＴｒが形成されて、薄膜トランジスタＴｒの拡散層ＬＤには、コンタクトプラグＰｃを介して銅配線５１が接続されている。
銅配線５１は、コンタクトプラグＰｃに接続される下地層５２と下地層５２の内部を充填する配線層５３とを有する。下地層５２は、Ｒｕ膜を有する層であって、上記ＲｕチャンバＦ１を用いる上記Ｒｕ膜の成膜処理と、上記前処理チャンバＦ２を用いる上記前処理によって形成されている。配線層５３は、上記ＣｕチャンバＦ３を用いる上記Ｃｕ膜の成膜処理によって形成される。これによって、配線層５３は、コンタクトプラグＰｃと下地層５２との間の接触抵抗や下地層５２と配線層５３との間の接触抵抗に関して低抵抗化を図ることができ、その信頼性を向上させることができる。
上記実施形態によれば、以下の効果を奏する。
（１）上記実施形態においては、前記有機ルテニウム錯体を含む原料ＳＣと、還元性ガ
スＧｒとを用いるＣＶＤ法によって、凹部が形成された基板Ｓの上にＲｕ膜を形成する（ステップＳ１２）。そして、前記有機銅錯体を含む原料ＳＣと、還元性ガスＧｒとを用いるＣＶＤ法によって、このＲｕ膜の上にＣｕ膜を形成し、凹部に銅配線を形成する（ステップＳ１４）。
したがって、Ｒｕ膜とＣｕ膜とを、それぞれ還元性ガスの雰囲気の下で形成させることができる。この結果、Ｒｕ膜の形成時とＣｕ膜の形成時において、下地配線の酸化物と銅配線の酸化物を、それぞれ還元させて金属状態に近づけることができる。よって、銅配線の低抵抗化を図ることができる。
（２）上記実施形態のＲｕ膜成膜工程（ステップＳ１２）とＣｕ膜成膜工程（ステップＳ１４）においては、還元性ガスＧｒとして、乖離して水素ラジカルや水素イオンを放出するものを用いる。あるいは、還元性ガスＧｒとして、水素（H2 ）、アンモニア（NH3
）、ヒドラジン誘導体、シラン（SiH4 ）、ジシラン（Si2H6 ）からなる群から選択され
る少なくともいずれか一つを用いる。したがって、上記半導体装置の製造方法に、より高い汎用性を与えることができる。
（３）上記実施形態のＲｕ膜成膜工程（ステップＳ１２）においては、還元性ガスＧｒの圧力を、１０２Ｐａ〜１０５Ｐａに規定し、基板Ｓの温度を、１５０℃〜５００℃に規定する。したがって、Ｒｕ膜の成長速度や還元性ガスＧｒの還元作用に、より高い再現性を与えることができ、かつ、下地材料の熱的損傷を回避させることができる。ひいては、銅配線の電気的特性に関して、より高い再現性を与えることができる。
（４）上記実施形態においては、Ｒｕ膜成膜工程後の基板Ｓを前処理ガスＧｐの雰囲気に載置し、Ｃｕ膜を形成する前のＲｕ膜に対して、前処理を実行する。したがって、Ｒｕ膜の抵抗値を低下させる、又は、Ｒｕ膜とＣｕ膜の密着性を向上させることができる。この結果、銅配線の信頼性を、さらに向上させることができる。
なお、上記実施形態は、以下の態様に変更してもよい。
・上記実施形態においては、Ｒｕ膜成膜工程（ステップＳ１２）の後に、前処理工程（ステップＳ１３）を実行する。これに限らず、例えば、Ｒｕ膜成膜工程に引き続き、Ｃｕ膜形成工程（ステップＳ１４）を実行する構成にしてもよい。
・上記実施形態においては、前処理工程において、熱処理、あるいは、還元処理を実行する。これに限らず、例えば、前処理工程において、まず、Ｒｕ膜の有機成分を除去するための酸化処理を実行した後、該Ｒｕ膜の酸化物を還元して金属Ｒｕにするための還元処理を実行する構成であってもよい。あるいは、前処理工程において、Ｒｕ膜の上に密着層を形成し、Ｒｕ膜とＣｕ膜との間の密着性を向上させる構成であってもよい。すなわち、前処理工程は、Ｃｕ膜を形成する前に、Ｒｕ膜の抵抗値を低下させる、又は、Ｒｕ膜とＣｕ膜の密着性を向上させるための処理であればよい。
・上記実施形態において、半導体装置の製造装置１０は、Ｒｕ膜に前処理を施す前処理チャンバＦ２を搭載し、前処理チャンバ検出部３５Ａと前処理チャンバ駆動部３５Ｂを有する。これに限らず、例えば、半導体装置の製造装置１０は、前処理チャンバＦ２を搭載しない構成であって、前処理チャンバ検出部３５Ａと前処理チャンバ駆動部３５Ｂを有しない構成であってもよい。例えば、半導体装置の製造装置１０は、ＲｕチャンバＦ１を用いて、熱処理や還元処理などの所定の前処理を実行させる構成であってもよい。
・上記実施形態において、半導体装置の製造装置１０は、Ｒｕ膜に前処理を施す前処理チャンバＦ２を搭載し、前処理チャンバ検出部３５Ａと前処理チャンバ駆動部３５Ｂを有
する。また、Ｃｕ成膜を行うＣｕチャンバＦ３を搭載し、Ｃｕチャンバ検出部３６ＡとＣｕチャンバ駆動部３６Ｂを有する。これに限らず、製造装置１０は、前処理チャンバＦ２、ＣｕチャンバＦ３を搭載しない構成であってもよい。例えば、ＲｕチャンバＦ１を用い、ガス切り替えを行うことで、熱処理や還元処理などの所定の前処理、Ｃｕ膜の成膜処理という全て処理を行ってもよい。
・上記実施形態において、ＲｕチャンバＦ１及びＣｕチャンバＦ３は、それぞれ原料ＳＣと還元性ガスＧｒを、独立する経路を通して処理空間Ｆａにまで導く。これに限らず、例えば、原料ＳＣと還元性ガスＧｒとの間の反応性が低い場合には、第一ポートＰ１及び第二ポートＰ２を共通する１つのポートとして構成してもよい。また、第一供給孔Ｋ１と第二供給孔Ｋ２を互いに連通する供給孔として構成してもよく、さらには、還元性ガスＧｒをマスフローコントローラＭＦＣ３のキャリアガスとして用いてもよい。
すなわち、本発明は、原料ＳＣと還元性ガスＧｒの供給経路に関して限定されるものではなく、還元性ガスＧｒの雰囲気の下で原料ＳＣを熱分解させる構成であればよい。
・上記実施形態において、原料供給ユニットＳＵは、導出ガスの加圧によって原料タンク２５の原料ＳＣを導出し、気化装置ＩＵの気化によって処理空間Ｆａに原料ＳＣの気体を供給する。これに限らず、例えば、原料供給ユニットＳＵは、原料タンク２５の原料ＳＣ内へキャリアガスを導入し、キャリアガスと原料ＳＣの混合した気体を処理空間Ｆａに供給する、いわゆるバブリング法を用いる構成であってもよい。
すなわち、本発明は、原料ＳＣの供給方法に関して限定されるものではなく、還元雰囲気の処理空間Ｆａの下で原料ＳＣを熱分解させる構成であればよい。
本実施形態の半導体装置の製造装置を模式的に示す平面図。 同じく、Ｒｕチャンバの構成を示す概略断面図。 同じく、製造装置の電気的構成を示す電気ブロック回路図。 同じく、銅配線の形成工程を示すフローチャート。 同じく、Ｒｕ膜の埋め込み性を示すＴＥＭ断面像。 同じく、Ｃｕ膜の埋め込み性を示すＴＥＭ断面像。 同じく、半導体装置を示す断面図。
符号の説明
Ｆ１…Ｒｕチャンバ、Ｆ２…Ｃｕチャンバ、１０…半導体装置の製造装置、５０…半導体装置、５１…銅配線。

Claims (13)

  1. 銅配線を有する半導体装置の製造方法であって、
    凹部が形成された対象物上に、一般式（１）（式中、Ｒ１は、炭素原子数１〜４の直鎖又は分岐状のアルキル基を示す。）で示される有機ルテニウム錯体と第一還元性ガスとを用いるＣＶＤ法によってルテニウム含有膜を形成する工程と、
    前記ルテニウム含有膜の上に、一般式（２）（式中、Ｒ２は、炭素原子数１〜４の直鎖又は分岐状のアルキル基を示す。）で示される有機銅錯体と第二還元性ガスとを用いるＣＶＤ法によって銅含有膜を形成して前記凹部に前記銅含有膜を埋め込む工程と、を備えたこと、
    を特徴とする半導体装置の製造方法。
  2. 凹部が形成された対象物上に、一般式（１）（式中、Ｒ１は、炭素原子数１〜４の直鎖又は分岐状のアルキル基を示す。）で示される有機ルテニウム錯体と第一還元性ガスとを用いるＣＶＤ法によって凹部を有するルテニウム含有膜を形成すること、
    を特徴とする半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法であって、
    前記ルテニウム含有膜を形成する工程は、
    前記第一還元性ガスが、乖離して水素ラジカルや水素イオンを放出すること、
    を特徴とする半導体装置の製造方法。
  4. 請求項１〜３のいずれか１つに記載の半導体装置の製造方法であって、
    前記ルテニウム含有膜を形成する工程は、
    前記第一還元性ガスが、水素（Ｈ２）、アンモニア（ＮＨ３）、ヒドラジン誘導体、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）からなる群から選択される少なくともいずれか一つであること、
    を特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    前記ルテニウム含有膜を形成する工程は、
    前記ヒドラジン誘導体が、ヒドラジンの水素原子の１つもしくは２つを、メチル基と、エチル基と、直鎖又は分岐のブチル基とからなる群から選択される基で置換したものであること、
    を特徴とする半導体装置の製造方法。
  6. 請求項１〜５のいずれか１つに記載の半導体装置の製造方法であって、
    前記ルテニウム含有膜を形成する工程は、
    前記第一還元性ガスの雰囲気を１０２Ｐａ〜１０５Ｐａにすること、
    を特徴とする半導体装置の製造方法。
  7. 請求項１〜６のいずれか１つに記載の半導体装置の製造方法であって、
    前記ルテニウム含有膜を形成する工程は、
    前記対象物の温度を１５０℃〜５００℃にすること、
    を特徴とする半導体装置の製造方法。
  8. 請求項１〜７のいずれか１つに記載の半導体装置の製造方法あって、
    前記有機ルテニウム錯体が、ビス（２−メトキシ−６−メチル−３，５−ヘプタンジオナト）−１，５ヘキサジエンルテニウム錯体であることを特徴とする半導体装置の製造方法。
  9. 請求項１〜８のいずれか１つに記載の半導体装置の製造方法であって、
    前記有機銅錯体が、ビス（２，６−ジメチル−２−（トリメチルシリルオキシ）−３，５−ヘプタンジオナト）銅錯体であることを特徴とする半導体装置の製造方法。
  10. 請求項１〜９のいずれか１つに記載の半導体装置の製造方法であって、
    前記銅含有膜を埋め込む工程は、
    前記対象物の温度を１５０℃〜３５０℃にすること、
    を特徴とする半導体装置の製造方法。
  11. 請求項１〜１０のいずれか１つに記載の半導体装置の製造方法であって、
    前記銅含有膜を埋め込む工程は、
    前記第二還元性ガスが、水素原子を含有するガスであること、
    を特徴とする半導体装置の製造方法。
  12. 請求項１〜１１のいずれか１つに記載の半導体装置の製造方法であって、
    前記銅含有膜を埋め込む工程は、
    前記第二還元性ガスが、水素（Ｈ２）であること、
    を特徴とする半導体装置の製造方法。
  13. 請求項１〜１２のいずれか１つに記載の半導体装置の製造方法であって、
    前記ルテニウム含有膜が微粒子膜であることを特徴とする半導体装置の製造方法。
JP2008226433A 2007-09-03 2008-09-03 半導体装置の製造方法 Active JP5410054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008226433A JP5410054B2 (ja) 2007-09-03 2008-09-03 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007228059 2007-09-03
JP2007228059 2007-09-03
JP2008226433A JP5410054B2 (ja) 2007-09-03 2008-09-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009081432A true JP2009081432A (ja) 2009-04-16
JP5410054B2 JP5410054B2 (ja) 2014-02-05

Family

ID=40428896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008226433A Active JP5410054B2 (ja) 2007-09-03 2008-09-03 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8183153B2 (ja)
JP (1) JP5410054B2 (ja)
KR (1) KR101215984B1 (ja)
TW (1) TW200912025A (ja)
WO (1) WO2009031582A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010059471A (ja) * 2008-09-03 2010-03-18 Ube Ind Ltd ルテニウム微粒子及びその製造法、並びにルテニウム微粒子を下層金属膜とした金属含有薄膜の製造方法
WO2013111592A1 (ja) * 2012-01-25 2013-08-01 東京エレクトロン株式会社 半導体装置の製造方法
JP2018147949A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 ルテニウム配線の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7224199B2 (ja) 2019-02-12 2023-02-17 Juki株式会社 ミシンの制御方法及びミシンの制御装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229084A (ja) * 1997-02-14 1998-08-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の配線構造およびその製造方法
JP2000164531A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2003306472A (ja) * 2002-04-18 2003-10-28 Tanaka Kikinzoku Kogyo Kk Ｃｖｄ用原料化合物及びルテニウム又はルテニウム化合物薄膜の化学気相蒸着方法
WO2005087697A1 (ja) * 2004-03-15 2005-09-22 Ube Industries, Ltd. β−ジケトナトを配位子とする金属錯体
WO2006086329A1 (en) * 2005-02-10 2006-08-17 Praxair Technology, Inc. Processes for the production of organometallic compounds
JP2007051124A (ja) * 2005-07-22 2007-03-01 Ube Ind Ltd 新規な銅錯体及び当該銅錯体を用いた銅含有薄膜の製造方法
WO2008013244A1 (fr) * 2006-07-27 2008-01-31 Ube Industries, Ltd. Complexe organoruthénique et procédé de production de film mince de ruthénium au moyen du compelxe ruthénique
JP2008244017A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184403B1 (en) * 1999-05-19 2001-02-06 Research Foundation Of State University Of New York MOCVD precursors based on organometalloid ligands
US6099903A (en) * 1999-05-19 2000-08-08 Research Foundation Of State University Of New York MOCVD processes using precursors based on organometalloid ligands
US6484403B1 (en) * 2000-09-28 2002-11-26 Magnus/Farley, Inc. Method of converting a traction motor with sleeve bearings to roller bearings
US6340768B1 (en) * 2000-12-04 2002-01-22 Research Foundation Of State University Of New York MOCVD precursors based on organometalloid ligands
JP2005012138A (ja) * 2003-06-23 2005-01-13 Mitsui Chemicals Inc 高純度金属拡散バリヤ膜
JP2005129745A (ja) 2003-10-24 2005-05-19 Sony Corp 半導体装置
US20090098290A1 (en) 2004-09-27 2009-04-16 Mikio Watanabe Process for formation of copper-containing films
JP2006328526A (ja) 2005-04-27 2006-12-07 Jsr Corp 金属膜の形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229084A (ja) * 1997-02-14 1998-08-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の配線構造およびその製造方法
JP2000164531A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法
JP2003306472A (ja) * 2002-04-18 2003-10-28 Tanaka Kikinzoku Kogyo Kk Ｃｖｄ用原料化合物及びルテニウム又はルテニウム化合物薄膜の化学気相蒸着方法
WO2005087697A1 (ja) * 2004-03-15 2005-09-22 Ube Industries, Ltd. β−ジケトナトを配位子とする金属錯体
WO2006086329A1 (en) * 2005-02-10 2006-08-17 Praxair Technology, Inc. Processes for the production of organometallic compounds
JP2007051124A (ja) * 2005-07-22 2007-03-01 Ube Ind Ltd 新規な銅錯体及び当該銅錯体を用いた銅含有薄膜の製造方法
WO2008013244A1 (fr) * 2006-07-27 2008-01-31 Ube Industries, Ltd. Complexe organoruthénique et procédé de production de film mince de ruthénium au moyen du compelxe ruthénique
JP2008244017A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010059471A (ja) * 2008-09-03 2010-03-18 Ube Ind Ltd ルテニウム微粒子及びその製造法、並びにルテニウム微粒子を下層金属膜とした金属含有薄膜の製造方法
WO2013111592A1 (ja) * 2012-01-25 2013-08-01 東京エレクトロン株式会社 半導体装置の製造方法
JP2013175702A (ja) * 2012-01-25 2013-09-05 Tokyo Electron Ltd 半導体装置の製造方法
US9576850B2 (en) 2012-01-25 2017-02-21 Tokyo Electron Limited Method for manufacturing semiconductor device
JP2018147949A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 ルテニウム配線の製造方法

Also Published As

Publication number Publication date
WO2009031582A1 (ja) 2009-03-12
JP5410054B2 (ja) 2014-02-05
TWI374942B (ja) 2012-10-21
KR101215984B1 (ko) 2012-12-28
US8183153B2 (en) 2012-05-22
US20100317189A1 (en) 2010-12-16
KR20100053670A (ko) 2010-05-20
TW200912025A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
EP3574125B1 (en) Enhanced cobalt agglomeration resistance and gap-fill performance by ruthenium doping
JP5343369B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP5196467B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR102053517B1 (ko) 루테늄 배선의 제조 방법
US20090226611A1 (en) Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
WO2007040704A1 (en) Method for integrating a ruthenium layer with bulk copper in copper metallization
JP2013507008A5 (ja)
JP2013507008A (ja) 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。
JP2008091645A (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
KR102394249B1 (ko) 코발트에 대한 망간 배리어 층 및 접착 층
JP5234718B2 (ja) 半導体装置の製造方法
JP5410054B2 (ja) 半導体装置の製造方法
TW201824452A (zh) 成膜方法、成膜系統及其記憶媒體
WO2008010371A1 (fr) Procédé de fabrication de dispositif semi-conducteur, appareil de fabrication de dispositif semi-conducteur, programme informatique et support de stockage
JP5323425B2 (ja) 半導体装置の製造方法
JP4966899B2 (ja) 薄膜形成方法、及び半導体装置の製造方法
US6887522B2 (en) Method for forming a copper thin film
TWI609095B (zh) 用於氮化錳整合之方法
US20230010568A1 (en) Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal
JP2023502512A (ja) 金属相互接続構造におけるドーピングプロセス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131106

R150 Certificate of patent or registration of utility model

Ref document number: 5410054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250