JP2018147949A - ルテニウム配線の製造方法 - Google Patents

ルテニウム配線の製造方法 Download PDF

Info

Publication number
JP2018147949A
JP2018147949A JP2017039146A JP2017039146A JP2018147949A JP 2018147949 A JP2018147949 A JP 2018147949A JP 2017039146 A JP2017039146 A JP 2017039146A JP 2017039146 A JP2017039146 A JP 2017039146A JP 2018147949 A JP2018147949 A JP 2018147949A
Authority
JP
Japan
Prior art keywords
film
ruthenium
gas
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017039146A
Other languages
English (en)
Other versions
JP6807251B2 (ja
Inventor
石坂　忠大
Tadahiro Ishizaka
忠大 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017039146A priority Critical patent/JP6807251B2/ja
Priority to US15/899,602 priority patent/US10629433B2/en
Priority to TW107106470A priority patent/TWI751291B/zh
Priority to KR1020180024629A priority patent/KR102053517B1/ko
Publication of JP2018147949A publication Critical patent/JP2018147949A/ja
Application granted granted Critical
Publication of JP6807251B2 publication Critical patent/JP6807251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】Ｒｕ配線を製造するための時間を短縮することができるＲｕ配線の製造方法を提供する。【解決手段】表面に凹部２０３が形成された所定の膜を有する基板に対し、凹部２０３を埋めてルテニウム配線を製造するにあたり、ルテニウム原料ガスを用いたＣＶＤにより第１のルテニウム膜２０６を成膜して凹部を埋め込み、凹部２０３内に埋め込んだ第１のルテニウム膜２０６の上に、ルテニウム原料ガスを用いたＣＶＤにより埋め込みの際よりも大きな成膜速度で第２のルテニウム膜を成膜し、積み増し層２０７を形成し、次いで、基板表面の前記第２のルテニウム膜および前記第１のルテニウム膜をＣＭＰにより除去して平坦化する。【選択図】図２

Description

本発明は、ルテニウム配線の製造方法に関する。
近時、半導体デバイスの微細化にともない、配線の微細化も進んでいる。その結果、配線抵抗の増大および配線間の結合容量の増大に起因するＲＣ遅延が素子の高速動作を阻害するという問題が顕在化している。このため、近時、配線材料として従来から用いられているアルミニウム（Ａｌ）やタングステン（Ｗ）よりもバルクの抵抗が低い銅（Ｃｕ）が用いられ、層間絶縁膜として低誘電率膜（Ｌｏｗ−ｋ膜）が用いられている。
ところが、微細化がさらに進むことにより、Ｃｕ配線には新たな問題点が出てきている。すなわち、ＩＴＲＳのロードマップによると１４ｎｍ世代のデバイスで用いられる配線幅は３２ｎｍとなっており、これはＣｕ材料中での電子の平均自由行程である約３９ｎｍよりも狭く、散乱による抵抗値の上昇が生じる。具体的には、配線の抵抗値は、バルクの抵抗値と、表面散乱による抵抗因子と、粒界散乱による抵抗因子の和として表されるが、表面散乱による抵抗因子および粒界散乱による抵抗因子はいずれも平均自由行程に比例するため、電子の平均自由行程が配線幅よりも大きくなると、電子の配線側面や粒界への衝突が支配的となり、散乱による抵抗値の上昇が生じる。このことは配線が微細になればなるほど顕著になる。
そこで、配線材料として、バルクの抵抗値はＣｕほど低くはないが、材料中での電子の平均自由行程がＣｕよりも短いルテニウム（Ｒｕ）が検討されている。具体的には、Ｒｕのバルクの抵抗値は７．１μΩ−ｃｍであり、Ｃｕの１．７μΩ−ｃｍより高いが、電子の平均自由行程は１０．８ｎｍであり、Ｃｕの３８．７ｎｍよりも短い。
また、Ｒｕの融点は、Ｃｕの融点である１０８５℃よりも高い２３３４℃であるため、エレクトロマイグレーション耐性の点からもＣｕよりも有利である。
そこで、トレンチ内にＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によりＲｕ膜を埋め込んでＲｕ配線を形成する技術が提案されている（非特許文献１）。また、Ｒｕ膜を化学蒸着法ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜することも行われている（特許文献１）。
一方、Ｃｕ配線を形成する技術としては、半導体ウエハ表面のトレンチが形成された層間絶縁膜にバリア膜を形成した後、トレンチにＣｕ膜を埋め込み、その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化する技術が知られている（例えば特許文献２）。したがって、Ｒｕ配線を形成する際にも、Ｒｕ膜をＡＬＤやＣＶＤにより成膜した後、ＣＭＰ処理により平坦化することが考えられる。
特開２０１０−２１２６０１号公報 特開２００６−１４８０７５号公報
L.G.Wen et al.,Proceeding of IEEE IITC/AMC 2016, pp34-36
ところで、ＣＭＰにより平坦化する場合には、トレンチにＲｕ膜を埋め込んだ後、埋め込みに必要な厚さ以上の積み増し層を形成する必要があり、Ｒｕ配線を製造のためのプロセス時間が長くなってしまう。
したがって、本発明の課題は、Ｒｕ配線を製造するための時間を短縮することができるＲｕ配線の製造方法を提供することにある。
上記課題を解決するため、本発明の第１の観点は、表面に凹部が形成された所定の膜を有する基板に対し、前記凹部を埋めてルテニウム配線を製造するルテニウム配線の製造方法であって、ルテニウム原料ガスを用いたＣＶＤにより第１のルテニウム膜を成膜して前記凹部を埋め込む工程と、前記凹部内に埋め込んだ前記第１のルテニウム膜の上に、ルテニウム原料ガスを用いたＣＶＤにより埋め込みの際よりも大きな成膜速度で第２のルテニウム膜を成膜し、積み増し層を形成する工程と、基板表面の前記第２のルテニウム膜および前記第１のルテニウム膜をＣＭＰにより除去して平坦化する工程とを有することを特徴とするルテニウム配線の製造方法を提供する。
上記第１の観点において、前記積み増し層を形成する際の前記第２のルテニウム膜の成膜は、前記第１のルテニウム膜を成膜する際のプロセスパラメータの値を調整することにより、成膜速度を前記第１のルテニウム膜の成膜速度よりも大きくすることができる。このときのプロセスパラメータの値の調整として、成膜温度を高くすること、原料ガス供給量を大きくすること、処理圧力を低くすること、および、基板とガス吐出面との間のギャップを広くすることの少なくとも１種により成膜速度を大きくすることが好ましい。
前記平坦化する工程よりも前に、水素含有雰囲気でアニール処理する工程をさらに有することが好ましい。
前記積み増し層を形成する際の前記第２のルテニウム膜の成膜は、水素含有還元ガスを添加することにより、成膜速度を前記第１のルテニウム膜の成膜速度よりも大きくしてもよい。このとき、前記水素含有還元ガスとしては、Ｈ２ガス、ＮＨ３ガス、およびＳｉＨ４ガスの少なくとも１種を用いることができる。
本発明の第２の観点は、表面に凹部が形成された所定の膜を有する基板に対し、前記凹部を埋めてルテニウム配線を製造するルテニウム配線の製造方法であって、ルテニウム原料ガスを用いたＣＶＤにより第１のルテニウム膜を成膜して前記凹部を埋め込む工程と、前記凹部内に埋め込んだ前記第１のルテニウム膜の上に、ルテニウム原料ガスに水素含有還元ガスを添加したＣＶＤにより第２のルテニウム膜を成膜し、積み増し層を形成する工程と、基板表面の前記第２のルテニウム膜および前記第１のルテニウム膜をＣＭＰにより除去して平坦化する工程とを有することを特徴とするルテニウム配線の製造方法を提供する。
上記第２の観点において、前記水素含有還元ガスとして、Ｈ２ガス、ＮＨ３ガス、およびＳｉＨ４ガスの少なくとも１種を用いることができる。前記積み増し層を形成する際の前記第２のルテニウム膜の成膜は、前記第１のルテニウム膜を成膜する際のプロセスパラメータの値を調整することにより、成膜速度を前記第１のルテニウム膜の成膜速度よりも大きくしてもよい。この際に、プロセスパラメータの値の調整として、成膜温度を高くすること、原料ガス供給量を大きくすること、処理圧力を低くすること、および、基板とガス吐出面との間のギャップを広くすることの少なくとも１種により成膜速度を大きくすることが好ましい。
上記第１および第２の観点において、前記第１のルテニウムの成膜に先立って、前記凹部内に下地膜を形成する工程をさらに有することが好ましい。前記下地膜としては、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜、およびＴｉＯＮ膜のいずれかを用いることができる。
前記第１のルテニウム膜および前記第２のルテニウム膜は、ルテニウム原料ガスとしてルテニウムカルボニルを用いて成膜することが好ましい。この場合に、前記第１のルテニウム膜および前記第２のルテニウム膜を形成する際の処理温度は、１２０〜３００℃の範囲、圧力を０．０１３〜１３３．３３Ｐａの範囲とすることができる。
本発明によれば、Ｒｕ配線を製造するための時間を短縮することができるＲｕ配線の製造方法を提供することができる。
本発明の一実施形態に係るＲｕ配線の製造方法を概略的に示すフローチャートである。 本発明の一実施形態に係るＲｕ配線の製造方法を概略的に示す工程断面図である。 本発明の他の実施形態に係るＲｕ配線の製造方法を概略的に示すフローチャートである。 成膜原料としてＲｕ３（ＣＯ）１２を用い、Ｈ２ガス添加ありとなしの場合の成膜速度を比較した図である。 成膜原料としてＲｕ３（ＣＯ）１２を用い、フォーミングガスアニールの有無、およびＨ２ガス添加の有無による不純物除去効果の違いを示す図である。 本発明のＲｕ配線の製造方法を実施するために用いられる成膜システムの一例を概略的に示す水平断面図である。 図６の成膜システムに搭載された埋め込み用Ｒｕ膜成膜装置の一例を概略的に示す断面図である。 図６の成膜システムに搭載された積み増し用Ｒｕ膜成膜装置の一例を概略的に示す断面図である。 本発明の効果を示す図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｒｕ配線の製造方法＞
最初に、本発明の一実施形態に係るＲｕ配線の製造方法について説明する。図１は本発明の一実施形態に係るＲｕ配線の製造方法を概略的に示すフローチャート、図２はその工程断面図である。
まず、半導体（例えばＳｉ）からなり、下部構造が形成された基体２０１の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜２０２が形成され、層間絶縁膜２０２にトレンチ２０３が所定パターンで形成され、トレンチ２０３の底部と基体２０１上の下部構造（図示せず）との間に所定間隔でビアホール２０４が形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。
次に、このウエハＷに対して、必要に応じて、前処理としてデガス（Ｄｅｇａｓ）プロセスや前洗浄（プリクリーン；Ｐｒｅ−Ｃｌｅａｎ）プロセスを行った後、トレンチ２０３やビアホール２０４の表面を含む全面に下地膜２０５を成膜する（ステップ２、図２（ｂ））。
Ｒｕ膜はＣｕ膜よりも拡散し難く、バリア膜の必要性は低いが、絶縁膜に対する密着性を良好にする観点から下地膜２０５を成膜する。Ｒｕ膜の密着性を良好にできるものであればよいが、バリア性も兼備したものが好ましく、従来からＣｕ配線形成時にＣｕ膜のバリア膜として用いられている、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜、およびＴｉＯＮ膜等を好適に用いることができる。下地膜２０５の厚さは０．１〜１０ｎｍが好ましく、０．５〜５ｎｍがより好ましい。下地膜は、ＡＬＤ、ＣＶＤ、イオン化ＰＶＤ（Ｉｏｎｉｚｅｄ ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）等で成膜することができる。ＴｉＮ膜、ＴａＮ膜、ＴｉＯＮ膜はＡＬＤにより成膜することが好ましく、Ｔａ膜はｉＰＶＤで成膜することが好ましい。なお、層間絶縁膜に直接Ｒｕ膜を成膜できる場合は下地膜２０５は必須ではない。
その後、Ｒｕ膜２０６を例えばＣＶＤにより成膜してトレンチ２０３およびビアホール２０４内にＲｕ膜２０６を埋め込む（ステップ３、図２（ｃ））。
その後、後で行われるＣＭＰによる平坦化処理に備えて、例えばＲｕ膜を埋め込みの際よりも大きな成膜速度でＣＶＤにより成膜し、積み増し層２０７を形成する（ステップ４、図２（ｄ））。
積み増し層２０７の形成後、アニール処理を行う（ステップ５、図２（ｅ））。このアニール処理は、Ｒｕ膜２０６のＲｕ結晶の粒径を増大させて抵抗を低くする作用、およびＲｕ膜２０６および積み増し層２０７中の炭素（Ｃ）や酸素（Ｏ）等の不純物を除去するために行われる。この処理はＨ２ガスを含むガス、例えばフォーミングガス（Ｈ２＋ＡｒまたはＨ２＋Ｎ２）を用いて行われる。この処理は必須ではないが、粒径増大効果および不純物除去効果があるため、行うことが好ましい。
この後、例えば従来からＣｕ配線を製造する際に用いられているＣＭＰによりウエハＷ表面の全面を研磨して、積み増し層２０７、Ｒｕ膜２０６および下地膜２０５の層間絶縁膜２０２の表面よりも上の部分を除去し、平坦化する（ステップ６、図２（ｆ））。これによりトレンチ２０３およびビアホール２０４内に下地膜２０５およびＲｕ膜２０６からなるＲｕ配線２０８が形成される。
＜Ｒｕ膜埋め込み工程および積み増し層形成工程＞
次に、Ｒｕ膜２０６埋め込み工程および積み増し層２０７形成工程について詳細に説明する。
埋め込みのためのＲｕ膜２０６は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用い、これをウエハＷ上で熱分解する熱ＣＶＤにより成膜することが好ましい。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができ、１０ｎｍ程度の狭いトレンチを埋め込むことができる。このときの成膜反応は、以下の（１）式に示す通りである。
Ｒｕ３（ＣＯ）１２（ｓ）＋Ｈｅａｔ→３Ｒｕ（ｓ）＋１２ＣＯ↑ …（１）
このときの成膜条件は、例えば処理容器内の圧力が０．０１３〜１３３．３Ｐａ（０．１ｍＴｏｒｒ〜１Ｔｏｒｒ）、好ましくは１．３〜６６．５Ｐａ（１０〜５００ｍＴｏｒｒ）の範囲であり、成膜温度（ウエハ温度）が１２０〜３００℃、好ましくは、１３０〜２５０℃の範囲である。
Ｒｕ膜２０６は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いて成膜することもできる。これらを用いた場合は、成膜原料ガスの他、必要に応じて還元ガスを用いてＣＶＤにより成膜することができる。なお、本実施形態において、Ｒｕ膜成膜のＣＶＤにはＡＬＤも含まれる。
埋め込みの際のＲｕ膜２０６の厚さはトレンチ２０３がほぼ完全に埋まる厚さであればよく、それよりも厚くてもよい。例えば、トレンチ幅が１０ｎｍの場合は、Ｒｕ膜２０６の厚さは、５ｎｍかそれよりも多少厚い厚さとする。
積み増し層２０７の形成は、Ｒｕ膜２０６の埋め込みの際と同様、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用い、これをウエハＷ上で熱分解する熱ＣＶＤによりＲｕ膜を成膜することで形成することが好ましい。また、上述したルテニウムのペンタジエニル化合物等の他の成膜原料を用いてＣＶＤにより成膜することもできる。
積み増し層２０７は、ＣＭＰによる平坦化処理の際に、ウエハ全面にＲｕ膜がある程度の厚さで形成されるようにするためのものである。例えばトレンチ幅が１０ｎｍであれば、埋め込みに必要なＲｕ膜の厚さは５ｎｍかそれより少し大きい程度であるのに対し、積み増し層は１５ｎｍより大きい厚さが必要となる。
Ｒｕ膜２０６を微細なトレンチ２０３やビアホール２０４に埋め込む場合、トレンチ２０３やビアホール２０４内での核成長を制御して、かつコンフォーマルな成膜が求められるので、成膜速度の制御が重要である。その結果、Ｒｕ膜２０６の埋め込みプロセスの際の成膜速度は遅いものとなる（例えば、成膜速度＜２ｎｍ／ｍｉｎ）。このため、Ｒｕ膜を埋め込む際の条件でＣＭＰによる平坦化に必要な高さまで成膜すると、Ｒｕ配線を製造するためのトータルのプロセス時間が長くなってしまう。
しかし、微細なトレンチ２０３およびビアホール２０４が埋め込まれた後は、平坦部への成膜となるため、埋め込みの際のように成膜速度を遅くする必要はない。
そこで、トレンチ２０３およびビアホール２０４へのＲｕ膜の埋め込みと、平坦部への成膜とを分け、埋め込みのためのＲｕ膜２０６を成膜した後、平坦部へＲｕ成膜して積み増し層２０７を形成する際に、埋め込みの際よりも成膜速度が大きくなるように成膜条件を設定する。これにより、全体のプロセス時間を短縮することができる。
成膜速度に影響を与えるプロセスパラメータとしては、成膜温度（ウエハ温度）、原料ガスの供給量、処理圧力、ウエハとシャワーヘッドのガス吐出面との間のギャップがあり、成膜温度が高いほど、原料ガス供給量が大きいほど、処理圧力が低いほど、さらにはギャップが広いほど成膜速度が大きくなる。したがって、積み増し層２０７を成膜する際に、これらのパラメータのうち少なくとも１種を調整することにより、埋め込みの際のＲｕ膜２０６よりも成膜速度を大きくすることができる。これらの中では、成膜温度が最も成膜速度に与える影響が大きい。例えば、Ｒｕ膜２０６埋め込みの際の成膜温度を１５０℃で行った後、積み増し層２０７形成の際のＲｕ膜成膜温度を２００℃とすることにより、成膜速度を２００％程度上昇させることができる。
また、上述のようにプロセスパラメータを調整して積み増し層２０７を成膜するステップ４の代わりに、積み増し層２０７となるＲｕ膜成膜の際に、水素（Ｈ）含有還元ガスを添加するステップ４′を行うことが好ましい。Ｈ含有還元ガスとしては、Ｈ２ガスを好適に用いることができる。また、Ｈ含有還元ガスとして他に、ＮＨ３ガスやＳｉＨ４ガスを用いることもできる。Ｈ含有還元ガスの流量は、１０〜５００ｓｃｃｍの範囲が好ましい。埋め込みＲｕ膜２０６を成膜する際にＨ２ガスのようなＨ含有還元ガスを添加せず、積み増し層２０７となるＲｕ膜成膜の際にＨ含有還元ガスを添加することにより、ウエハ上での成膜反応が促進されて成膜速度を大きくすることができ、上述のプロセスパラメータの調整の場合と同様に、全体のプロセス時間を短縮することができる。
このことを、図４を参照して説明する。図４は、成膜原料としてＲｕ３（ＣＯ）１２を用い、Ｈ２ガス添加ありとなしの場合の成膜速度を比較した図である。この際の条件は、Ｒｕ３（ＣＯ）１２流量：０．６ｓｃｃｍ（キャリアガス流量：３００ｓｃｃｍ）、ウエハ温度：２００℃、圧力：０．５Ｔｏｒｒ、Ｈ２ガス流量：１００ｓｃｃｍとした場合を示す。図４に示すように、Ｈ２ガスを添加することにより、Ｒｕ膜の成膜速度が上昇することがわかる。
また、積み増し層２０７となるＲｕ膜成膜の際にＨ２ガス等のＨ含有還元ガスを添加すると、水素がＣやＯ等の不純物と反応してこれらを除去する作用が発揮され、積み増し層２０７およびトレンチ２０３等に埋め込まれたＲｕ膜２０６中の不純物を除去することができる。
図５は、Ｒｕ３（ＣＯ）１２を用いＨ２ガスを添加せずに２．５ｎｍのＲｕ膜を成膜した後にフォーミングガスアニールを行わない場合（サンプル１）、Ｒｕ３（ＣＯ）１２を用いＨ２ガスを添加せずに２．５ｎｍのＲｕ膜を成膜した後にフォーミングガスアニールを行った場合（サンプル２）、Ｒｕ３（ＣＯ）１２を用いＨ２ガスを添加せずに２．０ｎｍのＲｕ膜を成膜した後にフォーミングガスアニールを行った場合（サンプル３）、Ｒｕ３（ＣＯ）１２を用いさらにＨ２ガスを添加して２．０ｎｍのＲｕ膜を成膜した後にフォーミングガスアニールを行った場合（サンプル４）について、不純物であるＣおよびＯの相対濃度を示す図である。図５のサンプル１とサンプル２を比較すると、フォーミングガスアニールを行ったサンプル２において不純物であるＣおよびＯが減少していることがわかる。また、Ｒｕ膜厚が２．５ｎｍおよび２．０ｎｍにおいてフォーミングガスアニールを行ったサンプル２とサンプル３を比較すると、不純物量は同程度であった。さらに、成膜時にＨ２ガスを添加しないサンプル３と添加したサンプル４を比較すると、Ｈ２ガスを添加することにより、不純物であるＣおよびＯがさらに減少していることがわかる。このことから、積み増し層２０７のＲｕ膜成膜時にＨ２ガス等のＨ含有還元ガスを添加することにより、フォーミングアニールと同様の不純物除去効果が得られることが確認された。
また、積み増し層２０７を形成する際にＨ含有還元ガスを供給することによりＲｕ膜２０６の結晶成長も期待できる。
すなわち、図３のフローチャートに示すように、ステップ４の代わりに、積み増し層２０７となるＲｕ膜成膜の際にＨ２ガス等のＨ含有還元ガスを添加するステップ４′を行うことにより、ステップ５のアニールを省略しても、アニールがある場合と同様の効果を得ることができる。
積み増し層２０７となるＲｕ膜成膜の際にＨ２ガス等のＨ含有還元ガスを添加するステップ４′を行う際に、併せて上記プロセスパラメータの少なくとも１種を調整して成膜速度がより大きくなるようにしてもよい。
なお、上述した埋め込みの際よりも大きな成膜速度でＲｕ膜を成膜して積み増し層２０７を形成するステップ４において、上記プロセスパラメータの少なくとも１種を調整することに加えてＨ含有還元ガスを添加してもよいし、Ｈ含有還元ガスの添加のみにより成膜速度を高めてもよい。これにより、不純物除去効果および結晶粒径増大効果が得られ、その後のステップ５のアニール処理によりそれらの効果を一層高めることができる。
［成膜システム］
次に、以上のＲｕ配線の製造方法を実施するために用いられる成膜システムの一例について説明する。
図６は、このような成膜システムの一例を概略的に示す水平断面図である。
成膜システム１は、下地膜成膜装置１１と、冷却装置１２と、埋め込み用Ｒｕ膜成膜装置１３ａ、積み増し用Ｒｕ膜成膜装置１３ｂとを有する。これらは、平面形状が七角形をなす真空搬送室１０の４つの壁部にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０内は、真空ポンプにより排気されて所定の真空度に保持される。
冷却装置１２は、下地膜成膜装置１１と埋め込み用Ｒｕ膜成膜装置１３ａとで処理温度に差があることから、下地膜成膜装置１１で処理されたウエハＷを埋め込み用Ｒｕ膜成膜装置１３ａに搬送する前に一旦室温に冷却するためのものであり、真空に保持されたチャンバー内に、ウエハＷが載置される冷却プレートが設けられた構造を有する。なお、下地膜成膜装置１１は、下地膜として上述したようにＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜、およびＴｉＯＮ膜等のいずれかを、ＡＬＤ、ＣＶＤ、イオン化ＰＶＤにより成膜する。また、埋め込み用Ｒｕ膜成膜装置１３ａおよび積み増し用Ｒｕ膜成膜装置１３ｂは後で詳細に説明するようにＣＶＤにより成膜する。
真空搬送室１０の他の３つの壁部には３つのロードロック室１４がゲートバルブＧ１を介して接続されている。ロードロック室１４を挟んで真空搬送室１０の反対側には大気搬送室１５が設けられている。３つのロードロック室１４は、ゲートバルブＧ２を介して大気搬送室１５に接続されている。ロードロック室１４は、大気搬送室１５と真空搬送室１０との間でウエハＷを搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室１５のロードロック室１４の取り付け壁部とは反対側の壁部にはウエハＷを収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート１６を有している。また、大気搬送室１５の側壁には、シリコンウエハＷのアライメントを行うアライメントチャンバー１７が設けられている。大気搬送室１５内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室１０内には、搬送機構１８が設けられている。搬送機構１８は、下地膜成膜装置１１、冷却装置１２、埋め込み用Ｒｕ膜成膜装置１３ａ、積み増し用Ｒｕ膜成膜装置１３ｂ、ロードロック室１４に対してウエハＷを搬送する。搬送機構１８は、独立に移動可能な２つの搬送アーム１９ａ，１９ｂを有している。
大気搬送室１５内には、搬送機構２０が設けられている。搬送機構２０は、キャリアＣ、ロードロック室１４、アライメントチャンバー１７に対してウエハＷを搬送するようになっている。
成膜システム１は全体制御部２１を有している。全体制御部２１は、下地膜成膜装置１１、冷却装置１２、埋め込み用Ｒｕ膜成膜装置１３ａ、積み増し用Ｒｕ膜成膜装置１３ｂの各構成部、真空搬送室１０の排気機構や搬送機構１８、ロードロック室１４の排気機構やガス供給機構、大気搬送室１５の搬送機構２０、ゲートバルブＧ、Ｇ１、Ｇ２の駆動系等を制御するＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。全体制御部２１の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム１に、所定の動作を実行させる。
次に、以上のように構成される成膜システム１の動作について説明する。以下の処理動作は全体制御部２１における記憶媒体に記憶された処理レシピに基づいて実行される。
まず、搬送機構２０により大気搬送室１５に接続されたキャリアＣからウエハＷを取り出し、いずれかのロードロック室１４のゲートバルブＧ２を開けてそのウエハＷをそのロードロック室１４内に搬入する。ゲートバルブＧ２を閉じた後、ロードロック室１４内を真空排気する。
そのロードロック室１４が、所定の真空度になった時点でゲートバルブＧ１を開けて、真空搬送室１０内の搬送機構１８の搬送アーム１９ａ，１９ｂのいずれかによりロードロック室１４からウエハＷを取り出す。
そして、下地膜成膜装置１１のゲートバルブＧを開けて、搬送機構１８のいずれかの搬送アームが保持するウエハＷを下地膜成膜装置１１に搬入し、ゲートバルブＧを閉じ、下地膜成膜装置１１により下地膜の成膜を行う。
下地膜の成膜処理が終了後、ゲートバルブＧを開け、搬送機構１８のいずれかの搬送アームにより、ウエハＷを搬出し、冷却装置１２のゲートバルブＧを開けてその中にウエハＷを搬入する。冷却装置１２でウエハＷを冷却した後、搬送機構１８のいずれかの搬送アームによりウエハＷを搬出し、埋め込み用Ｒｕ膜成膜装置１３ａのゲートバルブＧを開けてその中にウエハＷを搬入する。そして、埋め込み用Ｒｕ膜成膜装置１３ａにより埋め込み用のＲｕ膜の成膜を行う。
埋め込み用のＲｕ膜の成膜の後、搬送機構１８のいずれかの搬送アームによりウエハＷを搬出し、積み増し用Ｒｕ膜成膜装置１３ｂのゲートバルブＧを開けてその中にウエハＷを搬入する。そして、積み増し用Ｒｕ膜成膜装置１３ｂにより積み増し用のＲｕ膜を成膜し、積み増し層を形成する。
積み増し層の成膜がなされた後、積み増し用Ｒｕ膜成膜装置１３ｂのゲートバルブＧを開け、搬送機構１８の搬送アーム１９ａ，１９ｂのいずれかにより、その中のウエハＷを搬出し、引き続きいずれかのロードロック室１４のゲートバルブＧ１を開け、搬送アーム上のウエハＷをそのロードロック室１４内に搬入する。そして、そのロードロック室１４内を大気に戻し、ゲートバルブＧ２を開けて、搬送機構２０にてロードロック室１４内のウエハＷをキャリアＣに戻す。
以上のような処理を、複数のシリコンウエハＷについて同時並行的に行って、所定枚数のウエハＷの下地膜の成膜処理および埋め込みおよび積み増しのＲｕ膜の成膜処理が完了する。
以上のように積み増し層のＲｕ膜成膜まで終了した後、キャリアＣをアニール装置（図示せず）に搬送してウエハＷに対しアニール処理を行う。なお、アニール処理は、成膜システム１内にさらにアニール装置を設けて行ってもよいし、成膜システム１のロードロック室１４等のいずれかのモジュールにアニール機能を設けて行ってもよい。アニール処理を行った後、キャリアＣをＣＭＰ装置（図示せず）に搬送し、ウエハＷのＣＭＰ処理を行う。
（埋め込み用Ｒｕ膜成膜装置）
次に、上記成膜システム１の埋め込み用Ｒｕ膜成膜装置１３ａについて説明する。
図７は埋め込み用Ｒｕ膜成膜装置１３ａの一例を概略的に示す断面図である。
このＲｕ膜成膜装置１３ａは、気密に構成された略円筒状のチャンバー１０１を有しており、その中には被処理基板であるウエハＷを水平に支持するためのサセプタ１０２が、チャンバー１０１の底壁中央に設けられた円筒状の支持部材１０３により支持されて配置されている。サセプタ１０２にはヒーター１０５が埋め込まれており、このヒーター１０５はヒーター電源１０６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。なお、サセプタ１０２には、ウエハＷを支持して昇降させるための複数のウエハ昇降ピン（図示せず）がサセプタ１０２の表面に対して突没可能に設けられている。
チャンバー１０１の天壁には、Ｒｕ膜をＣＶＤ成膜するための処理ガスをチャンバー１０１内にシャワー状に導入するためのシャワーヘッド１１０がサセプタ１０２と対向するように設けられている。シャワーヘッド１１０は、後述するガス供給機構１３０から供給されたガスをチャンバー１０１内に吐出するためのものであり、その上部にはガスを導入するためのガス導入口１１１が形成されている。また、シャワーヘッド１１０の内部にはガス拡散空間１１２が形成されており、シャワーヘッド１１０の底面にはガス拡散空間１１２に連通した多数のガス吐出孔１１３が形成されている。
チャンバー１０１の底壁には、下方に向けて突出する排気室１２１が設けられている。排気室１２１の側面には排気配管１２２が接続されており、この排気配管１２２には真空ポンプや圧力制御バルブ等を有する排気装置１２３が接続されている。そして、この排気装置１２３を作動させることによりチャンバー１０１内を所定の減圧（真空）状態とすることが可能となっている。
チャンバー１０１の側壁には、真空搬送室１０との間でウエハＷを搬入出するための搬入出口１２７が設けられており、搬入出口１２７はゲートバルブＧにより開閉されるようになっている。
ガス供給機構１３０は、固体状の成膜原料Ｓとしてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を収容する成膜原料容器１３１を有している。成膜原料容器１３１の周囲にはヒーター１３２が設けられている。成膜原料容器１３１には、上方からキャリアガスを供給するキャリアガス供給配管１３３が挿入されている。キャリアガス供給配管１３３にはキャリアガスを供給するキャリアガス供給源１３４が接続されている。キャリアガスとしては、ＡｒガスやＮ２ガス等の不活性ガス、またはＣＯガスを用いることができる。また、成膜原料容器１３１には、成膜原料ガス供給配管１３５が挿入されている。この成膜原料ガス供給配管１３５は、シャワーヘッド１１０のガス導入口１１１に接続されている。したがって、キャリアガス供給源１３４からキャリアガス供給配管１３３を介して成膜原料容器１３１内にキャリアガスが吹き込まれ、成膜原料容器１３１内で昇華したルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）ガスがキャリアガスにより搬送されて成膜原料ガス供給配管１３５およびシャワーヘッド１１０を介してチャンバー１０１内に供給される。キャリアガス供給配管１３３には、流量制御用のマスフローコントローラ１３６とその前後のバルブ１３７ａ、１３７ｂが設けられている。また、ガス供給配管１３５には、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）のガス量を把握するための流量計１３８とその前後のバルブ１３９ａ，１３９ｂが設けられている。
ガス供給機構１３０は、さらに、不活性ガス供給源１４４と、不活性ガス供給源１４４に接続された不活性ガス供給配管１４５とを有する。不活性ガス供給配管１４５の他端は、成膜原料ガス供給配管１３５に接続されている。不活性ガスはとして例えばＡｒガス、Ｎ２ガス等が用いられる。不活性ガスは、成膜原料ガス供給配管１３５やチャンバー１０１内の残留ガスをパージするパージガスとして用いられる。また、不活性ガスは、成膜原料ガスを希釈する希釈ガスとして用いてもよい。不活性ガス供給配管１４５には、流量制御用のマスフローコントローラ１４６とその前後のバルブ１４７ａ，１４７ｂが設けられている。
埋め込み用Ｒｕ膜成膜装置１３ａは、その各構成部、例えば、ヒーター電源１０６、排気装置１２３、ガス供給機構１３０のバルブ、マスフローコントローラ等の各構成部を制御するための制御部１５０を有している。制御部１５０は全体制御部２１の指令により各構成部を制御する。
このように構成される埋め込み用Ｒｕ膜成膜装置１３ａにおいては、ゲートバルブＧを開にして搬入出口１２７からウエハＷをチャンバー１０１内に搬入し、サセプタ１０２上に載置する。サセプタ１０２はヒーター１０５により１２０〜３００℃、好ましくは１３０〜２５０℃の範囲内の温度、例えば１５０℃に加熱されており、チャンバー１０１内に不活性ガスが導入されることによりウエハＷが加熱され、排気装置１２３の真空ポンプによりチャンバー１０１内を排気して、チャンバー１０１内が調圧される。この時のチャンバー内の圧力は、０．０１３〜１３３．３Ｐａ（０．１ｍＴｏｒｒ〜１Ｔｏｒｒ）、好ましくは１．３〜６６．５Ｐａ（１０〜５００ｍＴｏｒｒ）の範囲、例えば１．３Ｐａ（１０ｍＴｏｒｒ）に保持される。
次いで、バルブ１３７ａ，１３７ｂを開にしてキャリアガス供給配管１３３を介して成膜原料容器１３１にキャリアガスを吹き込み、成膜原料容器１３１内でヒーター１３２の加熱により昇華して生成されたＲｕ３（ＣＯ）１２ガスをキャリアガスにより搬送し、成膜原料ガス供給配管１３５およびシャワーヘッド１１０を介してチャンバー１０１内に導入する。このときのＲｕ３（ＣＯ）１２ガスは、０．１〜３ｓｃｃｍ、好ましくは０．２〜１ｓｃｃｍの範囲とする。このとき、Ｒｕ３（ＣＯ）１２ガスの流量は、キャリアガスの流量で決まり、例えばキャリアガス流量を１０〜３００ｓｃｃｍにすることにより、Ｒｕ３（ＣＯ）１２ガスを０．１〜３ｓｃｃｍの流量で供給することができる。キャリアガスとしては、上述したように、ＡｒガスやＮ２ガス等の不活性ガス、またはＣＯガスを用いることができるが、ＣＯガスを用いることにより、配管内等での上記（１）式に示すＲｕ３（ＣＯ）１２ガスの分解反応を抑制することができ、Ｒｕ３（ＣＯ）１２の化学構造を極力保ったまま成膜ガスをウエハＷに供給することができる。
成膜処理終了後、チャンバー１０１内をパージし、ゲートバルブＧを開けて、搬送機構１８により、搬入出口１２７を介してウエハＷを搬出する。
埋め込み用Ｒｕ膜の成膜にあたっては、上述したように、トレンチやビアホール内での核成長を制御して、かつコンフォーマルな成膜が求められるので、成膜速度の制御が重要であり、成膜速度は、例えば、成膜速度＜２ｎｍ／ｍｉｎという遅い成膜速度となるように成膜温度、Ｒｕ３（ＣＯ）１２ガス流量、チャンバー内圧力、サセプタ１０２（ウエハＷ）とシャワーヘッド１１０との間のギャップ等のプロセスパラメータが調整される。
（積み増し用Ｒｕ膜成膜装置）
次に、上記成膜システム１の積み増し用Ｒｕ膜成膜装置１３ｂについて説明する。
上述したように、積み増し用Ｒｕ膜成膜装置１３ｂは、積み増し層としてのＲｕ膜を成膜するためのものであり、埋め込みの際よりも成膜速度が大きくなるように成膜条件が設定される。例えば、成膜温度、Ｒｕ３（ＣＯ）１２ガス流量、チャンバー内圧力、サセプタ１０２（ウエハＷ）とシャワーヘッド１１０との間のギャップ等のプロセスパラメータが調整される。このようなプロセスパラメータのみの調整の場合は、積み増し用Ｒｕ膜成膜装置１３ｂは、図７に示す埋め込み用Ｒｕ膜成膜装置１３ａと同様の構成のものを用い、プロセスパラメータのみを変更するようにすればよい。このように埋め込みの際の成膜速度よりも成膜速度が増加するようにプロセスパラメータを調整することにより、全体のプロセス時間を短縮することができる。
積み増し用Ｒｕ膜成膜装置１３ｂとして、Ｈ含有還元ガス、例えばＨ２ガスを添加して、成膜速度の増加の他に不純物の除去効果を得るものを用いる場合は、積み増し用Ｒｕ膜成膜装置１３ｂは、例えば図８に示すようなものとなる。図８中、図７と同じものには同じ符号を付して説明を省略する。
図８に示すように、この場合の積み増し用Ｒｕ膜成膜装置１３ｂは、図７のガス供給機構１３０の代わりに、Ｈ２ガスを供給する機構を備えたガス供給機構１３０′を有する。すなわち、ガス供給機構１３０′は、ガス供給機構１３０と同様、成膜原料容器１３１内の成膜原料Ｓをキャリアガスによりチャンバー１０１に供給し、かつ不活性ガス供給源１４４から不活性ガス配管１４５およびガス供給配管１３５を介してチャンバー１０１内に不活性ガスを導入可能な構成の他に、Ｈ含有還元ガスとしてＨ２ガスを供給するＨ２ガス供給源１５４と、Ｈ２ガス供給源１５４に接続されたＨ２ガス供給配管１５５とを有する。Ｈ２ガス供給配管１５５の他端は、成膜原料ガス供給配管１３５に接続されている。Ｈ２ガス供給配管１５５には、流量制御用のマスフローコントローラ１５６とその前後のバルブ１５７ａ，１５７ｂが設けられている。Ｈ含有還元ガスとしては、上述したように、ＮＨ３ガスやＳｉＨ４ガスであってもよい。
積み増し用Ｒｕ膜成膜装置１３ｂが図８に示すような構成の場合には、成膜の際に、成膜原料容器１３１内でヒーター１３２の加熱により昇華して生成されたＲｕ３（ＣＯ）１２ガスをキャリアガスにより搬送し、成膜原料ガス供給配管１３５およびシャワーヘッド１１０を介してチャンバー１０１内に導入するとともに、Ｈ２ガス供給源１５４からＨ２ガス供給配管１５５および成膜原料ガス供給配管１３５を介して、Ｈ２ガスをチャンバー１０１内に供給する。これにより、Ｈ２ガスの作用によって、成膜速度が増加し、全体のプロセス時間を短縮することができる。また、Ｈ２の作用により、ＣやＯ等の不純物を除去する効果、および結晶成長を促進する効果を得ることができる。したがって、アニール装置を設けなくてもアニール処理を行ったのと同等の効果を得ることができる。
図８の装置において、Ｈ２ガスを供給することに加え、上述した成膜速度に影響を与えるプロセスパラメータのうち少なくとも１種を調整することにより、成膜速度をさらに上昇することができ、全体のプロセス時間をより短縮することができる。
＜実験例＞
次に、実験例について説明する。
ここでは、幅１０ｎｍのトレンチに埋め込み分の５ｎｍと積み増し分の１５ｎｍの合計２０ｎｍのＲｕ膜を、埋め込みの際の条件（条件１）のままで連続して埋め込んだ場合（プロセスＡ）と、埋め込み条件（条件１）で５ｎｍ埋め込んだ後、成膜条件を成膜速度が大きくなる積み増し条件（条件２）に変えて積み増し分の１５ｎｍを埋め込んだ場合（プロセスＢ）についてプロセス時間を比較した。
このとき、埋め込み条件である条件１および積み増し条件２は以下の通りである。
・条件１
成膜温度（ウエハ温度）：１５０℃
チャンバー内圧力：１０ｍＴｏｒｒ
キャリアガス（ＣＯガス）流量：１００ｓｃｃｍ（Ｒｕ３（ＣＯ）１２流量１ｓｃｃｍに相当）
・条件２
成膜温度（ウエハ温度）：１９５℃
チャンバー内圧力：１００ｍＴｏｒｒ
キャリアガス（ＣＯガス）流量：２００ｓｃｃｍ（Ｒｕ３（ＣＯ）１２流量２ｓｃｃｍに相当）
Ｈ２ガス流量：１００ｓｃｃｍ
その結果、図９に示すように、埋め込み条件である条件１のままでＲｕ膜の埋め込みから積み増しの合計２０ｎｍを連続して成膜したプロセスＡの場合は、プロセス時間が１０６７ｓｅｃとなったのに対し、埋め込み条件である条件１でＲｕ膜を５ｎｍ埋め込んだ後、積み増し条件である条件２で１５ｎｍのＲｕ膜積み増し層を成膜したプロセスＢの場合は、５１２ｓｅｃまたはそれ以下となり、プロセス時間を半分以下に短縮できることが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の技術思想の範囲内で種々変形可能である。例えば、上記実施形態で説明した成膜システム、埋め込み用Ｒｕ膜成膜装置、積み増し用Ｒｕ成膜装置は、あくまで例示であって、本実施形態に限るものではない。また、一つのＲｕ膜成膜装置で条件を変えてＲｕ膜の埋め込みと積み増し層の形成とを行ってもよい。ただし、条件設定の変更に時間がかかる場合は、上記実施形態のように埋め込み用Ｒｕ膜成膜装置と積み増し用Ｒｕ膜成膜装置とを分けることが好ましい。
また、上記実施形態では、トレンチおよびビアホールが形成された層間絶縁膜に対して下地膜を成膜し、その後Ｒｕ膜を埋め込むことによりＲｕ配線を製造する場合について説明したが、下地膜は必須ではなく、また、トレンチやビアホールに限らず、凹部を有する基板に対してＲｕ膜を埋め込むことによりＲｕ配線を製造する場合であれば適用可能である。
また、被処理基板として半導体ウエハを例示したが、本発明の原理上、これに限定されるものではなく、例えば液晶表示装置用基板に代表されるＦＰＤ用基板等の他の基板であってもよいことは言うまでもない。
１；成膜システム
１０；真空搬送室
１１；下地膜成膜装置
１２；冷却装置
１３ａ；埋め込み用Ｒｕ膜成膜装置
１３ｂ；積み増し用Ｒｕ膜成膜装置
１４；ロードロック室
１０１；チャンバー
１０２；サセプタ
１０５；ヒーター
１１０；シャワーヘッド
１３０；ガス供給機構
１３１；成膜原料容器
１３４；キャリアガス供給源
１５４；Ｈ２ガス供給源
２０１；基体
２０２；層間絶縁膜
２０３；トレンチ
２０４；ビアホール
２０５；下地膜
２０６；Ｒｕ膜（埋め込みＲｕ膜）
２０７；積み増し層（積み増しＲｕ膜）
２０８；Ｒｕ配線
Ｗ；半導体ウエハ

Claims (15)

  1. 表面に凹部が形成された所定の膜を有する基板に対し、前記凹部を埋めてルテニウム配線を製造するルテニウム配線の製造方法であって、
    ルテニウム原料ガスを用いたＣＶＤにより第１のルテニウム膜を成膜して前記凹部を埋め込む工程と、
    前記凹部内に埋め込んだ前記第１のルテニウム膜の上に、ルテニウム原料ガスを用いたＣＶＤにより埋め込みの際よりも大きな成膜速度で第２のルテニウム膜を成膜し、積み増し層を形成する工程と、
    基板表面の前記第２のルテニウム膜および前記第１のルテニウム膜をＣＭＰにより除去して平坦化する工程と
    を有することを特徴とするルテニウム配線の製造方法。
  2. 前記積み増し層を形成する際の前記第２のルテニウム膜の成膜は、前記第１のルテニウム膜を成膜する際のプロセスパラメータの値を調整することにより、成膜速度を前記第１のルテニウム膜の成膜速度よりも大きくすることを特徴とする請求項１に記載のルテニウム配線の製造方法。
  3. 前記積み増し層を形成する際の前記第２のルテニウム膜の成膜は、プロセスパラメータの値の調整として、成膜温度を高くすること、原料ガス供給量を大きくすること、処理圧力を低くすること、および、基板とガス吐出面との間のギャップを広くすることの少なくとも１種により成膜速度を大きくすることを特徴とする請求項２に記載のルテニウム配線の製造方法。
  4. 前記平坦化する工程よりも前に、水素含有雰囲気でアニール処理する工程をさらに有することを特徴とする請求項１から請求項３のいずれか１項に記載のルテニウム配線の製造方法。
  5. 前記積み増し層を形成する際の前記第２のルテニウム膜の成膜は、水素含有還元ガスを添加することにより、成膜速度を前記第１のルテニウム膜の成膜速度よりも大きくすることを特徴とする請求項１から請求項４のいずれか１項に記載のルテニウム配線の製造方法。
  6. 前記水素含有還元ガスは、Ｈ２ガス、ＮＨ３ガス、およびＳｉＨ４ガスの少なくとも１種であることを特徴とする請求項５に記載のルテニウム配線の製造方法。
  7. 表面に凹部が形成された所定の膜を有する基板に対し、前記凹部を埋めてルテニウム配線を製造するルテニウム配線の製造方法であって、
    ルテニウム原料ガスを用いたＣＶＤにより第１のルテニウム膜を成膜して前記凹部を埋め込む工程と、
    前記凹部内に埋め込んだ前記第１のルテニウム膜の上に、ルテニウム原料ガスに水素含有還元ガスを添加したＣＶＤにより第２のルテニウム膜を成膜し、積み増し層を形成する工程と、
    基板表面の前記第２のルテニウム膜および前記第１のルテニウム膜をＣＭＰにより除去して平坦化する工程と
    を有することを特徴とするルテニウム配線の製造方法。
  8. 前記水素含有還元ガスは、Ｈ２ガス、ＮＨ３ガス、およびＳｉＨ４ガスの少なくとも１種であることを特徴とする請求項７に記載のルテニウム配線の製造方法。
  9. 前記積み増し層を形成する際の前記第２のルテニウム膜の成膜は、前記第１のルテニウム膜を成膜する際のプロセスパラメータの値を調整することにより、成膜速度を前記第１のルテニウム膜の成膜速度よりも大きくすることを特徴とする請求項７または請求項８に記載のルテニウム配線の製造方法。
  10. 前記積み増し層を形成する際の前記第２のルテニウム膜の成膜は、プロセスパラメータの値の調整として、成膜温度を高くすること、原料ガス供給量を大きくすること、処理圧力を低くすること、および、基板とガス吐出面との間のギャップを広くすることの少なくとも１種により成膜速度を大きくすることを特徴とする請求項９に記載のルテニウム配線の製造方法。
  11. 前記第１のルテニウムの成膜に先立って、前記凹部内に下地膜を形成する工程をさらに有することを特徴とする請求項１から請求項１０のいずれか１項に記載のルテニウム配線の製造方法。
  12. 前記下地膜は、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜、およびＴｉＯＮ膜のいずれかであることを特徴とする請求項１から請求項１１のいずれか１項に記載のルテニウム配線の製造方法。
  13. 前記第１のルテニウム膜および前記第２のルテニウム膜は、ルテニウム原料ガスとしてルテニウムカルボニルを用いて成膜することを特徴とする請求項１から請求項１２のいずれか１項に記載のルテニウム配線の製造方法。
  14. 前記第１のルテニウム膜および前記第２のルテニウム膜を形成する際の処理温度は、１２０〜３００℃の範囲であることを特徴とする請求項１３に記載のルテニウム配線の製造方法。
  15. 前記第１のルテニウム膜および前記第２のルテニウム膜を形成する際の圧力は、０．０１３〜１３３．３３Ｐａの範囲であることを特徴とする請求項１３または請求項１４に記載のルテニウム配線の製造方法。
JP2017039146A 2017-03-02 2017-03-02 ルテニウム配線の製造方法 Active JP6807251B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017039146A JP6807251B2 (ja) 2017-03-02 2017-03-02 ルテニウム配線の製造方法
US15/899,602 US10629433B2 (en) 2017-03-02 2018-02-20 Method of manufacturing ruthenium wiring
TW107106470A TWI751291B (zh) 2017-03-02 2018-02-27 釕配線的製造方法
KR1020180024629A KR102053517B1 (ko) 2017-03-02 2018-02-28 루테늄 배선의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017039146A JP6807251B2 (ja) 2017-03-02 2017-03-02 ルテニウム配線の製造方法

Publications (2)

Publication Number Publication Date
JP2018147949A true JP2018147949A (ja) 2018-09-20
JP6807251B2 JP6807251B2 (ja) 2021-01-06

Family

ID=63355851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017039146A Active JP6807251B2 (ja) 2017-03-02 2017-03-02 ルテニウム配線の製造方法

Country Status (4)

Country Link
US (1) US10629433B2 (ja)
JP (1) JP6807251B2 (ja)
KR (1) KR102053517B1 (ja)
TW (1) TWI751291B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021014613A (ja) * 2019-07-11 2021-02-12 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
JP2021015947A (ja) * 2019-07-16 2021-02-12 東京エレクトロン株式会社 ＲｕＳｉ膜の形成方法及び基板処理システム
WO2022202315A1 (ja) * 2021-03-23 2022-09-29 東京エレクトロン株式会社 埋め込み方法および処理システム
WO2022209982A1 (ja) * 2021-03-29 2022-10-06 東京エレクトロン株式会社 ルテニウム膜の成膜方法及び処理装置
WO2023008239A1 (ja) * 2021-07-27 2023-02-02 東京エレクトロン株式会社 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置
KR20230042561A (ko) 2021-09-21 2023-03-28 도쿄엘렉트론가부시키가이샤 성막 장치, 성막 방법 및 성막 시스템
KR20230042566A (ko) 2021-09-21 2023-03-28 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
US11387112B2 (en) * 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
KR20210077064A (ko) 2019-12-16 2021-06-25 삼성전자주식회사 반도체 소자
CN112151625B (zh) * 2020-09-04 2022-10-14 泰州隆基乐叶光伏科技有限公司 太阳电池及生产方法、电池组件
JP2022076335A (ja) * 2020-11-09 2022-05-19 東京エレクトロン株式会社 ルテニウム膜を成膜する方法及び装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001234347A (ja) * 1999-12-23 2001-08-31 Samsung Electronics Co Ltd 工程条件を変化させつつ化学気相蒸着法でルテニウム膜を形成する方法及びそれにより形成されたルテニウム膜
JP2009081432A (ja) * 2007-09-03 2009-04-16 Ulvac Japan Ltd 半導体装置の製造方法
JP2014017345A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2014187307A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
JP2016151025A (ja) * 2015-02-16 2016-08-22 東京エレクトロン株式会社 ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3183243B2 (ja) * 1998-02-25 2001-07-09 日本電気株式会社 薄膜キャパシタ及びその製造方法
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US7285308B2 (en) * 2004-02-23 2007-10-23 Advanced Technology Materials, Inc. Chemical vapor deposition of high conductivity, adherent thin films of ruthenium
JP2006148075A (ja) 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7279421B2 (en) 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
US7273814B2 (en) * 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate
US9299643B2 (en) * 2008-09-29 2016-03-29 Cypress Semiconductor Corporation Ruthenium interconnect with high aspect ratio and method of fabrication thereof
JP5193913B2 (ja) 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP5487748B2 (ja) * 2009-06-16 2014-05-07 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
US20170271512A1 (en) * 2016-03-21 2017-09-21 International Business Machines Corporation Liner-less contact metallization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001234347A (ja) * 1999-12-23 2001-08-31 Samsung Electronics Co Ltd 工程条件を変化させつつ化学気相蒸着法でルテニウム膜を形成する方法及びそれにより形成されたルテニウム膜
JP2009081432A (ja) * 2007-09-03 2009-04-16 Ulvac Japan Ltd 半導体装置の製造方法
JP2014017345A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2014187307A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
JP2016151025A (ja) * 2015-02-16 2016-08-22 東京エレクトロン株式会社 ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021014613A (ja) * 2019-07-11 2021-02-12 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
JP7278164B2 (ja) 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
JP2021015947A (ja) * 2019-07-16 2021-02-12 東京エレクトロン株式会社 ＲｕＳｉ膜の形成方法及び基板処理システム
JP7296806B2 (ja) 2019-07-16 2023-06-23 東京エレクトロン株式会社 ＲｕＳｉ膜の形成方法及び基板処理システム
US11981992B2 (en) 2019-07-16 2024-05-14 Tokyo Electron Limited Method for forming RuSi film and substrate processing system
WO2022202315A1 (ja) * 2021-03-23 2022-09-29 東京エレクトロン株式会社 埋め込み方法および処理システム
WO2022209982A1 (ja) * 2021-03-29 2022-10-06 東京エレクトロン株式会社 ルテニウム膜の成膜方法及び処理装置
WO2023008239A1 (ja) * 2021-07-27 2023-02-02 東京エレクトロン株式会社 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置
KR20240032127A (ko) 2021-07-27 2024-03-08 도쿄엘렉트론가부시키가이샤 기판 표면에 형성된 오목부에 대해 루테늄을 매립하는 방법 및 장치
KR20230042561A (ko) 2021-09-21 2023-03-28 도쿄엘렉트론가부시키가이샤 성막 장치, 성막 방법 및 성막 시스템
KR20230042566A (ko) 2021-09-21 2023-03-28 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 시스템

Also Published As

Publication number Publication date
KR102053517B1 (ko) 2019-12-06
TW201841261A (zh) 2018-11-16
JP6807251B2 (ja) 2021-01-06
KR20180101226A (ko) 2018-09-12
US20180254181A1 (en) 2018-09-06
TWI751291B (zh) 2022-01-01
US10629433B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
JP6807251B2 (ja) ルテニウム配線の製造方法
JP6324800B2 (ja) 成膜方法および成膜装置
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
US11171046B2 (en) Methods for forming cobalt and ruthenium capping layers for interconnect structures
KR102017944B1 (ko) 니켈 배선의 제조 방법
KR102103072B1 (ko) 구리 배선의 제조 방법
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
JP2017050304A (ja) 半導体装置の製造方法
KR101923807B1 (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
WO2022209982A1 (ja) ルテニウム膜の成膜方法及び処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6807251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250