JP2009075551A - 画素階調の拡張方法、画素キャパシタ充電時間駆動方法及び装置 - Google Patents

Abstract

【課題】画素キャパシタの充電時間を制御することにより画素階調の拡張を実現し、表示可能な色の数量を大幅に増加するとともに、人の目の残留と視覚惰性の特性を利用する時に視覚で格子状の縞を形成する可能性のある欠陥を克服することを目的とする。
【解決手段】第1グレードのグレースケール毎の階調電圧の充電時間を制御し、そのレベルを細分して、充電時間がそれぞれ異なるが、階調電圧が同一の第2グレードのグレースケールを複数に生成し、その中、第2グレードのグレースケール毎は、階調電圧がそれに対応する第1グレードのグレースケールの階調電圧と同一であって、充電時間が当該第2グレードのグレースケールに対応する画素階調の拡張方法を提供する。この方法を利用して、液晶パネルで表示する画素の第1グレードのグレースケールを拡張することができ、従来技術で使用するフレームレート制御方法による表示不良の欠陥を克服した。
【選択図】図１

Description

本発明は、画素階調を生成する方法に関し、特に、画素充電時間を制御することにより画素階調を拡張する方法に関する。本発明は、更に液晶画素での階調電圧を制御する駆動方法と駆動装置に関し、特に画素キャパシタの充電時間を制御する駆動方法と駆動装置に関する。

液晶パネルの色表示能力は、色チャネル毎に液晶パネルが表示できる階調のビット数で記述される。現在6bitの液晶表示パネルは普遍に採用されている。6bitのパネルは、チャネル毎に2の6乗、即ち64レベルの階調を表示でき、パネルが赤・緑・青（以下R、G、Bと略称）の三つの色チャネルを備え、262144色（64´64´64＝262144）の表示が可能となるのを意味する。8bitのパネルは、256レベルの階調を表示し、16777216（16.7M）色の表示が可能となることが類推できる。以上から分かるように、6bitのパネルが物理的に表示可能な色は、8bitのパネルの2％に足らない。そのため、6bitのパネルと8bitのパネルの差別を減少し、6bitのパネルの応用寿命を延長することを主な目的として、色強化技術が採用される。色強化技術は、画素ディザリング（Pixel Dithering、以下、PDと略称）アルゴリズムとフレームレート制御（Frame Rate Control、以下FRCと略称）技術を主に含む。

6bitのパネルが提供するのは、0、4、8、12、16、20、…252までの不連続のカラースケールであるが、8bitのパネルが提供するのは、0、1、2、3、4、…255までの連続のカラースケールであるので、6bitのパネルの色が少ないようになってしまった。PDアルゴリズムの原理は、近い色を速く切り替えて、人の目の残留効果を利用して欠く色を獲得することにある。第1種の方法は、同一の画素に使われ、画素が時刻T0で0レベルの階調を、時刻T1で4レベルの階調を表示するように繰り返して、人の目の残留効果を利用して二つの画素の階調情報を混合して2レベルの階調を近似に獲得する。第2種の方法は、四つの画素からなる画素ブロックアレーで、対角線方向の二つの画素がそれぞれ同じの0レベル或いは4レベルの階調を表示し、このように、観察距離で2レベル階調の色情報を獲得することができる。この方法を用いて、6bitのパネルがより多いカラースケールを獲得することができる。

FRC技術は人の目の視覚惰性を主に利用する。この特性は、人の目の輝度に対する感覚が物体の輝度の消失につれて即刻に消失することではなく、一定時間後で消失することを意味する。簡単な一例を挙げると、CRTディスプレイのスクリーンを、まずフルスクリーンが純赤色である状態に調整して、そして突然にフルスクリーンの純黄色に切り替え、切り替えだばかりの一瞬、スクリーンで「見た」のは赤色ではないし、黄色でもなく、オレンジである。その原因は、視覚惰性のせいで、最初の赤色がまだ目に残されるが、新に目に入る黄色が一時的に残されている赤色と感覚に重畳して、本来存在しない色であるオレンジを「見た」。 FRC技術は、このような道理を利用して、フレームレートと隣接のフレームの間の色を適宜に制御することにより、時間と空間に出力するデータを制御して、擬似の方式でフルカラーの画面を表現する。このように液晶パネルが動画を再現する時に、液晶パネル自身が表示できない色を「見た」。

PDアルゴリズムとFRC技術両者は、液晶パネルにより多い色スケールを獲得させることができ、表示できる色の数量を16.2Mに拡張することができる。現在、色を16.7Mに拡張できるHi-FRC（高FRC）技術が更に知られている。

以上の技術は、人の目の残留と視覚惰性の特性を利用して、連続する複数のフレームの画面の出力データを制御して、出力するグレースケールの数を拡張することを実行する。前述技術の欠陥は、データの処理に対して特定のアルゴリズムを採用するので、ある特定の画面を表示する場合に、画面にはフリッカが現れる可能性がある一方、FRC演算する階調画面に対して、人の目が微弱的な画面の変化を捉えることができるので、視覚には格子状の縞を形成する可能性があるのにある。

本発明の一つの目的は、画素のグレースケール数を拡張し、人の目の残留と視覚惰性の特性による表示不良の欠陥を克服した画素階調の拡張方法を提供することである。

本発明の別の目的は、いくつかの実施例によって、画素キャパシタの充電電圧の出力時間を制御して、画素のグレースケール数が拡大するための画素充電時間を制御する駆動方法を提供することである。

本発明のさらに別の目的は、いくつかの実施例によって、画素キャパシタの充電電圧の出力時間を制御して、画素のグレースケールの数を拡張するための画素充電時間を制御する駆動装置を提供することである。

本発明の第１の目的を実現するために、本発明の実施例の画素階調の拡張方法は、第1グレードのグレースケール毎の階調電圧の充電時間を制御し、充電時間がそれぞれ異なるが、階調電圧が同一の第2グレードのグレースケールを複数生成し、その中、第2グレードのグレースケール毎は、階調電圧が対応する第1グレードのグレースケールの階調電圧と同一であって、充電時間が当該第2グレードのグレースケールに対応する。

本発明の他の目的を実現するために、本発明の実施例の画素階調の拡張方法は、8bitの低圧差分信号中の高位の6bitデータ信号を切り取って、データバッファに一時に保存するステップと、
データバッファ内の高位の6bitデータ信号をフォーマット変換処理して、ミニ型の低圧差分信号或いは低振幅の差分信号を生成するステップと、
ミニ型の低圧差分信号或いは低振幅の差分信号をD/A変換して、画素キャパシタに出力されて当該画素キャパシタを充電する階調電圧を生成するステップと、
8bitの低圧差分信号中の低位の2bitデータ信号に基づいて、それに対応する遅延制御時間を選択し、当該遅延制御時間に基づいて、前述画素キャパシタを充電する時間に対して遅延処理を行うステップと、を含む。

本発明の別の目的を実現するために、本発明の実施例に係る画素充電時間を制御する駆動装置において、
8bitの低圧差分信号中の高位の6bitデータ信号を切り取ってフォーマット変換部に出力し、8bitの低圧差分信号中の低位の2bitデータ信号を第2ユニットに出力するための第1ユニットと、
前述高位の6bitデータ信号を、フォーマット変換処理によりミニ型の低圧差分信号或いは低振幅差分信号に変換するための前述フォーマット変換部と、
ミニ型の低圧差分信号或いは低振幅の差分信号をD/A変換して、画素キャパシタに出力されて当該画素キャパシタを充電する階調電圧を生成するためのD/A変換部と、
前述8bitの低圧差分信号中の低位の2bitデータ信号に基づいて、それに対応する遅延制御時間を選択し、当該遅延制御時間に基づいて、前述画素キャパシタを充電する時間に対して遅延処理を行う第2ユニットと、を含む。

以上の技術方案から分かるように、本発明が提供する画素階調の拡張方法は、画素キャパシタの充電時間を制御することにより実現することができる。人の目の残留と視覚惰性の特性を利用することによる表示不良の欠陥を克服して、液晶表示の品質を向上させる。本発明が提供する画素充電時間を制御する駆動方法と駆動装置は、画素キャパシタの充電時間を制御することにより画素階調の拡張ことを実現し、表示可能な色の数量を大幅に増加するとともに、人の目の残留と視覚惰性の特性を利用する時に視覚で格子状の縞を形成する可能性のある欠陥を克服する。

以下、具体の実施例を図面と合わせることによって、本発明をさらに詳しく説明すると以下のようになる。

従来の技術において、画素の階調を拡張する方法は、人の目の残留と視覚惰性の特性を利用して異なる画素の色を混合する。本発明の以下の実施例において、8bitの入力データを区分することにより、4スケールの階調を単位として、256スケールの階調電圧を64スケールの階調電圧に変換して出力する。そして、液晶パネルでの画素キャパシタを充電する時に、さらにスケール毎の出力階調電圧の出力時間を制御して画素キャパシタの充電時間が制御される。四つ毎の階調間の三つスケール階調を区分して、ソースドライバが出力する6bitのデータで256スケールの階調を表示する目的を達して、液晶パネルが表示可能な階調数が多くになり、色が豊富になる。

画素階調の拡張方法の実施例１
従来の技術において、階調は、ソースドライバが液晶パネルでのそれぞれのソースチャネルの画素キャパシタに異なる階調電圧を発送して実現される。6bitのソースドライバが2⁶=64スケールの階調電圧を生成することができ、当該階調で画素キャパシタを充電する。印加された異なるスケールの階調電圧に基づいて、画素キャパシタが0〜63種類の異なる充電状況を生成でき、画素キャパシタの電場の作用で、液晶分子が偏向して64スケール階調の表示効果を奏する。

出力される6bitのデータを拡張するために、図１のように示す、第１グレードのグレースケールｎ（以下、GL(ｎ)と略称、ここで、ｎは0〜63の正整数である）を第２グレードのグレースケールGL(4ｎ)、つまりGL0、GL4、GL8 、…GL252に拡張するとともに、GL(4ｎ)の後に三つの第２グレードのグレースケールGL(4ｎ+1)、GL(4ｎ+2)、GL(4ｎ+3)を増加する。同図に示すように、もとの6bitデータ時の一つの第１グレードのグレースケールは、現在の四つの第２グレードのグレースケール（GL(4ｎ)、GL(4ｎ+1)、GL(4ｎ+2)とGL(4ｎ+3)）に拡張され、もとの64スケール階調を256スケール階調に拡張され、即ち6bitデータから現在の8bitデータに拡張される。

第２グレードのグレースケールGL(4ｎ)にとって、階調電圧が6bitのソースドライバの出力電圧である。図２に示すように、ほかに拡張される第2グレードの諧調に対応する電圧は、例えは、拡張されたGL(4ｎ)、GL(4ｎ+1)、GL(4ｎ+2)とGL(4ｎ+3)の充電時間がそれぞれt1、t2、t3を遅延されるように、画素キャパシタの充電時間を次第に減少させるように、第1グレードの諧調毎の階調電圧の充電時間を制御する。充電時間が異なると、画素キャパシタに印かされる電圧の出力時間も異なるようになってしまうので、印かされる階調電圧に対応する異なる第２グレードのグレースケールを形成する。理論的には、その第２グレードのグレースケールの階調の数は限りない複数である。

液晶画素キャパシタの充電時間を制御することを利用して、階調の拡張を実現することができる。この方法は、液晶画素の駆動回路を改善したもので、人の目の残留と視覚惰性の特徴の特性を利用して異なる画素色を混合する方法より、安定性と信頼性がより高く、液晶表示の画面品質を向上させる。

画素階調の拡張方法の実施例２
前述実施例の中で説明したように、画素キャパシタの充電時間を制御して階調の拡張を実現する方法において、ノーマルホワイトの液晶表示パネルについて、グレースケールが階調電圧の低減につれて高くなり、グレースケールが高いほど、液晶表示パネルの表示可能な色が明るくなる。それに対して、ノーマルブラックの液晶表示パネルについて、グレースケールが同じく階調電圧の低減につれて高くなり、グレースケールが高いほど、液晶表示パネルの表示可能な色が暗くなる。ノーマルホワイトの液晶表示パネル或いはノーマルブラックの液晶表示パネルについて、本発明の実施例の中に説明した画素の階調を拡張方案を適用することができる。

第1グレードのグレースケールを拡張する場合に、第２グレードのグレースケールは、階調電圧が充電時間の減少につれて高くなる。図３に示すように、第1グレードのグレースケール毎に、拡げられた第２グレードのグレースケールにおけるグレースケールの最低の第２グレードのグレースケール（GL(4n)）に対応する階調電圧の充電時間が最初の充電時間である。第２グレードのグレースケールにおけるグレースケールの最高の第２グレードのグレースケール（GL(4n+3)）に対応する階調電圧の充電時間が最も短いが、この第２グレードのグレースケールに対応する階調電圧は、次の第１グレードグレースケールの階調電圧、つまり（GL(n+1)）より大きく、換言すれば、次の第1グレードのグレースケールから拡張された第２グレードのグレースケールにおけるグレースケールの最低の階調電圧、つまりGL（4(n+1)）より大きい。そうすると、グレースケールの連続性が保持される。

図2に示すように、第1グレードのグレースケールの階調電圧の充電時間を制御するには具体的に、第1グレードのグレースケールの階調電圧の充電時間の終了時刻を固定して、当該第1グレードのグレースケールの階調電圧の充電開始時刻を遅延処理して異なる拡張された第2グレードのグレースケールの階調電圧の充電時間を生成する。

画素充電時間を制御する駆動方法の実施例１
薄膜トランジスタ（以下、TFTと略称）液晶表示装置について、画素キャパシタを駆動する過程は、受信されたデータ信号を変換してソースドライバに伝送し、ソースドライバでデジタル/アナログ変換（以下D/Aと略称）して、階調電圧に変換してパネルに出力する。そして、ゲートドライバにより液晶表示の画素をラインずつ選択導通し、階調電圧を液晶パネルにおける選択導通されたラインの画素キャパシタに出力し、表示するための駆動を行う。しかし、D/A変換する時にサンプリングされたbit数は、チップのコストを考えながら決定する必要があるため、表現可能な階調の数量が限られ、表現可能な色の数量はとても少ない。

本実施例において使用される画素充電時間を制御する駆動方法は前述駆動過程を改善した。図４に示すように、本実施例において使用される駆動方法を概括すると、以下のステップを含む。
8bitの低圧差分信号中の高位の6bitデータ信号を切り取して、データバッファに一時に保存するステップ11。
データバッファ内の高位の6bitデータ信号をフォーマット変換処理して、ミニ型の低圧差分信号或いは低振幅の差分信号を生成するステップ12。
ミニ型の低圧差分信号或いは低振幅の差分信号をD/A変換して、階調電圧を生成して、当該階調電圧をソースドライバでD/A変換して画素キャパシタに出力して、当該画素キャパシタを充電するステップ13。
8bitの低圧差分信号中の低位の2bitデータ信号に基づいて、それに対応する遅延制御時間を選択し、当該遅延制御時間に基づいて、前述画素キャパシタを充電する時間に対して遅延処理を行うステップ14。

前述のステップ14で説明する、8bitの低圧差分信号中の低位の2bitデータ信号に基づいてそれに対応する遅延制御時間を選択することは、表１のように示す。

低位2bitデータ信号は、変換により四つの異なる制御チャネルアドレス信号を生成できる。液晶表示パネルの各ラインでの全部のソースチャネル中で、表示する階調は0、4、8、…、即ち4の倍数である。GL（4N）の画素は、制御チャネルアドレス信号が00であり、当該チャネルを選択導通する場合に対応する遅延時間が0であり、即ち、対応する階調電圧充電時間制御のチャネルがない。GL（4N+1）の画素が所属するチャネルは、チャネルアドレスが01であり、当該チャネルを選択導通する場合に対応する遅延時間がｔ1である。GL（4N+2）の画素が所属するチャネルは、チャネルアドレスが10であり、当該チャネルを選択導通する場合に対応する遅延時間がｔ2である。GL（4N+3）の画素が所属するチャネルは、チャネルアドレスが11であり、当該チャネルを選択導通する場合に対応する遅延時間がｔ3である。

図3に示すように、画素キャパシタの充電時間を調整して同一階調電圧（例えばGL0の電圧）を複数の充電時間に対応させるように、前述制御チャネルアドレス信号により、階調電圧が液晶パネルでの対応する画素キャパシタに出力された時の遅延を制御できる。充電時間が異なるため、画素キャパシタの充電状況も異なる。充電時間の長い画素キャパシタの充電が十分であり、電場がより強い（例えばGL0の電圧、充電時間が変わらない）が、充電時間の短い画素キャパシタの充電が不足であり、電場がより弱い（例えば拡張されたGL1、GL2とGL3の充電時間がそれぞれｔ1、ｔ2、ｔ3を遅延される）。このように、同一階調電圧が画素キャパシタの異なる電場に対応することができ、液晶分子が異なる電場の作用で偏向して、異なる階調を生成でき、階調の拡張を実現して（単一階調であるGL0を四つの階調GL0、GL1、GL2、GL3に拡張する）、液晶パネルの表示可能な階調数を増加させ、表示する色の品質を向上させる。

画素充電時間を制御する駆動方法の実施例2
前述実施例のステップ11において、8bitの低圧の差分信号が二つの経路に分けて入力することができる。液晶表示パネルのライン毎に表示される画素の数量が多いため、二つの経路に分けて入力することによりデータの伝送圧力を低減することができる。例えば、画素ラインの配列において、2ｎ-1番目の画素に対応する全部の8bit低圧差分信号が一つ経路で伝送され、2ｎ番目の画素に対応する全部の8bit低圧差分信号がほかの一つ経路で伝送される。ここで、ｎは正整数であり、ｎ＝1、2、3、…。二つ経路のデータ信号が入力された後で、データのバッファリングを行う。液晶表示パネルの1ラインのサブ画素に対応する全部8bit のデータが合弁、ラインデータに配列されて出力されるのを待つのは、データの入力効率を向上させ、妨害信号の影響を低減することかできる。ステップ13において、信号が変換される前に効率的に管理されるように、ミニ型の低圧差分信号或いは低振幅の差分信号をD/A変換する前に、ビットシフト処理して一時に保存する過程を行う。

なお、図３に示すように、画素キャパシタについて充電の制御を行う時に、GL（ｎ）からGL（4ｎ）までの拡張が充電時間の制御を行わずに行われた直接変換であるが、GL（4ｎ）から拡げられたGL（4ｎ+1）、GL（4ｎ+2）、GL（4ｎ+3）には、画素キャパシタの充電時間が制御された。GL（0）の階調電圧の立ち上がりエッジはゲート（gate）が開けられた前に位置し、その充電過程は、ゲートが完全に開けられてから始まる。ゲートが完全に開けられた時に、まず、全部の制御チャネルアドレス信号が00である制御チャネル、即ち充電時間制御が行われなかったソースを選択する。当該ソースチャネルに対応する画素階調は拡張されたGL（0）であって、この時、当該チャネル中の画素に充電する電量は初期に設定された階調電圧値である。拡張されたGL（1）に対応する画素キャパシタが制御チャネルアドレス信号01に対応し、階調電圧の出力に遅延時間ｔ1が増加され、その立ち上がりエッジがGL（0）より一定時間を遅延されてゲートの導通から時間ｔ1後に立ち上がる。出力回路は01と定義された制御チャネルを選択導通し、即ち、GL（1）に対応する画素の画素キャパシタの充電時間が時間ｔ1を遅延される。GL（0）に比べると、GL（1）の充電時間がｔ1を短縮され、グレースケールがGL（0）より低い。同じ道理で、GL（2）に対応する画素の画素キャパシタの充電時間がさらに遅延され、当該階調を制御する制御チャネルアドレス信号10をゲートの導通から時間ｔ2（ｔ2>ｔ1）後に選択導通させ、GL（1）に比べると、GL（2）の充電時間が時間（ｔ2-ｔ1）をさらに短縮される。同じ道理で、GL（3）に対応する画素の画素キャパシタの充電時間がさらに時間ｔ3（ｔ3>ｔ2）を遅延される。

注意が必要ことは、拡張られた前のGL（ｎ+1）、即ち拡張られた後のGL（4（ｎ+1））は次の第1グレードのグレースケールであって、その階調電圧幅の値BがGL（4ｎ）の階調電圧幅の値Aより低いが、充電時間が同じであるために、階調の連続的な過渡性を保証するように、適用する時に、拡張られた後のGL（4ｎ+3）の充電量がGL（4（ｎ+1））より充実することを保証するはずである。

画素充電時間を制御する駆動装置の実施例1
図5に示すように、当該画素充電時間を制御する駆動装置は、
8bitの低圧差分信号中の高位の6bitデータ信号を切り取ってフォーマット変換部3に出力し、8bitの低圧差分信号中の低位の2bitデータ信号を第2ユニット2に出力する第1ユニット1と、
前述高位の6bitデータ信号を、フォーマット変換処理によりミニ型の低圧差分信号或いは低振幅差分信号に変換するフォーマット変換部3と、
前述ミニ型の低圧差分信号或いは低振幅の差分信号をD/A変換して、階調電圧を生成して、当該階調電圧を画素キャパシタに出力して当該画素キャパシタを充電するD/A変換部4と、
8bitの低圧差分信号中の低位の2bitデータ信号に基づいて、それに対応する遅延制御時間を選択し、当該遅延制御時間に基づいて、前述画素キャパシタを充電する時間に対して遅延処理を行う第2ユニット2と、
を含む。

表１に示すように、まず、ゲートドライバがラインずつ液晶パネルでの画素を走査し、あるラインが導通される場合、第2ユニット2が受信したミニ型の低圧差分信号或いは低振幅の差分信号は、D/A変換によって階調電圧信号に変換した後で、表１に示す低位の2bitのデータ信号に対応して生成する制御チャネルアドレス信号に対応する時間遅延に従って、階調電圧が当該ラインの各ソースチャネルに対応する画素キャパシタに出力される時間について制御を行う。時間遅延によって、各画素キャパシタに印加される電圧がそれぞれ異なって、画素キャパシタでの階調表示を制御でき、画素の階調を拡張する目的を達する。

画素充電時間を制御する駆動装置の実施例2
前述実施例において、図6に示すように、前述第1ユニット1がデータ合弁部11とデータ処理部12を更に含む。液晶パネルにおけるライン毎に表示する液晶画素が多く、広いパネルの液晶画素がより多いので、データ伝送の頻度を低減するために、一般的には、二つ経路で8bitの低圧差分信号を入力する。データ合弁部11は、当該8bitの低圧差分信号が全部入力された後で、データを合弁し、ラインデータに配列して出力する。

データ処理部12は、前述合弁した8bitの低圧差分信号にデータ処理し、高位の6bitのデータ信号を切り取ってデータバッファ13に送って、データをバッファリングして発送を待つ。そして、バッファリングされた高位の6bitのデータ信号をフォーマット変換部3に発送し、低位の2bitのデータ信号を第2ユニット2に出力する。

前述の第2ユニット2は、図6に示すように、前述8bitの低圧差分信号中の低位の2bitのデータ信号を制御チャネルアドレス信号に変換するアドレス生成部21と、前述制御チャネルアドレス信号をバッファリングするアドレスラッチ部22と、制御チャネルアドレス信号に基づいてそれと対応する遅延制御信号を選択する遅延制御部23とを含む。

前述D/A変換部4は、入力されたミニ型の低圧差分信号或いは低振幅の差分信号についてビットシフト記憶処理を行うためのビットシフトレジスター部41と、データ信号を適時に出力して、必要ない待ち時間を減少するように、出力している8bitの低圧差分データと次ラインのまだ出力されていない8bitの低圧差分データとの二つラインのデータを記憶するための二つラインラッチ部42と、前述ミニ型の低圧差分信号或いは低振幅差分信号をD/A変換して、画素キャパシタに出力されて当該画素キャパシタを充電するための階調電圧を生成するD/A変換器43と、を含む。

最後に、前述駆動装置は、前述出力信号を管理して適当な時間で出力するための出力バッファリング部5を含む。

当該実施例に説明した液晶表示装置は、データ伝送過程の雑音と他の信号の妨害を更に低減することができ、液晶表示装置の画面品質を更に向上させる。

最後に説明するべきなのは：以上実施例は本発明の技術方案を説明することに用いられるに過ぎず、以上実施例に限定されない。好適な実施例を参照しながら、本発明について詳解してきたが、本発明の要旨と範囲を逸脱しない範囲で当業者が本発明の技術方案に対して変更や代用を成し得ることは分かるべきである。

本発明に係る階調を拡張する方案の模式図である。 本発明に係る画素キャパシタの充電制御1の模式図である。 本発明に係る画素キャパシタの充電制御2の模式図である。 本発明に係る画素充電時間を制御する駆動方法のフローチャートである。 本発明に係る画素充電時間を制御する駆動装置の実施例１の模式図である。 本発明に係る画素充電時間を制御する駆動装置の実施例2の模式図である。

符号の説明

１ 第１ユニット
２ 第２ユニット
３ フォーマット変換部
４ Ｄ／Ａ変換部
５ 出力バッファリング部
１１ データ合弁部
１２ データ処理部
１３ データバッファ
２１ アドレス生成部
２２ アドレスラッチ部
２３ 遅延制御部
４１ ビットシフトレジスター部
４２ ２ラインラッチ部
４３ Ｄ／Ａ変換部

Claims (11)

1. 画素階調の拡張方法において、
   第1グレードのグレースケール毎の階調電圧の充電時間を制御し、充電時間がそれぞれ異なるが、階調電圧が同一である第2グレードのグレースケールを複数形成し、その中、第2グレードのグレースケール毎は、階調電圧がそれに対応する第1グレードのグレースケールの階調電圧と同一であって、充電時間が当該第2グレードのグレースケールに対応する、
   ことを特徴とする画素階調の拡張方法。
2. 前記第2グレードのグレースケールは、階調電圧の充電時間の減少につれて高くなることを特徴とする請求項1に記載の画素階調の拡張方法。
3. 前記第1グレードのグレースケール毎に、前記複数のそれぞれ異なる第2グレードのグレースケールの中で、グレースケールの最低の第2グレードのグレースケールに対応する階調電圧の充電時間は最初の第1グレードのグレースケールの充電時間である、
   ことを特徴とする請求項1に記載の画素階調の拡張方法。
4. 前記第1グレードのグレースケールにおいて、前記複数のそれぞれ異なる第2グレードのグレースケールの中で、グレースケールの最高の第2グレードのグレースケールに対応する階調電圧の充電時間は最も短く、当該第2グレードのグレースケールに対応する階調電圧が次の第1グレードのグレースケールの階調電圧より大きい、
   ことを特徴とする請求項1に記載の画素階調の拡張方法。
5. 前記第1グレードのグレースケールの階調電圧の充電時間を制御するには具体的に、第1グレードのグレースケールの階調電圧の充電終了時刻を固定し、当該第1グレードのグレースケールの階調電圧の充電開始時刻を遅延処理して前記複数の異なる第2グレードのグレースケールの階調電圧の充電時間を形成する、
   ことを特徴とする請求項1から4までのいずれかに記載の画素階調の拡張方法。
6. 画素充電時間を制御する駆動方法において、
   8bitの低圧差分信号中の高位の6bitデータ信号を切り取って、データバッファに一時に保存するステップと、
   データバッファ内の高位の6bitデータ信号をフォーマット変換処理して、ミニ型の低圧差分信号或いは低振幅の差分信号を生成するステップと、
   ミニ型の低圧差分信号或いは低振幅の差分信号をD/A変換して、画素キャパシタに出力されて当該画素キャパシタを充電する階調電圧を生成するステップと、
   8bitの低圧差分信号中の低位の2bitデータ信号に基づいて、それに対応する遅延制御時間を選択し、当該遅延制御時間に基づいて、前記画素キャパシタを充電する時間に対して遅延処理を行うステップと、
   を含むことを特徴とする画素充電時間を制御する駆動方法。
7. ミニ型の低圧差分信号或いは低振幅の差分信号をD/A変換する前に、前記ミニ型の低圧差分信号或いは低振幅の差分信号をビットシフト処理して一時に保存する過程を更に含むことを特徴とする請求項6に記載の画素充電時間を制御する駆動方法。
8. 画素充電時間を制御する駆動装置において、
   8bitの低圧差分信号中の高位の6bitデータ信号を切り取ってフォーマット変換部に出力し、8bitの低圧差分信号中の低位の2bitデータ信号を第2ユニットに出力するための第1ユニットと、
   前記高位の6bitデータ信号を、フォーマット変換処理によりミニ型の低圧差分信号或いは低振幅差分信号に変換するための前記フォーマット変換部と、
   ミニ型の低圧差分信号或いは低振幅の差分信号をD/A変換して、画素キャパシタに出力されて当該画素キャパシタを充電する階調電圧を生成するためのD/A変換部と、
   前記8bitの低圧差分信号中の低位の2bitデータ信号に基づいて、それに対応する遅延制御時間を選択し、当該遅延制御時間に基づいて、前記画素キャパシタを充電する時間に対して遅延処理を行う第2ユニットと、
   を含むことを特徴とする画素充電時間を制御する駆動装置。
9. 前記第1ユニットは、
   １ラインの8bitの低圧差分信号のデータを合弁し、ラインデータに配列して出力するデータ合弁部と、
   合弁した8bitの低圧差分信号毎にデータ処理をし、高位の6bitのデータ信号を切り取ってデータバッファに送り、低位の2bitのデータ信号を第2ユニットに出力するデータ処理部と、
   バッファリングされた高位の6bitのデータ信号をフォーマット変換部に送信するためのデータバッファと、
   を更に含むことを特徴とする請求項8に記載の画素充電時間を制御する駆動装置。
10. 前記D/A変換部は、
    入力されたミニ型の低圧差分信号或いは低振幅の差分信号についてビットシフト記憶処理を行うためのビットシフトレジスター部と、
    二つのラインの8bitの低圧差分データを記憶するための２ラインラッチ部と、
    前記ミニ型の低圧差分信号或いは低振幅差分信号をD/A変換するためのD/A変換器と、
    を含むことを特徴とする請求項8に記載の画素充電時間を制御する駆動装置。
11. 前記の第2ユニットは、
    前記8bitの低圧差分信号中の低位の2bitのデータ信号を制御チャネルアドレス信号に変換するためのアドレス生成部と、
    前記制御チャネルアドレス信号をバッファリングするためのアドレスラッチ部と、
    前記制御チャネルアドレス信号に基づいてそれと対応する遅延制御時間を選択する遅延制御部と
    を含むことを特徴とする請求項8に記載の画素充電時間を制御する駆動装置。