JP2009060307A - フレーム同期データ転送方法、その送信側装置及び受信側装置 - Google Patents

Abstract

【課題】フレーム同期データ転送方法、その送信側装置及び受信側装置に関し、データビット配列の変換を行うことなく、フラグビット配列と同一のデータビットが発生しないようにし、装置構成を簡素化する。
【解決手段】送信側装置では、タイミング制御部１−２で１クロック周期のフラグビットタイミング信号及び２クロック周期のデータビットタイミング信号を生成し、送信制御部１−３は、‘０１０’又は‘１０１’のビット配列のフラグビット信号をフラグビットタイミング信号に合わせて出力し、データビットをデータビットタイミング信号に合わせて送信する。受信側装置では、フラグ検出部１−５は、１クロック周期のフラグビットタイミング信号で受信信号からフラグビット配列を検出し、データ抽出部１−６にフレーム受信状態を通知し、データ抽出部１−６は、２クロック周期のデータビットタイミング信号で受信信号からデータビットを抽出する。
【選択図】図１

Description

本発明は、フレーム同期データ転送方法、その送信側装置及び受信側装置に関し、クロック信号に同期して動作するシリアルインタフェース回路等において、フレーム信号の開始及び終了を示すフラグビット配列を用い、受信データから該フラグビット配列を検出して受信データビットの先頭位置を検出することによりフレーム同期を行うフレーム同期データ転送方法とその送信側装置及び受信側装置に関する。

フレーム同期を行ってデータを転送する場合、フレーム信号の開始及び終了を示すフラグビット配列の間のデータフィールドにおいて、フラグビット配列と同一のデータビット配列が発生すると、受信側でフレーム信号の開始又は終了を誤検出する可能性がある。この対策として、従来は、フラグビット配列と同一のデータビット配列を別のビット配列に変換する手法を採用していた。

フレーム同期データ転送の代表的なインタフェースとして、ＩＳＯ３３０９に定義されるＨＤＬＣ（High-level Data Link Control）手順がある。ＨＤＬＣ手順では、フラグビット配列を“０１１１１１１０”と定義して、該フラグビット配列の間のデータフィールドにおいて、“０１１１１１１０”と同一のビット配列が発生するのを防ぐためにビットスタッフィングを行う。

ここで、ビットスタッフィングとは、送信側にて、データフィールドに‘１’が５ビット連続して発生した場合、次のビットに‘０’を挿入して送信し、一方、受信側にて、‘１’が５ビット連続して到来し、その次のビットが‘０’である場合、この‘０’ビットを削除する方式である。

図４にビットスタッフィングの処理例を示す。図４の（ａ）に示すように、データフィールドに‘１’が５ビット以上連続するデータビット“０１１１１１１１”が発生した場合、該データビットに対して、同図（ｂ）に示すように、５ビット連続する‘１’の次に‘０’を挿入するビットスタッフィングを行い、データビットを“０１１１１１０１１”として送信する。

また、特定のビット配列がデータフィールド上に発生しないようにする手段として、下記の特許文献１には、データビットを１−８変換方式で変換することで、特定のビット配列と同一ビット配列がデータフィールド上に発生しないように処理するデータ記録方式が記載されている。

特開昭５９−１５７８０９号公報

近年、ＰＬＤ(programmable logic device)などの小規模デバイスでは、ピンネックを考慮してデータ転送をシリアル転送方式で行い、且つ、小規模設計が可能なインタフェースを用いる構成が主流である。しかし、従来のようにフラグビット配列と区別するためにデータビット配列を別のビット配列に変換する手法では、送信側において、送信データのビット配列の監視回路及びデータ変換テーブル又は変換回路などを具備する必要があり、受信側においても同様にデータビット配列の監視回路及び復元回路を具備する必要がある。

そのため、それらの回路の実装により回路規模が増大化し、且つ、構成が複雑となる欠点があった。この欠点はＰＬＤなどの小規模デバイスでは致命的であり、デバイスの大型化（バルクアップ）又は複数デバイスへの分離化などにより、コストアップに繋がっていた。

本発明は、データビット配列の変換を行うことなく、フラグビット配列と同一のデータビット配列がデータフィールド上に発生しないようフレーム同期データ転送を行い、それによって、データビット配列の監視及び変換並びに復元等を行う必要が無く、小規模で且つ簡易な回路構成でフレーム同期データ転送を行うことができるフレーム同期データ転送方法、その送信側装置及び受信側装置を提供することを目的とする。

本発明のフレーム同期データ転送方法は、データビット信号を、フラグビット信号の転送周期の整数倍の転送周期で送信し、かつ、フラグビット信号を、少なくとも３つの連続するフラグビットの値が交互に変化するビット配列の信号として送信することを特徴とする。

また、本発明のフレーム同期データ転送の送信側装置は、データビット信号を、フラグビット信号の転送周期の整数倍の転送周期で送信するためのデータビット送信タイミング信号を出力するタイミング制御部と、前記タイミング制御部から出力されるデータビット送信タイミング信号に従ってデータビットを送信し、かつ、前記フラグビット信号を、少なくとも３つの連続するフラグビットの値が交互に変化するビット配列の信号として送信する送信制御部と、を備えたことを特徴とする。

また、本発明のフレーム同期データ転送の受信側装置は、データビット信号を、フラグビット信号の転送周期の整数倍の周期で抽出するためのデータビット受信タイミング信号を出力するタイミング制御部と、少なくとも３つの連続するビットの値が交互に変化するビット配列を含むフラグビット信号を検出し、フレーム信号受信状態を通知するフラグ検出部と、前記フラグ検出部からフレーム信号受信状態を通知されたとき、前記タイミング制御部から出力されるデータビット受信タイミング信号で受信信号をサンプリングして、データビットを抽出するデータ抽出部と、を備えたことを特徴とする。

本発明によれば、フラグビット信号の転送周期をデータビット信号の転送周期より短いものとし、フラグビット信号の転送周期で受信信号をサンプリングしたときに、フラグビット信号のビット配列が常にデータビット信号のビット配列と異なる配列となるフラグビット信号を送信することにより、データビット配列の変換用の専用回路を具備する必要がなくなるため、小規模で且つ簡易な回路構成でフレーム同期データ転送を行うことが可能となる。

図１は本発明の送信側及び受信側の装置構成の説明図である。本発明の送信側装置は、図１の（ａ）に示すように、データバッファ部１−１、タイミング制御部１−２及び送信制御部１−３で構成される。データバッファ部１−１は、送信データを格納するデータバッファである。

タイミング制御部１−２は、指定されたフラグビット信号用のビット転送周期（クロック数）、及び指定されたデータビット信号用のビット転送周期（クロック数）にそれぞれ従って、フラグビット送信タイミング信号及びデータビット送信タイミング信号を生成出力するブロックである。

送信制御部１−３は、所定のフラグビット配列を生成し、該フラグビット配列を、タイミング制御部１−２から入力されるフラグビット送信タイミング信号に合わせて出力するとともに、該フラグビット配列に後続する形態で、データバッファ部１−１から入力されるデータビットを、タイミング制御部１−２から入力されるデータビット送信タイミング信号に合わせて出力してフレーム信号を構築し、該フレーム信号を送信するブロックである。

本発明の受信側装置は、図１の（ｂ）に示すように、タイミング制御部１−４、フラグ検出部１−５及びデータ抽出部１−６により構成される。タイミング制御部１−４は、指定されたフラグビット信号用のビット転送周期（クロック数）、及び指定されたデータビット信号用のビット転送周期（クロック数）にそれぞれ従って、フラグビット受信タイミング信号及びデータビット受信タイミング信号を生成出力する。

フラグ検出部１−５は、タイミング制御部１−４から入力されるフラグビット受信タイミング信号の周期で受信信号をサンプリングし、フラグビット配列を検出するブロックである。検出したフラグビット配列がフレーム信号の開始又は終了を示すビット配列であれば、データ抽出部１−６に対してフレーム受信状態であることを通知する。

データ抽出部１−６は、フラグ検出部１−５からフレーム受信状態であることを通知されると、タイミング制御部１−４から入力されるデータビット受信タイミング信号の周期で受信信号をサンプリングしてデータビットを抽出する。

送信側装置及び受信側装置でフレーム同期転送を共通なフレームフォーマットで行うようにするため、フラグビット信号の各ビットの転送周期（クロック数）及びデータビット信号の各ビットの転送周期（クロック数）を、送信側装置及び受信側装置で共通な値とする。

また、特定のビット配列（フラグビット配列）がデータフィールド上に発生しないようにするため、データビット信号の各ビットの転送周期と、フラグビット信号の各ビットの転送周期とを異なるものとし、データビット信号の各ビットの転送周期をフラグビット信号の各ビットの転送周期の整数倍の値とする。

送信側装置では、フラグビット信号の送信に関して、フラグビット信号用に指定された転送周期でフラグビット配列の各ビットの値を更新して送信する。また、データビット信号の送信に関しては、データビット信号用に指定された転送周期で各データビットを更新して送信する。

受信側装置では、フラグビットの検出は、指定されたフラグビット信号用の転送周期で受信信号をサンプリングしてフラグビット配列を検出する。また、データビットの抽出は、指定されたデータビット信号用の転送周期で受信信号をサンプリングしてデータビットを抽出する。

図２に本発明のフレーム信号の構成例を示す。同図に示すフレーム信号の構成例は、フラグビット信号のビット転送周期を１クロック周期、データビット信号のビット転送周期を２クロック周期とした場合のフレーム信号の構成例である。ここで、１クロック周期とは、送信側装置及び受信側装置で共通の基本クロック信号の１クロック周期である。

フラグビット配列をデータビット配列と異なるユニークなビット配列にする、即ち、データフィールド上にフラグビット配列と同一配列のデータビットが発生しないようするために、データビットのビット転送周期（クロック数）をフラグビットのビット転送周期（クロック数）より大きい値とする必要があるが、転送周期を大きい値にするほど、転送効率が悪くなる。

そのため、フラグビット及びデータビットの転送周期（クロック数）は、最小値とすることが好ましい。この最小値は、フラグビットのビット転送周期（クロック数）については１クロック周期であり、データビットのビット転送周期（クロック数）については２クロック周期である。

上記のように最小値の転送周期（クロック数）を採用した場合、データビット信号は２クロック分の連続した同一値となるため、１個のデータビットは“００”又は“１１”となり、２個連続のデータビットは、“００００”、“００１１”、“１１００”、“１１１１”となる。

従って、データフィールドに“１０１”又は“０１０”といったような１クロック周期毎に“１”と“０”とが交互に変化するビット配列は発生しないため、フラグビット配列として“１０１”又は“０１０”の何れか一方を用いることにより、フラグビット配列をデータビットと区別して検出することが可能となる。なお、フラグビット配列として“１０１”又は“０１０”に限らず、これらの配列を含むビット配列であればよい。

フラグビット配列を“１０１”、フラグビットのビット転送周期（クロック数）を１クロック周期、データビットのビット転送周期（クロック数）を２クロック周期とした本発明の最良の形態の送信側装置及び受信側装置の実施例を図３に示す。

図３の（ａ）は、送信側装置を示し、データバッファ部３−１は、送信データを格納するデータバッファであり、バッファの格納状態を送信制御部３−３に対して通知し、また、送信制御部３−３からデータ送信の要求があった場合は、格納データを送信制御部３−３に出力し、送信データフレームの最終データビットの送出タイミングでフレーム終了パルス信号を出力する。

タイミング制御部３−２は、指定されたデータビット信号のビット転送周期である２クロック周期に従ってデータビット送信タイミング信号を生成出力する。なお、フラグビット送信タイミング信号に関しては、フラグビット信号の転送周期が１クロック周期であるため、クロック信号をフラグビット送信タイミング信号として用いることができるので、フラグビット送信タイミング信号を新たに生成する必要はない。

送信制御部３−３は、データバッファ部３−１からのバッファ格納状態の信号と送信タイミング制御部３−２からのデータビット送信タイミング信号、及び図示省略のクロック信号に従って、フラグビットとデータビットとから成るフレーム信号構築して送信データを送信する。

フラグビットに関しては、データバッファ部３−１が空（Ｅｍｐｔｙ）状態の場合、又はデータフィールドのデータビット送信中にデータバッファ部３−１からフレーム終了パルス信号を受信し、フレーム信号の最終データビットの送信が完了したと判断した場合に、フラグビット信号を生成して送信する。なお、フラグビット信号は、転送周期が１クロック周期であるので、フラグビット配列は１クロック周期毎に送信する。

データビットに関しては、フラグビット信号の送信完了時にデータバッファ部３−１が空でない（Ｎｏｔ ｅｍｐｔｙ）状態のとき、送信制御部３−３は、データバッファ部３−１に対してデータ要求信号を出力し、データバッファ部３−１からデータ応答信号として受信されたデータビットを送信する。また、データビット信号の送信は、送信タイミング制御部３−２から入力されるデータビット送信タイミング信号の周期（２クロック周期）でデータビットを更新して送信する。

送信側と同一条件とした本発明の最良の形態の受信側装置の実施例を図３の（ｂ）に示す。同図において、タイミング制御部３−４は、指定されたデータビットのビット転送周期である２クロック周期に従ってデータビット受信タイミング信号を生成出力する。なお、フラグビット信号に関しては、転送周期が１クロック周期であるため、フラグビット受信タイミング信号は生成せず、クロック信号をそのまま使用する。

フラグ検出部３−５は、フラグビット信号に対して、クロック信号の１クロック周期で受信信号をサンプリングしてフラグビット配列を検出する。検出したフラグビット配列がフレーム信号の開始又は終了を示すビット配列である場合、データ抽出部３−６に対してフレーム受信状態を通知する。データ抽出部３−６は、フラグ検出部３−５からのフレーム受信状態の通知によりフレーム受信状態を認識し、タイミング制御部３−４から入力されるデータビット受信タイミング信号の周期（２クロック周期）で受信信号をサンプリングしてデータビットを抽出する。

本発明の送信側及び受信側の装置構成の説明図である。 本発明のフレーム信号の構成例を示す図である。 本発明の最良の形態の送信側及び受信側装置の実施例を示す図である。 ビットスタッフィングの処理例を示す図である。

符号の説明

１−１ データバッファ部
１−２ タイミング制御部
１−３ 送信制御部
１−４ タイミング制御部
１−５ フラグ検出部
１−６ データ抽出部

Claims (5)

1. フレーム信号の開始及び終了を示すフラグビット信号を送信し、受信した信号から該フラグビット信号のビット配列を検出し、データビット信号の先頭位置を検出してフレーム同期を行うフレーム同期データ転送方法において、
   前記データビット信号を、前記フラグビット信号の転送周期の整数倍の転送周期で送信し、かつ、前記フラグビット信号を、少なくとも３つの連続するフラグビットの値が交互に変化するビット配列の信号として送信することを特徴とするフレーム同期データ転送方法。
2. フレーム信号の開始及び終了を示すフラグビット信号を送信し、受信した信号から該フラグビット信号のビット配列を検出し、データビット信号の先頭位置を検出してフレーム同期を行うフレーム同期データ転送システムの送信側装置において、
   前記データビット信号を、前記フラグビット信号の転送周期の整数倍の転送周期で送信するためのデータビット送信タイミング信号を出力するタイミング制御部と、
   前記タイミング制御部から出力されるデータビット送信タイミング信号に従ってデータビットを送信し、かつ、前記フラグビット信号を、少なくとも３つの連続するフラグビットの値が交互に変化するビット配列の信号として送信する送信制御部と
   を備えたことを特徴とするフレーム同期データ転送の送信側装置。
3. 前記タイミング制御部は、前記データビット送信タイミング信号を、クロック信号の２クロック分の周期で出力する構成を有し、
   前記送信制御部は、前記フラグビット信号を、クロック信号の１クロック分の周期で送信する構成を有することを特徴とする請求項２に記載のフレーム同期データ転送の送信側装置。
4. フレーム信号の開始及び終了を示すフラグビット信号を送信し、受信した信号から該フラグビット信号のビット配列を検出し、データビット信号の先頭位置を検出してフレーム同期を行うフレーム同期データ転送システムの受信側装置において、
   前記データビット信号を、前記フラグビット信号の転送周期の整数倍の周期で抽出するためのデータビット受信タイミング信号を出力するタイミング制御部と、
   少なくとも３つの連続するビットの値が交互に変化するビット配列を含むフラグビット信号を検出し、フレーム信号受信状態を通知するフラグ検出部と、
   前記フラグ検出部からフレーム信号受信状態を通知されたとき、前記タイミング制御部から出力されるデータビット受信タイミング信号で受信信号をサンプリングして、データビットを抽出するデータ抽出部と
   を備えたことを特徴とするフレーム同期データ転送の受信側装置。
5. 前記タイミング制御部は、前記データビット受信タイミング信号を、クロック信号の２クロック分の周期で出力する構成を有し、
   前記フラグ検出部は、前記フラグビット信号の各ビットを、クロック信号の１クロック分の周期でサンプリングしてフラグビット配列を検出する構成を有することを特徴とする請求項４に記載のフレーム同期データ転送の受信側装置。

Images