JP2009055042A - 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化 - Google Patents

水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化 Download PDF

Info

Publication number
JP2009055042A
JP2009055042A JP2008218759A JP2008218759A JP2009055042A JP 2009055042 A JP2009055042 A JP 2009055042A JP 2008218759 A JP2008218759 A JP 2008218759A JP 2008218759 A JP2008218759 A JP 2008218759A JP 2009055042 A JP2009055042 A JP 2009055042A
Authority
JP
Japan
Prior art keywords
layer
nitride
passivation
transistor
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008218759A
Other languages
English (en)
Inventor
Scott T Sheppard
ティー． シェパード スコット
Richard P Smith
ピー． スミス リチャード
Zoltan Ring
リング ゾルタン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2009055042A publication Critical patent/JP2009055042A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＩＩＩ族窒化物材料系において形成された電界効果トランジスタにおける不動態化を改良すること。
【解決手段】ＩＩＩ族窒化物材料系で形成された電界効果トランジスタにおける不動態化の改良であって、窒化ケイ素の化学気相堆積不動態化層が、窒化ケイ素の既にスパッタリングされた堆積層をカプセル化する２部分構造を備え、該スパッタリングされた層が不動態化の利益の一部を提供し、該化学気相堆積層が優れた環境バリアを提供する、不動態化の改良。
【選択図】図１

Description

本願は、２００７年８月２８日に出願された米国出願第１１／８４５，８０５号の優先権を主張する。
本発明は、ＩＩＩ族窒化物のようなワイドバンドギャップ材料で形成された半導体構造およびデバイスに関する。
半導体デバイスの性能は、半導体デバイスが作られる半導体材料の固有の特性、およびこれらの材料が有用なデバイス構造に組み込まれ得る程度に基本的に依存する。半導体デバイスは、様々な半導体材料が形成され、互いに対して配列される態様にも依存する。
半導体材料の特性のうちの１つは、それらのバンドギャップ、すなわち電子の価電子帯と伝導帯との間のエネルギーの差である。材料のバンドギャップのサイズは、デバイス構造および性能に対する基本的な制限、または可能性を提供する。
一例として、マイクロ波システム−その通常の例はセルラー通信システムを含む−は、増幅器および発振器として固体トランジスタを普通使用する。そのようなシステムが、加入者および所望の（または必要とされる）能力において拡大するにつれ、それらの動作周波数および電力を増加することへの関心がこれに対応して増大する。より多くの情報（バンド幅）を搬送し得るより高い周波数信号は、非常に高いゲインを有するより小さなアンテナを可能にし、レーダのようなシステムに改良された解像度を提供する。より大きなバンドギャップは、より広いバンド幅信号を収容するので、炭化ケイ素（ＳｉＣ）およびＩＩＩ族（Ｇａ、Ａｌ、Ｉｎ）窒化物のようなバンドギャップ材料は、高い周波数デバイスに対する有意な関心の材料であったし、そうであり続けている。
より高いバンドギャップ材料は、より高い電力能力に対する可能性、およびより高い周波数、例えば電磁スペクトルの緑、青、スミレ色および紫外線部分での発光に対する可能性も提供する。
デバイスの露出されたＳｉＣ表面を保護するため、もしくは他の理由で、または両方の理由で、炭化ケイ素から作成されたデバイスは、酸化物の層、例えばＳｉＯ２で通常不動態化される。しかしながら、ＳｉＣとＳｉＯ２との間のインターフェースは、電子の高い表面移動度を獲得するためには不十分であり得る。さらに詳細には、ＳｉＣとＳｉＯ２との間のインターフェースは通常、高密度のインターフェース状態を示し、高密度のインターフェース状態が、表面電子移動度を低減し得、キャリアトラップを導入し、キャリアトラップは、デバイス、例えば（しかし限定されず）金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の所望の性能特性を低減する。
従って、多くの状況において、酸化層を含むものを含む半導体デバイスは、１つ以上の窒化ケイ素の層も取り込み、結果として生じる電子的特性を改良する（例えば、特許文献１）。窒化ケイ素は、酸化物が提供することができない環境バリアも提供し、環境バリアがない場合は、デバイスが酸化物層を含むと含まないとに関わらず、窒化ケイ素は、環境が、デバイスの構造および動作を劣化させることを可能にする。窒化ケイ素は、デバイスの上により良い密封を形成し、水のような汚染物質がデバイスのエピタキシャル層に達し劣化を引き起こすことを防ぐので、環境バリアとして、窒化ケイ素が二酸化ケイ素よりも好まれる。窒化ケイ素は、ＬＥＤ内で生成された光を透過する層を形成するためにも使用され得る。
窒化ケイ素の濃密な層は、酸化物構造に見出されるオープンチャンネルを提供せず、従って、窒化物は、バリア材料として電子技術において広く使用される。特に、水素は密度を高くされた窒化物膜においては、ゆっくりと拡散し、他の小さな陽イオン（Ｎａ＋またはＫ＋）は、薄い窒化物層によって効果的に遮蔽される。酸素は、窒化物を通って非常にゆっくりと拡散するので、堆積された窒化物は、下にあるケイ素の酸化を防ぎ得る。
しかしながら、化学気相堆積（しばしば、プラズマ強化化学気相堆積、「ＰＥＣＶＤ」）を使用して堆積された窒化物はほとんど常に、比較し得る酸化物膜におけるよりも通常はるかに多く水素を含んでいる。水素の供給源は、シラン（ＳｉＨ４）前駆体および多くのＣＶＤスキームにおいて使用されるアンモニア（ＮＨ３）でもある。窒化ケイ素のような非結晶ではあるが、拘束された膜は、ケイ素および窒素それぞれの原子の価電子帯を満たす位置を原子が占領することを阻止し得る。従って、多くの壊れた結合が存在する傾向がある。これらの結合は、水素原子によって容易に占領される。結果として、従来のプラズマ窒化物は、ＳｉとＮ原子の両方に結合された２０原子パーセントもの水素を有し得、熱窒化物は、高温アニール後でさえも、数パーセントの水素をなおも有する。
さらに、水素は、ＧａＮベースの半導体におけるＭｇアクセプタを不動態化し得る。正確なメカニズムは完全には理解されていないが、窒化ケイ素が、２００℃を超える堆積温度でＰＥＣＶＤによって堆積されるとき、膜の中の水素が、薄いオーム接触または他の層を通って近くのＩＩＩ族窒化物層の中に拡散し得、それらの表面に近い領域においてそれらが不動態化されるようにする。つまり、表面に近い領域において、かなりの数のアクセプタイオンが、膜の中の水素の導入によって中性にされる。従って、オーム接触と窒化物材料との間のインターフェースは劣化され、接触金属は、理想的なオーム特性を示さない。これはデバイスにおいて、順電圧（Ｖｆ劣化）の増加を生じ得る。本質的に、デバイスは、金属とＩＩＩ族窒化物接触層との間のインターフェースが、オーム接触の代わりにショットキー接触を形成するかのように挙動する。
窒化物不動態化層はしばしば、酸化物層と共に使用されるので、水素は酸化物層に移動し得る。今度は、ＳｉＣの上の酸化物膜の中の水素は、インターフェースのフェルミレベルを変え、表面蓄積の状態を助長することが知られている。任意の、結果として生じる蓄積層は、デバイスキャパシタンスを変え、かつ膜の中の水素の移動度によって引き起こされる長い時定数を有するドリフトを示す電荷層を生み出す。
従って、酸化物および窒化物層は特定の利点を提供するが、それらはデバイス性能を制限または劣化し得る特定の問題も提起する。
米国特許第６，２４６，０７６号明細書
一局面において、本発明は、ＩＩＩ族窒化物材料系において形成され改良された電界効果トランジスタである。改良は、窒化ケイ素の化学気相堆積不動態化層が、窒化ケイ素の既にスパッタリングされた堆積層をカプセル化する２部分不動態化構造を含む。スパッタリングされた層は不動態化の利益の一部を提供し、化学気相堆積層は、優れた環境バリアを提供する。
別の局面において、本発明は、高電子移動度トランジスタ（ＨＥＭＴ）である。この局面において、本発明は、ＩＩＩ族ヘテロ構造と、寄生キャパシタンスを低減し、デバイストラッピングを最小にする、該ＩＩＩ族窒化物層の上の第１の不動態化構造と、該構造をカプセル化し、環境バリアを提供する、該第１の不動態化構造の上の第２の不動態化構造とを含む。該第１の不動態化構造は、窒化ケイ素、窒化アルミニウム、ケイ素の酸窒化物およびアルミニウムの酸窒化物から成る群から選択された非化学量論的窒化物の少なくとも１つのスパッタリングされた層、ならびに該構造を完全にはカプセル化せず、該不動態化層を該ＩＩＩ族窒化物層からさらに遠くに位置決めする、窒化ケイ素の少なくとも１つの化学気相堆積層を含む。該第２の不動態化層は、化学量論的窒化物の環境バリアを含む。
さらに別の局面において、本発明は、ＩＩＩ族窒化物ヘテロ構造と、該へテロ構造の上の供給源およびドレインそれぞれのオーム接触と、該供給源およびドレインオーム接触間の該へテロ構造の上の絶縁層と、該へテロ構造の上の該絶縁層に対するゲート接触と、該へテロ構造および該ゲート接触の少なくとも一部分の上の第１のおよび第２のそれぞれの不動態化構造とを含む絶縁されたゲート電界効果トランジスタである。該第１の不動態化構造は、窒化ケイ素、窒化アルミニウム、ケイ素の酸窒化物およびアルミニウムの酸窒化物から成る群から選択された非化学量論的窒化物の少なくとも１つのスパッタリングされた層、ならびにトランジスタを完全にはカプセル化せず、該不動態化層をＩＩＩ族窒化物ヘテロ構造からさらに遠くに位置決めする、窒化ケイ素の少なくとも１つの化学気相堆積層を含む。該第２の不動態化層は、化学量論的窒化物の環境バリアを含む。
本発明の前記のおよび他の目的ならびに利点、ならびにこれらが達成される態様は、添付の図面と共なる以下の詳細な記述に基づいてより明確となる。
本発明は、さらに以下の手段を提供する。
（項目１）
ＩＩＩ族窒化物材料系で形成された電界効果トランジスタにおける不動態化の改良であって、
窒化ケイ素の化学気相堆積不動態化層が、窒化ケイ素の既にスパッタリングされた堆積層をカプセル化する２部分構造を備え、
該スパッタリングされた層が不動態化の利益の一部を提供し、該化学気相堆積層が優れた環境バリアを提供する、不動態化の改良。
（項目２）
高電子移動度トランジスタ（ＨＥＭＴ）あって、該高電子移動度トランジスタは、
ＩＩＩ族ヘテロ構造と、
寄生キャパシタンスを低減し、デバイストラッピングを最小にする、該ＩＩＩ族窒化物ヘテロ構造の上の第１の不動態化構造と、
該ヘテロ構造をカプセル化し、環境バリアを提供する、該第１の不動態化構造の上の第２の不動態化構造とを備え、
該第１の不動態化構造は、窒化ケイ素、窒化アルミニウム、ケイ素の酸窒化物およびアルミニウムの酸窒化物から成る群から選択された非化学量論的窒化物の少なくとも１つのスパッタリングされた層と、該へテロ構造を完全にはカプセル化せずに、該不動態化層を該ＩＩＩ族窒化物層からさらに遠くに位置決めする、窒化ケイ素の少なくとも１つの化学気相堆積層とを備え、
該第２の不動態化層は、化学量論的窒化物の環境バリアを備えている、高電子移動度トランジスタ。
（項目３）
上記へテロ構造は、窒化アルミニウムガリウムの層および窒化ガリウムの層を備えている、項目２に記載のＨＥＭＴ。
（項目４）
上記窒化アルミニウムガリウム層と上記窒化ガリウム層との間にＩＩＩ族窒化物の第１のスペーサ層をさらに備えている、項目３に記載のＨＥＭＴ。
（項目５）
上記第１のスペーサ層は窒化アルミニウムを備えている、項目４に記載のＨＥＭＴ。
（項目６）
上記ＩＩＩ族窒化物ヘテロ構造に対するゲート接触をさらに備えている、項目２に記載のＨＥＭＴ。
（項目７）
上記ゲート接触と上記へテロ構造との間に第２のＩＩＩ族窒化物スペーサ層をさらに備えている、項目６に記載のＨＥＭＴ。
（項目８）
上記第２のスペーサ層は、窒化ガリウムを備えている、項目７に記載のＨＥＭＴ。
（項目９）
上記ＩＩＩ族窒化物ヘテロ構造に対する供給源およびドレインそれぞれのオーム接触をさらに備え、それらの間にチャンネルを画定する、項目６に記載のＨＥＭＴ。
（項目１０）
上記へテロ構造は、窒化ガリウムの層の上に窒化アルミニウムガリウムの層を備え、上記ゲート接触および上記オーム接触は、該窒化アルミニウムガリウム層の上にある、項目６に記載のＨＥＭＴ。
（項目１１）
上記不動態化構造の一部分によって上記ゲート接触から分離された電界プレートをさらに備えている、項目２に記載のＨＥＭＴ。
（項目１２）
上記第２の不動態化構造は、窒化ケイ素のスパッタリングされた化学量論的層および窒化ケイ素の化学気相堆積化学量論的層を備えている、項目２に記載のＨＥＭＴ。
（項目１３）
上記窒化ケイ素のスパッタリングされた化学量論的層によって上記ゲート接触から分離され、上記窒化ケイ素の化学気相堆積化学量論的層によって覆われた電界プレートをさらに備えている、項目１２に記載のＨＥＭＴ。
（項目１４）
上記第２の不動態化構造における上記化学量論的層は、実質的に水素を含まない、項目１２に記載のＨＥＭＴ。
（項目１５）
上記第１の不動態化構造は、実質的に水素を含まない、項目２に記載のＨＥＭＴ。
（項目１６）
上記第１の不動態化構造は、約１．８５と２．００との間の屈折率を有している、項目２に記載のＨＥＭＴ。
（項目１７）
上記第１の不動態化構造における上記非化学量論的な窒化ケイ素のスパッタリングされた層は、厚さが約１００オングストロームと２０００オングストロームとの間であり、
上記第１の不動態化構造における上記窒化ケイ素の化学気相堆積層は、厚さが約１００オングストロームと３０００オングストロームとの間であり、
上記第２の不動態化構造は、厚さが約３０００オングストロームと８０００オングストロームとの間である、項目２に記載のＨＥＭＴ。
（項目１８）
絶縁されたゲート電界効果トランジスタあって、該絶縁されたゲート電界効果トランジスタは、
ＩＩＩ族窒化物ヘテロ構造と、
該へテロ構造の上の供給源およびドレインそれぞれのオーム接触と、
該供給源およびドレインオーム接触間の該へテロ構造の上の絶縁層と、
該へテロ構造の上の該絶縁層に対するゲート接触と、
該へテロ構造および該ゲート接触の少なくとも一部分の上の第１および第２それぞれの不動態化構造とを備え、
該第１の不動態化構造は、窒化ケイ素、窒化アルミニウム、ケイ素の酸窒化物およびアルミニウムの酸窒化物から成る群から選択された非化学量論的窒化物の少なくとも１つのスパッタリングされた層と、該へテロ構造を完全にはカプセル化せず、該不動態化層を該ＩＩＩ族窒化物層からさらに遠くに位置決めする、窒化ケイ素の少なくとも１つの化学気相堆積層を備え、
該第２の不動態化層は、化学量論的窒化物の環境バリアを備えている、絶縁されたゲート電界効果トランジスタ。
（項目１９）
上記第２の不動態化構造は、化学量論的窒化ケイ素の２つの層を備えている、項目１８に記載のトランジスタ。
（項目２０）
上記ゲート接触の下の上記絶縁層は、上記第１の不動態化構造の下である、項目１８に記載のトランジスタ。
（項目２１）
上記ゲート接触は、非化学量論的窒化ケイ素の上記第１のスパッタリングされた層の一部分を互いから分離する、項目２０に記載のトランジスタ。
（項目２２）
上記絶縁層は、上記第１の不動態化構造における、非化学量論的窒化物の上記スパッタリングされた層の一部分を覆う、項目１８に記載のトランジスタ。
（項目２３）
上記ＩＩＩ族窒化物へテロ構造は、窒化ガリウムの層の上に、窒化アルミニウムガリウムの層を備え、上記ゲート絶縁層は、該窒化アルミニウムガリウムの層の上にある、項目１８に記載のトランジスタ。
（項目２４）
上記ゲート絶縁層と上記窒化アルミニウムガリウム層との間に第１のスペーサ層をさらに備えている、項目２３に記載のトランジスタ。
（項目２５）
上記第１のスペーサ層は、窒化ガリウムを備えている、項目２４に記載のトランジスタ。
（項目２６）
上記窒化アルミニウムガリウム層と上記窒化ガリウム層との間に第２のスペーサ層をさらに備えている、項目２３に記載のトランジスタ。
（項目２７）
上記第２のスペーサ層は、窒化アルミニウムを備えている、項目２６に記載のトランジスタ。
（項目２８）
上記第２の不動態化構造は実質的に水素を含まない、項目１８に記載のトランジスタ。
（項目２９）
上記第１の不動態化構造は実質的に水素を含まない、項目１８に記載のトランジスタ。
（項目３０）
上記第１の不動態化構造は、約１．８５と１．９５との間の屈折率を有する、項目１８に記載のトランジスタ。
（項目３１）
上記第１の不動態化構造における上記非化学量論的窒化ケイ素のスパッタリングされた層は、厚さが約１０００オングストロームと２０００オングストロームとの間であり、
上記第１の不動態化構造における上記窒化ケイ素の化学気相堆積層は、厚さが約１０００オングストロームと３０００オングストロームとの間であり、
上記第２の不動態化構造は、厚さが約３０００オングストロームと８０００オングストロームとの間である、項目１８に記載のトランジスタ。
（摘要）
ＩＩＩ族窒化物材料系において形成された、向上した電界効果トランジスタは、窒化ケイ素の化学気相堆積不動態化層が、窒化ケイ素の既にスパッタリングされた堆積層をカプセル化する２部分構造を含む。スパッタリングされた層は、不動態化の利益の一部を提供し、化学気相堆積層は、優れた環境バリアを提供する。
（詳細な記述）
本発明は、不動態化された半導体構造および結果として生じる不動態化された半導体デバイスである。一局面において、本発明は、窒化ケイ素の化学気相堆積不動態化層が、窒化ケイ素の既にスパッタリングされた堆積層をカプセル化する２部分構造として広く考えられ得る。スパッタリングされた層は、不動態化の利益の一部を提供し、化学気相堆積層は、優れた環境バリアを提供する。
別の局面において、本発明は、窒化ケイ素の非化学量論的層に堆積された、窒化ケイ素の化学量論的層で形成された２部分構造である。非化学量論的層は、該構造または結果として生じるデバイスの電子的特性を高め、化学量論的層は、優れた環境バリアを提供する。
本明細書に使用されるように、かつ半導体技術分野において一般的であるように、「酸化された」、「スパッタリングされた」、および「化学気相堆積された」のような過去時制の用語は、形容詞および動詞として使用されることは理解される。従って、それらは、この技術分野でよく理解される構造を記述し、それらの使用の意味は本明細書において明確である。
図１および図３〜図６は、それぞれの例示的なデバイスという意味において、本発明を例示する。本発明は、例示されたデバイスまたはデバイスの特定のファミリーに限定されず、当業者が精通している広く様々なデバイスにおいて所望、または必要とされるとおりに組み込まれ得る。
本発明の本質は、専らではないが、主に、不動態化構造において強調されるので、当業者によってよく理解される例示されたデバイスの動作は、本明細書に詳細には記述されない。半導体デバイスに対する例示的な参照は、Ｄｏｒｆ、Ｔｈｅ Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ Ｈａｎｄｂｏｏｋ、第２版（ＣＲＣ Ｐｒｅｓｓ １９９７）、３９章、特に９９４〜９９６ページ；およびＳｚｅ、Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ、第２版（Ｊｏｈｎ Ｗｉｌｅｙ＆Ｓｏｎｓ、Ｉｎｃ．１９８１）を含む。
オームおよびゲート接触に対する材料は、複数の金属または極めて導電性の高い半導体から選択され得、これは過度の実験なく当業者によって達成され得ることは、同様に理解される。
図１は、半導体としての窒化ガリウム（ＧａＮ）または窒化アルミニウムガリウム（ＡｌＧａＮ）に基づく、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）４０を例示する。デバイス４０は、窒化ガリウムまたは窒化アルミニウムガリウム層４１を含み、可能性として、点線の長方形４２によって示された追加的な基板（または基板およびバッファ基板）を含み得る。窒化ガリウムのバルク結晶は理論的に基板およびバッファ４２の必要性をなくするが、このタイプの大抵のデバイスは、ＳｉＣもしくはサファイアまたは何らかの他の適切な材料の基板を含む。
窒化アルミニウムガリウムは、ＡｌｘＧａ１−ｘＮとして最も良く表現され、ここでｘは、０よりも大きく１よりも小さい。アルミニウムおよびガリウムの原子分率は、デバイスの意図された構造および動作に基づいて所望または必要に応じて選択され得る。
デバイス４０は、供給源領域４３およびドレイン領域４４を含み、オーム接触４６および４７が、供給源４３およびドレイン４４に対してそれぞれなされ、その間にチャンネル３９を画定する。
非化学量論的窒化ケイ素で構成された第１の不動態化構造は、ＩＩＩ族窒化物層４１の上にある。第１の不動態化構造は、寄生キャパシタンスを低減し、デバイストラッピングを最小にし、次の不動態化層をチャンネル３９からより遠くに位置決めする。例示された実施形態において、第１の不動態化構造は、ＩＩＩ族窒化物層４１の上に、スパッタリングされた非化学量論的窒化ケイ素の２つの層５０および５１を備えている。層５０は、低水素、高品質、化学量論的な窒化ケイ素または二酸化ケイ素も含み得る。
例示された実施形態において、第２の不動態化構造は、第１の不動態化構造の上、特に層５１の上に窒化ケイ素のスパッタリングされた堆積層５２と、スパッタリングされた堆積層５２の上にある窒化ケイ素の化学気相堆積層５３とを備える。例示的な実施形態において、層５２および５３の両方は、化学量論的窒化ケイ素を備えている。
有利にも、スパッタリングされた層５０および５１は実質的に水素を含まず、同様に、層５２もスパッタリングされているので、同じく水素を含まず、約１．８５と２．０５との間の屈折率を有している。
第１のスパッタリングされた非化学量論的層５０は、寄生キャパシタンスを低減し、デバイストラッピングを最小にする。第２のスパッタリングされた非化学量論的窒化ケイ素の層５１は、次の不動態化層を基板４２からより遠くに位置決めするが、トランジスタ４０を完全にはカプセル化しない。スパッタリングされた化学量論的窒化ケイ素の層５２がまず、トランジスタ４０をカプセル化し、不動態化層の水素バリア特性を高める。化学気相堆積環境バリアの層５３は、トランジスタ４０を覆い、ステップカバレッジおよびひび割れ防止を提供する。
最初の２つのスパッタリングされた層５０および５１は、優先的に窒素が豊富である。この技術分野でよく理解されるように、ケイ素または窒素の比率（非化学量論的組成における）は、屈折率によって判断され得、屈折率は、形成された窒化ケイ素の膜の組成のインジケータである。実質的に化学量論的組成を有する窒化ケイ素の膜は、６３２８Åで測定された２．０２の屈折率を有する。
ケイ素の豊富な窒化物は、３：４を上回るケイ素対窒素の原子比率を有する（すなわち、化学量論的窒化ケイ素は、Ｓｉ３Ｎ４である）。通常のケイ素の豊富な窒素は、６３２８Åで測定された２．０２を上回る屈折率を有し、窒素の豊富なＳｉＮ膜は、６３２８Åで測定された２．０２を下回る屈折率を有する。
従って、例示的な実施形態において、非化学量論的なスパッタリングされた窒化ケイ素の層の各々は、約１．８５と１．９５との間の屈折率を有する。
本明細書の他のどこかに記述されているように、スパッタリングの１つの目的は、水素の存在を避けることであり、水素の存在と関連する電子的な問題を、それと対応して避けることである。従って、スパッタリングされた層は、水素のない層としても理解され得る。換言すれば、スパッタリングは、水素のない不動態化層を生み出す１つの技術である。しかしながら、本発明は、その製造方法に関わらず、水素のない不動態化層としても理解され得る。
図２は、米国特許第６，５８６，７８１号に述べられたものと同様なスパッタリングシステム６０の概略図である。スパッタ層がその上に意図されている基板は、チャンバ６３において、電極（陽極）６２の上において６１で示されている。チャンバ６３における圧力は通常、真空ポンプ５９を使用して低減され、所望の気体または複数の気体（通常、アルゴンのような不活性の気体または希ガス）が通路６４を通してチャンバ６３に追加され、かつバルブ６５によって制御される。充分な電圧が（６７で概略的に示されるように）電極間に印加されるとき、気体分子はイオン化され、加速して、（この場合）陰極としても役立つケイ素標的６６に衝突する。衝突する気体イオンは、ケイ素イオンすなわち原子７２を排出し、ケイ素イオンすなわち原子７２は次に、小さな円６８によって示されるとおりの基板６１に堆積する。
スパッタリングデバイスの性質および動作は、この技術分野でよく理解されているので、さらに詳細には記述されない。同様に、適切なスパッタリング器具が商業的に入手され得、過度の実験なしに、当業者によって動作され得る。
図３は、本発明によるＩＩＩ族窒化物ベースのＨＥＭＴの別の実施形態である。トランジスタは広く７５で示され、同じ要素が図１でのように例示される場合、それらは同じ参照番号を坦持する。
図６は、本発明によるＨＥＭＴが、ＩＩＩ族窒化物のそれぞれの（バリア）層７６および（チャンネル）層７７の上に形成され得ることを例示する。２次元の電子気体を形成するために、隣接する層７６および７７は異なる組成を有し、従ってトランジスタに対してヘテロ構造を生み出す。実用的な目的のために、これらの層は通常、４２のような基板に位置決めされ（図１）、４２のような基板は、既に述べられたように、しばしば炭化ケイ素である。
図３は、存在するときトランジスタの応答を高め得る、２つの追加的なＩＩＩ族窒化物スペーサ層８０および８１も例示する。ＩＩＩ族窒化物へテロ構造に精通している者に公知であるように、トランジスタの低電界移動度は、デバイスチャンネルにおける電子の移動に悪影響を及ぼし得る、ドーピング不純物および格子振動の存在によって制限され得る。８０および８１のような薄い層によってチャンネルから不純物を物理的に分離することは、この問題に取り組んでトランジスタの性能を高め得る。
例示的な実施形態において、層７６は、窒化アルミニウムガリウムで形成され、層７７は、窒化ガリウムで形成され、トランジスタ７５に対してヘテロ構造を生み出す。層８０および８１を含む例示的な実施形態において、層８０は、窒化ガリウムで形成され、層８１は窒化アルミニウムで形成される。
図１に関すると同じように、トランジスタ７５は、第１のスパッタリングされた窒化ケイ素または窒化アルミニウムの層５０、および第２のスパッタリングされた窒化ケイ素の層５１を含み得、それらの両方は、非化学量論的であり、水素を含まず、かつ約１．８５と２．０５との間の所望の屈折率を有し得る。カプセル化する化学量論的窒化ケイ素の層は、ここでもやはり５２で例示され、化学量論的プラズマ強化化学気相堆積層は、ここでもやはり５３で例示される。
この実施形態において、層５０は、いくつかの異なる不動態化材料のうちの１つから形成され得る。これらは、低水素含有量、低酸素含有量およびゼロに達するほど極めて低いバッファ酸化物エッチ（ＢＯＥ）を生じる態様で堆積される高品質化学量論的窒化ケイ素（Ｓｉ３Ｎ４）、二酸化ケイ素の被覆層を有する高品質の化学量論的窒化ケイ素、スパッタリングされた窒化ケイ素のスタックおよびプラズマ強化化学気相堆積窒化ケイ素；金属有機化学気相堆積（ＭＯＣＶＤ）窒化ケイ素、または最も好ましくは、分子窒素（Ｎ２）が、水素の存在を有利にも最小にするかまたはなくするために、アンモニア（ＮＨ３）の代わりに窒素供給源として使用され得る、高密度プラズマ化学気相堆積システムを使用するプラズマ強化化学気相堆積（ＰＥＣＶＤ）窒化ケイ素を含み得る。
図３に例示された実施形態において、不動態化層５１は通常スパッタリングされた窒化ケイ素であり、一方、不動態化層５２は、高品質化学量論的窒化ケイ素、プラズマ強化化学気相堆積窒化ケイ素、またはプラズマ強化化学気相堆積酸窒化物を含み得る。
最終の層５３は、高品質化学量論的窒化ケイ素、プラズマ強化化学気相堆積窒化ケイ素、またはプラズマ強化化学気相堆積酸窒化物を含み得る。
所望または必要な場合、図３に例示されたトランジスタは、本明細書における図６に例示された構造に類似する態様で、電界プレート（図示されず）を含み得る。
図４は、本発明を組み込む絶縁されたゲートトランジスタを例示する。層５０、５１、５２および５３によって例示されたそれぞれの不動態化構造は、既出の図に関して記述されたものと同じである。図４は、ゲート接触３２と層７６および７７（ならびに可能性として層８０および８１）によって形成されたヘテロ構造との間の絶縁層８３も含む８２で広く指定されたトランジスタを例示する。
図５は、８４で広く指定された本発明の不動態化構造を組み込む、別の絶縁されたゲートトランジスタを例示する。この実施形態において、絶縁層８５は、ゲート接触３２とＩＩＩ族窒化物層７６、７７、８０および８１によって形成されたヘテロ構造との間にここでもやはり位置決めされる部分を有する。しかしながら、絶縁層８５は、第１のスパッタリングされた窒化ケイ素の層５０の上に、かつこれを越えて延びるが、第２のスパッタリングされた窒化ケイ素の層５１によって完全に覆われる部分も有する。
図６は、電界プレート９１をさらに含む、本発明による高電子移動度トランジスタを例示する。他の図に関すると同じように、他の実施形態おけるものと同じか、または同じであり得る素子は、同じ参照番号を持つ。従って、図６は、８７でトランジスタを広く例示し、かつそれは、図３の素子のすべてを含むことを例示する。
図６で例示された実施形態において、電界プレート９１は、ゲート接触９０と重複するように位置決めされる。この重複構造は、ゲートと電界プレートとの間で注意深くモニタされる横方向分離によってデバイスを作成する必要をなくする。バランスの取れた考慮として、電界プレート９１とゲート９０との間の重複する関係は、望んでいないさらなるキャパシタンスを導入し得る。従って、他の実施形態（図示されず）において、電界プレート９１は、ゲート９０と重複しないが、そのような状況においては、電界プレート９１がゲート９０から分離され、一方、なおも電界プレート９１によって提供される電界効果を最大にすることを確実なものにするために、ゲート接触９０と電界プレート９１との間の横方向の関係は、注意深く制御されなければならない。図６に例示される実施形態において、電界プレート９１は、層５１および５２によってゲート９０から間隔が置かれるが、層５３によって覆われる。
電界プレートの他の効用および利点と共にこれらの要因は、例えば、参考として本明細書にその内容の全容が援用されている同一人に譲渡された同時係属中の米国特許出願公開第２００６０００６４１５号において記述されている。電界プレートの使用は、デバイスにおける電界を低減し、高められた降伏電圧および低減されたトラッピングを生じる。電界プレートによって電界を低減することはまた、漏れ電流を低減し、トランジスタの信頼性を高める。電界プレート９１は通常、ゲインおよび不安定性を低減する供給源電極４６に接続され、遮蔽効果は、入力−出力分離を高め得る。
（方法）
別の局面において、本発明は、ＩＩＩ族窒化物ベースの構造およびデバイスを不動態化する方法である。この局面において、本発明は、化学気相堆積によって、例示的な場合においては、プラズマ強化化学気相堆積によって、非化学量論的窒化ケイ素の層をスパッタ堆積させること、および化学量論的窒化ケイ素（Ｓｉ３Ｎ４）の環境バリアを堆積させることを包含する。例示的なアニーリング技術が、Ｌｉｐｋｉｎ、Ｎ２Ｏ Ｐｒｏｃｅｓｓｉｎｇ Ｉｍｐｒｏｖｅｓ ｔｈｅ ４Ｈ−ＳｉＣ：ＳｉＯ２ Ｉｎｔｅｒｆａｃｅ；ＭＡＴＥＲＩＡＬＳ ＳＣＩＥＮＣＥ ＦＯＲＵＭ，Ｖｏｌｕｍｅｓ ３８９−３９３（２００２）ページ ９８５−８８；および、Ｄｍｉｔｒｉｊｅｖ、Ｉｍｐｒｏｖｉｎｇ ＳｉＯ２ Ｇｒｏｗｎ ｏｎ Ｐ−ｔｙｐｅ ４Ｈ−ＳｉＣ ｂｙ ＮＯ Ａｎｎｅａｌｉｎｇ、ＭＡＴＥＲＩＡＬＳ ＳＣＩＥＮＣＥ ＦＯＲＵＭ、Ｖｏｌｕｍｅｓ ２６４−２６８（１９９８）ページ ８６９−７２における、米国特許第６，６１０，３６６号に述べられている。
実験のセクションに述べられているように、例示的な実施形態において、スパッタリングは、アルゴン（Ａｒ）および窒素（Ｎ２）を組み込む実質的に水素を含まない環境においてケイ素の対象物を使用して実行される。方法は、パルス直流（ＤＣ）電源でスパッタリングし、それによって、アークを避けながら絶縁粒子を放出することを含み得る。
スパッタリングは、室温で、または高められた基板温度で実行され得る。スパッタリングが高められた基板温度で実行される場合、デバイスの残り部分に損害を及ぼす温度超過を避ける態様で実行されるべきである。基板温度は、損害を及ぼすことなく、約３５０℃と４５０℃との間まで上昇され得る。基板温度および気体圧力は通常相互に関係するので、それに従って制御される。
方法は、窒素の豊富な環境においてスパッタリングし、非化学量論的窒化ケイ素を提供することを包含し得る。しかしながら、環境バリアは通常、非化学量論的窒化ケイ素の層と比較してそのより良いバリア特性により、化学量論的窒化ケイ素の層で形成される。
イオン衝撃は、基板にバイアスされた無線周波数を適用することによって、またはスパッタリングステップの間に環境圧を下げることによって高められ得る。
方法は、ＩＩＩ族窒化物ベースのデバイスに対して実質的に同じ態様で実行され得るが、ただし、熱酸化物は含まれず、窒化ケイ素は、ＩＩＩ族窒化物デバイスまたは構造の上で直接的にスパッタリングされる。
（実験）
ＧａＮデバイスの上で、第１の不動態化は、Ｔゲートが形成された後に堆積される。ＧａＮデバイスに対する第１の不動態化は、２つの層から成る。スパッタリングされたＳｉＮまたはＡｌＮは、ＧａＮ（通常はＡｌＧａＮ）の上面に堆積される。この後には、ＰＥＣＶＤ ＳｉＮ膜が続く。
顕著な特徴は、ここでもやはり、通常の水素で汚染されたＰＥＣＶＤ窒化物膜を、デバイスインターフェースから遠ざけ、それをスパッタリングされた窒化物膜（ＳｉＮまたはＡｌＮ）で置き換えることである。この膜は、ＳｉまたはＡｌの酸窒化物でもあり得る。ＰＥＣＶＤ ＳｉＮ膜は、スパッタリングされた不動態化層の上部に堆積される。ＰＥＣＶＤ膜は、必要なとき、ゲートの下で、良いステップカバレッジを提供する。
ＧａＮデバイスの第２の不動態化は、スパッタリングされた窒化物もしくはＰＥＣＶＤ窒化物または両方の組み合わせを使用し得る。
第２の不動態化は、ゲートおよびＴ上部が形成された後に追加される。第２の不動態化は、３つの誘電層から成る。最初の２つの誘電層は、スパッタリングされたＳｉＮである。１００〜３０００Åの第１のスパッタリングされたＳｉＮは、屈折率が１．８５〜２．００の範囲にある窒素の豊富な膜（１４〜１８ｓｃｃｍのＮ２流れおよび７〜１０ｍＴの処理圧）である。この膜は、次の不動態化層をデバイスインターフェースから遠ざけるが、まだカプセル化しない。１０００〜３０００Åの厚さを有する第２のスパッタリングされたＳｉＮ層は、６３０ｎｍで測定された２．０４の屈折率を有する化学量論的窒化物である。この膜は、より低い窒素流れおよびより高い衝撃（１２〜１４ｓｃｃｍのＮ２流れおよび１〜３ｍＴの処理圧）で堆積される。この膜のカプセル化特性は、より低い圧力を介するか、またはウエハ上でＲＦバイアス（約０．５Ｗ／ｉｎｃｈ２）を使用するかの、いずれかで、イオン衝撃によって向上される。スパッタリングされたＳｉＮ膜は、良いカプセル化を提供し、第３の誘電層をデバイスインターフェースからさらに遠ざけもする。
しかしながら、第２のスパッタリングされたＳｉＮ層は、充分なステップカバレッジを提供しないことがあり得る。これは、第３の誘電層において対処される。２０００〜５０００ÅのＰＥＣＶＤ ＳｉＮ層は、ＳｉＨ４２％、３５０ｓｃｃｍ；ＮＨ３、４ｓｃｃｍ；Ｎ２、２００ｓｃｃｍ；Ｈｅ、９０ｓｃｃｍ；圧力、１Ｔｏｒｒ；電力、２５Ｗを使用して、スパッタリングされたＳｉＮ層の上部に堆積される。ＰＥＣＶＤ ＳｉＮ堆積における重要な処理パラメータは基板温度であり、より高い基板温度は水素を膜から駆逐する傾向がある。基板温度は、ウエハ上の他の既存の膜が許す限り高く保たれ、通常は約２５０℃〜４５０℃の間である。化学量論的なスパッタリングされたＳｉＮ膜は、ＰＥＣＶＤ堆積の間に存在する水素に対するバリアを提供する。ＰＥＣＶＤは、優れたステップカバレッジを有する最終的な環境カプセルの材料を提供する。
図面および明細書において、本発明の好ましい実施形態が述べられ、特定の用語が使用されたが、それらは一般的な記述的意味においてのみ使用され限定の目的では使用されておらず、本発明の範囲は、特許請求の範囲で定義される。
図１は、本発明を組み込むＩＩＩ族窒化物ベースのデバイスの概略的な断面図である。 図２は、本発明と共に使用されるスパッタリングシステムの概略図である。 図３は、本発明を組み込む、別のＩＩＩ族窒化物ベースの高電子移動度トランジスタの断面概略図である。 図４は、本発明を組み込む、ＩＩＩ族窒化物高電子移動度トランジスタの別の実施形態である。 図５は、本発明の不動態化システムを組み込む、ＩＩＩ族窒化物高電子移動度トランジスタのさらに別の実施形態である。 図６は、本発明の不動態化システムを組み込む電界プレートを有するＩＩＩ族窒化物高電子移動度トランジスタの実施形態である。
符号の説明
３９ チャンネル
４０ 金属半導体電界効果トランジスタ
４１ ＩＩＩ族窒化物層
４２ バッファ
４３ 供給源領域
４４ ドレイン領域
４６ オーム接触
４７ オーム接触
５０ スパッタリングされた層
５１ スパッタリングされた層
５２ スパッタリングされた堆積層
５３ 化学気相堆積環境バリアの層

Claims (31)

  1. ＩＩＩ族窒化物材料系で形成された電界効果トランジスタにおける不動態化の改良であって、
    窒化ケイ素の化学気相堆積不動態化層が、窒化ケイ素の既にスパッタリングされた堆積層をカプセル化する２部分構造を備え、
    該スパッタリングされた層が不動態化の利益の一部を提供し、該化学気相堆積層が優れた環境バリアを提供する、不動態化の改良。
  2. 高電子移動度トランジスタ（ＨＥＭＴ）あって、該高電子移動度トランジスタは、
    ＩＩＩ族ヘテロ構造と、
    寄生キャパシタンスを低減し、デバイストラッピングを最小にする、該ＩＩＩ族窒化物ヘテロ構造の上の第１の不動態化構造と、
    該ヘテロ構造をカプセル化し、環境バリアを提供する、該第１の不動態化構造の上の第２の不動態化構造とを備え、
    該第１の不動態化構造は、窒化ケイ素、窒化アルミニウム、ケイ素の酸窒化物およびアルミニウムの酸窒化物から成る群から選択された非化学量論的窒化物の少なくとも１つのスパッタリングされた層と、該へテロ構造を完全にはカプセル化せずに、該不動態化層を該ＩＩＩ族窒化物層からさらに遠くに位置決めする、窒化ケイ素の少なくとも１つの化学気相堆積層とを備え、
    該第２の不動態化層は、化学量論的窒化物の環境バリアを備えている、高電子移動度トランジスタ。
  3. 前記へテロ構造は、窒化アルミニウムガリウムの層および窒化ガリウムの層を備えている、請求項２に記載のＨＥＭＴ。
  4. 前記窒化アルミニウムガリウム層と前記窒化ガリウム層との間にＩＩＩ族窒化物の第１のスペーサ層をさらに備えている、請求項３に記載のＨＥＭＴ。
  5. 前記第１のスペーサ層は窒化アルミニウムを備えている、請求項４に記載のＨＥＭＴ。
  6. 前記ＩＩＩ族窒化物ヘテロ構造に対するゲート接触をさらに備えている、請求項２に記載のＨＥＭＴ。
  7. 前記ゲート接触と前記へテロ構造との間に第２のＩＩＩ族窒化物スペーサ層をさらに備えている、請求項６に記載のＨＥＭＴ。
  8. 前記第２のスペーサ層は、窒化ガリウムを備えている、請求項７に記載のＨＥＭＴ。
  9. 前記ＩＩＩ族窒化物ヘテロ構造に対する供給源およびドレインそれぞれのオーム接触をさらに備え、それらの間にチャンネルを画定する、請求項６に記載のＨＥＭＴ。
  10. 前記へテロ構造は、窒化ガリウムの層の上に窒化アルミニウムガリウムの層を備え、前記ゲート接触および前記オーム接触は、該窒化アルミニウムガリウム層の上にある、請求項６に記載のＨＥＭＴ。
  11. 前記不動態化構造の一部分によって前記ゲート接触から分離された電界プレートをさらに備えている、請求項２に記載のＨＥＭＴ。
  12. 前記第２の不動態化構造は、窒化ケイ素のスパッタリングされた化学量論的層および窒化ケイ素の化学気相堆積化学量論的層を備えている、請求項２に記載のＨＥＭＴ。
  13. 前記窒化ケイ素のスパッタリングされた化学量論的層によって前記ゲート接触から分離され、前記窒化ケイ素の化学気相堆積化学量論的層によって覆われた電界プレートをさらに備えている、請求項１２に記載のＨＥＭＴ。
  14. 前記第２の不動態化構造における前記化学量論的層は、実質的に水素を含まない、請求項１２に記載のＨＥＭＴ。
  15. 前記第１の不動態化構造は、実質的に水素を含まない、請求項２に記載のＨＥＭＴ。
  16. 前記第１の不動態化構造は、約１．８５と２．００との間の屈折率を有している、請求項２に記載のＨＥＭＴ。
  17. 前記第１の不動態化構造における前記非化学量論的な窒化ケイ素のスパッタリングされた層は、厚さが約１００オングストロームと２０００オングストロームとの間であり、
    前記第１の不動態化構造における前記窒化ケイ素の化学気相堆積層は、厚さが約１００オングストロームと３０００オングストロームとの間であり、
    前記第２の不動態化構造は、厚さが約３０００オングストロームと８０００オングストロームとの間である、請求項２に記載のＨＥＭＴ。
  18. 絶縁されたゲート電界効果トランジスタあって、該絶縁されたゲート電界効果トランジスタは、
    ＩＩＩ族窒化物ヘテロ構造と、
    該へテロ構造の上の供給源およびドレインそれぞれのオーム接触と、
    該供給源およびドレインオーム接触間の該へテロ構造の上の絶縁層と、
    該へテロ構造の上の該絶縁層に対するゲート接触と、
    該へテロ構造および該ゲート接触の少なくとも一部分の上の第１および第２それぞれの不動態化構造とを備え、
    該第１の不動態化構造は、窒化ケイ素、窒化アルミニウム、ケイ素の酸窒化物およびアルミニウムの酸窒化物から成る群から選択された非化学量論的窒化物の少なくとも１つのスパッタリングされた層と、該へテロ構造を完全にはカプセル化せず、該不動態化層を該ＩＩＩ族窒化物層からさらに遠くに位置決めする、窒化ケイ素の少なくとも１つの化学気相堆積層を備え、
    該第２の不動態化層は、化学量論的窒化物の環境バリアを備えている、絶縁されたゲート電界効果トランジスタ。
  19. 前記第２の不動態化構造は、化学量論的窒化ケイ素の２つの層を備えている、請求項１８に記載のトランジスタ。
  20. 前記ゲート接触の下の前記絶縁層は、前記第１の不動態化構造の下である、請求項１８に記載のトランジスタ。
  21. 前記ゲート接触は、非化学量論的窒化ケイ素の前記第１のスパッタリングされた層の一部分を互いから分離する、請求項２０に記載のトランジスタ。
  22. 前記絶縁層は、前記第１の不動態化構造における、非化学量論的窒化物の前記スパッタリングされた層の一部分を覆う、請求項１８に記載のトランジスタ。
  23. 前記ＩＩＩ族窒化物へテロ構造は、窒化ガリウムの層の上に、窒化アルミニウムガリウムの層を備え、前記ゲート絶縁層は、該窒化アルミニウムガリウムの層の上にある、請求項１８に記載のトランジスタ。
  24. 前記ゲート絶縁層と前記窒化アルミニウムガリウム層との間に第１のスペーサ層をさらに備えている、請求項２３に記載のトランジスタ。
  25. 前記第１のスペーサ層は、窒化ガリウムを備えている、請求項２４に記載のトランジスタ。
  26. 前記窒化アルミニウムガリウム層と前記窒化ガリウム層との間に第２のスペーサ層をさらに備えている、請求項２３に記載のトランジスタ。
  27. 前記第２のスペーサ層は、窒化アルミニウムを備えている、請求項２６に記載のトランジスタ。
  28. 前記第２の不動態化構造は実質的に水素を含まない、請求項１８に記載のトランジスタ。
  29. 前記第１の不動態化構造は実質的に水素を含まない、請求項１８に記載のトランジスタ。
  30. 前記第１の不動態化構造は、約１．８５と１．９５との間の屈折率を有する、請求項１８に記載のトランジスタ。
  31. 前記第１の不動態化構造における前記非化学量論的窒化ケイ素のスパッタリングされた層は、厚さが約１０００オングストロームと２０００オングストロームとの間であり、
    前記第１の不動態化構造における前記窒化ケイ素の化学気相堆積層は、厚さが約１０００オングストロームと３０００オングストロームとの間であり、
    前記第２の不動態化構造は、厚さが約３０００オングストロームと８０００オングストロームとの間である、請求項１８に記載のトランジスタ。
JP2008218759A 2007-08-28 2008-08-27 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化 Pending JP2009055042A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/845,805 US7855401B2 (en) 2005-06-29 2007-08-28 Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013077659A Division JP2013168663A (ja) 2007-08-28 2013-04-03 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化

Publications (1)

Publication Number Publication Date
JP2009055042A true JP2009055042A (ja) 2009-03-12

Family

ID=40070550

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008218759A Pending JP2009055042A (ja) 2007-08-28 2008-08-27 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化
JP2013077659A Pending JP2013168663A (ja) 2007-08-28 2013-04-03 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013077659A Pending JP2013168663A (ja) 2007-08-28 2013-04-03 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化

Country Status (3)

Country Link
US (1) US7855401B2 (ja)
EP (1) EP2031648B1 (ja)
JP (2) JP2009055042A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138110A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2015213100A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその製造方法
JP2016506613A (ja) * 2012-10-04 2016-03-03 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 先進装置のパッシベーションにおける水素軽減方法
WO2016059889A1 (ja) * 2014-10-14 2016-04-21 シャープ株式会社 窒化物半導体装置
WO2016157581A1 (ja) * 2015-03-31 2016-10-06 シャープ株式会社 窒化物半導体電界効果トランジスタ
JP2022537686A (ja) * 2019-06-13 2022-08-29 ウルフスピード インコーポレイテッド 改善された性能及び信頼性を有する高電子移動度トランジスタ及びそのトランジスタを含む電力増幅器

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
CN102362355A (zh) * 2009-03-25 2012-02-22 陶氏环球技术有限责任公司 在薄膜光伏制品上形成保护层的方法和用这样的层制成的制品
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
CN103098185B (zh) * 2010-08-20 2017-02-08 应用材料公司 形成无氢含硅介电薄膜的方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) * 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
WO2014109830A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. Metal oxynitride based heterojunction field effect transistor
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9425267B2 (en) * 2013-03-14 2016-08-23 Freescale Semiconductor, Inc. Transistor with charge enhanced field plate structure and method
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
US9537425B2 (en) 2013-07-09 2017-01-03 Transphorm Inc. Multilevel inverters and their components
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
JP2015050335A (ja) * 2013-09-02 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9401708B2 (en) 2014-05-20 2016-07-26 General Electric Company Gate drive unit and method for controlling a gate drive unit
US9754787B2 (en) * 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
WO2016149146A1 (en) 2015-03-13 2016-09-22 Transphorm, Inc. Paralleling of switching devices for high power circuits
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
WO2017069464A1 (ko) * 2015-10-22 2017-04-27 (주)기가레인 고전자이동도 트랜지스터 및 그의 제조방법
JP6300773B2 (ja) 2015-10-23 2018-03-28 三菱電機株式会社 半導体圧力センサ
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
JP6640687B2 (ja) * 2016-09-09 2020-02-05 株式会社東芝 半導体装置
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
DE102018110240A1 (de) * 2018-04-27 2019-10-31 Infineon Technologies Ag Halbleitervorrichtung und Herstellung
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US20220384366A1 (en) * 2021-06-01 2022-12-01 Cree, Inc. Multilayer encapsulation for humidity robustness and related fabrication methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
WO2006098801A1 (en) * 2005-03-11 2006-09-21 Cree, Inc. Wide bandgap transistors with gate-source field plates
WO2007002860A1 (en) * 2005-06-29 2007-01-04 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
WO2007018653A2 (en) * 2005-07-20 2007-02-15 Cree, Inc. High electron mobility electronic device structures comprising native substrates and methods for making the same

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2268355B1 (ja) * 1974-04-16 1978-01-20 Thomson Csf
US3895127A (en) * 1974-04-19 1975-07-15 Rca Corp Method of selectively depositing glass on semiconductor devices
US4551353A (en) * 1981-12-30 1985-11-05 Unitrode Corporation Method for reducing leakage currents in semiconductor devices
US4717641A (en) * 1986-01-16 1988-01-05 Motorola Inc. Method for passivating a semiconductor junction
US4799100A (en) * 1987-02-17 1989-01-17 Siliconix Incorporated Method and apparatus for increasing breakdown of a planar junction
US5332697A (en) 1989-05-31 1994-07-26 Smith Rosemary L Formation of silicon nitride by nitridation of porous silicon
GB9206086D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
US5629531A (en) * 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5430324A (en) * 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
SE9500013D0 (sv) * 1995-01-03 1995-01-03 Abb Research Ltd Semiconductor device having a passivation layer
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6825501B2 (en) * 1997-08-29 2004-11-30 Cree, Inc. Robust Group III light emitting diode for high reliability in standard packaging applications
US6303969B1 (en) * 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
TW471049B (en) * 1998-05-22 2002-01-01 United Microelectronics Corp Metal gate structure and manufacturing method for metal oxide semiconductor
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US6242784B1 (en) * 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
TW474024B (en) 1999-08-16 2002-01-21 Cornell Res Foundation Inc Passivation of GaN based FETs
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US6630413B2 (en) 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP4011848B2 (ja) 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
US6528373B2 (en) 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US7141859B2 (en) * 2001-03-29 2006-11-28 Georgia Tech Research Corporation Porous gas sensors and method of preparation thereof
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6797586B2 (en) * 2001-06-28 2004-09-28 Koninklijke Philips Electronics N.V. Silicon carbide schottky barrier diode and method of making
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US20040160118A1 (en) * 2002-11-08 2004-08-19 Knollenberg Clifford F. Actuator apparatus and method for improved deflection characteristics
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US6747338B1 (en) * 2002-11-27 2004-06-08 Analog Devices, Inc. Composite dielectric with improved etch selectivity for high voltage MEMS structures
US6983653B2 (en) * 2002-12-13 2006-01-10 Denso Corporation Flow sensor having thin film portion and method for manufacturing the same
EP1634323A4 (en) * 2003-06-13 2008-06-04 Univ North Carolina State COMPLEX OXIDES FOR USE IN SEMICONDUCTOR DEVICES AND ASSOCIATED METHODS
US7053425B2 (en) * 2003-11-12 2006-05-30 General Electric Company Gas sensor device
DE10358985B3 (de) * 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
DE102004012884B4 (de) * 2004-03-16 2011-07-21 IXYS Semiconductor GmbH, 68623 Leistungs-Halbleiterbauelement in Planartechnik
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7332795B2 (en) * 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7297995B2 (en) * 2004-08-24 2007-11-20 Micron Technology, Inc. Transparent metal shielded isolation for image sensors
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US20060118892A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Structures to Produce a Strain-Inducing Layer in a Semiconductor Device
US20060145190A1 (en) * 2004-12-31 2006-07-06 Salzman David B Surface passivation for III-V compound semiconductors
SG124417A1 (en) * 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
EP1969635B1 (en) 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
WO2006098801A1 (en) * 2005-03-11 2006-09-21 Cree, Inc. Wide bandgap transistors with gate-source field plates
JP2008533717A (ja) * 2005-03-11 2008-08-21 クリー インコーポレイテッド ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
WO2007002860A1 (en) * 2005-06-29 2007-01-04 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP2008544578A (ja) * 2005-06-29 2008-12-04 クリー， インコーポレイティッド 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化
WO2007018653A2 (en) * 2005-07-20 2007-02-15 Cree, Inc. High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2009507362A (ja) * 2005-07-20 2009-02-19 クリー インコーポレイテッド ネイティブ基板を含む高電子移動度電子デバイス構造およびそれらを製造するための方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016506613A (ja) * 2012-10-04 2016-03-03 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 先進装置のパッシベーションにおける水素軽減方法
JP2014138110A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2015213100A (ja) * 2014-05-01 2015-11-26 三菱電機株式会社 半導体装置およびその製造方法
WO2016059889A1 (ja) * 2014-10-14 2016-04-21 シャープ株式会社 窒化物半導体装置
JPWO2016059889A1 (ja) * 2014-10-14 2017-07-27 シャープ株式会社 窒化物半導体装置
US9824887B2 (en) 2014-10-14 2017-11-21 Sharp Kabushiki Kaisha Nitride semiconductor device
WO2016157581A1 (ja) * 2015-03-31 2016-10-06 シャープ株式会社 窒化物半導体電界効果トランジスタ
JPWO2016157581A1 (ja) * 2015-03-31 2017-10-19 シャープ株式会社 窒化物半導体電界効果トランジスタ
US10381472B2 (en) 2015-03-31 2019-08-13 Sharp Kabushiki Kaisha Nitride-semiconductor field-effect transistor
JP2022537686A (ja) * 2019-06-13 2022-08-29 ウルフスピード インコーポレイテッド 改善された性能及び信頼性を有する高電子移動度トランジスタ及びそのトランジスタを含む電力増幅器

Also Published As

Publication number Publication date
JP2013168663A (ja) 2013-08-29
EP2031648A2 (en) 2009-03-04
EP2031648B1 (en) 2016-04-13
US7855401B2 (en) 2010-12-21
EP2031648A3 (en) 2010-02-24
US20080035934A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
EP2031648B1 (en) Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP5028418B2 (ja) 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化
EP2267784B1 (en) INSULATING GATE AlGaN/GaN HEMT
US8431960B2 (en) Dopant diffusion modulation in GaN buffer layers
JP5313424B2 (ja) トラッピング（ｔｒａｐｐｉｎｇ）を低減させたＩＩＩ族窒化物ベースの電界効果トランジスタ（ＦＥＴ）およびトランジスタの製造方法
US8330167B2 (en) GaN-based field effect transistor and method of manufacturing the same
JP5281748B2 (ja) Ｉｉｉ族窒化物素子の不動態化およびその方法
US20120238063A1 (en) Termination and Contact Structures for a High Voltage Gan-Based Heterojunction Transistor
WO2009116281A1 (ja) 半導体装置および半導体装置の製造方法
WO2009116283A1 (ja) 半導体装置および半導体装置の製造方法
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120517

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120709

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120719

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120920

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121016

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204