JP5028418B2 - 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化 - Google Patents

水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化 Download PDF

Info

Publication number
JP5028418B2
JP5028418B2 JP2008519580A JP2008519580A JP5028418B2 JP 5028418 B2 JP5028418 B2 JP 5028418B2 JP 2008519580 A JP2008519580 A JP 2008519580A JP 2008519580 A JP2008519580 A JP 2008519580A JP 5028418 B2 JP5028418 B2 JP 5028418B2
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
stoichiometric
nitride layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008519580A
Other languages
English (en)
Other versions
JP2008544578A (ja
Inventor
ゾルトン リング，
ヘルムート ハグレイトナー，
ジェイソン パトリック ヘニング，
アンドリュー マッケンジー，
スコット ティー． アレン，
スコット トーマス シェパード，
リチャード ピーター スミス，
サプサリッシ スリラン，
アレン ザ サード ワード，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008544578A publication Critical patent/JP2008544578A/ja
Application granted granted Critical
Publication of JP5028418B2 publication Critical patent/JP5028418B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、炭化珪素およびＩＩＩ族の窒化物のような広いバンドギャップの材料において形成される半導体構造およびデバイスに関する。
半導体デバイスの性能は、本質的に、半導体デバイスが作成される半導体材料の本来の特性、およびこれらの材料が有用なデバイス構造に組み込まれ得る程度に依存する。半導体デバイスはまた、様々な半導体材料が形成され、互いに対して配置される方法に依存する。
半導体材料の特性の１つは、バンドギャップ、すなわち、電子の価電子帯と伝導帯との間のエネルギー差である。材料のバンドギャップのサイズは、デバイスの構造および性能についての基本的な限界−またはデバイスの構造および性能に対する可能性−を提供する。
一例として、マイクロ波のシステム−マイクロ波のシステムの一般的な例としては、セルラー通信システムを含む−は、通常、ソリッドステートのトランジスタを増幅器および発振器として使用する。このようなシステムは、加入者と、所望される（または必要とされる）最大出力が増えているので、動作周波数および電力を増加させることに関する関心が、それに応じて大きくなっている。より高い周波数の信号は、より多くの情報（帯域幅）を運び、非常に高い利得を有する小さいアンテナを可能にし、レーダーのようなシステムに改善された解像度を提供し得る。より大きいバンドギャップはより広い帯域幅の信号を収容し得るので、炭化珪素（ＳｉＣ）およびＩＩＩ族（Ｇａ、Ａｌ、Ｉｎ）の窒化物のような広い帯域幅の材料は、高周波数のデバイスのための、重要な関心の材料であり、かつ重要な関心の材料であり続ける。
より高いバンドギャップの材料はまた、（より小さいバンドギャップの材料から作成される同様な構造と比較して）より高い電力性能のためのポテンシャルと、より高い周波数の光、例えば、電磁スペクトルの緑、青、紫、および紫外線の部分を発するためのポテンシャルを供給する。
炭化珪素から製造されるデバイスは、一般的に、デバイスの露出したＳｉＣ面を保護するため、または他の理由もしくは両方のために、ＳｉＯ２のような酸化物層を用いて不動態化される。しかしながら、ＳｉＣとＳｉＯ２の間のインターフェースは、電子の高い表面移動性を獲得するには不充分であり得る。より詳細には、ＳｉＣとＳｉＯ２の間のインターフェースは、従来的には、高密度のインターフェースの状態を示し、該高密度のインターフェースの状態は表面の電子の移動性を低減させ、キャリアトラップを導入し、次に、該キャリアトラップは、（限定するものではないが）金属酸化物半導体の電界効果トランジスタ（ＭＯＳＦＥＴ）のようなデバイスの所望の性能特性を低減させる。
従って、様々な状況において、酸化層を含む半導体デバイスを包含する半導体デバイスはまた、窒化珪素の１つ以上の層を組み込み、結果としての電子特性を改善する（特許文献１）。窒化珪素はまた、酸化物が提供できない、またはデバイスが酸化物層を含むか否かに関わらず、環境がデバイスの構造および動作を劣化させることを可能としない環境障壁を提供する。環境障壁として窒化珪素が二酸化珪素よりも好ましい。なぜならば、窒化珪素はデバイスを覆うより良好な密閉を形成し、水のような汚染物質が、デバイスのエピタキシャル層に到達すること、および劣化を引き起こすことを防止するからである。窒化珪素はまた、ＬＥＤの中で生成された光を伝える層を形成するために使用され得る。
高密度な窒化珪素の構造は、酸化物構造において見られるオープンチャネルを提供せず、従って、窒化物は、電子機器において障壁材料として広く利用されている。特に、水素は、密度を高められた窒化物フィルムにおいてゆっくりと拡散し、他の小さい陽イオン（Ｎａ＋またはＫ＋）は、薄い窒化物層によって効果的に遮断される。酸素は窒化物を通って非常にゆっくりと拡散するので、蒸着された窒化物は、下にある珪素の酸化を防止し得る。
しかしながら、化学蒸着（多くの場合に、プラズマ強化化学蒸着「ＰＥＣＶＤ」）を使用して蒸着された窒化物は、ほぼ必ず水素を含み、一般的には、類似の酸化物フィルムよりも非常に多く含む。水素源は、シランの前駆体であり、多くのＣＶＤスキームにおいて利用されるアンモニアでもある。無定形であるが拘束されているフィルム、例えば、窒化珪素は、原子が各珪素および窒素の原子の原子価を満たす位置を占めることを妨げ得る。従って、多くの壊れた結合が存在する傾向にある。これらの結合は水素原子によってすぐに占められる。従って、従来のプラズマ窒化物は、ＳｉおよびＮ原子の両方に結合される２０原子百分率ほどの水素を有し得、高温の焼きなましの後でさえも、熱窒化物（ｔｈｅｒｍａｌ ｎｉｔｒｉｄｅｓ）はやはり数原子百分率の水素を有する。
さらに、水素は、ＧａＮに基づく半導体におけるＭｇ受容体を不動態化し得る。正確なメカニズムは完全には理解されていないが、窒化珪素が２００℃を超える蒸着温度においてＰＥＣＶＤによって蒸着された場合に、フィルム内の水素は、薄いオーム接点または他の層を通って、近くのＩＩＩ族の窒化物層の中に拡散し得、該ＩＩＩ族の窒化物層が表面領域付近で不動態化されることをもたらす。つまり、表面付近の領域において、かなりの数の受容体イオンは、フィルム内への水素の導入によって中性にされる。従って、オーム接点と窒化物材料との間のインターフェースは劣化され、接点の金属は理想的なオーム特性を示さない。これは、デバイス内の順方向電圧の増加となり得る（Ｖｆ劣化）。本質的に、金属とＩＩＩ族の窒化物接点層との間インターフェースが、オーム接点の代わりにショットキー接点を形成するかのように、デバイスは作用する。
窒化物不動態化層は多くの場合に酸化物層と共に使用されるので、水素は酸化物層に移動し得る。次に、ＳｉＣの上の酸化物フィルム内の水素は、インターフェースのフェルミ準位を変更し、表面蓄積の状態を促進するように現される。何らかの結果としての蓄積層は電荷層を生成し、該電荷層はデバイスの容量を変更し、フィルム内の水素の移動性によってもたらされる長期的な定数を有するドリフトを示す。
従って、酸化物と窒化物の層は特定の利点を供給するが、酸化物と窒化物の層はまた、デバイスの性能を制限および劣化し得る特定の問題をもたらす。
米国特許第６，２４６，０７６号明細書
一局面において、本発明は、炭化珪素基板または層と、炭化珪素基板と熱酸化層との間のインターフェース密度を下げる、炭化珪素基板の上の酸化層と、寄生容量を減少し、デバイスのトラッピングを最小化する、熱酸化層の上の第１のスパッタされた非化学量論的な窒化珪素層と、構造をカプセル化することなく基板（およびその上のデバイス）からさらに遠くに次の不動態化層を配置する、該第１の層の上の第２のスパッタされた非化学量論的な窒化珪素層と、構造をカプセル化し、不動態化層の水素障壁特性を高める、第２のスパッタされた層の上のスパッタされた化学量論的な窒化珪素層と、カプセル化層の上の、ステップカバレージおよび亀裂防止のための、化学量論的な窒化珪素層の化学蒸着された環境障壁層とを備えている不動態化された半導体構造である。
別の局面において、本発明は、（基板を含む）ＩＩＩ族の窒化物層と、寄生容量を減少し、デバイスのトラッピングを最小化する、ＩＩＩ族の窒化物層の上の第１の不動態化構造と、構造をカプセル化し、環境障壁を提供する、第１の不動態化層の上の第２の不動態化層とを備える不動態化された半導体構造であり、該第１の不動態化構造は、窒化珪素、窒化アルミニウム、珪素の酸窒化物、およびアルミニウムの酸窒化物から選択される非化学量論的な窒化物の少なくとも１つのスパッタされた層と、構造を完全にカプセル化することなくＩＩＩ族の窒化物層からさらに遠くに不動態化層を配置する、窒化珪素の少なくとも１つの化学蒸着された層とを備えており、第２不動態化層は化学量論的な環境障壁を備えている。
別の局面において、本発明は、第１の導電タイプを有する炭化珪素基板と、その反対の導電タイプを有し、その間にチャネルを定義する、基板におけるそれぞれのソースおよびドレイン領域と、炭化珪素基板と熱酸化層との間のインターフェース密度を下げる、基板の上のソースとドレインとの間の熱酸化物層と、熱酸化物層の上のゲート接点と、寄生容量を減少し、デバイスのトラッピングを最小化し、基板からさらに遠くに次の不動態化層を配置する、熱酸化物層の上の、非化学量論的な窒化珪素によって形成される第１の不動態化構造と、デバイスに対する環境障壁を提供する、第１の不動態化層の上の、化学量論的な窒化珪素によって形成される第２の不動態化構造とを備えている絶縁された半導体デバイスである。
別の局面において、本発明は、炭化珪素基板と、炭化珪素基板と熱酸化層との間のインターフェース密度を下げる、炭化珪素基板の上の熱酸化層と、寄生容量を減少し、デバイスのトラッピングを最小化する、熱酸化層の上の第１の実質的に水素を含まない非化学量論的な窒化珪素層と、構造をカプセル化することなく基板（およびその上のデバイス）からさらに遠くに次の不動態化層を配置する、該第１の層の上の、第２の実質的に水素を含まない非化学量論的な窒化珪素層と、構造をカプセル化し、不動態化層の水素障壁特性を高める、第２の実質的に水素を含まない層の上の実質的に水素を含まない化学量論的な窒化珪素層と、ステップカバレージおよび亀裂防止のための、化学量論的な窒化珪素層の環境障壁層とを備えている不動態化された半導体構造である。
さらに別の局面において、本発明は、広いバンドギャップのデバイスを不動態化する方法であり、該方法は、酸化物層の上に非化学量論的な窒化物層をスパッタ蒸着することと、化学蒸着によって、化学量論的な窒化珪素の環境障壁層を蒸着することとを包含する。
さらに別の局面において、本発明は、広いバンドギャップのデバイスを不動態化する方法であり、該方法は、ＩＩＩ族の窒化物半導体材料の層の上に、窒化珪素および窒化アルミニウムから成る群から選択される非化学量論的な窒化物層をスパッタ蒸着することと、スパッタ蒸着された層の上に、化学蒸着によって、化学量論的な窒化珪素の環境障壁層を蒸着することとを包含する。
本発明の上記および他の目的および利点、ならびに同じ結果が達成される方法は、添付の図面と共に取り上げられる以下の詳細な記述に基づいて明らかになる。
本発明は、不動態化半導体構造、および結果としての不動態化半導体デバイスである。一局面において、本発明は二部分構造と概ね考えられ得、該二部分構造において、窒化珪素の化学蒸着された不動態化層が、先にスパッタ蒸着された窒化珪素の層をカプセル化する。スパッタ層は不動態化の利益の一部を提供し、化学蒸着された層は優れた環境障壁を提供する。
別の局面において、本発明は、非化学量論的な窒化珪素の層の上に蒸着される化学量論的な窒化珪素の層で形成される二部分構造である。非化学量論的な層は、構造または結果としてのデバイスの電子的特性を高め、化学量論的な層は優れた環境障壁を提供する。
図１は断面概略図の様式で概略的に１０で示される半導体構造を示す。この実施形態において、構造は炭化珪素基板（または層）１１を含み、炭化珪素基板１１の上に酸化層１２、一般的には、二酸化珪素の熱生成層を有する。用語「基板」は、限定というよりも炭化珪素部分１１の記述および例示であるということが理解される。従って、炭化珪素基板１１はウエハまたはウエハの先駆物質であり得るか、または他の支持構造（図示せず）の上に配置された機能層であり得る。
熱酸化層１２は、炭化珪素基板１１と熱酸化層１２との間のインターフェース密度を下げ、その結果、構造１０から形成される、または構造１０を組み込む結果としてのデバイスの動作を高める。
図１に例示された実施形態は、スパッタ窒化珪素部分１３と、窒化珪素のプラズマ強化化学蒸着（ＰＥＣＶＤ）層１４を示す。本発明はこのように概ね記述され得るが、さらなる利点が図２に概略的に例示されている。
図２は概略的に１５で示される構造を示す。構造１５はやはり炭化窒素基板１１と熱酸化物１２を含む。
本明細書において使用される場合に、かつ、半導体分野において一般的に使用されるように、過去時制の用語、例えば、「酸化された」、「スパッタされた」、および「化学蒸着された」は形容詞および動詞として使用されるということが理解される。従って、それらの用語は当該分野において充分に理解されている構造を記述しており、本明細書において、それらの使用から成る文脈は明確となる。同様に、一部の実施形態において、単数形の用語「層」は複数の層を含み得、このような使用は、同様に、文章にされるときに明確となる。
図２において、第１の非化学量論的な層１６は、寄生容量を減少しかつデバイスのトラッピングを最小化するために、熱酸化層１２の上にある。第２のスパッタされた非化学量論的な窒化珪素層１７は、基板１１からさらに遠くに次の不動態化層を配置するために、第１の層１６の上にあるが、構造１５を完全にはカプセル化しない。スパッタされた化学量論的な窒化珪素層２０は、構造１５を最初にカプセル化し、不動態化層の水素障壁特性を高めるために、第２のスパッタされた不動態化層１７の上にある。化学蒸着された環境障壁層は、やはり１４とラベル付けされており、デバイスを覆うことによりステップカバレージおよび亀裂防止を提供する。
幾分より詳細には、熱酸化層１２は化学量論的な二酸化珪素（ＳｉＯ２）であり、例示的な実施形態において約１００〜５００オングストローム（Å）の間の厚さを有する。これは、（窒化物のみの不動態化と異なり）酸化物の電気的な利点を提供する充分な厚さであるが、さらなる製造上の問題をもたらす厚さを下回っている。
本明細書の別の箇所で述べられているように、スパッタリングの特質は、実質的に水素のない窒化珪素層を提供することである。従って、層１６、１７および２０は、有利なことに、実質的に水素がない。
最初の２つのスパッタ層１６および１７は窒素が豊富であることが好ましい。当該分野において充分に理解されているように、（非化学量論的な組成物において）珪素または窒素の比率は屈折率によって決定され得、該屈折率は形成された窒化珪素のフィルムの組成のインジケータである。実質的に化学量論的な組成を有する窒化珪素のフィルムは、６３２８Åで測定された２．０２の屈折率を有する。
珪素が豊富な窒化物は、３：４（すなわち、化学量論的な窒化珪素はＳｉ３Ｎ４である）を上回る窒素対珪素の原子比率を有する。一般的な珪素の豊富な窒化物は６３２８Åで測定された２．０２を上回る屈折率を有し、窒素が豊富なＳｉＮフィルムは６３２８Åで測定された２．０２を下回る屈折率を有する。
従って、例示的な実施形態において、非化学量論的なスパッタ窒化珪素層１６および１７のそれぞれは、約１．８５〜１．９５の間の屈折率を有する。
炭化珪素基板は、多くの場合には、単結晶であり、かつ、珪素基板の３Ｃ、４Ｈ、６Ｈおよび１５Ｒのポリタイプから成る群から選択されるポリタイプを有する。
スパッタリングの１つの目的は、本明細書の別の箇所で記述しているように、水素の存在を回避し、それにより水素の存在に関連する電子的な問題を回避することである。従って、図１および図２を参照に記述されたスパッタされた層はまた、水素のない層として理解され得る。言い換えると、スパッタリングは、水素のない不動態化層を生成するための１つの手法であるということである。しかしながら、本発明はまた、製造方法に関わらない、水素を含まない不動態化層であると理解され得る。
図３および図４は、それぞれの例示的なデバイスの文脈で本発明を例示している。本発明は、例示されたデバイスまたは特定のファミリーのデバイスに限定されないが、当業者に良く知られた多種多様なデバイスに所望または必要に応じて組み込まれ得るということが理解され得る。
図３は、概略的に２２で示される炭化珪素に基づいたデバイスを例示している。該デバイスは、第１の導電タイプ（すなわち、ｎ型またはｐ型）である炭化珪素基板２３を含む。それぞれのソース領域２４およびドレイン領域２５が、基板２３の中または基板２３に隣接していずれかで形成され、その間にチャネル領域２６を規定する。デバイス２２は、先に記述されたような熱酸化層２７、ならびにソース３０およびドレイン３１へのそれぞれのオーム接点およびゲート接点として３２を含む。本発明の特質は、限定するものではないが、主に不動態化構造に重点を置いているので、当業者にはまた充分に理解されているデバイス２２の動作は、本明細書には詳細には記述されない。半導体デバイスに対する例示的な参照は、ＤｏｒｆによるＴｈｅ Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ Ｈａｎｄｂｏｏｋ、第２版（ＣＲＣ Ｐｒｅｓｓ、１９９７年）、３９章、特に９９４〜９９６ページ、およびＳｚｅによるＰｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ、第２版（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ、Ｉｎｃ．１９８１年）を含む。
オームおよびゲート接点のための材料は、複数の金属または高導電性の半導体から選択され得ることと、これは当業者による過度な実験をすることなく達成され得ることが同様に理解される。
非化学量論的な窒化珪素で形成された第１の不動態化構造は熱酸化物２７の上にある。第１の不動態化構造は、寄生容量を減少させ、デバイスのトラッピングを最小化し、チャネル２６からさらに遠くに次の不動態化層を配置する。例示された実施形態において、第１の不動態化構造は、スパッタされた非化学量論的な窒化珪素の２つの層３３および３４を熱酸化層２７の上に備えている。
例示された実施形態において、第２の不動態化構造は、第１の不動態化構造、特に、層３４の上に窒化珪素のスパッタ蒸着された層３５と、スパッタ蒸着された層３５の上に窒化珪素の化学蒸着された層３６とを備えている。例示的な実施形態において、層３５および層３６の両方が化学量論的な窒化珪素を含む。
別の箇所で記されたように、スパッタされた層３３および３４は有利にも水素がなく、同様に、層３５はまたスパッタされるので、層３５は同様に実質的に水素がない。
図４は、半導体としての窒化ガリウム（ＧａＮ）または窒化アルミニウムガリウム（ＡｌＧａＮ）に基づいたデバイス４０を例示している。デバイス４０は窒化ガリウムまたは窒化アルミニウムガリウムの層４１を含み、潜在的に、点線の長方形４２で示されている追加の基板または基板およびバッファ構造を含む。窒化ガリウムのバルク結晶は、理論的には、基板およびバッファ構造４２に対する必要性を排除し得るが、このタイプのほとんどのデバイスは、ＳｉＣまたはサファイアまたはその他の適切な材料の基板を含む。
窒化アルミニウムガリウムは、０＜ｘ＜１である場合、ＡｌｘＧａ１−ｘＮとして最良に表されることがさらに理解される。アルミニウムガリウムの原子分率は、意図された構造およびデバイスの動作に基づいて所望または必要に応じて選択され得る。
デバイス４０はソース領域４３とドレイン領域４４を含む。図４に例示された実施形態において、酸化物層は存在しておらず、これらの材料および構造に精通した当業者に公知であるように、窒化ガリウムまたは窒化アルミニウムガリウムのいずれも、半導体デバイスの製造に適した一般的な状況下では適切な酸化物を形成しない。同様に、オーム接点４６および４７はソース４３およびドレイン４４のそれぞれに対して作成される。
デバイス４０は第１のスパッタされた窒化珪素または窒化アルミニウム層５０と、第２のスパッタされた窒化珪素層５１を含み、これらは両方とも非化学量論的であり、水素がなく、約１．８５〜約２．０５の間の反射率を有し得る。カプセル化する化学量論的な窒化珪素層は、図４に５２で例示されており、プラズマ強化化学蒸着層は５３で例示され、他の実施形態においては、化学量論的となる。
図５は、米国特許第６，５８６，７８１号で述べられたスパッタリングシステムと同様なスパッタリングシステム６０の概略図である。スパッタ層が意図されている基板は、チャンバ６３内の電極（アノード）６２の上に６１で示されている。チャンバ６３内の圧力は、一般的には、真空ポンプ５９を使用して低下され、所望の気体または複数の気体（一般的には、不活性または希の気体、例えば、アルゴン）が通路６４を通ってチャンバ６３に加えられ、かつ、バルブ６５によって制御される。充分な電圧が（概略的に６７で示されているような）電極間に印加されるときに、気体の分子はイオン化され、（この場合）珪素ターゲット６６に衝突するように加速し、該珪素ターゲット６６はまたカソードとして作用する。衝突する気体のイオンは、珪素イオンまたは原子７２を射出し、次に、該珪素イオンまたは原子７２は、小さい円６８で示されているように、基板６１の上に蒸着する。
スパッタリングデバイスの特質および動作は当該分野において充分に理解されており、従って、さらに詳細には記述されない。同様に、適切なスパッタリング機器は市販により取得され得、過度な実験をすることなく当業者によって動作され得る。
（方法）
別の局面において、本発明は、炭化珪素の構造およびデバイスと、ＩＩＩ族の窒化物に基づいた構造およびデバイスを不動態化する方法である。この局面において、本発明は、炭化珪素基板を熱酸化することと、窒素酸化物（Ｎ２Ｏ）における熱酸化物を焼きなますことと、酸化物層の上に非化学量論的な窒化珪素層をスパッタ蒸着することと、化学蒸着によって、一部の例示的な場合には、プラズマ強化化学蒸着によって、化学量論的な窒化珪素（Ｓｉ３Ｎ４）の環境障壁を蒸着することとを包含する方法である。例示的な焼きなまし技術は、ＬｉｐｋｉｎによるＮ２Ｏ Ｐｒｏｃｅｓｓｉｎｇ Ｉｍｐｒｏｖｅｓ ｔｈｅ ４Ｈ−ＳｉＣ：ＳｉＯ２ Ｉｎｔｅｒｆａｃｅ；ＭＡＴＥＲＩＡＬＳ ＳＣＩＥＮＣＥ ＦＯＲＵＭ、Ｖｏｌｕｍｅｓ ３８９−３９３（２００２）、ｐ．９８５−８８、およびＤｍｉｔｒｉｊｅｖによるＩｍｐｒｏｖｉｎｇ ＳｉＯ２ Ｇｒｏｗｎ ｏｎ Ｐ−ｔｙｐｅ ４Ｈ−ＳｉＣ ｂｙ ＮＯ Ａｎｎｅａｌｉｎｇ、ＭＡＴＥＲＩＡＬＳ ＳＣＩＥＮＣＥ ＦＯＲＵＭ、Ｖｏｌｕｍｅｓ ２６４−２６８（１９９８）、ｐ．８６９−７２に述べられている。
実施例のセクションで述べられるように、例示的な実施形態において、スパッタリングは、実質的に水素を含まない環境において珪素ターゲットを使用して実行され、該環境はアルゴン（Ａｒ）と窒素（Ｎ２）を混合し得る。本方法は、変調された直流（ＤＣ）電源を用いてスパッタリングすることにより、絶縁粒子を排出し、同時にアーク放電することを回避することを含み得る。
スパッタリングは室温または基板の高い温度で実行され得る。スパッタリングが基板の高い温度で実行される場合には、デバイスの残りの部分に不利益に影響する温度を超過することを回避するように、スパッタリングは実行されるべきである。基板の温度は不利益な影響を伴わずに約３５０℃〜４５０℃の間に上げられ得る。基板の温度および気体の圧力は一般的に相関するので、それに従って制御される。
本方法は、窒素の豊富な環境でスパッタリングし非化学量論的な窒化珪素を提供することを包含し得る。しかしながら、環境障壁は、非化学量論的な窒化珪素の層と比較してより良好な環境障壁特性を有することにより、一般的に化学量論的な窒化珪素で形成される。
イオン衝撃は、基板によってバイアスされた無線周波数を適用すること、またはスパッタリングステップの間の環境圧力を低下させることによって高められ得る。
本方法はＩＩＩ族の窒化物に基づいたデバイスに対しても実質的に同じ方法で実行され得るが、熱酸化物は含まれず、窒化珪素がＩＩＩ族の窒化物のデバイスまたは構造に直接的にスパッタされる点で異なる。
（ＳｉＣデバイス）
デバイスで使用される不動態化は第１および第２の不動態化から成る。第１の不動態化の役割は表面の状態を満足させ、インターフェース密度を減少させることである。第２の不動態化の役割はデバイスをカプセル化し、環境的な影響からデバイスを保護することである。両方の不動態化はいくつかの異なる誘電層から成り得る。
（第１の不動態化）
第１の不動態化は２つの誘電層から成る。１００〜５００Åの熱酸化物が１２００℃で成長する。１〜５時間の１２００℃でのＮ２Ｏの焼きなましによるフィルムの成長が続く。酸化とそれに続く焼きなましがインターフェース密度を低下させる。
１０００〜２０００ÅのＳｉＮ層が熱酸化物の上に直接的に蒸着され得、それに続き、オーム接点とゲートが形成される。あるいは、オーム接点は酸化の後に形成され得、次に、スパッタされたＳｉＮが蒸着され、ゲートが形成され得る。いずれかの場合において、約１０００Åの不動態化層がＴトップゲートに先立ち蒸着されることにより、ゲートの金属を表面から離れるように動かし、寄生容量を減少させる。
上記のように、スパッタされたＳｉＮは、熱酸化物層の頂上部により従来的に使用されたＰＥＣＶＤ ＳｉＮフィルムに置き換わる。ＳｉターゲットがＡｒ／Ｎ２環境でスパッタされたときに、スパッタされたＳｉＮフィルムは水素を含まない。スパッタされたＳｉＮフィルムはフィルム内の水素と関連する問題を排除し得、かつ、排除する。まだ確認されていないが、他のスパッタされた絶縁窒化物フィルム（例えば、窒化アルミニウム、ＡＩＮ）がまた同じ目的のために使用され得るということが予想される。
Ａｒ／Ｎ２において窒化物フィルムに応答するようにスパッタリングするキーは、変調されたＤＣ電源の使用であるように見える。電源はバイアス極性を定期的に（８０〜１５０ｋＨｚ、１０００〜２０００ｎｓ）反転させることにより、アーク放電することを回避しながらターゲットの上に蓄積する絶縁粒子を排出する。ＳｉＮ不動態化は、室温または高い基板温度（３５０℃）で行われ得る。
第１の不動態化におけるスパッタされたＳｉＮフィルムは最小のデバイスのトラッピングのために最適化される。ＳｉＮフィルムの屈折率は、デバイスのトラッピングに対する重要な制御パラメータであることが分かった。１．８５〜１．９５の屈折率が最適であることが分かった。この非化学量論的なＳｉＮフィルムは、最小の衝撃（１４〜１８ｓｃｃｍのＮ２の流れ、および７〜１０ｍＴの処理圧力）を有する窒素の豊富な環境で蒸着される。このＳｉＮフィルムは、デバイスの不動態化には最適であるが、良好なカプセル化とはならない。この問題が第２の不動態化で処理される。
（第２の不動態化）
第２の不動態化はゲートとＴトップが形成された後で追加される。第２の不動態化は３つの誘電層から成る。第１の２つの誘電層はスパッタされたＳｉＮである。１０００〜３０００Åの第１のスパッタされたＳｉＮ層は、１．８５〜１．９５の範囲にある屈折率を有する窒素の豊富な層（１４〜１８ｓｃｃｍのＮ２の流れ、および７〜１０ｍＴの処理圧力）である。このフィルムはデバイスのインターフェースから離れるように次の不動態化層を動かすが、まだカプセル化しない。第２のスパッタされたＳｉＮ層は、１０００〜３０００Åの厚さを有し、６３０ｎｍで測定された２．０４の屈折率を有する化学量論的な窒化物である。このフィルムは、より低い窒素の流れおよびより高い衝撃（１２〜１４ｓｃｃｍのＮ２の流れ、および１〜３ｍＴの処理圧力）で蒸着される。このフィルムのカプセル化特性は、より低い圧力を介した、またはウエハ上でＲＦバイアス（約０．５Ｗ／ｉｎｃｈ２）を使用したいずれかのイオン衝撃によって改善される。スパッタされたＳｉＮフィルムは良好なカプセル化を提供し、またデバイスのインターフェースからさらに離れるように第３の誘電層を動かす。
しかしながら、第２のスパッタされたＳｉＮ層は、充分なステップカバレージを提供しないことがあり得る。これは第３の誘電層で処理される。２０００〜５０００ÅのＰＥＣＶＤ ＳｉＮ層は、ＳｉＨ４（２％、３５０ｓｃｃｍ）、ＮＨ３（４ｓｃｃｍ）、Ｎ２（２００ｓｃｃｍ）、Ｈｅ（９０ｓｃｃｍ）、圧力（１トル）、電力（２５Ｗ）を使用して、スパッタされたＳｉＮ層の頂上部に蒸着される。ＰＥＣＶＤ ＳｉＮ蒸着における重要なプロセスパラメータは基板の温度であり、基板のより高い温度はフィルムから水素を追い出す傾向にある。基板の温度はウエハ上に存在する他の基板が許す限り高く維持され、一般的には、約２５０℃〜４５０℃の間である。化学量論的なスパッタされたＳｉＮフィルムは、ＰＥＣＶＤ蒸着の間に存在する水素に対する障壁を提供する。ＰＥＣＶＤは優れたステップカバレージを有する最終的な環境カプセル化を提供する。
（ＧａＮデバイス）
ＧａＮデバイスにおいて、第１の不動態化はＴゲートが形成された後に蒸着される。ＧａＮデバイスに対する第１の不動態化は２つの層から成る。スパッタされたＳｉＮまたはＡｌＮはＧａＮ（一般的にはＡｌＧａＮ）の頂上面に蒸着される。これにＰＥＣＶＤ ＳｉＮが続く。
顕著な特質はやはり、一般的な水素汚染されたＰＥＣＶＤ窒化物フィルムをデバイスのインターフェースから離れるように動かし、それをスパッタされた窒化物フィルム（ＳｉＮまたはＡＬＮ）に置き換えることである。このフィルムはまたＳｉまたはＡｌの酸窒化物であり得る。ＰＥＣＶＤ ＳｉＮフィルムはスパッタされた不動態化層の頂上部に蒸着される。ＰＥＣＶＤフィルムはゲートの下で良好なステップカバレージを提供する。
ＧａＮデバイスの第２の不動態化は不動態化された窒化物またはＰＥＣＶＤ窒化物もしくは両方の組み合わせを使用し得る。
図面および明細書において本発明の好適な実施形態が述べられており、特定の用語が使用されているが、それらは、限定の目的ではなく、包括的かつ記述的な意味でのみ使用されており、本発明の範囲は特許請求の範囲において定義される。
図１は、本発明に従った半導体構造の断面概略図である。 図２は、本発明に従った構造の別の概略図である。 図３は、本発明を組み込む炭化珪素に基づいたデバイスの断面概略図である。 図４は、本発明を組み込むＩＩＩ族の窒化物に基づいたデバイスの断面概略図である。 図５は、本発明と共に使用されるスパッタリングシステムの概略図である。

Claims (39)

  1. 不動態化された半導体構造であって、
    該不動態化された半導体構造は、
    炭化珪素基板と、
    該炭化珪素基板の上の熱酸化層であって、該炭化珪素基板と該熱酸化層との間のインターフェース密度を下げる熱酸化層と、
    複数の不動態化層と
    を備えており、
    該複数の不動態化層は、
    寄生容量を減少し、デバイスのトラッピングを最小化する、該熱酸化層の上にスパッタされた第１の非化学量論的な窒化珪素層と、
    該構造をカプセル化することなく該基板からさらに遠くに次の不動態化層を配置する、該第１の非化学量論的な窒化珪素層の上にスパッタされた第２の非化学量論的な窒化珪素層と、
    該構造をカプセル化し、該不動態化層の水素障壁特性を高める、該第２の非化学量論的な窒化珪素層の上にスパッタされた化学量論的な窒化珪素層と、
    化学蒸着された化学量論的な窒化珪素の環境障壁層であって、該化学量論的な窒化珪素層の上に形成された環境障壁層と
    を備えている、不動態化された半導体構造。
  2. 前記熱酸化層は、二酸化珪素であり、１００〜５００オングストロームの間の厚さを有する、請求項１に記載の不動態化された半導体構造。
  3. 前記第１の非化学量論的な窒化珪素層は、１０００〜２０００オングストロームの間の厚さである、請求項１に記載の不動態化された半導体構造。
  4. 前記第１の非化学量論的な窒化珪素層は、１．８５〜１．９５の間の屈折率を有する、請求項１に記載の不動態化された半導体構造。
  5. 前記第２の非化学量論的な窒化珪素層は、１０００〜３０００オングストロームの間の厚さである、請求項１に記載の不動態化された半導体構造。
  6. 前記第２の非化学量論的な窒化珪素層は、１．８５〜１．９５の間の屈折率を有する、請求項１に記載の不動態化された半導体構造。
  7. 前記化学量論的な窒化珪素層は、１０００〜３０００オングストロームの間の厚さである、請求項１に記載の不動態化された半導体構造。
  8. 前記環境障壁層は、２０００〜５０００オングストロームの間の厚さである、請求項１に記載の不動態化された半導体構造。
  9. 前記環境障壁層および前記化学量論的な窒化珪素層の両方は、Ｓｉ３Ｎ４を含む、請求項１に記載の不動態化された半導体構造。
  10. 前記炭化珪素基板は、炭化珪素の３Ｃ、４Ｈ、６Ｈおよび１５Ｒのポリタイプから成る群から選択されるポリタイプを有する単結晶である、請求項１に記載の不動態化された半導体構造。
  11. 不動態化された半導体構造であって、
    該不動態化された半導体構造は、
    ＩＩＩ族の窒化物層と、
    複数の不動態化層と
    を備えており、
    該複数の不動態化層は、
    窒化珪素、窒化アルミニウム、珪素の酸窒化物およびアルミニウムの酸窒化物から成る群から選択される非化学量論的な窒化物のスパッタされた第１の層と、
    該構造を完全にカプセル化することなく該ＩＩＩ族の窒化物層からさらに遠くに次の不動態化層を配置する、非化学量論的な窒化珪素のスパッタされた第２の層と、
    該構造をカプセル化する、該非化学量論的な窒化珪素層の上に形成された窒化珪素のスパッタされた化学量論的な層と、
    化学蒸着された化学量論的な窒化珪素の環境障壁層であって、該窒化珪素の化学量論的な層の上に形成された環境障壁層と
    を備えている、不動態化された半導体構造。
  12. 前記ＩＩＩ族の窒化物層に対するゲート接点をさらに備えている、請求項１１に記載の不動態化された半導体構造。
  13. 前記ＩＩＩ族の窒化物層は第１の導電タイプを有しており、前記構造は、
    該ＩＩＩ族の窒化物層の残りの部分とは反対の導電タイプを有し、その間にチャネルを規定する、該ＩＩＩ族の窒化物層におけるそれぞれのソース領域およびドレイン領域と、
    該ソース領域およびドレイン領域に対するオーム接点と
    をさらに備えている、請求項１２に記載の不動態化された半導体構造。
  14. 前記ＩＩＩ族の窒化物層は、窒化ガリウムおよび窒化アルミニウムガリウムから成る群から選択される、請求項１１に記載の不動態化された半導体構造。
  15. 前記非化学量論的な窒化珪素層は、１．８５〜１．９５の間の屈折率を有する、請求項１１に記載の不動態化された半導体構造。
  16. 前記非化学量論的な窒化珪素のスパッタされた第１の層は、１０００〜２０００オングストロームの間の厚さであり、
    前記環境障壁層は、２０００〜５０００オングストロームの間の厚さである、請求項１１に記載の不動態化された半導体構造。
  17. 半導体デバイスであって、該デバイスは、
    第１の導電タイプを有する炭化珪素基板と、
    反対の導電タイプを有し、その間にチャネルを定義する、該炭化珪素基板におけるそれぞれのソースおよびドレイン領域と、
    該ソースとドレインとの間の該炭化珪素基板の上の熱酸化物層であって、該炭化珪素基板と熱酸化層との間のインターフェース密度を下げる熱酸化物層と、
    該熱酸化物層の上のゲート接点と、
    該熱酸化物層の上に形成された請求項１に記載の不動態化層と
    を備えている、デバイス。
  18. 前記ソース領域および前記ドレイン領域に対する導電性の接点をさらに備えている、請求項１７に記載の半導体デバイス。
  19. 前記第１の非化学量論的な窒化珪素層は、１０００〜２０００オングストロームの間の厚さであり、１．８５〜１．９５の間の屈折率を有する、請求項１７に記載の半導体デバイス。
  20. 前記化学量論的な窒化珪素層は、１０００〜３０００オングストロームの間の厚さであり、２．０４の屈折率を有する、請求項１７に記載の半導体デバイス。
  21. 不動態化された半導体構造であって、
    該不動態化された半導体構造は、
    炭化珪素基板と、
    不動態化層と
    を備えており、
    該不動態化層は、
    該炭化珪素基板の上の熱酸化層であって、該炭化珪素基板と該熱酸化層との間のインターフェース密度を下げる熱酸化層と、
    寄生容量を減少し、デバイスのトラッピングを最小化する、該熱酸化層の上の実質的に水素を含まない第１の非化学量論的な窒化珪素層と、
    該構造をカプセル化することなく該基板からさらに遠くに次の不動態化層を配置する、該第１の非化学量論的な窒化珪素層の上の実質的に水素を含まない第２の非化学量論的な窒化珪素層と、
    該構造をカプセル化し、該不動態化層の水素障壁特性を高める、該第２の非化学量論的な窒化珪素層の上の、実質的に水素を含まない化学量論的な窒化珪素層と、
    化学蒸着された化学量論的な窒化珪素の環境障壁層であって、該化学量論的な窒化珪素層の上に形成された環境障壁層と
    を備えている、不動態化された半導体構造。
  22. 前記第１および第２の非化学量論的な窒化珪素層は、スパッタ蒸着された層である、請求項２１に記載の不動態化された半導体構造。
  23. 前記化学量論的な窒化珪素層は、スパッタされた層を備えている、請求項２１に記載の不動態化された半導体構造。
  24. 前記第１の非化学量論的な窒化珪素層は、１０００〜２０００オングストロームの間の厚さであり、１．８５〜１．９５の間の屈折率を有する、請求項２１に記載の不動態化された半導体構造。
  25. 前記第２の非化学量論的な窒化珪素層は、１０００〜３０００オングストロームの間の厚さであり、１．８５〜１．９５の間の屈折率を有する、請求項２１に記載の不動態化された半導体構造。
  26. 前記化学量論的な窒化珪素層は、１０００〜３０００オングストロームの間の厚さである、請求項２１に記載の不動態化された半導体構造。
  27. 前記炭化珪素基板は、炭化珪素の３Ｃ、４Ｈ、６Ｈおよび１５Ｒのポリタイプから成る群から選択されるポリタイプを有する単結晶である、請求項２１に記載の不動態化された半導体構造。
  28. 広いバンドギャップのデバイスを不動態化する方法であって、該方法は、
    炭化珪素およびＩＩＩ族の窒化物から成る群から選択される半導体材料の層の上に、窒化珪素および窒化アルミニウムから成る群から選択される非化学量論的な窒化物層をスパッタ蒸着することと、
    該非化学量論的な窒化物層の上に、化学量論的な窒化珪素層をスパッタ蒸着することと、
    該スパッタ蒸着された化学量論的な窒化珪素層の上に化学蒸着によって、化学量論的な窒化珪素の環境障壁層を蒸着することと
    を包含する、方法。
  29. 前記スパッタ蒸着するステップは、実質的に水素を含まない環境において実行される、請求項２８に記載の方法。
  30. 前記スパッタ蒸着するステップは、アルゴンおよび窒素の環境において実行される、請求項２９に記載の方法。
  31. 前記スパッタ蒸着するステップが、変調された直流電源を用いて実行されることにより、アーク放電を回避しながら絶縁粒子を排出する、請求項３０に記載の方法。
  32. 前記スパッタ蒸着するステップは、室温で実行される、請求項２８に記載の方法。
  33. 前記スパッタ蒸着するステップは、前記基板の温度を上げている間に実行され、同時に、デバイスの残りの部分に不利益に影響する温度を超過することを回避する、請求項２８に記載の方法。
  34. 前記スパッタ蒸着するステップは、前記基板の温度を３５０℃〜４５０℃の間に上げることを包含する、請求項３３に記載の方法。
  35. 前記非化学量論的な窒化物層をスパッタ蒸着するステップは、窒素の豊富な環境において実行される、請求項２８に記載の方法。
  36. 前記スパッタリングするステップの間に、前記基板に対して無線周波数バイアスを適用することにより、イオン衝撃を生成することを包含する、請求項２８に記載の方法。
  37. 前記スパッタリングするステップの間に、環境圧力を下げることにより、イオン衝撃を生成することを包含する、請求項２８に記載の方法。
  38. 炭化珪素基板を熱酸化することと、
    窒素−酸素の組成物において該熱酸化物を焼きなますことと
    をさらに包含し、両方が、前記非化学量論的な窒化物層をスパッタ蒸着するステップに先立つ、請求項２８に記載の方法。
  39. Ｎ２ＯまたはＮＯの中において前記熱酸化物を焼きなますことを包含する、請求項３８に記載の方法。
JP2008519580A 2005-06-29 2006-06-28 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化 Active JP5028418B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/169,378 US7525122B2 (en) 2005-06-29 2005-06-29 Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US11/169,378 2005-06-29
PCT/US2006/025447 WO2007002860A1 (en) 2005-06-29 2006-06-28 Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides

Publications (2)

Publication Number Publication Date
JP2008544578A JP2008544578A (ja) 2008-12-04
JP5028418B2 true JP5028418B2 (ja) 2012-09-19

Family

ID=36992555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519580A Active JP5028418B2 (ja) 2005-06-29 2006-06-28 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化

Country Status (5)

Country Link
US (2) US7525122B2 (ja)
EP (1) EP1897128B1 (ja)
JP (1) JP5028418B2 (ja)
TW (1) TWI307919B (ja)
WO (1) WO2007002860A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
US20070284614A1 (en) * 2006-05-24 2007-12-13 Ilesanmi Adesida Ohmic contacts for semiconductor devices
US20080302653A1 (en) * 2007-03-29 2008-12-11 Applied Materials Inc. Method And Device For Producing An Anti-Reflection Or Passivation Layer For Solar Cells
EP1976022A3 (en) * 2007-03-29 2008-12-03 Applied Materials, Inc. Method and device for producing an anti-reflection or passivation layer for solar cells
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
KR101731056B1 (ko) * 2010-08-13 2017-04-27 서울바이오시스 주식회사 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
KR102551443B1 (ko) * 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8937336B2 (en) 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
US8796102B1 (en) * 2012-08-29 2014-08-05 Crossbar, Inc. Device structure for a RRAM and method
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8994073B2 (en) * 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
WO2014185034A1 (ja) * 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体装置
US9761438B1 (en) * 2014-05-08 2017-09-12 Hrl Laboratories, Llc Method for manufacturing a semiconductor structure having a passivated III-nitride layer
US9401708B2 (en) 2014-05-20 2016-07-26 General Electric Company Gate drive unit and method for controlling a gate drive unit
US9824887B2 (en) 2014-10-14 2017-11-21 Sharp Kabushiki Kaisha Nitride semiconductor device
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
US10381472B2 (en) 2015-03-31 2019-08-13 Sharp Kabushiki Kaisha Nitride-semiconductor field-effect transistor
JP6300773B2 (ja) * 2015-10-23 2018-03-28 三菱電機株式会社 半導体圧力センサ
JP6773873B2 (ja) * 2019-11-19 2020-10-21 株式会社東芝 半導体装置
US20220384290A1 (en) 2021-06-01 2022-12-01 Wolfspeed, Inc. Multilayer encapsulation for humidity robustness and highly accelerated stress tests and related fabrication methods
US20220384366A1 (en) * 2021-06-01 2022-12-01 Cree, Inc. Multilayer encapsulation for humidity robustness and related fabrication methods
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2268355B1 (ja) 1974-04-16 1978-01-20 Thomson Csf
US3895127A (en) * 1974-04-19 1975-07-15 Rca Corp Method of selectively depositing glass on semiconductor devices
US4551353A (en) * 1981-12-30 1985-11-05 Unitrode Corporation Method for reducing leakage currents in semiconductor devices
US4717641A (en) * 1986-01-16 1988-01-05 Motorola Inc. Method for passivating a semiconductor junction
US4799100A (en) * 1987-02-17 1989-01-17 Siliconix Incorporated Method and apparatus for increasing breakdown of a planar junction
US5332697A (en) 1989-05-31 1994-07-26 Smith Rosemary L Formation of silicon nitride by nitridation of porous silicon
JPH046835A (ja) * 1990-04-24 1992-01-10 Sharp Corp 化合物半導体装置
JPH06291147A (ja) * 1991-10-22 1994-10-18 American Teleph & Telegr Co <Att> 集積回路または離散デバイスおよびその製造方法
GB9206086D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
SE9500013D0 (sv) * 1995-01-03 1995-01-03 Abb Research Ltd Semiconductor device having a passivation layer
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6825501B2 (en) 1997-08-29 2004-11-30 Cree, Inc. Robust Group III light emitting diode for high reliability in standard packaging applications
US6303969B1 (en) 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
TW471049B (en) * 1998-05-22 2002-01-01 United Microelectronics Corp Metal gate structure and manufacturing method for metal oxide semiconductor
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US6242784B1 (en) * 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
TW474024B (en) 1999-08-16 2002-01-21 Cornell Res Foundation Inc Passivation of GaN based FETs
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US6630413B2 (en) 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP2001352056A (ja) * 2000-06-08 2001-12-21 Fuji Electric Co Ltd 半導体装置
US6396090B1 (en) 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
JP4011848B2 (ja) 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
US6528373B2 (en) 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US7141859B2 (en) * 2001-03-29 2006-11-28 Georgia Tech Research Corporation Porous gas sensors and method of preparation thereof
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6797586B2 (en) 2001-06-28 2004-09-28 Koninklijke Philips Electronics N.V. Silicon carbide schottky barrier diode and method of making
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
EP1410444B1 (en) * 2001-07-24 2012-08-22 Cree, Inc. Insulating Gate AlGaN/GaN HEMT
JP4415531B2 (ja) * 2002-09-06 2010-02-17 サンケン電気株式会社 半導体素子とその製造方法
US20040160118A1 (en) * 2002-11-08 2004-08-19 Knollenberg Clifford F. Actuator apparatus and method for improved deflection characteristics
US6956239B2 (en) 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US6747338B1 (en) 2002-11-27 2004-06-08 Analog Devices, Inc. Composite dielectric with improved etch selectivity for high voltage MEMS structures
US6983653B2 (en) * 2002-12-13 2006-01-10 Denso Corporation Flow sensor having thin film portion and method for manufacturing the same
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
US20060157733A1 (en) * 2003-06-13 2006-07-20 Gerald Lucovsky Complex oxides for use in semiconductor devices and related methods
JP2005086171A (ja) * 2003-09-11 2005-03-31 Fujitsu Ltd 半導体装置及びその製造方法
US7053425B2 (en) * 2003-11-12 2006-05-30 General Electric Company Gas sensor device
DE10358985B3 (de) * 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
DE102004012884B4 (de) * 2004-03-16 2011-07-21 IXYS Semiconductor GmbH, 68623 Leistungs-Halbleiterbauelement in Planartechnik
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7332795B2 (en) * 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
US7221039B2 (en) * 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7297995B2 (en) * 2004-08-24 2007-11-20 Micron Technology, Inc. Transparent metal shielded isolation for image sensors
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US20060118892A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Structures to Produce a Strain-Inducing Layer in a Semiconductor Device
US20060145190A1 (en) * 2004-12-31 2006-07-06 Salzman David B Surface passivation for III-V compound semiconductors
SG145706A1 (en) * 2005-02-02 2008-09-29 Agency Science Tech & Res Method and structure for fabricating iii-v nitride layers on silicon substrates
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
MX2008011844A (es) 2006-03-13 2008-10-02 Encysive Pharmaceuticals Inc Formulaciones de sitaxsentano de sodio.

Also Published As

Publication number Publication date
US7858460B2 (en) 2010-12-28
EP1897128A1 (en) 2008-03-12
EP1897128B1 (en) 2019-11-20
TWI307919B (en) 2009-03-21
US20070001174A1 (en) 2007-01-04
US7525122B2 (en) 2009-04-28
TW200707545A (en) 2007-02-16
US20090215280A1 (en) 2009-08-27
JP2008544578A (ja) 2008-12-04
WO2007002860A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP5028418B2 (ja) 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化
EP2031648B1 (en) Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
EP2267784B1 (en) INSULATING GATE AlGaN/GaN HEMT
US8178900B2 (en) Semiconductor device having GaN-based semiconductor layer and select composition ratio insulating film
US8431960B2 (en) Dopant diffusion modulation in GaN buffer layers
JP5389356B2 (ja) 改良型誘電体パッシベーションを備える半導体デバイス、及び半導体デバイスをパシベーションする方法。
US20120238063A1 (en) Termination and Contact Structures for a High Voltage Gan-Based Heterojunction Transistor
JP2007073555A (ja) 半導体素子
US10818787B1 (en) Electronic device including a high electron mobility transistor including a gate electrode and a dielectric film
JP2008270836A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5028418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20121113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250