JP5389356B2 - 改良型誘電体パッシベーションを備える半導体デバイス、及び半導体デバイスをパシベーションする方法。 - Google Patents

改良型誘電体パッシベーションを備える半導体デバイス、及び半導体デバイスをパシベーションする方法。 Download PDF

Info

Publication number
JP5389356B2
JP5389356B2 JP2007515170A JP2007515170A JP5389356B2 JP 5389356 B2 JP5389356 B2 JP 5389356B2 JP 2007515170 A JP2007515170 A JP 2007515170A JP 2007515170 A JP2007515170 A JP 2007515170A JP 5389356 B2 JP5389356 B2 JP 5389356B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
group iii
barrier layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007515170A
Other languages
English (en)
Other versions
JP2008500732A5 (ja
JP2008500732A (ja
Inventor
スミス，リチャード・ピーター
シェパード，スコット・ティー
パルモア，ジョン・ウィリアムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008500732A publication Critical patent/JP2008500732A/ja
Publication of JP2008500732A5 publication Critical patent/JP2008500732A5/ja
Application granted granted Critical
Publication of JP5389356B2 publication Critical patent/JP5389356B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H01L31/1085—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type the devices being of the Metal-Semiconductor-Metal [MSM] Schottky barrier type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、有害な環境条件から半導体デバイスを保護し、デバイスの外側半導体層の電気的特性を制御し易くするパシベーション層に関する。特に、本発明は、半導体デバイスの表面品質及び電気的性能を改善する手段を設けるための、しかるべき物理的特性を有する誘電体材料の保護層に関する。
デバイスの表面に沿ったエネルギ状態内の荷電キャリアの蓄積、そしてパシベーション層自体の内部における荷電キャリアの蓄積は、デバイスの性能に望ましくない影響を及ぼす。パシベーション層は、半導体表面を環境汚染から保護する役割を果たしつつ、電荷が蓄積することができる材料の表面にある界面トラップ(trap)の密度を低下させるという二重の便益があることが知られている。
しかしながら、パシベーション層は、デバイスの動作を妨害する可能性があるという欠点がある。パシベーション層によって得られる保護は、動作中に層が原因となって生ずる問題によって看破される虞れがある。しかしながら、保護パシベーション層は、次第に、比較的薄い酸化物又は窒化物層、あるいはこれら双方を用いて設計されるようになり、デバイスの性能に対する有害な影響を最少に抑えるか又は回避している。多くの場合、パシベーションは、デバイスの性能を改善することさえも可能にする。
保護パシベーション層の一例が、１９９１年１０月１５日にNariami et al.に発行された米国特許第５，０５７８９７号（特許文献１）に示されている。Nariami特許は、「露出する金属をパシベーション構造によって保護することが望ましい。酸化物層と、それに続く窒化物層とを含むパシベーション構造は、環境からの攻撃から下地構造を保護するのに有効であることが証明されている」と述べている（第１欄、５３〜５７行）。Nariami特許は、しかしながら、デバイスを外部要素から保護することに限定されており、デバイス自体内部において動作中に電気化学的プロセスの追加制御を行うのではない。
デバイスが複雑化するに連れて、パシベーション層も増々精巧化することが必要となっている。デバイス全体を外部要素から保護することは、価値ある試みであるが、デバイスをパシベーション層で封入することは、デバイス内部において電気的応答に影響を及ぼす可能性がある望ましくない内部の化学的又は電気的相互作用から、デバイスを必ずしも保護するとは限られない。したがって、近年のデバイスでは、あらゆる外部の過酷な環境からデバイスを保護するだけでなく、デバイス内部における化学的及び電気的条件からもデバイスを保護するパシベーション層が求められている。ある種のデバイスでは、単に酸化物又は窒化物層によって封入しても、十分な環境保護、デバイスの安定性、及び性能の最適化を同時に達成するには有効でない場合もある。
電界効果トランジスタは、パシベーション層を有することによって便益を得ることができる典型的な半導体デバイスである。電界効果トランジスタでは、制御コンタクト（「ゲート」と呼ぶ）に印加される電圧が、デバイス内における導通チャネル内の電荷量を決定し、これによって、チャネルを流れることができる電流量を制御する。電流は、一般に、チャネルのいずれかの端部に位置するソース・コンタクト及びドレイン・コンタクトの間を流れる。
ゲートに小さな入力信号を印加すると、チャネルにおいて比較的大量の電流を変調することができ、しかるべき負荷があれば、信号を増幅することができる。制御コンタクトが半導体の表面上に直接位置するコンタクトである場合、このようなデバイスの制御コンタクトに隣接する表面上、又はその付近に他の移動電荷又は捕獲電荷(trapped charge)があると、制御電圧による導通チャネルの適正な変調を阻害する可能性がある。
適正な制御バイアスを達成する際に繰り返し生ずる問題は、制御コンタクトと半導体本体との交点又はその付近におけるエネルギ状態の存在である。これらのエネルギ状態は、デバイスの表面上、及びこのデバイスを被覆するいずれのパシベーション層の内部にも発生する可能性がある。荷電キャリアは、これらのエネルギ状態において蓄積し、半導体上に表面電荷を形成するか、あるいはパシベーション層内部に埋め込み電荷を形成する可能性がある。荷電状態は、ゲートに隣接する区域の下にある導電層における電流の流れに影響を及ぼすことにより、半導体デバイスの性能を著しく劣化させる。トラップが発生するのは、荷電キャリアが局在エネルギ状態(localized energy state)に取り込まれるときであり、このようなエネルギ状態は、半導体デバイスの表面に沿って、そして表面パシベーション層内部に存在する。これらのエネルギ状態内に捕獲された荷電キャリアは、デバイスの電気的特性全体に影響を及ぼすので、問題である。例えば、電荷は電界を発生するので、蓄積荷電キャリアは、半導体構造内に不要な電界を発生させる原因となる場合がある。
トラップは、荷電キャリアがデバイスの動作中に高いエネルギ・レベルを達成するときに発生する可能性があり、あるいはデバイス内に存在する高い電界によってパシベーションを貫通する虞れさえある。
他の理論の下では、高周波デバイスの表面において金属コンタクトを、終端せずに化学的に接合することによって、表面上に荷電状態が生ずる可能性がある。"Nitride Based Transistors on Semi-insulating Silicon Carbide Substrates"（半導体炭化珪素基板上における窒化物系トランジスタ））と題する、２００１年１１月１３日にSheppard , et al.に発行された米国特許第６，３１６，７９３号（特許文献２）を参照のこと。これらの非終端化学的接合は、高電子移動度トランジスタ（ＨＥＭＴ）の二次元電子ガスのように、電界効果トランジスタのチャネルに流れ込むはずであったキャリアの一部を取り込む可能性がある。本発明者は、ここに紹介した理論のいずれにも束縛されることを望んでいるのではなく、この論述を本明細書のための背景として提示するに過ぎない。
表面電荷によって生ずる問題を防止することは、半導体電子工学の分野における目標であった。現在までに紹介されている解決策は、大抵の場合、デバイスの表面上にパシベーション層を堆積し、これらの表面に沿った電荷の蓄積を防止することに集中している。パシベーション技術は、半導体デバイスの表面に、金属コンタクト又は半導体材料自体から注入されるキャリアを捕獲する半導体表面の能力を低下させる材料の層を被覆することを含む。
１９９４年に早くも数グループが、ソース−ゲート及びゲート−ドレイン領域における窒化シリコン・パシベーションが電流破壊(current collapse)の度合いを低減することを報告している。しかしながら、窒化シリコン層のみでは、電流破壊を完全に解消することはできなかった。Simin et al., SiO2/AlGaN/InGaN/GaN MOSDHFETs, IEEE Electron Device Letters, Volume 23, No. 8, August 2002, pages 458-460（非特許文献１）を参照のこと。
半導体デバイス上に薄い二酸化シリコン（ＳｉＯ２）層を堆積すると、表面に沿った界面トラップの密度が低下し、表面電荷も対応して減少するに至ることを、他の研究者が示している。Dang et al., Influence of Surface Processing and Passivation on Carrier Concentrations and Transport Properties in AlGaN/GaN Heterostructures（ＡｌＧａＮ／ＧａＮヘテロ構造におけるキャリア濃度及び輸送特性に対する表面処理及びパシベーションの影響）, Journal of Applied Physices, August 1, 2001, pages 1357-1360（非特許文献２）を参照のこと。
二酸化シリコンのパシベーション層を用いた実験によって、二酸化シリコン（ＳｉＯ２）層を金属コンタクトと半導体材料との間に位置付けたときに、半導体デバイスの性能が最高となることが示されている。Khan et al., AlGaN/GaN Metal Oxide Semiconductor Heterostructure Field Effect Transistor（ＡｌＧａＮ／ＧａＮ金属酸化物半導体ヘテロ構造電界効果トランジスタ）, IEEE Electron Device Letters, February 2000, pages 63-65（非特許文献３）を参照のこと。半導体デバイス上の整流コンタクトの下に薄いＳｉＯ２層を配することは、後の研究でも中心となり続けていた。Simin et al., SiO2/AlGaN/InGaN/GaN MOSDHFETs, IEEE Electron Device Letters, Volume 23, No. 8, August 2002, pages 458-460（非特許文献１）を参照のこと。しかしながら、Simin et al.は、ＳｉＯ２層をゲートの下に組み込んでも、これらのデバイスにおいて電流破壊に関与する機構には影響を及ぼさないと報告している。
上記から明らかなように、デバイスの性能を改善するために、一層効果的なパシベーション構造が求められている。
一態様において、本発明は、半導体デバイスであって、少なくとも１つの表面を含むＩＩＩ族窒化物半導体材料の層と、前記半導体材料の電気的応答を制御するための、前記表面上にある制御コンタクトと、前記制御コンタクトに隣接する前記１つの表面の少なくとも一部を被覆する誘電体バリア層であって、前記ＩＩＩ族窒化物のバンドギャップよりも大きなバンドギャップと、前記ＩＩＩ族窒化物の導電帯からずれている導電帯とを有する、誘電体バリア層と、前記ＩＩＩ族窒化物の表面の残り部分を被覆する誘電体保護層とを備えている。
別の態様において、本発明は、半導体デバイスであって、少なくとも１つの表面を含むＩＩＩ族窒化物半導体材料の層と、前記半導体材料の電気的応答を制御するための、前記表面上にある制御コンタクトと、前記ＩＩＩ族窒化物のバンドギャップよりも大きなバンドギャップと、前記ＩＩＩ族窒化物の導電帯からずれている導電帯とを設けるための、前記制御コンタクトに隣接する前記１つの表面の少なくとも一部を被覆する二酸化シリコン・バリア層と、水分、酸素、及び関連する環境的攻撃に対して物理的及び化学的バリアを設けるために、前記ＩＩＩ族窒化物の表面の残り部分を被覆する窒化シリコン保護層とを備えている。
別の態様において、本発明は、少なくとも１つの表面を含むＩＩＩ族窒化物半導体材料の層と、前記半導体材料の電気的応答を制御するための、前記表面上にある制御コンタクトと、前記制御コンタクトに隣接する前記１つの表面の少なくとも一部を被覆する二酸化シリコン・バリア層であって、前記ＩＩＩ族窒化物のバンドギャップよりも大きなバンドギャップと、前記ＩＩＩ族窒化物の導電帯からずれている導電帯とを有する、誘電体バリア層と、水分、酸素、及び関連する環境的攻撃に対して物理的及び化学的バリアを設けるために、前記ＩＩＩ族窒化物の表面の残り部分を被覆する窒化シリコン保護層と、前記ＩＩＩ族窒化物表面を物理的に保護し、表面電荷蓄積を低減するために、前記ＩＩＩ族窒化物表面と前記二酸化シリコン・バリア層との間に介挿されているスペーサ層とを備えている。
本発明の別の態様において、本発明は、ＩＩＩ族窒化物半導体デバイスをパシベーションする方法である。この態様では、本発明は、前記半導体デバイスのＩＩＩ族窒化物の表面に、誘電体バリア層を、前記ＩＩＩ族窒化物のバンドギャップよりも大きいバンドギャップと、前記ＩＩＩ族窒化物の導電帯からずれている導電帯とを有する材料から形成し、前記表面上に露出するＩＩＩ窒化物材料のいずれをも少なくとも部分的に被覆するステップと、水分及び酸素に対して物理的及び化学的バリアも設ける誘電体材料から、前記バリア層上に保護層を形成するステップとを備えている。
本発明の前述の及びその他の目的や利点、ならびにこれらを遂行する様式は、以下に続く詳細な説明に基づき、添付図面と関連付けることによって、一層明らかとなるであろう。
これより、本発明の実施形態を示す添付図面を参照しながら、本発明について更に詳しく説明する。しかしながら、本発明は、多くの異なる形態においても具体化することができ、この中に明記する実施形態に限定されると解釈してはならない。逆に、これらの実施形態は、本開示が余すところなく完全であり、発明の範囲を当業者に最大限伝達するように提示されている。図面において、領域又は層の相対的なサイズは、明確化のために誇張されている場合もある。尚、層、領域、又は基板のような要素が他の要素の「上」にあると言う場合、他の要素の直上にあることができ、あるいは介在する要素があってもよいことは言外である。対照的に、ある要素が別の要素の「直接上」にあると言う場合、介在する要素はない。
ここに記載する発明は、ＩＩＩ族窒化物半導体デバイスの表面又はその付近において捕獲される電荷を低減するパシベーション構造を提供する。捕獲電荷は、半導体材料とコンタクトとの交点付近において、デバイスの表面に沿って発生する可能性があり、あるいは電荷は、表面に隣接するパシベーション層内に存在するエネルギ状態内部に蓄積する可能性がある。表面上又はその付近におけるこれら捕獲電荷は、デバイスの望ましい性能を妨害する。何故なら、捕獲電荷は、デバイスにしかるべく印加される他の信号の効果を歪ませるからである。
ＩＩＩ族窒化物デバイスは、一般に、当技術分野では周知であり、ＩＩＩ族窒化化合物の広バンドギャップ及び直接遷移特性に基づいている。この技術に精通するものは、二元素、三元素、及び四元素の窒素と組み合わせたガリウム（Ｇａ）、アルミニウム（Ａｌ）、及びインディウム（Ｉｎ）の化合物に言及するために、「ＩＩＩ族窒化物」という用語が一般に用いられており、そして本明細書の文脈においても用いられることは熟知していることとする。一般的に言うと、このような化合物では、ＩＩＩ族の原子分率の総和は、窒素の原子分率に等しく、例えば、ＡｌｘＧａｙＮであり、ここで、ｘ＋ｙ＝１である。これを理解したものとして、種々のＩＩＩ族窒化物に可能な化学式及び具体的な特性については、本発明の個々の実施形態について説明するために必要なこと以外は、ここで論じないこととする。
本発明は、高周波数で動作し、高電力出力を生成する、ＩＩＩ族窒化物系電界効果トランジスタにおいて格別に有用である。これらの比較的高い電圧で動作する電界効果トランジスタ内部におけるキャリアは、相当なエネルギを得る。十分なエネルギを得たキャリアは、半導体本体のバンドギャップを交差することができ、それら自体をデバイスの表面上に、又は表面上にあるパシベーション層内部へも注入する。この現象は、ホット・キャリア注入(hot-carrier injection)として知られている。高エネルギ（即ち、「ホット」）キャリアは、パシベーション層内において容易に得られるエネルギ状態を満たし、望ましくない電荷蓄積を生ずる。チャネルが短い電界効果デバイスにおけるパシベーションの荷電の影響は累積し問題となる。即ち、電界効果デバイスの閾値電圧及びトランスコンダクタンス特性が、このような荷電のために、経時的に変化する可能性がある。
本発明の第１実施形態を図１に示し、ＩＩＩ族窒化物部（基板又はエピ層）２３に基づく半導体デバイス先駆体構造２０を含む。半導体デバイス先駆体２０は、その表面１０上に少なくとも１つの電気コンタクト１６を有し、電気コンタクトの１つは、下地のＩＩＩ族窒化物材料の電気的挙動を本質的に制御する。本明細書では、発明者はこの主要コンタクト１６を制御コンタクトすなわちゲート・コンタクトと呼ぶ。この用語選択は、論述に便利であるという理由からに過ぎず、本発明の特質を限定することは意図していない。半導体の電気的応答は、限定ではないが、電流全体、キャリア流及び再結合、電圧応答、ならびに半導体電子工学の技術において周知の、半導体における他の任意の電気的多様性(variations)をも含む。
ゲート・コンタクト１６に加えて、図１に示す構造２０は、ＩＩＩ族窒化物２３の表面と接触しているソース・コンタクト１８と、ドレイン・コンタクト１７とを含む。動作において、荷電キャリアがソース・コンタクト１８から、ゲート・コンタクト１６の直下にあるチャネル領域を通って、ドレイン・コンタクト１７に流れる。
実施形態の中には、本発明が、表面上の保護パシベーション層２２内に移動キャリアが注入される可能性を低下させることにより、ＩＩＩ族窒化物２３の表面又はその付近において荷電キャリアの蓄積を低減する場合がある。これを遂行するには、ゲート・コンタクト１６に隣接する半導体先駆体２０の表面１０の部分の上に、誘電体荷電バリア層１４を設ける。荷電バリア層は、ゲート１６とソース１８との間の部分、又はゲート１６とドレイン１７との間の部分、あるいは双方において、表面１０に形成することができる。図１に示す実施形態では、荷電バリア層１４は、構造２０の表面１０の大部分を被覆しており、実施形態の中には、荷電バリア層１４が構造２０の表面１０全体を被覆する場合もある。実施形態の中には、荷電バリア層１４が、付加的に、構造２０の表面上にある電気コンタクト１６、１７、１８の内１つ以上の部分を被覆するとよい場合もある。
図６は、図１に類似した実施形態２１を示すが、ここでは、荷電バリア層１４は、ソース・コンタクト１８に向かって延びる、ゲート・コンタクト１６に隣接した表面１０の全部ではなく一部を被覆しており、荷電バリア層１４は、ドレイン・コンタクト１７に向かって延びる、ゲート・コンタクト１６に隣接する表面１０の全部ではなく一部を被覆している。荷電バリア層１４は、十分なエネルギをキャリアに分与することができ、これらが、保護層２２が呈するエネルギ・バリアを上回ることを可能にする区域内になければならない。したがって、荷電バリア層１４は、ゲート１６のドレイン側の縁に沿って延びることが特に重要である。実施形態の中には、荷電バリア層１４が、約０．２５〜５ミクロンの間の距離だけ、ゲート・コンタクト１６のドレイン側の縁に沿って延びる場合もある。荷電バリア層１４は、約０．２５〜２ミクロンの距離だけ、ゲート・コンタクト１６のソース側の縁に沿って延びることができる。実施形態の中には、荷電バリア層が、ゲート・コンタクト１６とソース・コンタクト１８との間の距離全体にわたって延びるとよい場合もある。同様に、実施形態の中には、荷電バリア層がゲート・コンタクト１６とドレイン・コンタクト１７との間の距離全体にわたって延びるとよい場合もある。
本発明の荷電バリア層１４のバンドギャップ・エネルギは、保護層２２のバンドギャップよりも相対的に大きく、ＩＩＩ族窒化物の導電帯からずれた導電帯を有することが好ましい。荷電バリア層１４のバンドギャップを大きく取る（そしてずらす）ことにより、保護層２２内に注入する荷電キャリアに対するバリアが設けられる。荷電バリア層１４は、したがって、保護層２２内部における荷電キャリアの蓄積を低減するのに役立つ。荷電バリア層１４のバンドギャップが相対的に大きいことにより、表面１０付近の界面トラップ(interface trap)内における表面電荷の蓄積を防止する効果も有することができる。いずれの移動電荷の波動関数でも、保護層２２内と同様に荷電バリア層１４内には突入することはできないので、波動関数の振幅は、荷電バリア層１４直下の表面１０においては小さくなっているはずである。言い変えると、荷電バリア層１４があることにより、移動キャリアが表面１０上又はその付近において界面状態に捕獲され難くすることができる。
半導体材料上における荷電キャリアの蓄積を防止するだけの十分なバンドギャップを有する誘電体材料の１つに、二酸化シリコン（ＳｉＯ２）がある。二酸化シリコンのバンドギャップは、９ｅＶまでであり、優れた絶縁体であり、荷電バリア層１４のための材料には、格好の選択肢となる。二酸化シリコンのバンドギャップは、荷電キャリアが荷電キャリア層１４に突入するのを防止するのに有用である。
荷電バリア層を作成するための材料の別の選択肢として、酸窒化シリコン（ＳｉｘＯｙＮｚ）がある。酸窒化シリコンのバンドギャップは、膜内におけるシリコン、酸素、及び窒素の原子分率に応じて、５ｅＶから８ｅＶとなる。このバンドギャップは、荷電キャリアが酸窒化シリコン・バリアを交差し、デバイスの表面又はその付近、あるいは酸窒化シリコン・パシベーション層内部に蓄積するのを防止するのに十分である。窒化アルミニウム（ＡｌＮ）は、バンドギャップが６．２ｅＶであり、同様に荷電バリア層に用いることができる。
また、図１の実施形態は、荷電バリア層１４全体を被覆する誘電体保護層２２も含む。構造２０の露出面をパシベートする(passivate)ことに加えて、保護層２２は、イオン拡散が半導体デバイス性能に悪影響を及ぼすのを防止する。この意味において、保護層２２は、半導体先駆体２０及び荷電バリア層１４を過酷な外部環境から保護するように作用する。したがって、保護層２２は、環境条件、特に水分や酸素に対する望ましくない露出（したがって、潜在的なこれらとの反応）に耐えることができるという点について堅牢である。
第１実施形態では、窒化シリコンを、荷電バリア層１４上の保護層２２として用いている。窒化シリコン（Ｓｉ３Ｎ４）は、堅牢な絶縁物であり、バンドギャップ・エネルギは約５ｅＶである。窒化シリコンは、その物理的品質により、過酷な環境、特に水分及び酸素からデバイスを保護し、イオンの拡散がデバイスの動作を妨害するのを防止するための電子デバイスのパシベーションに相応しい選択肢となっている。この詳細な説明全体を通じて、化学量論組成は、実際には、その名称によって暗示される比率から故意に逸脱する場合もあるという事実にも拘わらず、Ｓｉ３Ｎ４に近い種々の化学量論組成を窒化シリコンと呼ぶことにする。保護層２２の厚さは、約１００〜２０００ｎｍの間とすることができる。特に、保護層２２の厚さは、約４００ｎｍとするとよい。
これに関して、窒化シリコン、及びここに開示する関連化合物は保護層に非常に適しているため好ましいが、これらが全てという訳ではない。誘電体特性及び環境保護特性の双方を提供することができるのであれば、半導体特性（例えば、これらをドープ、堆積する様式、あるいはその他のこのような要因に基づく半絶縁特性）を有する半導体材料だけでなく、ある種のポリマを含む、その他の材料でも可能である。
図１に模式的に図示した実施形態は、保護層２２よりも遥かに薄い荷電バリア層１４を含む。この寸法の差は、各層のそれぞれの目的と密接に結びついている。荷電バリア層１４は、高（広）バンドギャップ材料で作られており、荷電バリア層は、半導体の表面１０付近におけるキャリアの蓄積を適正に防止するためには十分厚くなければならず、更に簡単な作成を促進するためには十分薄くなければならない。しかしながら、保護層２２は、環境条件に露出するため、そしてイオン拡散を防止するというその目的のために、荷電バリア層よりは遥かに厚くなっている。
荷電バリア層１４の厚さは、約５〜２００ナノメートルの間とするとよい。実施形態の中には、荷電バリア層の厚さが約１００ナノメートルの場合もある。荷電バリア層１４は、従来の手段によって、その所望の厚さまで半導体２０上に堆積する。従来の手段には、プラズマ支援化学蒸着、低圧化学蒸着、又はスパッタリングが含まれる。
一般に、二酸化シリコンは、窒化シリコンよりも誘電係数が小さい。パシベーション層については、誘電係数は、小さい程、コンタクト間、又はコンタクトの側壁と半導体との間の容量性結合が小さいことを意味する。この容量性結合は、通常、デバイスの動作には有害であるので、酸化物の使用は窒化シリコンには好ましいと言える。言い換えると、寄生容量を低く抑えつつ、十分な環境バリアを設けるのに十分なだけの厚さに窒化シリコン保護層２２を維持する、酸化物荷電バリア層１４を有することが一層好ましいと言える。
図２及び図７にそれぞれ模式的に示す別の実施形態では、それぞれの構造４０及び４１が、荷電バリア層３２及び保護層３３を含み、前述の実施形態において説明した特性を有する。図２及び図７の実施形態は、更に、荷電バリア層３２の下において、ＩＩＩ族窒化物２３の表面上にスペーサ層３１を含む。スペーサ層３１は、前記半導体先駆体４０の残りの露出面を完全に被覆する。図２に示すように、スペーサ層３１は、少なくとも１つの電気コンタクト３６、３７、３８の少なくとも一部を被覆すればよい。実施形態の中には、スペーサ層３１が制御コンタクト３６全体を被覆してもよく、半導体表面３０上のオーミック・コンタクト３７、３８のような、他のいずれのコンタクトでも、部分的に被覆してもよい。スペーサ層３１は、表面を保護するためには、半導体作成プロセスにおいてできるだけ早く、表面３０に被着するとよい。実施形態の中には、スペーサ層を表面３０に被着するのは、構造４０の上位半導体層の成長後であり、メタライゼーション工程の前である。
更に広義の意味で表現すると、しかるべきスペーサ層３１（又は他の実施形態ではその同等物）は、デバイスのＩＩＩ族窒化物表面上に酸化物を直接配置するときに生じ得る任意の欠点を最少に抑えるか又は回避するのに役立つことができ、そうしなければ本発明が提供するデバイス又は利点に悪影響を及ぼす。
これらの実施形態では、荷電バリア層３２をスペーサ層３１上に形成する。次いで、保護層３３を荷電バリア層３２上に形成し、荷電バリア層３２全体を被覆する。
スペーサ層３１は、デバイス作成中における半導体表面３０の劣化を防止するのに特に有用である。半導体先駆体４０の表面３０は、荷電バリア層３２及び保護層３３を含むパシベーション層の追加の間に、温度変化や物理的応力を受ける。スペーサ層３１は、半導体表面３０を保護し、デバイス全体の最上位半導体層の動作向上を確保する。
本発明は、表面荷電を防止し、同時にパシベーション層内における荷電も防止する。スペーサ層３１は、表面電荷の蓄積を低減するにあたり特に有用である場合もあり、荷電バリア層が有するバンドギャップ特性は、パシベーション層において望ましくない電荷を防止するのに役立つ。ここに記載するスペーサ層及び荷電バリア層は、いずれか一方のみでも組み合わせでも、表面に沿った、そしてその上にあるパシベーション層内における電荷蓄積に対する保護を設ける。
図２及び図７に示すスペーサ層３１は、窒化シリコン、及び式ＳｉｘＮｙの種々の化学量論組成の変形で作ることができる。また、スペーサ層３１は、窒化アルミニウム、又は窒化アルミニウム・ガリウムで作ることもできる。これらの化合物とＧａＮ又はＡｌＧａＮ半導体表面との間の界面は、酸化物を含有する化合物よりも電子状態が少ない、高品質の界面となることができる。したがって、界面トラップに蓄積される電荷の量は、スペーサ層３１の存在によって低減することができる。
第１実施形態におけると同様、荷電バリア層３２は、二酸化シリコン又は酸窒化シリコンで形成することができる。これらの化合物は、パシベーション層自体の内部におけるエネルギ状態に蓄積する荷電キャリアに対して保護するバンドギャップ特性を有する。保護層３３は、窒化シリコンから成ることが好ましく、半導体材料内へのイオン拡散に対して保護することができる。
スペーサ層３１は、極限まで薄くしつつも、本発明したがって、半導体表面に保護コーティングを設けるようにするとよい。したがって、荷電バリア層３２及び保護層３３は、スペーサ層３１よりも遥かに厚くすることができる。保護層３３は、荷電バリア層３２よりも遥かに厚くすることができる。これらの層は図２及び図７に模式的に示されており、実際のデバイスは、前述の相対的厚さを有する。好適な実施形態では、荷電バリア層３２の厚さは、約５〜２００ナノメートルの間とするとよい。具体的な実施形態では、荷電バリア層３２の厚さは１００ｎｍとするとよい。スペーサ層３１の厚さは、約０．５〜約５ナノメートルの間とするとよい。
図２は、図１に類似した様式で、スペーサ層３１及びバリア層１４、３２がＩＩＩ族窒化物半導体の表面１０、３０の殆ど又は全てを被覆できることを示す。図７は、バリア層１４、３２を、制御コンタクト１６、３６に隣接する表面１０、３０の部分を被覆するだけに止められることを図示する点で、図６に類似している。
特に重要な電界効果トランジスタの一種に高電子移動度トランジスタ（ＨＥＭＴ）がある。ＨＥＭＴは、少なくとも２つの積層成分、即ち、広バンドギャップ積層成分と、これよりもバンドギャップが狭い積層成分とを含む。バンドギャップ特性が異なるこれら２つの積層成分の界面には、これらの成分間に二次元電子ガス（２ＤＥＧ）の形態の電流搬送チャネルを得ることができる。電流搬送チャネルは、意図しないで又は軽くドープされた狭バンドギャップ成分内に生じ、一方、第１成分の広バンドギャップは、キャリアが第１積層領域に入るのを防止するのに資する。ＨＥＭＴのゲート・コンタクトは、適正な動作においてゲート上の入力信号が二次元電子ガス（２ＤＥＧ）において導通チャネルを変調することができるようにするためには非常に重要である。このように、ドレインは、ゲートに印加されるバイアス電圧に応じて制御される電流を搬送する。
ＨＥＭＴの設計には多くの異体が可能である。特に関心のあるＨＥＭＴの１つは、軽くドープした又は意図せずにドープされた窒化ガリウム（ＧａＮ）下位層と、このＧａＮ層上にあり、バンドギャップが広い窒化アルミニウム・ガリウム（ＡｌＧａＮ）上位層と、上面上にあるゲート・コンタクトと、電流搬送チャネルへの２つのオーミック・コンタクト、即ち、ソース及びドレインとを含む。この実施形態では、二次元電子ガスは、下位層の上位層との界面において発生する。理想的には、高バンドギャップＡｌＧａＮ層は、キャリアを低バンドギャップＧａＮ層の中に閉じ込めたままで維持する。
しかしながら、ＨＥＭＴは、二次元電子ガス・チャネルを生成する他の組成を有することもできる。広バンドギャップ領域及び狭バンドギャップ領域は、電子的特性の向上を達成するために、種々のＩＩＩ族半導体合金の多数の層を含むことができる。
狭バンドギャップ領域は、ＨＥＭＴのチャネル領域と呼ばれることもあり、ＧａＮの層と、窒化インディウム・ガリウム（ＩｎＧａＮ）の薄い層と、ＡｌＧａＮ上にあるＧａＮの層と、ＩＩＩ−Ｖ族半導体の他の組み合わせとを含むことができる。広バンドギャップ領域は、多数のＡｌＧａＮの層、又は純粋な窒化アルミニウム（ＡｌＮ）の薄い層であっても含むことができる。上面における純粋なＧａＮも、当面の使用に応じて、ＨＥＭＴ設計において考慮すべき別の改良である。
最後に、反転(inverted)ＨＥＭＴも有用であり、ゲート・コンタクトの直接下に狭バンドギャップＩＩＩ−Ｖ族半導体合金領域と、その直下にある広バンドギャップ領域とを含む。反転ＨＥＭＴにおけるこの配置により生成される２ＤＥＧはゲートに近づき、ゲート容量が増大し、デバイスのトランスコンダクタンスが増大する。Sze, Modern Semiconductor Device Physics（最新の半導体デバイスの物理学）, 1998, pages 104-107を参照のこと。反転ＨＥＭＴの広バンドギャップ及び狭バンドギャップ領域は、前述の組成層の多くを含むこともできる。
様々な種類の半導体デバイスが、デバイス表面におけるキャリアのトラップ及びホット・キャリア注入を制限するパシベーション層の作用効果を得ることができる。先述したように、本発明は、特に電界効果トランジスタに適応可能であるが、そのように限定されるのではない。本発明のパシベーション構造は半導体電子工学の分野において広く適用可能であるが、パシベーションは、広電子移動度トランジスタの性能向上にも特に有用である。ＨＥＭＴの特質は、その中におけるキャリアが、ＨＥＭＴの動作中に存在する電界に応答して、高いエネルギ・レベルに達するということである。ここに記載し特許請求するパシベーション構造は、今日主流となっている多数のＨＥＭＴ設計において、熱電子注入を制御する際に、大きな作用効果を奏することができる。
本発明者は、開示したパシベーション構造を用いることができる用途の範囲を限定することを望んでいない。逆に、本発明者がＨＥＭＴに関してパシベーション構造の詳細な説明を行うことを選択したのは、ＨＥＭＴが、ここに特許請求する発明の特に実用的な用途の１つであるからである。特許請求するパシベーション構造の実用性を例示するために、本発明者はＨＥＭＴに関して本発明を例示し、相対的に狭い方のバンドギャップのチャネル領域をＧａＮで構成し、相対的に広い方のバンドギャップ領域をＡｌＧａＮで構成する。各領域に対する他の層組成も、本発明の範囲内において同様に構成することができる。つまり、以下に詳細に説明する組成は、説明の目的のためであり、本発明の範囲を限定することを意図していない。
本発明の更に別の実施形態を図３に示す。図３は、高周波において動作し、高い電力出力を生成することができる電界効果トランジスタ５０を示し、窒化ガリウム（ＧａＮ）層５１と、窒化ガリウム（ＧａＮ）層５１上にある窒化アルミニウム・ガリウム層５２と、窒化アルミニウム・ガリウム（ＡｌＧａＮ）層５２上にある、それぞれ、ソース５８、ドレイン６０、及びゲート・コンタクト５９とを備えている。これまでの実施形態におけると同様、図３の電界効果トランジスタ５０は、デバイスをイオン拡散から保護し、厳しい環境において水分や酸素から保護する保護層６８を含む。
通常の電界効果トランジスタでは、電子は、ＡｌＧａＮ層５２の表面６３において捕獲される可能性がある。ＡｌＧａＮ層５２の表面６３上におけるこの電荷の蓄積を防止するために、構造５０は荷電バリア層６６を含む。図３に示す実施形態では、荷電バリア層６６は、ソース及びドレイン・コンタクト５８、６０それぞれの一部を被覆し、荷電バリア層６６は、ゲート・コンタクト５９と、ＡｌＧａＮ表面６３において露出する半導体材料とを被覆する。しかしながら、荷電バリア層は、ＡｌＧａＮ層５２の露出表面全体を被覆する必要はなく、またその上にある電気コンタクトのいずれの部分であっても被覆する必要はない。
荷電バリア層６６のバンドギャップは、保護層６８への電子の注入を低減するために、保護層６８のバンドギャップよりも相対的に大きくなっている。図３に示す実施形態では、保護層６８は荷電バリア層６６全体を被覆する。
これまでの実施形態におけると同様、荷電バリア層６６は、二酸化シリコンで作ることが好ましく、保護層６８は、式ＳｉｘＮｙの窒化シリコンから成る。電界効果トランジスタ５０の荷電バリア層６６は保護層６８よりも薄く、荷電バリア層の厚さは約１００ナノメートル未満である。ＳｉＯ２荷電バリア層６６は、プラズマ支援化学蒸着、低圧化学蒸着、及びスパッタリングから成る群から選択した方法によって堆積する。ＳｉｘＮｙ保護層６８は、プラズマ支援化学蒸着、低圧化学蒸着、又はその他の従来の手段によって堆積することができる。
代替実施形態では、荷電バリア層６６は、酸窒化シリコンで作ることもできる。
図３の電界効果トランジスタ５０は、ＡｌＧａＮ及びＧａＮ層において形成された高電子移動度トランジスタ（ＨＥＭＴ）とすることができる。ＨＥＭＴは、マイクロ波帯域における高周波での高電力出力に有用である。
ＡｌＧａＮ層上又はＡｌＧａＮ上のパシベーション層内の表面電荷は、ＨＥＭＴの適正な動作を妨害する可能性がある。ＡｌＧａＮ表面６３上又はその付近における電子の蓄積によって、負のバイアスが生じ、二次元電子ガスにおいて導通チャネルを空乏化し、ソース−ドレイン電流における電流破壊に至る虞れがある。この電荷を蓄積する状態は、通常、ゲート及びチャネルよりも応答時間が遅い。応答時間が遅いと、半導体の表面上に平均的に電子が蓄積され、したがって、ゲート５９上の信号のバイアスによってドレイン６０への電流を制御する能力を妨害する。本発明は、ＨＥＭＴの表面上におけるこの電荷の蓄積を低減し、トランジスタの性能向上を結果的に得ることができる。
図４は、本発明の更に別の実施形態を示し、ＧａＮ７１の層上にあるＡｌＧａＮ７２の層内に形成された電界効果トランジスタ７０のソース・コンタクト７８及びドレイン・コンタクト８０の一部を被覆する、前述のようなスペーサ層８４を含む。トランジスタ７０は、前述のようなＨＥＭＴであることが好ましい。図４に示す実施形態では、スペーサ層８４は、ゲート・コンタクト７９と、ＡｌＧａＮ層７２の表面において露出する半導体材料８３とを完全に被覆する。しかしながら、スペーサ層８４はコンタクト７８、７９、９０を被覆する必要はないことは理解されるであろう。
スペーサ層８４は、上位パシベーション層８６、８８の作成の間、ＡｌＧａＮ層７２の表面を保護する。この実施形態は、ゲート７９コンタクト、及びＡｌＧａＮ表面８３上において露出するあらゆる半導体材料をも完全に被覆することによっても、スペーサ層８４を完全に封入する荷電バリア層８６を含む。しかしながら、荷電バリア層８６はスペーサ層８４全体を被覆する必要がないことは勿論である。この実施形態における保護層８８は、デバイスをイオン拡散から保護するために、荷電バリア層８４を完全に被覆している。
ＦＥＴ設計におけるスペーサ層８４は、表面８３の電子的特性を最適化する。図４に示すように、本発明を利用した電界効果トランジスタ７０は、高電子移動度トランジスタとすることができ、窒化アルミニウム・ガリウム７２の層の下にある窒化ガリウム層７１の界面に、二次元電子ガスが形成されている。これまでの実施形態におけると同様、荷電バリア層８６は、二酸化シリコンで作ることが好ましく、保護層８８は、式ＳｉｘＮｙの窒化シリコンから成る。スペーサ層は、前述のように、窒化シリコン、窒化アルミニウム、又は窒化アルミニウム・ガリウムで作ることができる。
第２実施形態におけると同様、スペーサ層８４は、極限まで薄くしつつも、本発明にしたがって、半導体表面に保護コーティングを設けるようにするとよい。したがって、荷電バリア層８６及び保護層８８は、スペーサ層８４よりも厚くてもよい。保護層８８は、通例、荷電バリア層８６よりも遥かに厚い。これらの層を図４に模式的に示すが、実際のデバイスは、前述の相対的な厚さを有する。荷電バリア層８６の厚さは、約５〜２００ナノメートルの間とするとよい。実施形態の中には、荷電バリア層８６の厚さが約１００ナノメートルの場合もある。スペーサ層８４の厚さは、約０．５〜約５ナノメートルの間とするとよい。
第４実施形態のスペーサ層８４、荷電バリア層８６、及び保護層８８は、第３実施形態のそれぞれと同一である。ＳｉＯ２の荷電バリア層８６は、プラズマ支援化学蒸着、低圧化学蒸着、及びスパッタリングから成る群から選択した方法によって堆積する。ＳｉｘＮｙ保護層８８は、プラズマ支援化学蒸着、低圧化学蒸着、又はその他の従来の手段によって堆積することができる。この場合も、荷電バリア層は、代替実施形態として、酸窒化シリコンで構成することもできる。
図５は、典型的なソース９４、ゲート９５、及びドレイン９６コンタクトを有する電界効果トランジスタ、好ましくは高電子移動度トランジスタの形態とした、本発明の第４実施形態を示す。このデバイスは、ＧａＮ９１の絶縁層上にあるＡｌＧａＮ９２層内に作成されている。図５に示す実施形態は、酸窒化シリコンのバリア層１００を構成する１つのパシベーション層のみを含み、酸窒化シリコン・バリア層１００は、ソース９４及びドレイン・コンタクト９６の一部を被覆し、ゲート・コンタクト９５、及びＡｌＧａＮ層の表面９８上にあるいずれの露出区域も完全に被覆する。酸窒化シリコンのバンドギャップは、膜の特性に応じて、５ｅＶ〜８ｅＶとなる。このバンドギャップは、比較的高く、酸窒化シリコン・バリアと交差し、デバイスの表面及びその付近又は酸窒化シリコン自体の内部に蓄積する電子の数を低減する。図５の単一酸窒化シリコン層は、前述の実施形態の荷電バリア層及び保護層として機能する。図５には示していないが、構造９０は、バリア層１００と表面９８との間に、前述のように、スペーサ層を含むこともできる。
前述の実施形態は、本発明によるパシベーション構造を有利な様式で利用したデバイスを示した。本発明は、本開示によるＩＩＩ族窒化物半導体デバイスをパシベーションする方法を開示することも包含する。これに関して、本発明者は、半導体材料の表面又はパシベーション層自体内部において捕獲される電荷を低減するために、半導体デバイスをパシベーションする新規で有用な方法を開発した。
前述した実施形態によれば、ここに開示するパシベーション方法の１つは、バンドギャップが比較的高い材料を用いて、ＩＩＩ族窒化物半導体デバイスの表面上に荷電バリア層を形成し、表面上に露出している半導体材料を少なくとも部分的に被覆し、表面上又はその付近あるいは荷電バリア層内部に蓄積する荷電バリアの数を低減することを含む。本発明のデバイスの態様に関して記したように、バリア層のバンドギャップは、ＩＩＩ族窒化物のそれよりも高く、その導電帯がＩＩＩ族窒化物の導電帯に対してずれていることが好ましい。その後、本方法は、相対的に低いバンドギャップを有する保護層を形成し、荷電バリア層を完全に被覆し、半導体デバイスをイオン拡散から保護することを含む。
一実施形態において、荷電バリア層を形成するステップは、半導体デバイスの表面上に二酸化シリコンの層を形成し、次いで二酸化シリコンの荷電バリア層上に窒化シリコンの保護層を形成することを含む。先述したように、窒化シリコン層は、化学量論組成のＳｉ３Ｎ４又は非化学量論組成の窒化シリコンである。
異なる方法の実施形態では、荷電バリア層は、半導体デバイスの表面上に、酸窒化シリコンの層で形成してもよい。
本発明の更に別の実施形態は、半導体デバイスの表面をパシベートし、表面又はパシベーション層内部において捕獲される電荷を低減することを含み、露出している半導体材料に対して高い界面品質を有する材料を用いて、半導体デバイスの表面にスペーサ層を形成して露出している半導体材料を少なくとも部分的に被覆し、ある材料により、表面に存在するエネルギ状態の数を低減することを含む。次に、本方法は、十分なバンドギャップの材料を用いて、スペーサ層の部分上に荷電バリア層を形成してスペーサ層を被覆し、パシベーション内に注入されるキャリアの数を低減する。本方法は、保護層を形成して荷電バリア層を完全に被覆し、更に半導体デバイスをイオン拡散から保護することによって、パシベーションを完成させる。
スペーサ層を形成するステップは、半導体デバイスの表面上に窒化シリコンの層を形成することを含んでもよい。あるいは、スペーサ層は、窒化アルミニウム又は窒化アルミニウム・ガリウムの層で、半導体デバイスの表面上に形成してもよい。荷電バリア層及びパシベーション層は、前述の実施形態による材料で形成するとよい。即ち、荷電バリア層は、二酸化シリコン又は酸窒化シリコンで構成するとよく、パシベーション層は窒化シリコンで構成するとよい。これらの層は、プラズマ支援化学蒸着、低圧化学蒸着、及びスパッタリングを含む従来の手段によって、半導体の上に所望の厚さまで堆積すればよい。
本明細書では、本発明の典型的な実施形態を開示し、具体的な用語を用いたが、これらは、限定を目的とするのではなく、包括的かつ記述的な意味で用いたに過ぎず、本発明の範囲は、特許請求の範囲に明記したものである。
本発明の実施形態による、荷電バリア層上にパシベーション層を有する半導体デバイス先駆体の断面図である。 本発明の実施形態による、荷電バリア層とデバイスとの間にスペーサ層を有する半導体デバイスの断面図である。 本発明の実施形態による、荷電バリア層及びパシベーション層を有するＧａＮ層上のＡｌＧａＮの層内に形成された電界効果トランジスタの断面図である。 本発明の実施形態による、荷電バリア層、スペーサ層、及びパシベーション層を有するＧａＮの層上のＡｌＧａＮの層内に形成された電界効果トランジスタの断面図である。 本発明の実施形態による、酸窒化シリコンの層を有するＧａＮの層上のＡｌＧａＮの層内に形成された電界効果トランジスタの断面図である。 本発明の別の実施形態の断面図である。 本発明の更に別の実施形態の断面図である。

Claims (22)

  1. 半導体デバイスであって、
    少なくとも１つの表面を含むＩＩＩ族窒化物半導体材料の層と、
    前記半導体材料の層の電気的応答を制御するための、前記表面上にある制御コンタクトと、
    前記半導体デバイス用の導電経路を提供するオーミック・コンタクトであって、前記表面上に設けられたオーミック・コンタクトと、
    前記制御コンタクトと前記オーミック・コンタクトとの間の前記表面に設けられ、約５ｎｍ〜約２００ｎｍの厚さを有する誘電体バリア層であって、前記ＩＩＩ族窒化物半導体材料のバンドギャップよりも大きなバンドギャップと、前記ＩＩＩ族窒化物半導体材料の伝導帯からずれている伝導帯とを有する、誘電体バリア層と、
    前記ＩＩＩ族窒化物半導体材料の層の前記少なくとも１つの表面を物理的に保護するため、及び表面電荷蓄積を低減するために、前記少なくとも１つの表面と前記誘電体バリア層との間に介挿したスペーサ層と、
    前記誘電体バリア層上にあり、前記誘電体バリア層のバンドギャップよりも小さく、前記ＩＩＩ族窒化物半導体材料のバンドギャップよりも大きいバンドギャップを有する誘電体保護層と、
    を備えていることを特徴とする半導体デバイス。
  2. 請求項１記載の半導体デバイスにおいて、前記誘電体保護層は、湿気及び酸化に対する物理的及び化学的なバリアを提供することを特徴とする半導体デバイス。
  3. 請求項１記載の半導体デバイスにおいて、前記誘電体バリア層は、二酸化シリコンからなることを特徴とする半導体デバイス。
  4. 請求項１記載の半導体デバイスにおいて、前記誘電体保護層は、窒化シリコンから成るこ
    とを特徴とする半導体デバイス。
  5. 請求項４記載の半導体デバイスにおいて、前記窒化シリコンは、化学量論組成Ｓｉ３Ｎ４、及び窒化シリコンの非化学量論組成化合物から成る群から選択されていることを特徴とする半導体デバイス。
  6. 請求項１記載の半導体デバイスにおいて、前記誘電体バリア層は、酸窒化シリコンからなることを特徴とする半導体デバイス。
  7. 請求項１記載の半導体デバイスにおいて、前記誘電体バリア層は、窒化アルミニウムからなることを特徴とする半導体デバイス。
  8. 請求項１記載の半導体デバイスにおいて、前記誘電体バリア層が有する厚さは、約１００ｎｍであることを特徴とする半導体デバイス。
  9. 請求項１記載の半導体デバイスにおいて、前記誘電体保護層が有する厚さは、約１００〜２０００ｎｍの間であることを特徴とする半導体デバイス。
  10. 請求項１記載の半導体デバイスにおいて、前記誘電体保護層が有する厚さは、約４００ｎｍであることを特徴とする半導体デバイス。
  11. 請求項１記載の半導体デバイスにおいて、該デバイスは、電界効果トランジスタ、及び高電子移動度トランジスタから成る群から選択されていることを特徴とする半導体デバイス。
  12. 請求項１記載の半導体デバイスにおいて、前記スペーサ層と前記ＩＩＩ族窒化物半導体材料の層の前記表面との間の界面は、前記ＩＩＩ族窒化物半導体材料の層の前記表面と前記誘電体バリア層との間の界面よりも少ない界面準位を有し、前記スペーサ層はＳｉ ３ Ｎ ４ 、Ｓｉ ｘ Ｎ ｙ 、窒化アルミニウム、及び窒化アルミニウム・ガリウムから成る群から選択され、前記スペーサ層と前記ＩＩＩ族窒化物半導体材料との間の界面は酸化物を含有するスペーサ層よりも電子状態が少ない、高品質の界面となることを特徴とする半導体デバイス。
  13. 請求項１記載の半導体デバイスにおいて、前記スペーサ層が有する厚さは、約０．５〜５ｎｍの間であることを特徴とする半導体デバイス。
  14. 請求項１記載の半導体デバイスにおいて、前記スペーサ層は、Ｓｉ３Ｎ４、ＳｉｘＮｙ、窒化アルミニウム、及び窒化アルミニウム・ガリウムから成る群から選択されていることを特徴とする半導体デバイス。
  15. 少なくとも１つの表面を含むＩＩＩ族窒化物半導体材料の層と、制御コンタクトと、少なくとも１つのオーミック・コンタクトとを有するＩＩＩ族窒化物半導体デバイスをパシベーションする方法であって、
    前記少なくとも１つの表面上にスペーサ層を形成するステップであって、該スペーサ層は前記誘電体バリア層と前記ＩＩＩ族窒化物の表面との間の界面とを比較して前記表面に優れた界面品質を有する、スペーサ層を形成するステップと、
    前記制御コンタクトと前記オーミック・コンタクトの間の前記ＩＩＩ族窒化物の前記表面上に形成された前記スペーサ層上に誘電体バリア層を形成するステップであって、前記誘電体バリア層が、前記ＩＩＩ族窒化物のバンドギャップよりも大きいバンドギャップと、前記ＩＩＩ族窒化物の伝導帯からずれている伝導帯とを有しており、かつ約５ｎｍから
    約２００ｎｍの厚さを有している、ステップと、
    水分及び酸素に対して物理的及び化学的バリアを呈しかつ前記誘電体バリア層のバンドギャップよりも小さく、前記ＩＩＩ属窒化物のバンドギャップよりも大きいバンドギャップを有する誘電体材料により、前記誘電体バリア層上に保護層を形成するステップと、
    からなることを特徴とする方法。
  16. 請求項１５記載のＩＩＩ族窒化物半導体デバイスをパシベーションする方法において、前記誘電体バリア層は、前記ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物の前記表面上に形成された二酸化シリコンの層であることを特徴とする方法。
  17. 請求項１５記載のＩＩＩ族窒化物半導体デバイスをパシベーションする方法において、前記保護層を形成する前記ステップは、前記誘電体バリア層上に窒化シリコンの層を形成することから成ることを特徴とする方法。
  18. 請求項１７記載のＩＩＩ族窒化物半導体デバイスをパシベーションする方法において、前記窒化シリコンの層を形成する前記ステップは、化学量論組成Ｓｉ３Ｎ４、及び非化学量論組成の窒化シリコンから成る群から選択した層を形成することから成ることを特徴とする方法。
  19. 請求項１５記載のＩＩＩ族窒化物半導体デバイスをパシベーションする方法において、前記誘電体バリア層を形成する前記ステップは、前記ＩＩＩ族窒化物半導体デバイスの前記ＩＩＩ族窒化物の前記表面上に形成された前記スペーサ上に、酸窒化シリコンの層を形成することから成ることを特徴とする方法。
  20. 請求項１５記載のＩＩＩ族窒化物半導体デバイスをパシベーションする方法において、前記スペーサ層を形成する前記ステップは、前記ＩＩＩ族窒化物半導体デバイスの前記ＩＩＩ族窒化物の前記表面上に、窒化シリコンからなる層を形成することから成ることを特徴とする方法。
  21. 請求項１５記載のＩＩＩ族窒化物半導体デバイスをパシベーションする方法において、前記スペーサ層を形成する前記ステップは、前記ＩＩＩ族窒化物半導体デバイスの前記ＩＩＩ族窒化物の前記表面上に、窒化アルミニウム又は窒化ガリウム・アルミニウムからなる層を形成することから成ることを特徴とする方法。
  22. 請求項１５記載のＩＩＩ族窒化物半導体デバイスをパシベーションする方法において、前記スペーサ層を形成する前記ステップを、前記オーミック・コンタクト及び前記制御コンタクトの少なくとも一方の形成の前に実行することを特徴とする方法。
JP2007515170A 2004-05-22 2005-05-16 改良型誘電体パッシベーションを備える半導体デバイス、及び半導体デバイスをパシベーションする方法。 Active JP5389356B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/851,507 US7332795B2 (en) 2004-05-22 2004-05-22 Dielectric passivation for semiconductor devices
US10/851,507 2004-05-22
PCT/US2005/017059 WO2005117129A1 (en) 2004-05-22 2005-05-16 Improved dielectric passivation for semiconductor devices

Publications (3)

Publication Number Publication Date
JP2008500732A JP2008500732A (ja) 2008-01-10
JP2008500732A5 JP2008500732A5 (ja) 2013-10-03
JP5389356B2 true JP5389356B2 (ja) 2014-01-15

Family

ID=34969674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007515170A Active JP5389356B2 (ja) 2004-05-22 2005-05-16 改良型誘電体パッシベーションを備える半導体デバイス、及び半導体デバイスをパシベーションする方法。

Country Status (4)

Country Link
US (1) US7332795B2 (ja)
JP (1) JP5389356B2 (ja)
DE (1) DE112005001179B4 (ja)
WO (1) WO2005117129A1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7236053B2 (en) * 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
WO2007040160A1 (ja) * 2005-09-30 2007-04-12 Nec Corporation 電界効果トランジスタ
FR2892562B1 (fr) * 2005-10-21 2008-01-18 Thales Sa Dispositif de passivation d'un composant a semi-conducteur lateral
US8193591B2 (en) * 2006-04-13 2012-06-05 Freescale Semiconductor, Inc. Transistor and method with dual layer passivation
US20070284677A1 (en) * 2006-06-08 2007-12-13 Weng Chang Metal oxynitride gate
US7656010B2 (en) * 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2008103705A (ja) * 2006-09-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8878245B2 (en) * 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US20080265444A1 (en) * 2007-04-26 2008-10-30 Heetronix Thin-film aluminum nitride encapsulant for metallic structures on integrated circuits and method of forming same
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008020793A1 (de) * 2008-04-22 2009-11-05 Forschungsverbund Berlin E.V. Halbleiterbauelement, Vorprodukt und Verfahren zur Herstellung
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) * 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US9991360B2 (en) * 2009-06-26 2018-06-05 Cornell University Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR101679054B1 (ko) 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
US8878246B2 (en) 2010-06-14 2014-11-04 Samsung Electronics Co., Ltd. High electron mobility transistors and methods of fabricating the same
US8729486B2 (en) * 2010-06-23 2014-05-20 The Board Of Trustees Of The Leland Stanford Junior University MODFET active pixel X-ray detector
KR101652403B1 (ko) * 2010-08-13 2016-08-31 삼성전자주식회사 전력 전자소자 및 그 제조방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
KR101869045B1 (ko) * 2012-01-11 2018-06-19 삼성전자 주식회사 고전자이동도 트랜지스터 및 그 제조방법
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8941148B2 (en) 2012-03-06 2015-01-27 Infineon Technologies Austria Ag Semiconductor device and method
JP6025242B2 (ja) * 2012-03-30 2016-11-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US8937336B2 (en) 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9978844B2 (en) * 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
JP6375608B2 (ja) * 2013-10-15 2018-08-22 富士通株式会社 半導体装置及びその製造方法
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
JP6888013B2 (ja) 2016-01-15 2021-06-16 トランスフォーム テクノロジー，インコーポレーテッド ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス
US10014401B2 (en) 2016-01-25 2018-07-03 Electronics And Telecommunications Research Institute Semiconductor device with passivation layer for control of leakage current
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
CN111354783B (zh) * 2018-12-21 2024-02-20 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
US11145735B2 (en) 2019-10-11 2021-10-12 Raytheon Company Ohmic alloy contact region sealing layer
CN112420813B (zh) * 2020-11-19 2022-08-02 厦门市三安集成电路有限公司 用于ⅲ-ⅴ族氮化物器件的表面钝化结构及其器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057897A (en) 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5128279A (en) 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5223458A (en) * 1990-12-18 1993-06-29 Raytheon Company Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species
EP0506291B1 (en) * 1991-03-20 1997-01-22 Mitsubishi Gas Chemical Company, Inc. Apparatus for applying tape and method therefor
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3120756B2 (ja) * 1997-06-16 2000-12-25 日本電気株式会社 電界効果トランジスタ及びその製造方法
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6242327B1 (en) * 1997-09-19 2001-06-05 Fujitsu Limited Compound semiconductor device having a reduced source resistance
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6297092B1 (en) 1998-12-02 2001-10-02 Micron Technology, Inc. Method and structure for an oxide layer overlaying an oxidation-resistant layer
JP4224737B2 (ja) * 1999-03-04 2009-02-18 ソニー株式会社 半導体素子
JP2001085670A (ja) 1999-09-14 2001-03-30 Nec Corp 電界効果型トランジスタ及びその製造方法
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP2002319593A (ja) * 2001-04-19 2002-10-31 Furukawa Electric Co Ltd:The 半導体デバイスおよび電極形成方法
JP4663156B2 (ja) * 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP2003086608A (ja) * 2001-09-14 2003-03-20 Toshiba Corp 電界効果トランジスタ及びその製造方法
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6903385B2 (en) 2002-10-09 2005-06-07 Sensor Electronic Technology, Inc. Semiconductor structure having a textured nitride-based layer
JP3578753B2 (ja) * 2002-10-24 2004-10-20 沖電気工業株式会社 シリコン酸化膜の評価方法および半導体装置の製造方法
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof

Also Published As

Publication number Publication date
DE112005001179B4 (de) 2018-02-08
WO2005117129A1 (en) 2005-12-08
US7332795B2 (en) 2008-02-19
US20050258431A1 (en) 2005-11-24
DE112005001179T5 (de) 2007-04-26
JP2008500732A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
JP5389356B2 (ja) 改良型誘電体パッシベーションを備える半導体デバイス、及び半導体デバイスをパシベーションする方法。
US7256432B2 (en) Field-effect transistor
US9837518B2 (en) Semiconductor device
US7863648B2 (en) Field effect transistor
JP5125512B2 (ja) 電界効果トランジスタ
EP1708259B1 (en) Semiconductor device having GaN-based semiconductor layer
US7170111B2 (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP5663000B2 (ja) 逆拡散抑制構造
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
JP4592938B2 (ja) 半導体装置
JP5028418B2 (ja) 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化
US7777251B2 (en) Compound semiconductor device and doherty amplifier using compound semiconductor device
US10283632B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2013168663A (ja) 水素を含まないスパッタリングされた窒化物を有するワイドバンドギャップベースの半導体デバイスの不動態化
US20090173968A1 (en) Field Effect Transistor
US20220416072A1 (en) Nitride semiconductor device and method of manufacturing the same
US11024730B2 (en) Nitride semiconductor device and manufacturing method for the same
JP2007537580A (ja) 絶縁体構造を強化した電界効果トランジスタ
US11594625B2 (en) III-N transistor structures with stepped cap layers
KR101870524B1 (ko) 반도체 장치 및 그 제조 방법
JP2018113286A (ja) 半導体装置
Higashiwaki et al. High f T and f max AlGaN/GaN HFETs achieved by using thin and high‐Al‐composition AlGaN barrier layers and Cat‐CVD SiN passivation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130118

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130620

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130625

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131009

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5389356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250