JPH06291147A - 集積回路または離散デバイスおよびその製造方法 - Google Patents
集積回路または離散デバイスおよびその製造方法Info
- Publication number
- JPH06291147A JPH06291147A JP30807392A JP30807392A JPH06291147A JP H06291147 A JPH06291147 A JP H06291147A JP 30807392 A JP30807392 A JP 30807392A JP 30807392 A JP30807392 A JP 30807392A JP H06291147 A JPH06291147 A JP H06291147A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- discrete device
- oxide
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上の２個の導体５，７間の降伏電
圧を増大させるために、導体間の表面漏洩を減少させ
る。 【構成】 最初に導体間の基板面を洗浄する。次に、酸
化物の層８を洗浄した面上に成長する。次に、不動態層
９を酸化物層上に堆積する。その結果、ゲート・ドレイ
ン間降伏電圧が増大したパワーＦＥＴが実現される。
圧を増大させるために、導体間の表面漏洩を減少させ
る。 【構成】 最初に導体間の基板面を洗浄する。次に、酸
化物の層８を洗浄した面上に成長する。次に、不動態層
９を酸化物層上に堆積する。その結果、ゲート・ドレイ
ン間降伏電圧が増大したパワーＦＥＴが実現される。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路または離散デ
バイスの製造方法に関し、特に、パワー電界効果トラン
ジスタのゲート・ドレイン間のような、化合物半導体デ
バイスの表面隣接導体間の降伏電圧を増大させる方法に
関する。
バイスの製造方法に関し、特に、パワー電界効果トラン
ジスタのゲート・ドレイン間のような、化合物半導体デ
バイスの表面隣接導体間の降伏電圧を増大させる方法に
関する。
【０００２】
【従来の技術】集積回路上の２つの隣接導体間で許容可
能な電圧の大きさは、２導体間の漏洩によって制限され
る。例えば、パワー電界効果トランジスタ（ＦＥＴ）の
ような半導体デバイスが出すことができる出力パワー
は、印加されるドレイン電圧の関数である。デバイスに
安全に印加可能なドレイン電圧の最大値は、ドレイン
と、デバイスの他の要素（例えばゲート）の間の降伏電
圧によって制限される。
能な電圧の大きさは、２導体間の漏洩によって制限され
る。例えば、パワー電界効果トランジスタ（ＦＥＴ）の
ような半導体デバイスが出すことができる出力パワー
は、印加されるドレイン電圧の関数である。デバイスに
安全に印加可能なドレイン電圧の最大値は、ドレイン
と、デバイスの他の要素（例えばゲート）の間の降伏電
圧によって制限される。
【０００３】
【発明が解決しようとする課題】図１に示すＦＥＴのよ
うな、ドレインとソースの間に配置された陥没ゲートを
有する一般的な化合物半導体ＦＥＴでは、ドレイン・ゲ
ート間降伏電圧が制限因子である。以下で詳細に説明す
るように、ＡｌＧａＡｓ／ＧａＡｓ材料で製造される一
般的な陥没ゲートＦＥＴは、約１２ボルトのドレイン・
ゲート間降伏電圧を有し、この電圧はデバイスごとに大
きく変化する。残念ながら、これは、ＦＥＴを製造する
ために使用される特徴的な大きさおよび材料に対する理
論的な最大降伏電圧よりも小さい。
うな、ドレインとソースの間に配置された陥没ゲートを
有する一般的な化合物半導体ＦＥＴでは、ドレイン・ゲ
ート間降伏電圧が制限因子である。以下で詳細に説明す
るように、ＡｌＧａＡｓ／ＧａＡｓ材料で製造される一
般的な陥没ゲートＦＥＴは、約１２ボルトのドレイン・
ゲート間降伏電圧を有し、この電圧はデバイスごとに大
きく変化する。残念ながら、これは、ＦＥＴを製造する
ために使用される特徴的な大きさおよび材料に対する理
論的な最大降伏電圧よりも小さい。
【０００４】
【課題を解決するための手段】本発明は、一般的に、基
板面上に接触して少なくとも２つの導体を有する化合物
半導体基板上の集積回路または離散デバイスを製造する
方法に関する。本発明の実施において、導体間の基板面
が洗浄される。続いて、酸化物の層が洗浄された基板上
に成長される。次に、不動態層が酸化物層上に堆積され
る。
板面上に接触して少なくとも２つの導体を有する化合物
半導体基板上の集積回路または離散デバイスを製造する
方法に関する。本発明の実施において、導体間の基板面
が洗浄される。続いて、酸化物の層が洗浄された基板上
に成長される。次に、不動態層が酸化物層上に堆積され
る。
【０００５】１つの実施例では、本発明は、基板に電界
効果トランジスタを製造する際に使用される。このトラ
ンジスタは、基板上に位置するゲートおよびドレイン接
点（導体）を有する。最初に、ゲート接点とドレイン接
点の間の基板面が洗浄され、次に、酸化物の層が洗浄さ
れた基板上に成長される。続いて不動態層が酸化物層上
に堆積される。
効果トランジスタを製造する際に使用される。このトラ
ンジスタは、基板上に位置するゲートおよびドレイン接
点（導体）を有する。最初に、ゲート接点とドレイン接
点の間の基板面が洗浄され、次に、酸化物の層が洗浄さ
れた基板上に成長される。続いて不動態層が酸化物層上
に堆積される。
【０００６】さらに、もう１つの実施例では、本発明
は、基板上に接触して少なくとも２つの導体を有する、
化合物半導体基板に形成された集積回路または離散デバ
イスにおいて実現される。本発明によれば、成長される
酸化物層は不動態層と基板面の間に位置し、基板は、自
然の酸化物および汚染物質から本質的に分離される。
は、基板上に接触して少なくとも２つの導体を有する、
化合物半導体基板に形成された集積回路または離散デバ
イスにおいて実現される。本発明によれば、成長される
酸化物層は不動態層と基板面の間に位置し、基板は、自
然の酸化物および汚染物質から本質的に分離される。
【０００７】
【実施例】本発明は、一般的に、図２に示す電界効果ト
ランジスタ（ＦＥＴ）の断面図から理解される。しか
し、ＦＥＴに対する本発明の使用は例示的なものであ
り、本発明は、ダイオードのような他のデバイスにも、
また、基板上の位置する任意の２つの導体間の漏洩電流
を縮小するためにも有効に使用することができる。
ランジスタ（ＦＥＴ）の断面図から理解される。しか
し、ＦＥＴに対する本発明の使用は例示的なものであ
り、本発明は、ダイオードのような他のデバイスにも、
また、基板上の位置する任意の２つの導体間の漏洩電流
を縮小するためにも有効に使用することができる。
【０００８】本発明は、一般的に、汚染物質およびそれ
が形成する自然酸化物を除去するために、ゲート金属７
とドレイン接点５（および、必要であれば、ソース接点
６）の間のウェハ４上の層２、３の表面を選択的にエッ
チングすることによる表面洗浄を含む。（層２、３およ
びウェハ４をまとめて基板と呼ぶことにする。これはエ
ピタキシャル成長層および注入形成層の両方を含む。）
次に、表面酸化物８が、エッチングが行われた場所に成
長され、窒化ケイ素のような誘電体層９が、酸化物８上
に堆積される。
が形成する自然酸化物を除去するために、ゲート金属７
とドレイン接点５（および、必要であれば、ソース接点
６）の間のウェハ４上の層２、３の表面を選択的にエッ
チングすることによる表面洗浄を含む。（層２、３およ
びウェハ４をまとめて基板と呼ぶことにする。これはエ
ピタキシャル成長層および注入形成層の両方を含む。）
次に、表面酸化物８が、エッチングが行われた場所に成
長され、窒化ケイ素のような誘電体層９が、酸化物８上
に堆積される。
【０００９】例えば、図１に示すような従来のＦＥＴの
降伏電圧は、不動態層９が堆積される前に形成される表
面汚染および自然酸化物によって制限されることが発見
されている。表面洗浄（例えば、水酸化アンモニウムの
エッチング溶液による）で自然酸化物およびその他の汚
染物質を除去した後、酸化物を制御成長することによ
り、ＦＥＴ１のドレイン・ゲート間降伏電圧は非常に増
大する。例えば、上に説明し、以下で詳細に説明するよ
うに、従来のＦＥＴ１（図１）は一般的に１２ボルトの
降伏電圧を有するが、本発明（図２）は２１ボルト以上
の降伏電圧を有する。さらに、本発明によって製造され
るデバイスは、デバイスごとに再現性のある降伏電圧を
有する。
降伏電圧は、不動態層９が堆積される前に形成される表
面汚染および自然酸化物によって制限されることが発見
されている。表面洗浄（例えば、水酸化アンモニウムの
エッチング溶液による）で自然酸化物およびその他の汚
染物質を除去した後、酸化物を制御成長することによ
り、ＦＥＴ１のドレイン・ゲート間降伏電圧は非常に増
大する。例えば、上に説明し、以下で詳細に説明するよ
うに、従来のＦＥＴ１（図１）は一般的に１２ボルトの
降伏電圧を有するが、本発明（図２）は２１ボルト以上
の降伏電圧を有する。さらに、本発明によって製造され
るデバイスは、デバイスごとに再現性のある降伏電圧を
有する。
【００１０】図１に、部分的に製造された従来の金属−
半導体ＦＥＴ（ＭＥＳＦＥＴ）の例を示す。ＭＥＳＦＥ
Ｔ１を製造するために使用される材料系は、ここでの目
的のためには、例えばガリウムヒ素（ＧａＡｓ）のよう
な化合物半導体系である。ＭＥＳＦＥＴ１構造およびそ
の製造方法は周知である。簡単に説明すれば、ＭＥＳＦ
ＥＴ１は、金属ドレイン接点５と金属ソース接点６の間
に位置する金属ゲート７を有する。
半導体ＦＥＴ（ＭＥＳＦＥＴ）の例を示す。ＭＥＳＦＥ
Ｔ１を製造するために使用される材料系は、ここでの目
的のためには、例えばガリウムヒ素（ＧａＡｓ）のよう
な化合物半導体系である。ＭＥＳＦＥＴ１構造およびそ
の製造方法は周知である。簡単に説明すれば、ＭＥＳＦ
ＥＴ１は、金属ドレイン接点５と金属ソース接点６の間
に位置する金属ゲート７を有する。
【００１１】ゲート７は、上部ｎ＋型層２が低位のｎ型
チャネル層３を露出するためにエッチング除去された部
分の陥没領域に位置する。上部層２は、金属接点５、６
とチャネル層３の間の低抵抗率オーム接点を形成するた
めに高濃度ドープされる。チャネル層３もまた、製造後
のＭＥＳＦＥＴ１の必要な特性に依存して、ゲート７の
堆積前にエッチングされる（図示）。上の説明は、一般
的に、図２に示すＭＥＳＦＥＴ１構造にも（層８を除い
ては）適用される。
チャネル層３を露出するためにエッチング除去された部
分の陥没領域に位置する。上部層２は、金属接点５、６
とチャネル層３の間の低抵抗率オーム接点を形成するた
めに高濃度ドープされる。チャネル層３もまた、製造後
のＭＥＳＦＥＴ１の必要な特性に依存して、ゲート７の
堆積前にエッチングされる（図示）。上の説明は、一般
的に、図２に示すＭＥＳＦＥＴ１構造にも（層８を除い
ては）適用される。
【００１２】従来のＭＥＳＦＥＴ１（図１）では、処理
およびその後の加工中のＭＥＳＦＥＴ１への汚染または
損傷を防ぐために、通常、窒化ケイ素のような誘電体不
動態層９が堆積される。しかし、層２、３（この例では
ＧａＡｓ）は、周囲の大気から、汚染物質（例えば炭素
または種々の炭化水素）を含む自然酸化物（一般的に、
厚さ約２ナノメートルのヒ素酸化物）を急速に形成す
る。上記のように、自然酸化物成長とともにこの汚染
は、ＭＥＳＦＥＴ１の降伏電圧を、層２、３の厚さおよ
びドーピングならびにゲート７の周囲の層２、３からの
間隔に対する理論的最大値よりも非常に低下させる原因
である。
およびその後の加工中のＭＥＳＦＥＴ１への汚染または
損傷を防ぐために、通常、窒化ケイ素のような誘電体不
動態層９が堆積される。しかし、層２、３（この例では
ＧａＡｓ）は、周囲の大気から、汚染物質（例えば炭素
または種々の炭化水素）を含む自然酸化物（一般的に、
厚さ約２ナノメートルのヒ素酸化物）を急速に形成す
る。上記のように、自然酸化物成長とともにこの汚染
は、ＭＥＳＦＥＴ１の降伏電圧を、層２、３の厚さおよ
びドーピングならびにゲート７の周囲の層２、３からの
間隔に対する理論的最大値よりも非常に低下させる原因
である。
【００１３】上記のように、最初に層２、３を洗浄した
後、誘電体不動態層９の堆積前に酸化物の制御成長を実
行することによって、ＭＥＳＦＥＴ１の降伏電圧は以前
に可能であった値よりも増大させることが可能である。
後、誘電体不動態層９の堆積前に酸化物の制御成長を実
行することによって、ＭＥＳＦＥＴ１の降伏電圧は以前
に可能であった値よりも増大させることが可能である。
【００１４】層２、３（図２）は、水酸化アンモニウム
の流動希釈エッチング溶液で約３０秒間洗浄し、脱イオ
ン水ですすいだ後、窒素のような不活性雰囲気中で乾燥
するのが望ましい。洗浄溶液は、室温のＮＨ4ＯＨの水
溶液（水：ＮＨ4ＯＨが約２０：１）である。すすぎ、
乾燥した後、ＭＥＳＦＥＴ１は直ちに酸素プラズマ反応
器に入れられる。この反応器は、層２、３に重大な損傷
を与えたり、あまり温度上昇させることなく、層２、３
上に所定の厚さの酸化物８（約１ミクロン以下）を成長
するために、所定時間低パワーで運転される。
の流動希釈エッチング溶液で約３０秒間洗浄し、脱イオ
ン水ですすいだ後、窒素のような不活性雰囲気中で乾燥
するのが望ましい。洗浄溶液は、室温のＮＨ4ＯＨの水
溶液（水：ＮＨ4ＯＨが約２０：１）である。すすぎ、
乾燥した後、ＭＥＳＦＥＴ１は直ちに酸素プラズマ反応
器に入れられる。この反応器は、層２、３に重大な損傷
を与えたり、あまり温度上昇させることなく、層２、３
上に所定の厚さの酸化物８（約１ミクロン以下）を成長
するために、所定時間低パワーで運転される。
【００１５】例えば、酸素および窒素からなる雰囲気を
使用してテガル（Ｔｅｇａｌ）５１５バレル反応器内で
５０ワットで１０分間反応させることにより、プラズマ
の低パワーのために、層２、３への重大な損傷なく、か
つ、室温からあまり温度上昇することなく、約１０ナノ
メートルの酸化物が成長される。その後、ＭＥＳＦＥＴ
１は窒化ケイ素不動態層９で被覆される。層９は、エレ
クトロテック（ＥＬＥＣＴＲＯＴＥＣＨ）ＮＤ６２００
で実行されるような、プラズマ強化化学蒸着プロセスに
よって堆積されるのが望ましい。不動態層９は、酸化物
層８の成長後できる限りすぐに堆積されるのが望まし
い。その後、ＭＥＳＦＥＴ１は、ＭＥＳＦＥＴ１を完成
させる従来の方法で加工される。
使用してテガル（Ｔｅｇａｌ）５１５バレル反応器内で
５０ワットで１０分間反応させることにより、プラズマ
の低パワーのために、層２、３への重大な損傷なく、か
つ、室温からあまり温度上昇することなく、約１０ナノ
メートルの酸化物が成長される。その後、ＭＥＳＦＥＴ
１は窒化ケイ素不動態層９で被覆される。層９は、エレ
クトロテック（ＥＬＥＣＴＲＯＴＥＣＨ）ＮＤ６２００
で実行されるような、プラズマ強化化学蒸着プロセスに
よって堆積されるのが望ましい。不動態層９は、酸化物
層８の成長後できる限りすぐに堆積されるのが望まし
い。その後、ＭＥＳＦＥＴ１は、ＭＥＳＦＥＴ１を完成
させる従来の方法で加工される。
【００１６】
【発明の効果】以上述べたごとく、本発明によれば、Ｆ
ＥＴのドレイン・ゲート間降伏電圧は非常に増大する。
例えば、従来のＦＥＴは一般的に１２ボルトの降伏電圧
を有するが、本発明は２１ボルト以上の降伏電圧を有す
る。さらに、本発明によって製造されるデバイスは、デ
バイスごとに再現性のある降伏電圧を有する。
ＥＴのドレイン・ゲート間降伏電圧は非常に増大する。
例えば、従来のＦＥＴは一般的に１２ボルトの降伏電圧
を有するが、本発明は２１ボルト以上の降伏電圧を有す
る。さらに、本発明によって製造されるデバイスは、デ
バイスごとに再現性のある降伏電圧を有する。
【図１】集積回路または離散デバイスに部分的に製造さ
れた従来のパワー電界効果トランジスタの断面図（縮尺
は正確でない）である。
れた従来のパワー電界効果トランジスタの断面図（縮尺
は正確でない）である。
【図２】本発明によって製造された、集積回路または離
散デバイスに部分的に製造された従来のパワー電界効果
トランジスタの断面図（縮尺は正確でない）である。
散デバイスに部分的に製造された従来のパワー電界効果
トランジスタの断面図（縮尺は正確でない）である。
１ ＦＥＴ ２ ｎ＋型層 ３ ｎ型チャネル層 ４ ウェハ ５ ドレイン ６ ソース ７ ゲート ８ 表面酸化物 ９ 誘電体不動態層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームス デヴィッド チリペラ アメリカ合衆国 18049 ペンシルヴェニ ア エモウス、ホワイト オーク サーク ル 4754 (72)発明者 ジェラルド エドワード マハニー アメリカ合衆国 19506 ペンシルヴェニ ア バーンヴィル、ボックス 298、アー ル．ディー．ナンバー ２ (72)発明者 チャールズ アンジェロ タト，ジュニア アメリカ合衆国 18062 ペンシルヴェニ ア マッカンジー、ウォーターフォール ドライヴ 4755
Claims (10)
- 【請求項１】 基板面上に接触して少なくとも２つの導
体（５，６，７）を有する、化合物半導体基板（２，
３，４）上に形成された集積回路または離散デバイス
（１）の製造方法において、 少なくとも前記導体間の基板面を洗浄するステップと、 洗浄した基板上に酸化物の層（８）を成長するステップ
と、 その酸化物層上に不動態層（９）を堆積するステップと
からなることを特徴とする集積回路または離散デバイス
の製造方法。 - 【請求項２】 基板面を洗浄するステップが、 基板面からすべての自然酸化物およびその他の汚染物質
を除去するために、エッチング剤で、少なくとも前記導
体間の基板面をエッチングするステップと、 基板をすすぐステップとをさらに有することを特徴とす
る請求項１の方法。 - 【請求項３】 エッチング剤がＮＨ4ＯＨの水溶液であ
ることを特徴とする請求項２の方法。 - 【請求項４】 水に対するＮＨ4ＯＨの濃度が約２０：
１であることを特徴とする請求項３の方法。 - 【請求項５】 酸化物の層を成長するステップが、 基板を、酸素含有雰囲気中に入れるステップと、 前記雰囲気中にパワーを印加することによってプラズマ
を発生するステップとをさらに有し、 前記雰囲気中の酸素が、露出基板上に所定の厚さの酸化
物を形成するために露出基板と反応することを特徴とす
る請求項２の方法。 - 【請求項６】 酸化物の所定の厚さが１ミクロン以下で
あることを特徴とする請求項５の方法。 - 【請求項７】 化合物半導体基板（２，３，４）に形成
された集積回路または離散デバイス（１）において、 基板面上に接触する少なくとも２つの導体（５，６，
７）と、 堆積された不動態層（９）とからなり、 不動態層と、前記導体間の基板面の間に位置する、成長
された酸化物層（８）を有し、 基板面には自然酸化物および汚染物質が存在しないこと
を特徴とする集積回路または離散デバイス。 - 【請求項８】 不動態層が窒化ケイ素であることを特徴
とする請求項７の集積回路または離散デバイス。 - 【請求項９】 基板がガリウムヒ素であることを特徴と
する請求項８の集積回路または離散デバイス。 - 【請求項１０】 前記２つの導体が、ＦＥＴのそれぞれ
ゲート（７）およびドレイン（５）を形成することを特
徴とする請求項９の集積回路または離散デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US78155391A | 1991-10-22 | 1991-10-22 | |
| US781553 | 1992-10-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291147A true JPH06291147A (ja) | 1994-10-18 |
Family
ID=25123113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30807392A Pending JPH06291147A (ja) | 1991-10-22 | 1992-10-22 | 集積回路または離散デバイスおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008544578A (ja) * | 2005-06-29 | 2008-12-04 | クリー， インコーポレイティッド | 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52108777A (en) * | 1976-03-09 | 1977-09-12 | Nec Corp | Field-effect transistor for schottky barrier layer |
| JPS6242532A (ja) * | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 化合物半導体の表面処理方法 |
| JPS63256342A (ja) * | 1987-04-10 | 1988-10-24 | Sumitomo Electric Ind Ltd | 半導体ウエ−ハの研削方法 |
| JPH01184103A (ja) * | 1988-01-20 | 1989-07-21 | Sumitomo Electric Ind Ltd | 半導体ウエハの切断方法 |
-
1992
- 1992-10-22 JP JP30807392A patent/JPH06291147A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52108777A (en) * | 1976-03-09 | 1977-09-12 | Nec Corp | Field-effect transistor for schottky barrier layer |
| JPS6242532A (ja) * | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 化合物半導体の表面処理方法 |
| JPS63256342A (ja) * | 1987-04-10 | 1988-10-24 | Sumitomo Electric Ind Ltd | 半導体ウエ−ハの研削方法 |
| JPH01184103A (ja) * | 1988-01-20 | 1989-07-21 | Sumitomo Electric Ind Ltd | 半導体ウエハの切断方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008544578A (ja) * | 2005-06-29 | 2008-12-04 | クリー， インコーポレイティッド | 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0119089B1 (en) | Gaas semiconductor device and a method of manufacturing it | |
| US6597046B1 (en) | Integrated circuit with multiple gate dielectric structures | |
| US5041393A (en) | Fabrication of GaAs integrated circuits | |
| US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
| US4859618A (en) | Method of producing the gate electrode of a field effect transistor | |
| US8062931B2 (en) | Surface treatment and passivation of AlGaN/GaN HEMT | |
| JP2891204B2 (ja) | 半導体装置の製造方法 | |
| US5223458A (en) | Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species | |
| US6667232B2 (en) | Thin dielectric layers and non-thermal formation thereof | |
| US4581076A (en) | Selectively implanting GaAs semiconductor substrates through a metallic layer | |
| US7842587B2 (en) | III-V MOSFET fabrication and device | |
| JPH06291147A (ja) | 集積回路または離散デバイスおよびその製造方法 | |
| US5880483A (en) | Semiconductor devices | |
| JPH0488679A (ja) | Ｍｅｓ構造電極の形成方法 | |
| TWI792040B (zh) | 歐姆合金接觸區密封層 | |
| JP3228979B2 (ja) | 半導体素子とその製造方法 | |
| JP2780501B2 (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
| JPH0491435A (ja) | Ｍｉｓ構造電極の形成方法 | |
| JP2628814B2 (ja) | 半導体装置の製造方法 | |
| JPH01274477A (ja) | 半導体装置の製造方法 | |
| KR940010561B1 (ko) | Mesfet 반도체 장치 제조방법 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH08274117A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60116178A (ja) | 半導体装置の製造方法 | |
| JPH0521467A (ja) | 電界効果トランジスタの製造方法 |