JP2009038341A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2009038341A
JP2009038341A JP2008136683A JP2008136683A JP2009038341A JP 2009038341 A JP2009038341 A JP 2009038341A JP 2008136683 A JP2008136683 A JP 2008136683A JP 2008136683 A JP2008136683 A JP 2008136683A JP 2009038341 A JP2009038341 A JP 2009038341A
Authority
JP
Japan
Prior art keywords
wiring
differential signal
region
wirings
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008136683A
Other languages
English (en)
Other versions
JP5004871B2 (ja
JP2009038341A5 (ja
Inventor
Shoji Matsumoto
昇司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008136683A priority Critical patent/JP5004871B2/ja
Priority to US12/144,595 priority patent/US7564695B2/en
Priority to KR1020080066296A priority patent/KR101013833B1/ko
Priority to CN2008101356785A priority patent/CN101346040B/zh
Publication of JP2009038341A publication Critical patent/JP2009038341A/ja
Publication of JP2009038341A5 publication Critical patent/JP2009038341A5/ja
Application granted granted Critical
Publication of JP5004871B2 publication Critical patent/JP5004871B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 高速信号伝送における信号の減衰を低減するために配線幅を太くしても多くの配線領域を占有することのないプリント配線板を実現する。
【解決手段】 第1、第2の組の差動信号配線104、105の各配線104a、104b、105a、105bの配線幅を徐々に太くすることで、配線での減衰を抑えつつ、各差動信号配線の直下のGND層102に形成するスリット104s、105sの開口幅も同様に変化させる。これにより、インピーダンス整合を実現する。そして、2つの差動信号配線104、105の配線幅の太い側と細い側を交互に配置することで、全配線幅を低減する。
【選択図】 図2

Description

本発明は、高速デジタル信号の伝送を行うプリント配線板に関するものである。
プリント配線板では元来、配線導体の直流抵抗成分によって信号が減衰し、伝送波形品質に悪影響を与えている。従って、伝送する信号配線が長くなれば長くなるほど減衰は大きくなり、シグナルインテグリティーは低下する。また近年、1GHz以上の周波数領域の信号の場合、表皮効果や誘電損失の影響が非常に大きくなり、信号の減衰は、さらに大きくなることが明らかになってきている。従って、プリント配線板におけるギガヘルツオーダーの信号伝送において、信号の減衰はシグナルインテグリティーを確保するための課題の一つとなっている。
信号の減衰を評価する際の指標の一つとして、透過特性S21パラメータが知られている。透過特性S21パラメータとは、伝送線路を図13(a)に示すようにネットワーク化し、その際のネットワークの入力端(Port1)から出力端(Port2)に伝わる信号の比率(透過率)を数値化したものである。また、ネットワークの入力端(Port2)から出力端(Port1)に伝わる信号の比率(透過率)を数値化したものは、透過特性S12パラメータである。
この透過特性S21を使って、伝送する信号の周波数と減衰の関係を説明する。プリント配線板にもうけられた信号配線を伝送する信号の、一般的な透過特性S21の例を図13(b)に示す。図13(b)は、縦軸がSパラメータの透過特性S21(dB)、横軸が伝送する信号の周波数(Hz)である。1GHz以下の周波数領域では、配線導体の直流抵抗による減衰が支配的であるが、周波数が高くなるにつれ徐々に減衰は大きくなっている。この現象は、高周波信号の表皮効果や誘電損失によるものである。特に1GHz以上の周波数領域では、表皮効果や誘電損失による損失が直流損失より大きくなるため急激に減衰が大きくなる。また、特定の周波数で大きな減衰が見られるが、配線導体のインダクタンス成分とキャパシタンス成分の共振によるものである。
また、シグナルインテグリティーが低下する要因は、信号の減衰だけでなく、配線のインピーダンス不整合も挙げられる。すなわち配線のインピーダンスに不整合が生ずると、その不整合点で伝送信号が反射を繰り返し、シグナルインテグリティーを大きく下げる要因となる。インピーダンスの不整合は、配線の接続点のみではなく、配線の幅や、他の配線との間隔、配線の周りの誘電率の変化によって大きく変動する。通常プリント配線板においては、たとえばインピーダンス特性がシングルエンド配線では50Ω、差動配線では100Ωで統一されるように設計される。
マイクロストリップライン構造の配線のインピーダンス(Zo)は、以下の(式1)で算出することができる。
Zo=60/√(0.475×εr+0.67)×ln(4×h/(0.67×(0.8×W+t))) ・・・(式1)
(εrは配線の下層となるプリント配線板の誘電層の誘電率、hはGND層から配線までの絶縁層の厚さ、Wは配線の幅、tは配線の厚さである。)
また、このときの配線が差動信号配線である場合の差動インピーダンス(Zdiff)は、以下の(式2)で算出することができる。
Zdiif≒2×Zo(1−0.48×exp(−0.96×S/h))・・・(式2)
(hはGND層から配線までの厚さ、Sは差動配線を形成する2本の配線の間隔である。)
また、ストリップライン構造の配線のインピーダンス(Zo)は、以下の(式3)で算出することができる。
Zo=60/√(εr)×ln(4×h/(0.67×(0.8×W+t))) ・・・(式3)
(εrは配線の下層となるプリント配線板の誘電層の誘電率、Wは配線の幅、tは配線の厚さである。)
また、このときの配線が差動信号配線である場合の差動インピーダンス(Zdiff)は、以下の(式4)で算出することができる。
Zdiif≒2×Zo(1−0.374×exp(−2.9×S/h))・・・(式4)
(hは配線を挟む2つのGND層の間隔、Sは差動配線を形成する2本の配線の間隔である。)
配線の幅が変化することによるインピーダンス不整合の対策としては、特許文献1(特開2006−173239号公報)が知られている。特許文献1には、プリント配線板上の配線をコネクタに接続する際に構造が示されている。コネクタのランドサイズは、配線の幅よりも広く設定されているため、ランドの近傍の配線の幅は、コネクタのランドサイズに合わせて太くなっている。この時、配線の幅が太くなることにより生ずるインピーダンス不整合を、配線の幅を太くした部分の、下部の誘電体層を厚くすることにより抑制している。
また特許文献2(特開2005−340506号公報)には、インピーダンス不整合を、配線の幅を変化させることで整合する方法が記載されている。特許文献2には、プリント配線板上に実装されたドライバ素子とレシーバ素子を接続する第1の配線と第2の配線からなる差動信号配線が記載されている。第1の配線と第2の配線はドライバ素子とレシーバ素子のそれぞれの電極端子に接続されている。この時、電極端子の間隔は第1、第2の配線の幅より広く設定されているため、並行に設けられた第1の配線と第2の配線の間隔を、電極端子の近傍において、徐々に広くすることで、第1の配線と第2の配線と各電極端子は接続されている。第1の配線と第2の配線の間隔が広がることにより発生するインピーダンスの不整合を、第1の配線と第2の配線の幅を、第1の配線と第2の配線の間隔が拡がるに連れて広くすることで抑制している。
特開2006−173239号公報 特開2005−340506号公報
配線導体の直流抵抗成分によって信号が減衰することによるシグナルインテグリティーの低下を抑制する対策としては、従来から配線幅を太くすることが知られている。配線幅を広くすることにより、信号が伝送する断面積が大きくなり、直流抵抗成分を減らす事ができる。
しかしながら、配線幅を太くすると、配線のインピーダンス特性は低下する。インピーダンス特性が低下すると、インピーダンス不整合が生じシグナルインテグリティーは低下してしまう。
インピーダンス特性は、配線の間隔を広げることにより高くなる。そのため、配線幅を太くする場合には、配線の間隔を広げることによりインピーダンス特性を、所定の値にすることが可能である。しかしながら、配線の間隔を広げると、プリント配線板上の配線領域が増えると共に、配線を接続する半導体パッケージやコネクタの端子幅も広くしなければならない。これは、近年のプリント配線板や半導体パッケージの小型の大きな障害となってしまう。
本発明は、プリント配線板の配線領域を増加させること無く、信号減衰を抑えるとともにインピーダンスの不整合を抑制することでシグナルインテグリティーを確保する、プリント配線板を提供することを目的とするものである。
本発明のプリント配線板は、少なくとも2組の差動信号配線が並行して配置された信号配線層と、前記信号配線層の下に絶縁層を介して配置されたGND層と、を備えたプリント配線板において、前記少なくとも2組の差動信号配線は、前記プリント配線板の第1の領域と第2の領域を接続しており、一方の組の差動信号配線を構成する2つの配線は、前記第1の領域から第2の領域に向かってそれぞれの配線幅が同じ割合で狭まり、かつ2つの配線の間の幅は一定であり、他方の組の差動信号配線は、前記一方の組の差動信号配線に隣り合って配置され、前記他方の差動信号配線を構成する2つの配線は、前記第1の領域から第2の領域に向かってそれぞれの配線幅が同じ割合で拡がり、かつ2つの配線の間の幅は一定であり、前記GND層には、前記一方の組の差動信号配線の直下において、前記第1の領域から第2の領域に向かって開口幅が狭まっている第1のスリットと、前記他方の組の差動信号配線の直下において、前記第1の領域から第2の領域に向かって開口幅が拡がっている第2のスリットが形成されている。
本発明によれば、信号減衰を抑えるとともにインピーダンスの不整合を抑制することで、シグナルインテグリティーを確保することが可能である。またその際、プリント配線板の配線領域を増加させることが無いため、プリント配線板や半導体パッケージの小型化を実現することも可能である。
本発明を実施するための最良の形態を図面に基づいて説明する。
(第1の実施の形態)
図1は、第1の実施の形態におけるプリント配線板に、電子部品を実装したプリント回路板を示した模式図である。図中100はプリント配線板であり、10は半導体パッケージ、11はコネクタ、12は半導体パッケージ10とコネクタ11を接続する複数の差動信号配線である。差動信号配線12は、半導体パッケージ10が実装されるプリント配線板上の第1の領域と、コネクタ11が実装される第2の領域とを接続している。本実施の形態におけるプリント配線板は、少なくとも絶縁層を介して積層された信号配線層とGND層とを有している。
図2及び図3は図1に示した差動信号配線12のうちの、2組の差動信号配線を詳細に示したものである。図2(a)はプリント配線板を上方から見た場合の平面図であり、図2(b)はGND層の平面図である。図3(a)、(b)は、図2(a)、(b)におけるプリント配線板100のA−A断面図及びB−B断面図である。図2において、差動信号配線の左側の端部をプリント配線板の第1の領域、右側の端部をプリント配線板の第2の領域とする。
プリント配線板100は、絶縁層103、GND層102、絶縁層101、信号配線層106が積層された形態を有している。信号配線層106には、差動信号配線104、105が並行して配置されている。一方の差動信号配線104は2つの配線104a、104bから構成され、他方の差動信号配線105は2つの配線105a、105bから構成されている。
図3(a)に示すように、配線104a、104bの配線幅をWa1、Wa2とし、配線104aと配線104bの間隔をWgaとしている。また、配線105a、105bの配線幅をWb1、Wb2とし、配線105aと配線105bの間隔をWgbとしている。また、差動信号配線104、105の間隙をWsとし、差動信号配線104、105の全体の幅をWとしている。
図2(a)において配線104a、104bの配線幅は、第1の領域から第2の領域に向かって同じ割合で狭くなっており、矢印X方向の各位置における配線104aの配線幅と配線104bの配線幅は、常に等しくなっている。また配線104aと配線104bの間隔Wgaは、配線104a、104bの配線幅に係わらず、常に等しくなっている。
同様に、配線105a、105bの配線幅Wb1、Wb2は、第1の領域から第2の領域に向かって同じ割合で太くなっており、矢印X方向の各位置における配線105aの配線幅Wb1と配線105bの配線幅Wb2は、常に等しくなっている。また配線105aと配線105bの間隔Wgbは、配線105a、105bの配線幅に係わらず、常に等しくなっている。
尚、差動信号配線104、105が同じ特性の信号を伝送するのであれば、配線104a、104bが第1の領域から第2の領域に向かって狭くなる割合と、配線105a、105bが第1の領域から第2の領域に向かって太くなる割合を等しくすることができる。これにより、差動信号配線104と105の間隙Wsと、差動信号配線104、105の全体の幅Wを等しくすることができ、配線領域を最も小さくすることが可能となる。
図2(b)に示すGND層102には、差動信号配線104、105の直下にスリット104s、105sが配置される。スリットとは、GNDとなる導体が設けられていない領域のことを示す。図2(a)に示したように、配線104は第1の領域から第2の領域に向かって配線幅が広くなり、配線105は矢印Xと逆方向に向かって配線幅が広くなっている。通常配線幅が広がることによりインピーダンス特性は低下するが、本発明では、配線層の下層のGND層にスリットを設けることにより、低下したインピーダンス特性をキャンセルする構成となっている。
スリット104sのスリット幅をWsa、スリット105sのスリット幅をWsbとする。図2(a)に示した配線104aの配線幅Wa1、Wa2が、矢印X方向に向かって細くなるにつれて、スリット104sのスリット幅をWsaは、徐々に狭くなっている。すなわち、図3(a)に示すA−A断面におけるWsaは、図3(b)に示すB−B断面におけるWsaより大きくなっている。また、図2(a)に示した105bの配線幅Wb1、Wb2が、矢印X方向に向かって広くなるにつれて、スリット105sのスリット幅をWsbは、徐々に拡がっている。すなわち、図3(a)に示すA−A断面におけるWsaは、図3(b)に示すB−B断面におけるWsaより狭くなっている。
なお、図2及び図3では2つの差動信号配線を示しているが、本実施例で示した各寸法の関係を保って、図4(a)、(b)に示すように交互に差動信号配線104、105を3組以上配置することも可能である。この場合は、差動信号配線の太い側と細い側を交互に配置し、すべての差動信号配線間の間隔を一定にすることにより、差動インピーダンスを整合することができる。
(実施例1)
図2及び図3に対応したシミュレーションモデルを作成した。実施例1におけるシミュレーションモデルにおいて、差動信号配線104の各配線104a、104bの配線幅Waは、第1の領域から第2の領域に向かって0.15mmから0.10mmに徐々に狭くなっている。差動信号配線105の各配線105a、105bの配線幅Wbは、矢印X方向に向かって0.10mmから0.15mmに徐々に拡がっている。配線104aと配線104bの間隔Wgaおよび、配線105aと配線105bの間隔Wgbは、0.15mmの一定値とした。2つの差動信号配線は同じ構造であり、差動信号配線104と105の間隙Wsは0.5mmとした。この場合、2つの差動信号配線104と105の全体の幅(W)は、1.3mmとなる。尚、絶縁層の厚みは0.1mmであり、差動信号配線の長さは50cmである。
また差動信号配線104の下部に設けられたGND層のスリット(第1のスリット)のWsaは、第1の領域から第2の領域に向かって、0.15mmから0mmに徐々に狭くなっている。差動信号配線105の下部に設けられたGND層のスリット(第2のスリット)のWsbは、矢印X方向に向かって、0mmから0.15mmに徐々に拡がっている。
実施例1におけるシミュレーションモデルの電磁界シミュレーションおよび回路シミュレーションを行い、矢印X方向の透過特性S21を演算した。その結果をグラフにし図6に示した。シミュレーションの結果、差動信号配線104と105の差動インピーダンスは約100Ωであった。
また、実施例1のモデルにおける、第1の領域から第2の領域に向かっての透過特性である透過特性S21と、第2の領域から第1の領域に向かっての透過特性である透過特性S12を図7に示した。透過特性S21と透過特性S12は、ほぼ重なったグラフとなっている。すなわち、配線が太い方から見た透過特性も細い方から見た透過特性も同じであることを示しており、差動信号配線の向きによって伝送特性が変化しないことがわかる。
(比較例1)
比較例1となるプリント配線板のシミュレーションモデルを、図5を使って説明する。図5(a)は、プリント配線板を上方から見た場合の平面図であり、図5(b)は、図5(a)におけるプリント配線板600のA−A断面図である。プリント配線板600は、GND層602、絶縁層601、配線層603が積層された形態を有している。配線層603には、差動信号配線604、605並行して配置されている。差動信号配線604を形成する配線604a、604b、および差動信号配線604を形成する配線605a、605bは、すべて同じ配線幅Weであり、この幅は各配線の第1の領域から第2の領域に亙って一定の値となっている。また、配線604aと604bとの間隔、および配線605aと605bの間隙は全て同じ幅Wgであり、各配線の第1の領域から第2の領域に亙って一定の値となっている。また2つの差動信号配線604と605の全体の幅Wも、各配線の第1の領域から第2の領域に亙って一定の値となっている。また、配線層603の下層のGND層602には、スリットは形成されていない。
比較例1におけるシミュレーションモデルは、実施例1と比較するため、同じ配線領域を使って、差動インピーダンスがほぼ100Ωとなるように、前述の(式1)(式2)を使って設計した。配線604a、604b、605a、605bの配線幅Weは0.11mmで、配線604aと配線604bとの間隔、および配線605aと配線605bとの間隔Wgは共に0.18mmである。差動信号配線604と605との間隔Wsは0.5mmである。これにより、2つの差動信号配線の全配線幅は、実施例1と同じく1.3mmとなる。尚、絶縁層の厚みは0.1mm、導体の厚みtは0.035mmであり、差動信号配線の長さは50cmである。
比較例1におけるシミュレーションモデルの電磁界シミュレーションおよび回路シミュレーションを行い、透過特性S21を演算した。その結果をグラフにし図6に示した。
図6に示すように、実施例1の場合は、透過特性S21は4GHzに共振点があり大きく悪化している。これに対して比較例1の場合は、透過特性S21は2.7GHz近辺に共振点があり大きく悪化している。従って、実施例1の形態は、比較例1と比較して、透過特性S21が大幅に改善されていることがわかる。すなわち、同じ配線領域で同じインピーダンス特性を維持した場合、実施例1の形態は、比較例1と比較して減衰量が大幅に低減されている。
(比較例2)
次に、比較例1のシミュレーションモデルの、各配線604a、604b、605a、605bの配線幅Weと、配線604aと配線604bとの間隔、および配線605aと配線605bとの間隔Wgを変更し、比較例2とした。比較例2では、配線領域は考慮せず、実施例1と同様に、透過特性S21の共振点が、4GHz近辺となるように、設計されている。
比較例1に比べて透過特性S21を向上させるためには、各配線の幅を太くすれば良い。しかしながら、配線の幅を太くするとシングルエンドのインピーダンスが低下するため、差動インピーダンスを100Ωに維持するには、差動信号配線内の間隙を大きくする必要がある。差動インピーダンスがほぼ100Ωとなるように、前述の(式1)(式2)を使って設計した。配線604a、604b、605a、605bの配線幅Weは0.14mmで、配線604aと配線604bとの間隔、および配線605aと配線605bとの間隔Wgは共に0.4mmである。差動信号配線604と605との間隔Wsは0.5mmである。これにより、2つの差動信号配線の全配線幅は、実施例1と同じく1.86mmとなる。尚、絶縁層の厚みは0.1mmであり、差動信号配線の長さは50cmである。
比較例2におけるシミュレーションモデルの電磁界シミュレーションおよび回路シミュレーションを行い、透過特性S21を演算した。その結果をグラフにし図6に示した。
図6に示すように、比較例2の場合の透過特性S21は、実施例1とほぼ同じ4GHz近辺及びに共振点があり、ほぼ同じ減衰量であると言える。しかしながら、実施例1の全配線幅が1.3mmなのに対し、比較例2の全配線幅は1.86mmであり、配線領域が非常に大きくなってしまうことが分る。
実施例1と比較例1、2のシミュレーションパラメータを整理するため、各パラメータを表1に示す。
Figure 2009038341
(第2の実施の形態)
図8及び図9は、本発明の第2の実施の形態を示す。プリント配線板200は、絶縁層203、GND層202、絶縁層201、信号配線層206、さらに信号配線層206の直上に絶縁層207を介してGND層208が積層された形態を有している。図8(a)は、プリント配線板200の信号配線層206を上面から見た平面図であり、図8(b)は、GND層208の平面図である。図9(a)、(b)は、図8(a)におけるプリント配線板200のA−A断面図及びB−B断面図である。信号配線層206には、差動信号配線204、205が配置されている。
差動信号配線204は2つの配線204a、204bから構成され、差動信号配線205は配線205a、205bから構成されている。また、GND層202には、第1の実施の形態と同様に、スリット204s(第1のスリット)およびスリット205s(第2のスリット)が設けられている。GND層208は、GND層202と異なり、スリットの形成されていないGND層である。
第2の実施の形態において図2、3に示す第1の実施の形態と異なるのは、差動信号配線204、205の上層に、絶縁層207を介してGND層208が配置された点である。本発明の効果は、第1の実施の形態で示したマイクロストリップ構造のみでなく、第2の実施の形態で示したストリップ構造であっても同様の効果を実現することができる。特に放射ノイズの観点からは、第2の実施の形態の方が有効である。
(第3の実施の形態)
図10及び図11は、本発明の第3の実施の形態を示す。プリント配線板300は、絶縁層303、GND層302、絶縁層301、信号配線層306、さらに信号配線層306の直上に絶縁層307を介してGND層308が積層された形態を有している。図10(a)は、プリント配線板300の信号配線層306を上面から見た平面図であり、図10(b)は、GND層308の平面図である。図11(a)、(b)は、図10(a)におけるプリント配線板300のA−A断面図及びB−B断面図である。信号配線層306には、差動信号配線304、305が配置されている。
差動信号配線304は2つの配線304a、304bから構成され、差動信号配線305は配線305a、305bから構成されている。また、GND層302には、第1の実施の形態と同様に、スリット304s(第1のスリット)およびスリット305s(第2のスリット)が設けられている。またGND層308にも、第1の実施の形態と同様に、スリット304t(第3のスリット)およびスリット305t(第4のスリット)が設けられている。
第3の実施の形態において図8、9に示す第2の実施の形態と異なるのは、差動信号配線304、305の上層に設けられたGND層に、スリット305sが設けられている点である。本発明の効果は、差動信号配線304、305のインピーダンスの調整を、差動信号配線304、305を挟んだ2つのGND層のスリットにより行うものである。そのため、差動信号配線304、305のインピーダンスの調整範囲が広く、配線304a、304b、305a、305bの配線幅を、さらに太くすることも可能である。
(第4の実施の形態)
図12は本発明の題4の実施の形態を示す。本実施の形態において図2に示した第1の実施の形態と異なるのは、GND層102に形成されたスリットの形態である。尚、図12において図2と同じ部材には同じ符号を付し、その説明は省略する。尚、図2等同様に図12においても、差動信号配線の左側の端部をプリント配線板の第1の領域、右側の端部をプリント配線板の第2の領域とする。
図12において、GND層102には、4つのスリット404a、404b、405a、405bが形成されている。スリット404aは信号配線層106の配線104aの直下に形成され、配線104aの幅が第1の領域から第2の領域に向かって拡がるにつれてその開口幅は拡がっている。またスリット404bは配線104bの直下に形成され、配線104bの幅が第1の領域から第2の領域に向かって拡がるにつれてその開口幅はスリット404aと同様に拡がっている。
また、スリット405aは信号配線層106の配線105aの直下に形成され、配線105aの幅が第1の領域から第2の領域に向かって狭まるにつれてその開口幅は狭まっている。またスリット405bは配線105bの直下に形成され、配線105bの幅が第1の領域から第2の領域に向かって狭まるにつれてその開口幅はスリット405aと同様に狭まっている。
このように各配線ごとにスリットを形成することにより、より精度よく差動配線の差動インピーダンスを調整することが可能となる。
第1の実施の形態におけるプリント回路板の平面図 実施例1におけるプリント配線板の平面図 実施例1におけるプリント配線板の断面図 第1の実施の形態におけるプリント配線板の平面図 比較例1におけるプリント配線板を示す平面図及び断面図 実施例1と比較例1,2の透過特性S21を示すグラフ 実施例1の透過特性S21、S12を示すグラフ 第2の実施の形態におけるプリント配線板の平面図 第3の実施の形態におけるプリント配線板の断面図 第3の実施の形態におけるプリント配線板の平面図 第3の実施の形態におけるプリント配線板の断面図 第4の実施の形態におけるプリント配線板の断面図 透過特性S21を説明する模式図とグラフ
符号の説明
100、200、300 プリント配線板
102、202、208、302、308 GND層
104、105、204、205、304、305 差動信号配線
106、206、306 信号配線層

Claims (6)

  1. 少なくとも2組の差動信号配線が並行して配置された信号配線層と、前記信号配線層の下に絶縁層を介して配置されたGND層と、を備えたプリント配線板において、
    前記少なくとも2組の差動信号配線は、前記プリント配線板の第1の領域と第2の領域を接続しており、
    一方の組の差動信号配線を構成する2つの配線は、前記第1の領域から第2の領域に向かってそれぞれの配線幅が同じ割合で狭まり、かつ2つの配線の間の幅は一定であり、
    他方の組の差動信号配線は、前記一方の組の差動信号配線に隣り合って配置され、前記他方の差動信号配線を構成する2つの配線は、前記第1の領域から第2の領域に向かってそれぞれの配線幅が同じ割合で拡がり、かつ2つの配線の間の幅は一定であり、
    前記GND層には、前記一方の組の差動信号配線の直下において、前記第1の領域から第2の領域に向かって開口幅が狭まっている第1のスリットと、前記他方の組の差動信号配線の直下において、前記第1の領域から第2の領域に向かって開口幅が狭まっている第2のスリットが形成されていることを特徴とするプリント配線板。
  2. 前記一方の組の差動信号配線を構成する2つの配線の配線幅が狭まる割合と、前記他方の組の差動信号配線を構成する2つの配線の配線幅が拡がる割合は等しく、前記2組の差動配線の全体の配線幅は、前記第1の領域から第2の領域に亙って等しいことを特徴とする請求項1記載のプリント配線板。
  3. 前記第1のスリットの開口幅が狭まる割合と、前記第2のスリットの開口幅が拡がる割合は、前記第1の領域から第2の領域に亙って等しいことを特徴とする請求項2記載のプリント配線板。
  4. 前記信号配線層の上には、さらに絶縁層を介して配置されたGND層を有することを特徴とする請求項1乃至3のいずれか1項に記載のプリント配線板。
  5. 前記信号配線層の直上の前記GND層には、前記一方の組の差動信号配線の上に前記プリント配線板の前記第1の領域から第2の領域に向かって開口幅が狭まっている第3のスリットと、前記他方の組の差動信号配線の直上において前記プリント配線板の前記第2の領域から第1の領域に向かって向かって開口幅が狭まっている第4のスリットが形成されていることを特徴とする請求項4記載のプリント配線板。
  6. 前記第1のスリットは、前記一方の組の差動信号配線の直下において、該差動信号配線を構成する2つの配線ごとに形成されており、前記第2のスリットは、前記他方の組の差動信号配線の直下において、該差動信号配線を構成する2つの配線ごとに形成されていることを特徴とする請求項1記載のプリント配線板。
JP2008136683A 2007-07-09 2008-05-26 プリント配線板 Expired - Fee Related JP5004871B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008136683A JP5004871B2 (ja) 2007-07-09 2008-05-26 プリント配線板
US12/144,595 US7564695B2 (en) 2007-07-09 2008-06-23 Circuit connection structure and printed circuit board
KR1020080066296A KR101013833B1 (ko) 2007-07-09 2008-07-09 회로접속구조 및 프린트 회로판
CN2008101356785A CN101346040B (zh) 2007-07-09 2008-07-09 印刷布线板和印刷电路板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007179174 2007-07-09
JP2007179174 2007-07-09
JP2008136683A JP5004871B2 (ja) 2007-07-09 2008-05-26 プリント配線板

Publications (3)

Publication Number Publication Date
JP2009038341A true JP2009038341A (ja) 2009-02-19
JP2009038341A5 JP2009038341A5 (ja) 2011-07-07
JP5004871B2 JP5004871B2 (ja) 2012-08-22

Family

ID=40247897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008136683A Expired - Fee Related JP5004871B2 (ja) 2007-07-09 2008-05-26 プリント配線板

Country Status (3)

Country Link
JP (1) JP5004871B2 (ja)
KR (1) KR101013833B1 (ja)
CN (1) CN101346040B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211147A (ja) * 2010-03-12 2011-10-20 Fuji Electric Co Ltd プリント基板
WO2012176453A1 (ja) * 2011-06-23 2012-12-27 三洋電機株式会社 配線基板
JP2017098654A (ja) * 2015-11-19 2017-06-01 日本電信電話株式会社 インピーダンス変換器
JPWO2022176728A1 (ja) * 2021-02-16 2022-08-25

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9462676B2 (en) * 2009-11-06 2016-10-04 Molex, Llc Multi-layer circuit member with reference circuit
JP5441814B2 (ja) 2010-05-14 2014-03-12 キヤノン株式会社 プリント配線板及びプリント配線板を備えたデバイス
CN102333413A (zh) * 2010-07-12 2012-01-25 鸿富锦精密工业(深圳)有限公司 印刷电路板
KR20160013282A (ko) 2014-07-24 2016-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US9929712B2 (en) 2016-03-10 2018-03-27 Toshiba Memory Corporation Multilayer substrate
CN106061098B (zh) * 2016-07-01 2018-11-02 青岛海信移动通信技术股份有限公司 一种用于传输高速信号的介质板
KR102493587B1 (ko) 2018-01-12 2023-02-01 삼성디스플레이 주식회사 표시장치
TWI665455B (zh) * 2018-05-30 2019-07-11 緯穎科技服務股份有限公司 用於傳輸並供測試高速訊號的電路板
JP7423294B2 (ja) * 2019-12-12 2024-01-29 キヤノン株式会社 配線基板および電子機器
US10964447B1 (en) * 2020-07-01 2021-03-30 International Business Machines Corporation Periodic transmission line cable filtering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629697A (ja) * 1985-07-08 1987-01-17 株式会社日立製作所 配線板
JP2004140308A (ja) * 2002-10-16 2004-05-13 Adorinkusu:Kk スリット法を用いた高速信号用プリント配線基板
JP2005340506A (ja) * 2004-05-27 2005-12-08 Fuji Xerox Co Ltd プリント配線基板
JP2006245291A (ja) * 2005-03-03 2006-09-14 Nec Corp 伝送線路及び配線形成方法
JP2007150000A (ja) * 2005-11-29 2007-06-14 Canon Inc プリント配線板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2525996B2 (ja) * 1992-05-20 1996-08-21 日東電工株式会社 フレキシブルプリント回路板
JP2006074014A (ja) 2004-08-06 2006-03-16 Toyota Industries Corp 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JP2006173239A (ja) 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法とそれを用いた電子機器
CN100574552C (zh) * 2005-08-12 2009-12-23 鸿富锦精密工业(深圳)有限公司 印刷电路板
JP4934325B2 (ja) * 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629697A (ja) * 1985-07-08 1987-01-17 株式会社日立製作所 配線板
JP2004140308A (ja) * 2002-10-16 2004-05-13 Adorinkusu:Kk スリット法を用いた高速信号用プリント配線基板
JP2005340506A (ja) * 2004-05-27 2005-12-08 Fuji Xerox Co Ltd プリント配線基板
JP2006245291A (ja) * 2005-03-03 2006-09-14 Nec Corp 伝送線路及び配線形成方法
JP2007150000A (ja) * 2005-11-29 2007-06-14 Canon Inc プリント配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211147A (ja) * 2010-03-12 2011-10-20 Fuji Electric Co Ltd プリント基板
WO2012176453A1 (ja) * 2011-06-23 2012-12-27 三洋電機株式会社 配線基板
JP2017098654A (ja) * 2015-11-19 2017-06-01 日本電信電話株式会社 インピーダンス変換器
JPWO2022176728A1 (ja) * 2021-02-16 2022-08-25
WO2022176728A1 (ja) * 2021-02-16 2022-08-25 株式会社村田製作所 回路基板及び電子部品付き回路基板

Also Published As

Publication number Publication date
KR101013833B1 (ko) 2011-02-14
KR20090006002A (ko) 2009-01-14
JP5004871B2 (ja) 2012-08-22
CN101346040A (zh) 2009-01-14
CN101346040B (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
JP5004871B2 (ja) プリント配線板
US7564695B2 (en) Circuit connection structure and printed circuit board
JP5427644B2 (ja) プリント基板
JP4371065B2 (ja) 伝送線路、通信装置及び配線形成方法
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
KR20140124155A (ko) 광대역 특성을 가지는 평면형 rf 크로스오버 구조
TW201010171A (en) Differential transmission line
US20180359848A1 (en) Printed circuit board for high-speed transmission
CN107333383B (zh) 印刷电路板
JP5392131B2 (ja) 配線基板
JP2008244703A (ja) 差動信号線路
JP4851954B2 (ja) 基板および電子機器
JP2008205099A (ja) 多層配線基板
JP4834937B2 (ja) 高周波回路用多層配線板
JP2009055284A (ja) 波形等化回路
JP4912204B2 (ja) 多層プリント配線板
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
JP2009130453A (ja) フィルタ機能付き伝送線路
JP2014154593A (ja) 高周波パッケージ
TWI648950B (zh) Differential filter microstrip line structure capable of suppressing common mode signals
US20090002101A1 (en) High-pass filter
JP4471281B2 (ja) 積層型高周波回路基板
KR20090020203A (ko) 연성 인쇄회로 기판
US20240121886A1 (en) Wiring board
US11259400B1 (en) Circuit board

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees