JP2009033855A - スイッチングレギュレータ - Google Patents

スイッチングレギュレータ Download PDF

Info

Publication number
JP2009033855A
JP2009033855A JP2007194477A JP2007194477A JP2009033855A JP 2009033855 A JP2009033855 A JP 2009033855A JP 2007194477 A JP2007194477 A JP 2007194477A JP 2007194477 A JP2007194477 A JP 2007194477A JP 2009033855 A JP2009033855 A JP 2009033855A
Authority
JP
Japan
Prior art keywords
switching regulator
circuit
voltage
state
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007194477A
Other languages
English (en)
Other versions
JP5020732B2 (ja
Inventor
Motoki Komiya
基樹 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2007194477A priority Critical patent/JP5020732B2/ja
Publication of JP2009033855A publication Critical patent/JP2009033855A/ja
Application granted granted Critical
Publication of JP5020732B2 publication Critical patent/JP5020732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】ロジック回路を用いて制御されるスイッチングレギュレータであって、出力電圧を目標電圧において安定化させることが可能なスイッチングレギュレータを提供する。
【解決手段】出力電力が可変であるハードスイッチングレギュレータ回路と、ソフトスイッチングレギュレータ回路と、ハードスイッチングレギュレータ回路及び、ソフトスイッチングレギュレータ回路を制御する制御回路を有するスイッチングレギュレータであって、検出電圧が目標電圧より高い状態から低い状態に変化する場合、ハードスイッチングレギュレータ回路の可変電力を通常よりも大きな量だけ増加させ、検出電圧が目標電圧より低い状態から高い状態に変化する場合、ハードスイッチングレギュレータ回路の可変電力を通常よりも大きな量だけ低減させることを特徴とする。
【選択図】図5

Description

本発明は、マルチフェーズのスイッチングレギュレータに関し、特に、ロジック回路を用いて制御を行うスイッチングレギュレータに関する。
スイッチングレギュレータは多数の電子装置において用いられている。一般にスイッチングレギュレータは、入力電圧を所望の電圧に変換して、装置中の回路に供給する。
図1aは、従来のスイッチングレギュレータの構成を示す図である。図1bは、図1aの構成におけるタイミングチャートである。従来におけるスイッチングレギュレータは、誤差増幅器201、基準電圧発生回路202 、比較器203、三角波発生回路204、ドライバ205、トランジスタ206などで構成される。従来のスイッチングレギュレータの出力電圧Voutは、誤差増幅器201にフィードバックされる。また、誤差増幅器201には基準電圧発生回路202によって生成された基準電圧も入力している。誤差増幅器201は、2入力を比較し、比較結果に応じた誤差電圧を出力する。
図1bには誤差電圧DVが一点鎖線で表示されている。この誤差電圧DVと共に、三角波発生回路204からの出力である三角波TWが比較器203に入力する。比較器203は2入力を比較し、PWM(パルス幅変調)パルスを生成する。
ここで比較器203の動作の理解のために、図1bにおける誤差電圧DVと三角波TWについて詳述する。ここで、時刻m0からm7は誤差電圧DVと三角波TWが交差する時刻である。時刻m0とm1の間において、誤差電圧DVは三角波TWよりも電位が低い。そこで時刻m0とm1の間においては、PWMパルスは低レベルとなる。また、時刻m1とm2の間において、誤差電圧DVは三角波TWよりも電位が高い。そこで時刻m1とm2の間においては、PWMパルスは高レベルとなる。以降同様に、誤差電圧DVと三角波TWが交差する時刻において、PWMパルスの高レベルと低レベルが入れ替わる。
生成されたPWMパルスはドライバ205に供給され、ドライバ205はPWMパルスを反転した信号RSをトランジスタ206のゲートに供給する。信号RSの高レベルはトランジスタ206を導通する。このとき電流Itがトランジスタ206を流れる。例えば、時刻m4とm5の間、時刻m6とm7の間は信号RSが高レベルであり、導通したトランジスタ206内を電流Itが流れる。
電流Itは、入力電源Vinからグランドまで流れる電流であり、通過するコイルLにエネルギーを蓄積する。この蓄積されるエネルギーの量はPWMパルスの幅によって決定される。コイルLに蓄積されたエネルギーは、ドライバ205がトランジスタ206を駆動していないタイミングで出力端子207に出力電力として供給される。そして、出力電力は出力端子207を介して外部回路208に供給される。この出力電力量の調整によって、外部回路208内の負荷が変動する場合であっても、出力端子207における出力電圧Voutが目標電圧に保たれる。
このようなスイッチングレギュレータにおいて、出力電力を供給する外部回路の負荷の変動が大きい場合、供給する電力の調整幅も大きくなければならない。そこで、このような場合には、複数のスイッチングレギュレータを組み合わせ、出力電力を総合して外部回路に供給することが考えられる。特許文献1には、二つのスイッチングレギュレータを組み合わせて用いる構成が開示されている。
特許文献1におけるスイッチングレギュレータは、パルス幅変調方式のスイッチングレギュレータと共振型のスイッチングレギュレータを併用している。このスイッチングレギュレータにおいては、出力電力の少ない領域においてパルス変調方式のスイッチングレギュレータのみが動作する。そして、出力すべき電力が所定値を超えた時点で共振型のスイッチングレギュレータを起動し、出力電力を増大させ、目標電圧を維持する。
特開平4−210776号公報
しかしながら、さらに外部回路の負荷の変動が大きくなった場合に、多数のスイッチングレギュレータを組み合わせることが必要となる。多数のスイッチングレギュレータを組み合わせる場合には、制御が複雑化するため、ロジック回路を用いて制御を行うことが考えられる。ロジック回路を用いて制御を行う場合には、実際に出力されている出力電圧の検出周期の限界から、出力電圧を目標電圧に近い値で安定化させることが困難となる。
例えば、出力電圧を検出し目標電圧よりも高いことが確認された場合、制御用のロジック回路は、電圧を降下させる制御を行う。このとき、出力電圧の検出から制御、そして次の検出までの間には時間差があるため、制御が完了した後に次の検出を行う時点で出力電圧は目標電圧よりも低くなっている可能性がある。このような動作は、外部回路に供給される出力電圧の不安定化の要因となる。
また、動作させるチャネル数を変化させる際においても不安定化が起こる。例えば、出力電圧が目標電圧よりも非常に低く、動作させるチャネル数を増やす際には、新しく動作させるチャンネルの動作のバラツキによって出力電圧の変動が大きくなる。この際、制御の完了時に出力電圧が目標電圧よりも非常に高くなり、再び動作させるチャネル数を減らす制御が必要となる。このような動作も、外部回路に供給される出力電圧の不安定化の要因となる。
そこで、本発明の目的は、ロジック回路を用いて制御されるスイッチングレギュレータにおいて、出力電圧を目標電圧において安定化させることが可能なスイッチングレギュレータを提供することにある。
上記課題を解決するため、本発明のスイッチングレギュレータは、所定の電源電圧が共通に入力し、出力電圧を共通の外部回路に供給する複数のスイッチングレギュレータ回路で構成され、前記外部回路に印加される出力電圧を目標電圧に調整するスイッチングレギュレータであって、供給されるパルス幅変調パルスに応じて可変電力を出力する第一のスイッチングレギュレータ回路と、供給される制御信号に応じて一定電力を出力、もしくは、停止する第二のスイッチングレギュレータ回路と、前記外部回路に印加される前記出力電圧を検出する出力判定回路と、前記出力判定回路から供給される検出電圧に応じて、前記第一のスイッチングレギュレータ回路に供給される前記パルス幅変調パルスと、前記第二のスイッチングレギュレータ回路に供給される前記制御信号を調整し、前記外部回路に供給される前記出力電圧を制御する制御回路とを有し、前記制御回路は、前記検出電圧と前記目標電圧とを比較し、前記検出電圧が前記目標電圧より高い場合、前記第一のスイッチングレギュレータ回路の可変電力を所定量だけ低減させ、前記検出電圧が前記目標電圧より低い場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量だけ増加させ、前記検出電圧が前記目標電圧より高い状態から低い状態に変化する場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量よりも大きな量増加、前記検出電圧が前記目標電圧より低い状態から高い状態に変化する場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量よりも大きな量低減させることを特徴とする。
また、好ましい実施例では、前記制御回路は、前記第一のスイッチングレギュレータ回路の可変電力が下限値に達した場合、前記一定電力を出力している前記第二のスイッチングレギュレータ回路を停止し、前記パルス幅変調パルスを調整し、前記可変電力を前記一定電力だけ増加させ、前記第一のスイッチングレギュレータ回路の可変電力が上限値に達した場合、停止状態の前記第二のスイッチングレギュレータ回路を前記一定電力の出力状態に制御し、前記第一のスイッチングレギュレータ回路の可変電力を前記一定電力だけ低減させることを特徴とする。
さらに、好ましい実施例では、前記制御回路は、前記第二のスイッチングレギュレータ回路の停止状態から前記一定電力の出力状態への切り換えの際に、前記出力電圧と前記目標電圧を比較する周期よりも速い周期で、前記一定電力の出力状態と停止状態を交互に繰り返す状態を有するように制御することを特徴とする。
さらに好ましい実施例では、前記制御回路は、前記第二のスイッチングレギュレータ回路が前記一定電力の出力状態と停止状態を繰り返す状態において、前記第一のスイッチングレギュレータ回路の可変電力を、該第二のスイッチングレギュレータ回路が前記一定電力の出力状態の場合に所定量だけ低減し、該第二のスイッチングレギュレータ回路が停止状態の場合に所定量だけ増加させることを特徴とする。
さらに好ましい実施例では、前記検出電圧が前記目標電圧より高い状態から低い状態に変化する場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量よりも大きな量だけ増加させた後、前記可変電力を所定時間に亘って一定に保持し、前記検出電圧が前記目標電圧より低い状態から高い状態に変化する場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量よりも大きな量だけ低減させた後、前記可変電力を所定時間に亘って一定に保持することを特徴とする。
本発明の別のスイッチングレギュレータは,所定の電源電圧が共通に入力し、出力電圧を共通の外部回路に供給する複数のスイッチングレギュレータ回路で構成され、前記外部回路に印加される出力電圧を目標電圧に調整するスイッチングレギュレータであって、
供給されるパルス幅変調パルスに応じて可変電力を出力する第一のスイッチングレギュレータ回路と、
供給される制御信号に応じて一定電力を出力、もしくは、停止する第二のスイッチングレギュレータ回路と、
前記外部回路に印加される前記出力電圧を検出する出力判定回路と、
前記出力判定回路から供給される検出電圧に応じて、前記第一のスイッチングレギュレータ回路に供給される前記パルス幅変調パルスと、前記第二のスイッチングレギュレータ回路に供給される前記制御信号を調整し、前記外部回路に供給される前記出力電圧を制御する制御回路とを有し、
前記制御回路は、前記検出電圧と前記目標電圧とを比較し、
前記検出電圧が前記目標電圧より高い場合、前記第一のスイッチングレギュレータ回路の可変電力を所定量だけ低減させ、
前記検出電圧が前記目標電圧より低い場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量だけ増加させ、
前記検出電圧が前記目標電圧より高い状態から低い状態に変化する場合、前記可変電力を所定時間にわたって一定に保持し、
前記検出電圧が前記目標電圧より低い状態から高い状態に変化する場合、前記可変電力を所定時間にわたって一定に保持することを特徴とする。
本発明のスイッチングレギュレータは、出力電圧が目標電圧を通過するタイミングを検知し、出力電圧の変動傾向に応じて制御することにより、出力電圧を目標電圧において安定化させることを可能にする。
以下、図面に従って本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図2は、本発明のスイッチングレギュレータの構成図である。本発明のスイッチングレギュレータは、出力電力が可変であるハードスイッチングレギュレータ回路109aと、出力電力が一定値αである複数のソフトスイッチングレギュレータ回路109b〜109z、出力端子107における出力電圧を検出する出力判定回路106、及び、制御回路100から構成されている。制御回路100は、出力端子107における出力電圧を出力判定回路106から受け取り、それに基づいてスイッチングレギュレータ109の出力電力を制御する。
ここで、本発明のスイッチングレギュレータの理解ために、その出力の制御について説明する。
図3は、本発明のスイッチングレギュレータからの出力の変化を示す図である。まず、図3においては、本発明のスイッチングレギュレータは、出力電力を一定の割合で増加させている。横軸は時間であり、縦軸は出力電圧である。本発明のスイッチングレギュレータは、時間t=0において、最小の出力値MINを出力している。この出力は、ハードスイッチングレギュレータ回路109aからの出力であり、複数のソフトスイッチングレギュレータ回路109b〜109zの出力は停止されている。ハードスイッチングレギュレータ回路109aは、制御回路100から供給されるPWMパルスに応じて駆動されるドライバ105Aによって調整され、最大値MAXから最小値MINまでの間の電力を出力する。
ハードスイッチングレギュレータ回路109aからの出力電力は、時間の経過と共に増加し、最大値MAXに達する。最大値MAXに達する時間taにおいて、ソフトスイッチングレギュレータ回路109bは制御回路100からのON/OFF信号を受けて起動し、所定の出力電力αを出力し始める。このとき、ハードスイッチングレギュレータ回路109aからの出力電力は、MAX−αとなる。
さらに時間が経過すると、再びハードスイッチングレギュレータ回路109aからの出力電力は時間の経過と共に増加する。そして時間tbにおいて、ハードスイッチングレギュレータ回路109aからの出力電力は再びMAXに達する。このときソフトスイッチングレギュレータ回路109cは制御回路100からのON/OFF信号を受けて起動し、所定の出力電力αを出力し始める。同時にハードスイッチングレギュレータ回路109aからの出力電力は、再びMAX−αとなる。以降、時間tc、及び、tdにおいても同様の処理が繰り返される。
このような処理によって供給される電力は増加し、出力端子107における出力電圧は目標電圧にまで上昇する。以降は、それぞれのスイッチングレギュレータ109の動作を説明するため、図2に戻る。
本発明のスイッチングレギュレータ109は、入力電源Vin(例えば12V)にコイルLが接続され、コイルLとグランドとの間にトランジスタ102を有している。また、コイルLとトランジスタ102との接続点Vdsと出力端子107との間には、トランジスタ103が配置される。また、トランジスタ103と出力端子107との間には平滑化コンデンサCが接続される。尚、トランジスタ102及び103には並列にダイオードが接続されている。
トランジスタ102及び103のゲートには、ドライバ105及び制御回路100からゲートパルス信号glz及びghが供給される。これらのゲートパルス信号gl,ghの動作波形に基づいて、スイッチングレギュレータ109a〜100zの動作を説明する。
図4は、本発明のスイッチングレギュレータの動作波形を示す図である。図4には、ゲートパルス信号gh及びglの動作波形、接続点Vdsの電位、コイルLを流れるL電流が示されている。図4には1周期分の動作波形が示され、実際の動作はこれを繰り返す。
まず、トランジスタ102に入力するゲートパルス信号glがタイミングP4において高レベルになり、トランジスタ102を導通し、コイルLが入力電源Vinとグランドとの間に接続される。その結果、コイルLに電流が流れ、コイルにエネルギーが蓄積される。制御回路100は、トランジスタ102の導通時間を制御するため、トランジスタ102を非導通にするタイミングP1を制御する。ゲートパルス信号glがタイミングP1で低レベルになりでトランジスタ102が非導通となると、接続点Vdsの電位が接続点Vdsの寄生容量に応じて上昇する。
接続点Vdsの電位が出力電圧と等しくなるタイミングP2で、トランジスタ103のゲートに入力する信号ghが高レベルになり、トランジスタ103は導通する。その結果、コイルLに蓄積されたエネルギーが出力端子107に放出される。コイルLを流れる電流は、コイルLのインダクタンスに応じた曲線で減少する。制御回路100は、コイルLを流れる電流が0になるタイミングP3で、信号ghを低レベルにし、トランジスタ103を非導通にする。
タイミングP3の後、コイルLを流れる電流が逆流し、接続点Vdsの電位は低下を開始する。つまり、接続点Vdsの寄生容量によって蓄積された電荷が放電され、接続点Vdsの電位が低下する。制御回路100は、接続点Vdsの電位が0になるタイミングP4で信号glを高レベルにして、トランジスタ102を導通させる。その結果、コイルLを通過する電流は反転して増加する。
なお、ハードスイッチングレギュレータ109aでは、ゲートパルス信号gl,ghのデューティ比を可変制御することでその出力電力を可変制御される。出力電力は、最大供給電力MAXと最小供給電力MINの間で可変制御される。
一方,ソフトスイッチングレギュレータ109b〜109zでは,ゲートパルス信号glのLからHレベルへのスイッチングは接続点Vdsの電圧がゼロになるタイミングに,信号ghのHレベルからLレベルへのスイッチングはインダクタンス電流がゼロになるタイミングにそれぞれ固定される。そして,ON/OFF信号により電圧供給動作と停止動作のみが制御される。
以上、スイッチングレギュレータ109における動作を説明したが、以降、図2において、回路全体の動作を説明する。
本発明のスイッチングレギュレータの出力電圧は出力判定回路106に入力する。出力判定回路106に入力した出力電圧は、抵抗R、Ra、Rb、及び、Rzを介して、差動増幅器101a、101b、及び、101zに供給される。ここで、差動増幅器と抵抗は、スイッチングレギュレータの出力電圧の最大値に応じた数だけ備えられる。これは、出力電圧の最大値に依存しない所定の検出精度を維持するためである。また、差動増幅器101a、101b、及び、101zに対しては、基準電圧発生回路108によって生成された基準電圧も供給される。差動増幅器101aから101zは、2入力を比較し、比較結果に応じて出力を制御回路100に供給する。
出力判定回路106から供給される出力電圧は、制御回路100に入力する。また、制御回路100は、目標電圧を内部に保持している。供給された出力電圧が、目標電圧よりも低ければ、ドライバ105Aに供給するパルス幅を狭めることにより、トランジスタ102Aに供給される信号glの高いレベルのパルス幅が広げられ、トランジスタ102Aの導通時間を長くし、出力端子107に供給する出力電圧を上昇させる。ドライバ105は、入力する信号が低レベルの時にトランジスタ102を導通させる回路である。逆に、求められた出力電圧が目標電圧よりも高ければ、ドライバ105Aに供給するパルス幅を広げることにより、トランジスタ102Aに供給される信号glの高いレベルのパルス幅が狭められ、トランジスタ102Aのオン状態を短くし、出力端子107に供給する出力電圧を下降させる。
ここまでは、スイッチングレギュレータの制御に関して説明したが、以降は、出力電圧を目標電圧に制御するための制御回路100の動作を説明する。
図5は、本発明のスイッチングレギュレータにおける電圧制御方法を示すフローチャートである。図5におけるフローチャートを実行するため、制御回路100は電源の投入時に、その内部に搭載されたROM(Read Only Memory)130上のプログラムを、RAM(Random Access Memory)140上に展開する。そして、CPU(Central Processing Unit)120によってそのプログラムを実行する。尚、ROM130は、目標電圧も保持している。
図21は制御回路の構成例を示す図である。入力回路INは出力判定回路106から検出電圧のディジタル信号を入力し、入力された検出電圧データはRAM130の所定の領域に格納される。CPU120は、ROM内の制御プログラムを実行し、制御回路124aを介してハードスイッチングレギュレータ109aを、制御回路124b〜124zとを介してソフトスイッチングレギュレータ109b〜109zをそれぞれ制御する。制御回路124aは、ゲートパルス信号glz,ghのデューティ比を制御してソフトスイッチングレギュレータ109aの出力電力を制御する。一方、制御回路124b〜124zは、ゲートパルス信号glz,ghのデューティ比を一定にしON/OFF信号によりソフトスイッチングレギュレータ109aの動作開始と動作停止とを制御する。
本発明のプログラムが実行されると、出力電圧を制御するための演算タイミングであるかどうかの判断が行われる(ステップS1)。演算タイミングであることが検知されると、出力判定回路106から供給される出力電圧と、ROM130内の目標電圧との比較が行われる(ステップS2)。出力判定回路106から供給される出力電圧が、目標電圧以上である場合、フラグMに1が設定される(ステップS3)。逆に、出力電圧が目標電圧未満である場合、フラグPに1が設定される(ステップS4)。フラグM及びPの設定は、出力電圧が目標電圧を通過するタイミングを検知するために行われる。
図6は、出力電圧が目標電圧を通過するタイミングを説明する図である。本発明のスイッチングレギュレータは、図6のタイミングT1に示されるような、出力電圧が目標電圧以下の状態から目標電圧以上になるタイミングを検知する。また、図6のタイミングT2に示されるように、出力電圧が目標電圧以上の状態から目標電圧以下になるタイミングも検知する。尚、目標電圧は、予め制御回路100に格納されている。
ステップS3においてフラグMに1が設定された後、フラグM及びフラグPが共に1であるかどうかの確認が行われる(ステップS5)。フラグM及びフラグPが共に1であった場合は、図6におけるタイミングT1が確認され、特定処理が行われる(ステップS7)。尚、ステップS7における特定処理については、後に詳述する。その後、フラグPが0にリセットされる(ステップS9)。また、ステップS5において、フラグ Pが0であることが確認された場合は、ステップS7及びS9を行わずにステップS11へと進む。
また、ステップS4においてフラグPに1が設定された後、フラグM及びフラグPが共に1であるかどうかの確認が行われる(ステップS6)。フラグM及びフラグPが共に1であった場合は、図6におけるタイミングT2が確認され、特定処理が行われる(ステップS8)。尚、ステップS8における特定処理については、後に詳述する。その後、フラグMが0にリセットされる(ステップS10)。また、ステップS6において、フラグMが0であることが確認された場合は、ステップS8及びS10を行わずにステップS12へと進む。
ステップS5においてフラグM及びフラグPの少なくとも一方が0であることが確認された後、もしくは、ステップS9におけるフラグPのリセットの後に、ハードスイッチングレギュレータ回路109aからの出力電力の低下処理が行われる(ステップS11)。そして、ハードスイッチングレギュレータ回路109aからの出力電力が最小値MINかどうかの確認が行われる(ステップS13)。ハードスイッチングレギュレータ回路109aからの出力電力が最小値MINであった場合、出力電力がオン状態のソフトスイッチングレギュレータ回路の一つがオフ状態に切り換えられる(ステップS15)。そして、ハードスイッチングレギュレータ回路109aからの出力電力は、その最小値MINにソフトスイッチングレギュレータ回路からの出力電力値αを加算した値に設定される(ステップS17)。そして処理は、ステップS1へ戻る。
図7はソフトスイッチングレギュレータ回路の出力状態を示す図である。また、図8は、ソフトスイッチングレギュレータ回路の状態に対応して制御されるハードスイッチングレギュレータ回路109aの出力状態を示す図である。図7に示すように、ソフトスイッチングレギュレータ回路にはオン状態とオフ状態のみが存在している。オフ状態の場合、出力電力はゼロであり、オン状態の場合、出力電力は所定値αを取る。また、ハードスイッチングレギュレータ回路の出力電力の変動幅は、所定値αよりも大きい。
ソフトスイッチングレギュレータ回路のオン・オフ状態に対応して、ハードスイッチングレギュレータ回路の出力電力が変化することを図8は示している。出力端子107の接続先である外部回路の負荷が減少し出力電圧が増加するに従い、ハードスイッチングレギュレータ回路109aの出力電力を減少させる。そして、ハードスイッチングレギュレータ回路109aの出力電力が最小値MINに到達したとき、オン状態であるソフトスイッチングレギュレータ回路の一つがオフ状態に切り換えられる。これに伴い、ハードスイッチングレギュレータ回路109aの出力電力は、ソフトスイッチングレギュレータ回路のオン状態における出力電力値αだけ増加される。これらの制御が、図5におけるステップS13、S15、S17において行われている。このようにすることにより、ハードスイッチングレギュレータ回路109aは、その出力電力を低下させることが可能な状態になる。
ここで図5に戻る。
ステップS6においてフラグM及びフラグPの少なくとも一方が0であることが確認された後、もしくは、ステップS10におけるフラグMのリセットの後に、ハードスイッチングレギュレータ回路109aからの出力電力の増加処理が行われる(ステップS12)。そして、ハードスイッチングレギュレータ回路109aからの出力電力が最大値MAXかどうかの確認が行われる(ステップS14)。ハードスイッチングレギュレータ回路109aからの出力電力が最大値MAXであった場合、出力電力がオフ状態のソフトスイッチングレギュレータ回路の一つがオン状態に切り換えられる(ステップS16)。その後、ハードスイッチングレギュレータ回路109aからの出力電力は、その最大値MAXから一つのソフトスイッチングレギュレータ回路からの出力電力値αを減算した値に設定される(ステップS18)。そして処理は、ステップS1へ戻る。
先述したように、ソフトスイッチングレギュレータ回路のオン・オフ状態に対応して、ハードスイッチングレギュレータ回路109aの出力電力が変化することを図8で示した。出力端子107の接続先である外部回路の負荷が増加し出力電圧が減少するに従い、ハードスイッチングレギュレータ回路109aの出力電力を上昇させる。そして、ハードスイッチングレギュレータ回路109aの出力電力が最大値MAXに到達したとき、オフ状態であるソフトスイッチングレギュレータ回路の一つがオン状態に切り換えられる。これに伴い、ハードスイッチングレギュレータ回路109aの出力電力は、ソフトスイッチングレギュレータ回路のオン状態における出力電力値αだけ低減される。これらの制御が、図5におけるステップS14、S16、S18において行われている。
ここで図5における特定処理S7及びS8について説明する。図5のステップS7、もしくは、ステップS8において行われる特定処理には様々な形態が存在する。図9、図10、及び、図11は、ステップS7において行われる特定処理の例である。これらの図において、横軸は時間の経過を表しており、縦軸はハードスイッチングレギュレータ回路109aの出力電圧の制御目標である。ここで、制御目標としたのは、制御回路100による制御の目標電力と、実際の出力電力が異なる場合があるからである。
出力電圧が目標電圧以上であることが既に確認されているステップS7における特定処理は、例えば図9のようになる。図9の制御においては、ステップS7に移行した時点で、制御回路100はハードスイッチングレギュレータ回路109aからの出力電力を所定値β1だけ降下させる。この所定値β1の降下は、実際に目標電圧に到達した時点から、それを検出し出力電力を制御するまでの時間に上昇した分の電圧を調整するものである。よって,所定値β1は工程S11での電力降下量より大きい。
また図9における制御のかわりに、図10のように制御することも可能である。図10の制御においては、ステップS7に移行した時点で、制御回路100はハードスイッチングレギュレータ回路109aからの出力電力を所定値β2だけ降下させる。この所定値β2の降下は、実際に目標電圧に到達した時点から、それを検出し出力電力を制御するまでの時間に上昇した分の電圧を調整するものである。よって,所定値β2は工程S11での電力降下量より大きい。そして所定時間の経過を待った後、ステップS11による制御によりハードスイッチングレギュレータ回路109aの出力電力を再び調整する。ここで、所定時間にわたって出力電力を一定に保つのは、実際のハードスイッチングレギュレータ回路109aの出力電力が、制御目標に達するのを待つためである。
また図9及び図10における制御のかわりに、図11のように制御することも可能である。図11の制御においては、ステップS7に移行した時点で、ハードスイッチングレギュレータ回路109aからの出力電力を所定値β3だけ降下させる。そして所定時間にわたって出力電圧の安定化を待ち、その後、所定値β4だけ出力電力を上昇させる。これは最初に降下させる所定値β3が、実際に降下させたい値よりも大きく設定されており、所定時間に亘って出力を一定に保つことにより出力電力が下がりすぎるため、下がりすぎた電力を戻す制御である。上記の所定量β3も工程S11の電力降下量よりも大きい。
そして、出力電圧が目標電圧に満たない場合にも、ステップS8において特定処理を行う。
図12、図13、図14、及び、図15は、ステップS8において行われる特定処理の例である。これらの図においても、横軸は時間の経過を表しており、縦軸はハードスイッチングレギュレータ回路109aの出力電圧の制御目標である。
出力電圧が目標電圧未満であることが既に確認されているステップS8における特定処理は、例えば図12のようになる。図12の制御においては、ステップS8に移行した時点で、ハードスイッチングレギュレータ回路109aからの出力電力を所定値γ1だけ上昇させる。この所定値γ1の上昇は、実際に目標電圧に到達した時点から、それを検出し出力電力を制御するまでの時間に降下した分の電圧を調整するものである。よって,所定量γ1は工程S12の電力増加量より大きい。
また図12における制御のかわりに、図13のように制御することも可能である。図13の制御においては、ステップS8に移行した時点で、ハードスイッチングレギュレータ回路109aからの出力電力を所定時間にわたって一定に保つ。これは、目標電圧に近い出力電圧において、出力電圧を安定化させるための制御である。この処理についてはステップS7において行われることも可能である。即ち、図22に示される通りである。
また図12及び図13における制御のかわりに、図14のように制御することも可能である。図14の制御においては、ステップS8に移行した時点で、ハードスイッチングレギュレータ回路109aからの出力電力を所定値γ2だけ上昇させる。この所定値γ2の降下は、実際に目標電圧に到達した時点から、それを検出し制御するまでの時間に降下した分の電圧を調整するものである。そして所定時間の経過まで出力電圧を一定に保ち、ハードスイッチングレギュレータ回路109aの出力電圧が出力目標において安定化するのを待つ。よって,所定量γ2は工程S12の電力増加量より大きい。
また図12、図13及び図14における制御のかわりに、図15のように制御することも可能である。図15の制御においては、ステップS8に移行した時点で、ハードスイッチングレギュレータ回路109aからの出力電力を所定値γ3だけ上昇させる。そして所定時間にわたって出力電圧の安定化を待ち、その後、所定値γ4だけ出力電力を低下させる。これは最初に上昇させる所定値γ3が、実際に上昇させたい値よりも大きく設定されており、所定時間に亘って出力を一定に保つことにより出力電力が上がりすぎるため、上がりすぎた電力を戻す制御である。上記の所定量γ3は工程S12の電力増加量より大きい。
また、図5におけるステップS16においてソフトスイッチングレギュレータ回路をオン状態に制御する場合に、一旦、ハーフオン状態を作り出し、その後オン状態に移行させることも可能である。
図16は、ソフトスイッチングレギュレータ回路のハーフオン状態を説明する図である。図16におけるタイミングt1、t2、及び、t3は、図5におけるステップS1において確認される演算タイミングである。制御回路100はこのタイミングでのみ出力電圧の検出をおこなうため、本来、このタイミングでのみソフトスイッチングレギュレータ回路の制御を行う。そこで、このタイミングをさらに分割し、オフ状態からオン状態への移行の際に、オン状態とオフ状態を繰り返すハーフオン状態を生成する。このハーフオン状態を介した状態移行により、出力電圧の変動を緩やかにし、出力電圧を安定化させる。
また、ハーフオン状態において、ソフトスイッチングレギュレータ回路がオン状態であるときにハードスイッチングレギュレータ回路109aからの出力電力を所定値だけ下げ、ソフトスイッチングレギュレータ回路がオフ状態であるときにハードスイッチングレギュレータ回路109aからの出力電力を所定値だけ上げる制御をすることも可能である。このようにすることにより、出力電力の変動が緩やかになり、出力電圧を一層安定化させることが可能となる。
このようにして、本発明のスイッチングレギュレータにおける電圧制御方法は、出力電圧が目標電圧を通過するタイミングを検知し、出力電圧の変動傾向に応じて制御することにより、出力電圧を目標電圧において安定化させることが可能である。
図17は、従来技術を用いた場合の出力電圧を示すグラフである。また、図18は、本発明を用いた場合の出力電圧を示すグラフである。図17においては、出力電圧が目標電圧を通過するタイミングを検出しておらず、図5におけるステップS7及びS8の特定処理が行われない。また、ソフトスイッチングレギュレータ回路の状態移行におけるハーフオン状態の生成も行われない。装置に電源が投入されてから2.5ミリ秒以降の電圧変化に着目すると、従来技術を用いた場合の出力電圧は約1.8Vの幅で変化するのに対して、本発明を用いた場合、約0.9Vの幅で変化することがわかる。このように本発明を用いた場合、従来技術よりも出力電圧を安定化することができる。
尚、図2においてドライバ105Aから105Zに駆動されるスイッチングレギュレータ109は昇圧方式を用いているが、図19に示す降圧方式や、図20に示す反転方式によっても実現可能である。
また、上記の実施の形態では、ソフトスイッチングレギュレータ回路109b〜109zを複数も受けたが、スイッチングレギュレータが1つのハードスイッチングレギュレータ回路109aと1つのソフトスイッチングレギュレータ回路109bとで構成される場合にも、本発明は適用可能である。ただし,その場合は制御可能な出力電力の範囲は狭くなる。
従来のスイッチングレギュレータの構成を示す図、及び、タイミングチャートである。 本発明のスイッチングレギュレータの構成図である。 本発明のスイッチングレギュレータからの出力を説明する図である。 本発明のスイッチングレギュレータの動作波形を示す図である。 本発明のスイッチングレギュレータにおける電圧制御方法を示すフローチャートである。 出力電圧が目標電圧を通過するタイミングを説明する図である ソフトスイッチングレギュレータ回路の出力状態を示す図である。 ソフトスイッチングレギュレータ回路の状態に対応して制御されるハードスイッチングレギュレータ回路の出力状態を示す図である。 ステップS7において行われる特定処理の例である ステップS7において行われる特定処理の例である ステップS7において行われる特定処理の例である。 ステップS8において行われる特定処理の例である。 ステップS8において行われる特定処理の例である。 ステップS8において行われる特定処理の例である。 ステップS8において行われる特定処理の例である。 ソフトスイッチングレギュレータ回路のハーフオン状態を説明する図である。 従来技術を用いた場合の出力電圧を示すグラフである。 本発明を用いた場合の出力電圧を示すグラフである。 降圧方式でスイッチングチャネルを構成する場合の例である。 反転方式でスイッチングチャネルを構成する場合の例である。 制御回路の構成例を示す図である。 ステップS7において行われる特定処理の例である。
符号の説明
100 制御回路
101 誤差増幅器
102 トランジスタ
103 トランジスタ
105 ドライバ
106 出力判定回路
107 出力端子
108 基準電圧発生回路
109 スイッチングレギュレータ

Claims (6)

  1. 所定の電源電圧が共通に入力し、出力電圧を共通の外部回路に供給する複数のスイッチングレギュレータ回路で構成され、前記外部回路に印加される出力電圧を目標電圧に調整するスイッチングレギュレータであって、
    供給されるパルス幅変調パルスに応じて可変電力を出力する第一のスイッチングレギュレータ回路と、
    供給される制御信号に応じて一定電力を出力、もしくは、停止する第二のスイッチングレギュレータ回路と、
    前記外部回路に印加される前記出力電圧を検出する出力判定回路と、
    前記出力判定回路から供給される検出電圧に応じて、前記第一のスイッチングレギュレータ回路に供給される前記パルス幅変調パルスと、前記第二のスイッチングレギュレータ回路に供給される前記制御信号を調整し、前記外部回路に供給される前記出力電圧を制御する制御回路とを有し、
    前記制御回路は、前記検出電圧と前記目標電圧とを比較し、
    前記検出電圧が前記目標電圧より高い場合、前記第一のスイッチングレギュレータ回路の可変電力を所定量だけ低減させ、
    前記検出電圧が前記目標電圧より低い場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量だけ増加させ、
    前記検出電圧が前記目標電圧より高い状態から低い状態に変化する場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量よりも大きな量増加させ、
    前記検出電圧が前記目標電圧より低い状態から高い状態に変化する場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量よりも大きな量低減させることを特徴とするスイッチングレギュレータ。
  2. 請求項1において、
    前記制御回路は、
    前記第一のスイッチングレギュレータ回路の可変電力が下限値に達した場合、前記一定電力を出力している前記第二のスイッチングレギュレータ回路を停止し、前記パルス幅変調パルスを調整し、前記可変電力を前記一定電力だけ増加させ、
    前記第一のスイッチングレギュレータ回路の可変電力が上限値に達した場合、停止状態の前記第二のスイッチングレギュレータ回路を前記一定電力の出力状態に制御し、前記第一のスイッチングレギュレータ回路の可変電力を前記一定電力だけ低減させることを特徴とするスイッチングレギュレータ。
  3. 請求項1において、
    前記制御回路は、前記第二のスイッチングレギュレータ回路の停止状態から前記一定電力の出力状態への切り換えの際に、前記出力電圧と前記目標電圧を比較する周期よりも速い周期で、前記一定電力の出力状態と停止状態を交互に繰り返す状態を有するように制御することを特徴とするスイッチングレギュレータ。
  4. 請求項3において、
    前記制御回路は、
    前記第二のスイッチングレギュレータ回路が前記一定電力の出力状態と停止状態を繰り返す状態において、前記第一のスイッチングレギュレータ回路の可変電力を、該第二のスイッチングレギュレータ回路が前記一定電力の出力状態の場合に所定量だけ低減し、該第二のスイッチングレギュレータ回路が停止状態の場合に所定量だけ増加させることを特徴とするスイッチングレギュレータ。
  5. 請求項1において、
    前記検出電圧が前記目標電圧より高い状態から低い状態に変化する場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量よりも大きな量増加させた後、前記可変電力を所定時間に亘って一定に保持し、
    前記検出電圧が前記目標電圧より低い状態から高い状態に変化する場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量よりも大きな量低減させた後、前記可変電力を所定時間に亘って一定に保持することを特徴とするスイッチングレギュレータ。
  6. 所定の電源電圧が共通に入力し、出力電圧を共通の外部回路に供給する複数のスイッチングレギュレータ回路で構成され、前記外部回路に印加される出力電圧を目標電圧に調整するスイッチングレギュレータであって、
    供給されるパルス幅変調パルスに応じて可変電力を出力する第一のスイッチングレギュレータ回路と、
    供給される制御信号に応じて一定電力を出力、もしくは、停止する第二のスイッチングレギュレータ回路と、
    前記外部回路に印加される前記出力電圧を検出する出力判定回路と、
    前記出力判定回路から供給される検出電圧に応じて、前記第一のスイッチングレギュレータ回路に供給される前記パルス幅変調パルスと、前記第二のスイッチングレギュレータ回路に供給される前記制御信号を調整し、前記外部回路に供給される前記出力電圧を制御する制御回路とを有し、
    前記制御回路は、前記検出電圧と前記目標電圧とを比較し、
    前記検出電圧が前記目標電圧より高い場合、前記第一のスイッチングレギュレータ回路の可変電力を所定量だけ低減させ、
    前記検出電圧が前記目標電圧より低い場合、前記第一のスイッチングレギュレータ回路の可変電力を前記所定量だけ増加させ、
    前記検出電圧が前記目標電圧より高い状態から低い状態に変化する場合、前記可変電力を所定時間にわたって一定に保持し、
    前記検出電圧が前記目標電圧より低い状態から高い状態に変化する場合、前記可変電力を所定時間にわたって一定に保持することを特徴とするスイッチングレギュレータ。
JP2007194477A 2006-07-27 2007-07-26 スイッチングレギュレータ Expired - Fee Related JP5020732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007194477A JP5020732B2 (ja) 2006-07-27 2007-07-26 スイッチングレギュレータ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006205220 2006-07-27
JP2006205220 2006-07-27
JP2007177537 2007-07-05
JP2007177537 2007-07-05
JP2007194477A JP5020732B2 (ja) 2006-07-27 2007-07-26 スイッチングレギュレータ

Publications (2)

Publication Number Publication Date
JP2009033855A true JP2009033855A (ja) 2009-02-12
JP5020732B2 JP5020732B2 (ja) 2012-09-05

Family

ID=40403752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194477A Expired - Fee Related JP5020732B2 (ja) 2006-07-27 2007-07-26 スイッチングレギュレータ

Country Status (1)

Country Link
JP (1) JP5020732B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011870A (ja) * 2015-06-22 2017-01-12 三菱電機株式会社 Dc/dcコンバータ
EP3240174A1 (en) * 2016-04-27 2017-11-01 General Electric Company System and method for operating a power converter

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03212155A (ja) * 1990-01-12 1991-09-17 Fuji Electric Co Ltd 直流/直流コンバータの電圧制御方法
JPH0426362A (ja) * 1990-05-16 1992-01-29 Nec Commun Syst Ltd スイッチングレギュレータ制御方式
JPH04210776A (ja) * 1990-12-13 1992-07-31 Tabuchi Denki Kk スイッチング電源
JPH0884465A (ja) * 1994-07-22 1996-03-26 Space Syst Loral Inc インターリーブ型のパワーコンバータ
JP2001211645A (ja) * 2000-01-25 2001-08-03 Hitachi Ltd 直流電源装置
US6292378B1 (en) * 2000-04-07 2001-09-18 Linfinity Microelectronics Method and apparatus for programmable current sharing
JP2002262554A (ja) * 2001-02-08 2002-09-13 Linear Technol Corp ステージシェディングを有する多相スイッチングレギュレータ
JP2005528067A (ja) * 2002-01-22 2005-09-15 ジョンソン コントロールズ オートモーティブ エレクトロニクス 保護スイッチを備えたマルチセルラーdc/dc電圧コンバータ
JP2005533471A (ja) * 2002-07-10 2005-11-04 マーベル ワールド トレード リミテッド 出力レギュレータ
JP2006187140A (ja) * 2004-12-28 2006-07-13 Toshiba Corp コンバータ電源回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03212155A (ja) * 1990-01-12 1991-09-17 Fuji Electric Co Ltd 直流/直流コンバータの電圧制御方法
JPH0426362A (ja) * 1990-05-16 1992-01-29 Nec Commun Syst Ltd スイッチングレギュレータ制御方式
JPH04210776A (ja) * 1990-12-13 1992-07-31 Tabuchi Denki Kk スイッチング電源
JPH0884465A (ja) * 1994-07-22 1996-03-26 Space Syst Loral Inc インターリーブ型のパワーコンバータ
JP2001211645A (ja) * 2000-01-25 2001-08-03 Hitachi Ltd 直流電源装置
US6292378B1 (en) * 2000-04-07 2001-09-18 Linfinity Microelectronics Method and apparatus for programmable current sharing
JP2002262554A (ja) * 2001-02-08 2002-09-13 Linear Technol Corp ステージシェディングを有する多相スイッチングレギュレータ
JP2005528067A (ja) * 2002-01-22 2005-09-15 ジョンソン コントロールズ オートモーティブ エレクトロニクス 保護スイッチを備えたマルチセルラーdc/dc電圧コンバータ
JP2005533471A (ja) * 2002-07-10 2005-11-04 マーベル ワールド トレード リミテッド 出力レギュレータ
JP2006187140A (ja) * 2004-12-28 2006-07-13 Toshiba Corp コンバータ電源回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011870A (ja) * 2015-06-22 2017-01-12 三菱電機株式会社 Dc/dcコンバータ
EP3240174A1 (en) * 2016-04-27 2017-11-01 General Electric Company System and method for operating a power converter

Also Published As

Publication number Publication date
JP5020732B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
US7710088B2 (en) Switching regulator with an adjustable output regulator circuit and a constant output regulator circuit
US7868597B2 (en) Dead-time transition adjustments for synchronous power converters
US7944715B2 (en) Controller for use in a resonant direct current/direct current converter
US9960692B2 (en) Driver for a power field-effect transistor with a programmable drive voltage, and related systems and methods
US9172305B2 (en) DC-to-DC converter with adaptive dead-time control
US10013003B2 (en) Feed forward current mode switching regulator with improved transient response
JP4710749B2 (ja) Dc−dcコンバータの制御回路及び方法
US9537383B1 (en) Switching regulator with controllable dead time and quick start
US7538526B2 (en) Switching regulator, and a circuit and method for controlling the switching regulator
US8970790B2 (en) Switching power supply device
US8860398B2 (en) Edge rate control gate driver for switching power converters
US9425785B1 (en) Switching regulator with controllable slew rate
CN109845084B (zh) 微步进控制电路、控制方法及步进电机系统
JP2010183722A (ja) Dc−dcコンバータおよびスイッチング制御回路
US10490120B2 (en) Bias generation circuit and synchronous dual mode boost DC-DC converter therof
US9401710B2 (en) Active diode having improved transistor turn-off control method
US20160065074A1 (en) Dc-dc converter and control method for the same
JP2003333839A (ja) 電源制御方法及び電源制御装置
JP5020732B2 (ja) スイッチングレギュレータ
KR101825142B1 (ko) 역누설전류를 방지하는 능동형 정류기
JP2015006120A (ja) スイッチング電源装置
JP2007129853A (ja) 電源装置
JP2006280062A (ja) スイッチングレギュレータを用いる半導体装置およびスイッチングレギュレータの制御方法
CN110311557B (zh) 直流-直流转换控制器及其运作方法
JP2008293493A (ja) 電圧調整システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees