JP2017011870A

JP2017011870A - Ｄｃ／ｄｃコンバータ

Info

Publication number: JP2017011870A
Application number: JP2015124607A
Authority: JP
Inventors: 山田　正樹; Masaki Yamada; 正樹山田; 功内木; Isao Uchiki; 和之花川; Kazuyuki Hanakawa
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-06-22
Filing date: 2015-06-22
Publication date: 2017-01-12
Anticipated expiration: 2035-06-22
Also published as: JP6366543B2

Abstract

【課題】複数台のトランスの一次側を並列、二次側を直列に接続し、一次側に対して二次側が高昇圧比となるようなＤＣ／ＤＣコンバータにおいて、二次側電圧を高精度に制御する。
【解決手段】直流電源１に並列接続される低圧側と高圧側の各インバータ回路１００、２００に個別に絶縁トランス３、１１の一次側を接続し、各絶縁トランス３、１１の二次側を整流回路４、１２を介して直列接続するとともに、負荷１８への出力電圧をセンシングし、その検出電圧に基づいて低圧側のインバータ回路１００をフィードバック制御する一方、高電圧側のインバータ回路２００をソフトスイッチング回路としている。
【選択図】図１

Description

この発明は、直流電圧を高周波交流電圧に変換するインバータと、該インバータの出力を整流する整流回路とを備えたＤＣ／ＤＣコンバータに関するものである。

従来のＤＣ／ＤＣコンバータには、直流電源に対してそれぞれフルブリッジ型のインバータ回路を並列に接続し、各インバータにはそれぞれトランスの一次側を接続し、各トランスの二次側を直列に接続し、その後段に整流回路を設け、整流回路で整流された直流電流を負荷に供給するものが提案されている（例えば、下記の特許文献１参照）。

特開２００８−１１６６５号公報

上記の特許文献１に記載の従来技術では、一次側に対して二次側が高昇圧比となるようなＤＣ／ＤＣコンバータを低損失に構成することが可能となるものの、複数台のトランスの二次側を直列に接続してその後段に単一の整流回路を接続した構成となっている。このため、整流回路で直流化された後の出力電圧を検出し、その検出電圧に基づいて一次側の各インバータ回路の出力電圧を制御しようとしても、直流化される前のトランスの二次側の出力が合算されるため、二次側の直流化後の出力電圧を高精度に制御することが難しいという課題が残されている。

この発明は、上記のような課題を解決するためになされたものであり、トランスの二次側の出力電圧を高精度に制御することができるＤＣ／ＤＣコンバータを提供することを目的とする。

この発明は、直流電源に対して並列に接続される第１のインバータ回路及び第２のインバータ回路と、上記第１のインバータ回路の交流側に接続される第１の絶縁トランスと、上記第２のインバータ回路の交流側に接続される第２の絶縁トランスと、上記第１の絶縁トランス及び上記第２の絶縁トランスの二次側巻線にそれぞれ接続される第１の整流回路及び第２の整流回路と、上記第１の整流回路の出力を平滑する第１の平滑用コンデンサと、上記第１の平滑用コンデンサの正極に直列に接続されて上記第２の整流回路の出力を平滑する第２の平滑用コンデンサとから構成され、上記第１の平滑用コンデンサ及び上記第２の平滑用コンデンサの合計電圧を負荷に供給するＤＣ／ＤＣコンバータであって、
上記第２の平滑用コンデンサの電圧は上記第１の平滑用コンデンサの電圧より高く設定されるとともに、上記第１のインバータ回路はハードスイッチング回路により、上記第２のインバータ回路はソフトスイッチング回路によりそれぞれ構成されていることを特徴とする。

この発明によれば、上記の構成とすることによって、低電圧側の第１のインバータ回路に対して微細な出力電圧制御を行うことができる。この結果として負荷に供給する全体の出力電圧の制御精度が向上する。また、高電圧側の第２のインバータ回路のスイッチング損失を低減できるため、装置全体の損失を低減することができる。その結果、高精度かつ低損失を同時に実現可能なＤＣ／ＤＣコンバータを実現することが可能となる。

この発明の実施の形態１におけるＤＣ／ＤＣコンバータの回路構成図である。この発明の実施の形態１において、第１のインバータ回路に接続された絶縁トランスの二次側に発生する電圧とリアクトルに発生する電流を示す波形図である。この発明の実施の形態１において、第１のインバータ回路の出力電圧を制御する場合の制御回路の構成を示す制御ブロック図である。この発明の実施の形態１における第２のインバータ回路の電流経路を示す説明図である。この発明の実施の形態１における第２のインバータ回路の電流経路を示す説明図である。この発明の実施の形態１における第２のインバータ回路の電流経路を示す説明図である。この発明の実施の形態１において、第１、第２のインバータ回路の出力に基づいて得られる各出力電圧の総和を制御する場合の制御回路の構成の一部を示す制御ブロック図である。この発明の実施の形態２において、第１のインバータ回路のデューティ比制御で出力電圧を制御することに限界がある場合に、同時に高電圧側の第２のインバータ回路をデューティ比制御する場合の制御回路の構成の一部を示す制御ブロック図である。この発明の実施の形態３において、第１、第２のインバータ回路の出力に基づいて得られる各出力電圧の総和を制御する場合の制御回路の構成の一部を示す制御ブロック図である。

実施の形態１．
図１はこの発明の実施の形態１によるＤＣ／ＤＣコンバータの回路構成図である。

この実施の形態１のＤＣ／ＤＣコンバータは、入力となる直流電源１に対して互いに並列に接続された第１のインバータ回路１００及び第２のインバータ回路２００を備える。

第１のインバータ回路１００は、直流電力を高周波交流に変換するためのＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）等の自己消弧型半導体からなる４つの半導体スイッチ素子２ａ〜２ｄを有し、この第１のインバータ回路１００の交流出力側には絶縁トランス３の一次巻線が接続されている。この絶縁トランス３の二次側巻線には、高周波交流を整流するためのダイオードからなる整流回路４が接続され、この整流回路４の後段側には出力平滑用リアクトル５と出力平滑用コンデンサ６が接続されている。また、出力平滑用コンデンサ６に対してはその電圧をセンシングするための電圧センサ７が設けられている。

なお、特許請求の範囲における第１の絶縁トランスが上記の絶縁トランス３に、第１の整流回路が上記の整流回路４に、第１の出力平滑用コンデンサが上記の出力平滑用コンデンサ６に、第１の電圧センサが上記の電圧センサ７に、それぞれ対応している。

第２のインバータ回路２００は、直流電力を高周波交流に変換するためのＩＧＢＴ等の自己消弧型半導体からなる４つの半導体スイッチ素子８ａ〜８ｄを有し、これらの各半導体スイッチ素子８ａ〜８ｄに対しては個別にスナバコンデンサ９ａ〜９ｄが並列に接続されている。また、この第２のインバータ回路２００の交流出力側にはリアクトル１０が接続されている。この場合のスナバコンデンサ９ａ〜９ｄとリアクトル１０は、後述するように、第２のインバータ回路２００について各半導体スイッチ素子８ａ〜８ｄのスイッチング損失を抑制するソフトスイッチング回路を実現するために設けられている。

第２のインバータ回路２００の交流出力側のリアクトル１０の後段側には絶縁トランス１１の一次側巻線が接続されている。この絶縁トランス１１の二次側巻線には高周波交流を整流するためのダイオードからなる整流回路１２が接続され、その整流回路１２の後段側には出力平滑用リアクトル１３と出力平滑用コンデンサ１４が接続されている。また、出力平滑用コンデンサ１４に対しては、その電圧をセンシングするための電圧センサ１５が設けられている。

なお、特許請求の範囲における第２の絶縁トランスが上記の絶縁トランス１１に、第２の整流回路が上記の整流回路１２に、第２の出力平滑用コンデンサが上記の出力平滑用コンデンサ１４に、第２の電圧センサが上記の電圧センサ１５に、それぞれ対応している。

そして、第１のインバータ回路１００に対して設けられた出力平滑用コンデンサ６の正極側に、第２のインバータ回路２００に対して設けられた出力平滑用コンデンサ１４が直列に接続され、さらに両出力平滑用コンデンサ６、１４の直列回路に対して並列に全体出力平滑用コンデンサ１６が接続されている。したがって、各出力平滑用コンデンサ６、１４のそれぞれの直流電圧の和が全体出力平滑用コンデンサ１６の出力電圧となる。また、全体出力平滑用コンデンサ１６に対してその電圧をセンシグンするための電圧センサ１７が設けられている。そして、全体出力平滑用コンデンサ１６の後段側に負荷１８が接続されている。

上記の各電圧センサ７、１５、１７の検出出力は、制御回路３００に入力されるとともに、第１、第２の各インバータ回路１００、２００を構成するそれぞれの半導体スイッチ素子２ａ〜２ｄ、８ａ〜８ｄの駆動信号は、制御回路３００から出力されている。この制御回路３００が第１、第２のインバータ回路１００、２００の各半導体スイッチ素子２ａ〜２ｄ、８ａ〜８ｄの動作を制御することで、負荷１８に対して所望の直流電圧を出力する。

次に、上記構成を備えたＤＣ／ＤＣコンバータの動作について説明する。
この実施の形態１のＤＣ／ＤＣコンバータにおいては、第１のインバータ回路１００の交流出力を直流平滑化した出力電圧は、第２のインバータ回路２００の交流出力を直流平滑化した出力電圧よりも低くなるように制御され、第１、第２のインバータ回路１００、２００を組み合わせて動作させる。この場合、低電圧側の第１のインバータ回路１００では、ハードスイッチングによってデューティ比制御を行う一方、高電圧側の第２のインバータ回路２００では、位相シフト方式を採用することでソフトスイッチングを行う。

まず、第１のインバータ回路１００は、直流電源１からの入力電圧を、第１のインバータ回路１００を構成する各半導体スイッチ素子２ａ〜２ｄをスイッチング駆動することによって電力変換を行う。

この場合、半導体スイッチ素子２ａ〜２ｄの内、半導体スイッチ素子２ａと２ｄ、または半導体スイッチ素子２ｂと２ｃが同時にオンした時に絶縁トランス３の一次側に電圧が発生し、二次側に電力が伝えられる。スイッチング動作は一般的には高周波のＰＷＭ動作を行い、半導体スイッチ素子２ａと２ｄ、または半導体スイッチ素子２ｂと２ｃが同時にオンする時間を等しくする。半導体スイッチ素子２ａと２ｄ、または半導体スイッチ素子２ｂと２ｃが同時にオンした場合において、直流電源１の電圧をＶｄｃ、絶縁トランス３の一次側巻線数をＮ_１、二次側巻線数をＮ_２とした場合、二次側巻線には図２（ａ）に示すようなＶｄｃ×Ｎ_２／Ｎ_１の電圧が発生する。

これに応じて出力平滑用リアクトル５には、図２（ｂ）に示すような電流が流れる。この場合、出力平滑用リアクトル５のインダクタンスをＬ、出力平滑用コンデンサ６の出力電圧をＶｏｕｔ１とすると、ピーク時の電流Δｉは次式で与えられる。

なお、それ以外の期間では、電流は出力平滑用リアクトル５→出力平滑用コンデンサ６→整流回路４→出力平滑用リアクトル５の経路で還流するため、電流は減少する。

次に、第１のインバータ回路１００の制御について、図３を用いて説明する。

制御回路３００は、出力平滑用コンデンサ６の電圧を電圧センサ７によってセンシングしている。制御回路３００は、その検出された電圧値Ｖｏｕｔ１と予め設定された出力電圧目標値Ｖｏｕｔ１＊との誤差である差電圧ΔＶｏｕｔ１（＝Ｖｏｕｔ１＊−Ｖｏｕｔ１）を差分器２０で求め、その差電圧ΔＶｏｕｔ１を誤差増幅部２１で増幅する。その後、ＰＷＭ制御部２２でこの差電圧ΔＶｏｕｔ１の大きさに応じたＰＷＭ波形をもつ駆動パルスを生成して半導体スイッチ素子２ａ〜２ｄを駆動する。このようなフィードバック制御を行うことにより、出力平滑用コンデンサ６の電圧値Ｖｏｕｔ１は出力電圧目標値Ｖｏｕｔ１＊に近付くように制御される。

次に、第２のインバータ回路２００の動作について、図４、図５、図６を用いて説明する。なお、電流の流れる経路は各図中において太い実線で示している。

第２のインバータ回路２００は、スイッチング損失を抑制するために位相シフト方式を採用することでソフトスイッチングを行う。
すなわち、例えば図４（ａ）に示すように、インバータ回路の半導体スイッチ素子８ａおよび８ｄがオン状態の時、絶縁トランス１１の一次側には直流電源１→半導体スイッチ素子８ａ→リアクトル１０→絶縁トランス１１→半導体スイッチ素子８ｄ→直流電源１の経路で電流が流れる。

この時、絶縁トランス１１の二次側には絶縁トランス１１→整流回路１２→出力平滑用リアクトル１３→出力平滑用コンデンサ１４→整流回路１２→絶縁トランス１１の経路で電流が流れることで絶縁トランス１１の一次側から二次側に電力伝達が行われる。

次に、図４（ｂ）に示すように、半導体スイッチ素子８ａがオフした時、一次側の電流経路はリアクトル１０→絶縁トランス１１→半導体スイッチ素子８ｄ→直流電源１→スナバコンデンサ９ａ→リアクトル１０の経路と、リアクトル１０→絶縁トランス１１→半導体スイッチ素子８ｄ→スナバコンデンサ９ｂ→リアクトル１０の経路で電流が流れる。

この時、半導体スイッチ素子８ａの両端電圧はスナバコンデンサ９ａの効果により、電圧の上昇が遅くなり、電圧上昇する前に電流遮断が行われるため、スイッチングロスが低減される。このようなスイッチングは一般にゼロボルトスイッチングと呼ばれる。また、スナバコンデンサ９ａと９ｂの各電圧の和は直流電源１の電圧に等しくなるので、スナバコンデンサ９ａの両端電圧の上昇とスナバコンデンサ９ｂの両端電圧の下降はほぼ等しくなる。

また、この時、二次側電流は出力平滑用リアクトル１３のエネルギーによって、出力平滑用リアクトル１３→出力平滑用コンデンサ１４→整流回路１２→出力平滑用リアクトル１３の経路、または、出力平滑用リアクトル１３→出力平滑用コンデンサ１４→整流回路１２→絶縁トランス１１→整流回路１２→出力平滑用リアクトル１３の経路で流れる。

図４（ｂ）の状態はスナバコンデンサ９ａの電圧がほぼ直流電源１の電圧に等しくなり、スナバコンデンサ９ｂの電圧がほぼゼロになるまで流れる。その状態になると、図４（ｃ）に示すリアクトル１０→絶縁トランス１１→半導体スイッチ素子８ｄ→半導体スイッチ素子８ｂの逆並列ダイオード→リアクトル１０の経路で電流が流れる。

次に、図４（ｄ）のように半導体スイッチ素子８ｂがオンするが、半導体スイッチ素子８がＩＧＢＴなど逆方向に電流が流れない素子の場合、図４（ｃ）と電流の流れる経路は変わらない。この時、半導体スイッチ素子８ｂの両端にかかる電圧（スナバコンデンサ９ｂの電圧）はほぼゼロであることから、半導体スイッチ素子８ｂのスイッチングロスはほぼゼロであり、ゼロボルトスイッチングとなる。

この状態から図５（ｅ）に示すように半導体スイッチ素子８ｄをオフすると、一次側電流経路はリアクトル１０→絶縁トランス１１→スナバコンデンサ９ｄ→半導体スイッチ素子８ｂの逆並列ダイオード→リアクトル１０の経路、およびリアクトル１０→絶縁トランス１１→スナバコンデンサ９ｃ→直流電源１→半導体スイッチ素子８ｂの逆並列ダイオード→リアクトル１０の経路となる。

この時、図４（ｂ）での説明と同様に、半導体スイッチ素子８ｄはゼロボルトスイッチングとなる。さらに電流が流れ続けると、スナバコンデンサ９ｃの電圧がほぼゼロボルトに低下する。そして、スナバコンデンサ９ｄの電圧が直流電源１の電圧にほぼ等しくなると、電流経路は図５（ｆ）に示すようにリアクトル１０→絶縁トランス１１→半導体スイッチ素子８ｃの逆並列ダイオード→直流電源１→半導体スイッチ素子８ｂの逆並列ダイオード→リアクトル１０となる。

次に、図５（ｇ）に示すように、半導体スイッチ素子８ｃをオンすると、絶縁トランス１１およびリアクトル１０には逆方向の電圧が印加され、電流経路は直流電源１→半導体スイッチ素子８ｃ→絶縁トランス１１→リアクトル１０→半導体スイッチ素子８ｂ→直流電源１の経路で電流が流れる。この時、半導体スイッチ素子８ｃは両端電圧がほぼゼロの状態でオンするため、ゼロボルトスイッチングとなりスイッチングロスが発生しない。

また、この時、絶縁トランス１１の二次側には絶縁トランス１１→整流回路１２→出力平滑用リアクトル１３→出力平滑用コンデンサ１４→整流回路１２→絶縁トランス１１の経路で電流が流れることで絶縁トランス１１の一次側から二次側に電力伝達が行われる。

次に、図５（ｈ）のように半導体スイッチ素子８ｂがオフした時、一次側の電流経路はリアクトル１０→スナバコンデンサ９ｂ→直流電源１→半導体スイッチ素子８ｃ→絶縁トランス１１→リアクトル１０の経路、およびリアクトル１０→スナバコンデンサ９ａ→半導体スイッチ素子８ｃ→絶縁トランス１１→リアクトル１０の経路で電流が流れる。

この時、半導体スイッチ素子８ｂの両端電圧はスナバコンデンサ９ｂの効果により、電圧の上昇が遅くなり、電圧上昇する前に電流遮断が行われるため、ゼロボルトスイッチングとなる。また、この時、二次側電流は出力平滑用リアクトル１３のエネルギーによって、出力平滑用リアクトル１３→出力平滑用コンデンサ１４→整流回路１２→出力平滑用リアクトル１３、または出力平滑用リアクトル１３→出力平滑用コンデンサ１４→整流回路１２→絶縁トランス１１→整流回路１２→出力平滑用リアクトル１３の経路で流れる。

図５（ｈ）の状態は、スナバコンデンサ９ｂの電圧がほぼ直流電源１の電圧に等しくなり、スナバコンデンサ９ａの電圧がほぼゼロになるまで流れる。そして、その状態になると、図６（ｉ）に示すリアクトル１０→半導体スイッチ素子８ａの逆並列ダイオード→半導体スイッチ素子８ｃ→絶縁トランス１１→リアクトル１０の経路で電流が流れる。

次に、図６（ｊ）に示すように半導体スイッチ素子８ａがオンするが、図６（ｉ）と電流の流れる経路は変わらない。この時、半導体スイッチ素子８ａの両端にかかる電圧（スナバコンデンサ９ａの電圧）はほぼゼロであることから、ゼロボルトスイッチングとなる。

この状態から図６（ｋ）に示すように半導体スイッチ素子８ｃをオフすると、一次側電流経路はリアクトル１０→半導体スイッチ素子８ａの逆並列ダイオード→スナバコンデンサ９ｃ→絶縁トランス１１→リアクトル１０の経路、およびリアクトル１０→半導体スイッチ素子８ａの逆並列ダイオード→直流電源１→スナバコンデンサ９ｄ→絶縁トランス１１→リアクトル１０の経路となる。

この時、半導体スイッチ素子８ｃはゼロボルトスイッチングとなる。さらに電流が流れ続けると、スナバコンデンサ９ｄの電圧がほぼゼロボルトに低下し、スナバコンデンサ９ｃの電圧が直流電源１の電圧にほぼ等しくなる。そうすると、電流経路は図６（ｌ）に示すように、リアクトル１０→半導体スイッチ素子８ａの逆並列ダイオード→直流電源１→半導体スイッチ素子８ｄの逆並列ダイオード→絶縁トランス１１→リアクトル１０となる。その後、半導体スイッチ素子８ｄがオンして図４（ａ）の状態に戻る。

このように、第２のインバータ回路２００は、以上のような動作を行うので、第２のインバータ回路２００を構成する各半導体スイッチ素子８ａ〜８ｄについて、対角に位置する半導体スイッチ素子８ａと８ｄ、または半導体スイッチ素子８ｂと８ｃがオンする時間比率が高い程、二次側の出力平滑用コンデンサ１４に発生する出力電圧を高くすることが可能となる。しかも、図４〜図６で説明したような位相シフト方式の制御により、第２のインバータ回路２００は、スイッチング損失を抑制したソフトスイッチング動作が可能となる。

次に、第１、第２のインバータ回路１００、２００の各交流出力をそれぞれ直流平滑化して得られる各電圧の総和である合計出力電圧値を制御する手法について説明する。

この実施の形態１では、第１のインバータ回路１００の交流出力を直流平滑化した出力電圧と、第２のインバータ回路２００の交流出力を直流平滑化した出力電圧との総和である合計出力電圧値を、予め設定された合計出力電圧目標値Ｖｏｕｔ＊に制御するため、第１のインバータ回路１００を構成する各半導体スイッチ素子２ａ〜２ｄをスイッチングする際のデューティ比を制御してＰＷＭ動作を行う。

ここで、上記説明の通り、制御回路３００には、各出力平滑用コンデンサ６及び１４の電圧をそれぞれ電圧センサ７及び１５によってセンシングした電圧値Ｖｏｕｔ１及びＶｏｕｔ２が入力されている。したがって、制御回路３００は、センシングされた電圧値Ｖｏｕｔ１及びＶｏｕｔ２、予め設定された合計出力電圧目標値Ｖｏｕｔ＊、並びに第１のインバータ回路１００の交流出力を直流平滑化した電圧の仮目標値Ｖｏｕｔ１＊＊を用いて、第１のインバータ回路１００についての出力電圧目標値Ｖｏｕｔ１＊を次のようにして算出する。

すなわち、図７に示すように、両電圧センサ７、１５によってセンシングされた電圧の総和である合計出力電圧値（＝Ｖｏｕｔ１＋Ｖｏｕｔ２）と合計出力電圧目標値Ｖｏｕｔ＊との差電圧ΔＶｏｕｔ（＝Ｖｏｕｔ＊−（Ｖｏｕｔ１＋Ｖｏｕｔ２））を差分器２３で求める。そして、この差電圧ΔＶｏｕｔを第１のインバータ回路１００に接続された出力平滑用コンデンサ６の電圧の仮目標値Ｖｏｕｔ１＊＊に対して加算器２４によって加算する。この場合、上記の仮目標値Ｖｏｕｔ１＊＊は、ゼロから第１のインバータ回路１００が最大のデューティ比の下で出力可能な電圧の間の任意の値とする。そして、加算器２４で加算された結果を新たな第１のインバータ回路１００についての出力電圧目標値Ｖｏｕｔ１＊（＝Ｖｏｕｔ１＊＊＋ΔＶｏｕｔ）として設定し、この出力電圧目標値Ｖｏｕｔ１＊を図３に示した前述の差分器２０に入力し、その差電圧ΔＶｏｕｔ１を誤差増幅部２１で増幅する。次いでＰＷＭ制御部２２で差電圧ΔＶｏｕｔ１の大きさに応じたＰＷＭ波形をもつ駆動パルスを生成して半導体スイッチ素子２ａ〜２ｄを駆動する。

この場合、第１のインバータ回路１００で扱う電力は、第２のインバータ回路２００で取り扱う電力よりも小さいため、この第１のインバータ回路１００を構成する各半導体スイッチ素子２ａ〜２ｄで発生するスイッチング損失も小さくなる。したがって、半導体スイッチ素子２ａ〜２ｄの駆動周波数を第２のインバータ回路２００を構成する半導体スイッチ素子８ａ〜８ｄの駆動周波数よりも高く設定することが可能となる。

以上のように、この実施の形態１のＤＣ／ＤＣコンバータは、上記のような低電圧側のハードスイッチング回路構成の第１のインバータ回路１００と、高電圧側のソフトスイッチング回路構成の第２のインバータ回路２００とを備えているので、取り扱う電力が大きくなる高電圧側の第２のインバータ回路２００では低損失となる一方、微細な出力電圧制御が必要となる低電圧側の第１のインバータ回路１００では高精度の電圧制御が可能となり、一般的に両立が困難な低損失と高精度の電圧制御を同時に実現することが可能となる。また、第１のインバータ回路１００の駆動周波数を高く設定できるため、同じく出力電圧の高精度制御が可能となる。

なお、上記説明における自己消弧型の半導体スイッチ素子２ａ〜２ｄ、半導体スイッチ素子８ａ〜８ｄはＩＧＢＴ以外にも、ＧＣＴ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等でもよい。また、リアクトル１０は絶縁トランス１１の漏れインダクタンスで兼ねても良く、半導体スイッチ素子２ａ〜２ｄ、半導体スイッチ素子８ａ〜８ｄをＭＯＳＦＥＴで構成した場合には逆並列ダイオードに電流を通過させない同期整流動作をさせてもよい。さらに、第１、第２のインバータ回路１００、２００は、フルブリッジ型のインバータ回路としているが、これに限らずハーフブリッジ型のインバータ回路など、他の回路構成でも構わない。また、この実施の形態１では、ゼロボルトスイッチングを行っているが、ゼロ電流スイッチングを行うことも可能である。

実施の形態２．
上記の実施の形態１では、図７および図３に示した構成により、第１、第２のインバータ回路１００、２００の各交流出力をそれぞれ直流平滑化して得られる各電圧の総和である合計出力電圧値を合計出力電圧目標値Ｖｏｕｔ＊に制御するために、第１のインバータ回路１００の半導体スイッチ素子２ａ〜２ｄをスイッチングする場合のデューティ比を制御してＰＷＭ動作を行う手法について説明した。

これに対して、この実施の形態２では、合計出力電圧値（＝Ｖｏｕｔ１＋Ｖｏｕｔ２）を合計出力電圧目標値Ｖｏｕｔ＊に制御する場合において、第１のインバータ回路１００を構成する半導体スイッチ素子２ａ〜２ｄをスイッチング駆動する際のデューティ比が予め設定した最大値または最小値を超える場合に対処するための制御について説明する。

制御回路３００は、図７に示した場合と同様に、センシングされた電圧値Ｖｏｕｔ１及びＶｏｕｔ２、予め設定された合計出力電圧目標値Ｖｏｕｔ＊、並びに第１のインバータ回路１００の交流出力を直流平滑化した電圧の仮目標値Ｖｏｕｔ１＊＊を用いて、第１のインバータ回路１００についての出力電圧目標値Ｖｏｕｔ１＊を算出する。

この第１のインバータ回路１００についての出力電圧目標値Ｖｏｕｔ１＊は、図３の場合とは異なり、図８に示すように、まず、デューティ変換回路２５によって出力電圧目標値Ｖｏｕｔ１＊の大きさに応じたデューティ比を指定するデューティ指令値Ｘ１に変換される。

ここで、デューティ変換回路２５から出力されるデューティ指令値Ｘ１が、その後段に設置された最大値および最小値を決定するリミッタ２６の範囲内の場合、デューティ指令値Ｘ１はリミッタ２６で何ら制限されることなくそのまま次段のＰＷＭ制御部２２に入力される。そして、ＰＷＭ制御部２２からはそのデューティ指令値Ｘ１に基づくＰＷＭ波形をもつ駆動パルスが生成されて第１のインバータ回路１００を構成する各半導体スイッチ素子２ａ〜２ｄが駆動される。

これに対して、デューティ指令値Ｘ１がリミッタ２６で規定される最大値および最小値の範囲外の場合、第１のインバータ回路１００については、リミッタ２６で規定された限度値Ｘ２が次段のＰＷＭ制御部２２に入力される。そして、ＰＷＭ制御部２２からはその限度値Ｘ２に基づくＰＷＭ波形をもつ駆動パルスが生成されて第１のインバータ回路１００を構成する各半導体スイッチ素子２ａ〜２ｄが駆動される。

さらに、デューティ変換回路２５から出力されるデューティ指令値Ｘ１がリミッタ２６で規定される上限値または下限値を超える場合、制御回路３００は、第２のインバータ回路２００も同時にデューティ比を変更して駆動制御することにより、全体出力平滑用コンデンサ１６の電圧値Ｖｏｕｔを合計出力電圧目標値Ｖｏｕｔ＊に追従させるようにする。この点について、以下説明する。

まず、第１のインバータ回路１００についてのデューティ指令値Ｘ１がリミッタ２６の上限値以上となる場合の第２のインバータ回路２００の制御について説明する。

デューティ指令値Ｘ１がリミッタ２６の上限値以上となる場合には、差分器２７でデューティ指令値Ｘ１と上限値との差分ΔＸが演算され、この差分ΔＸがデューティ補正値として出力される。一方、第２のインバータ回路２００に接続された出力平滑用コンデンサ１４の電圧の仮目標値Ｖｏｕｔ２＊＊に基づいて、デューティ変換回路２９は仮目標値Ｖｏｕｔ２＊＊の大きさに応じたデューティ比を指定するデューティ指令値Ｘ３に変換する。そして、このデューティ指令値Ｘ３に上記のデューティ補正値ΔＸが加算器３０で加算され、その加算値Ｘ４がＰＷＭ制御部３１に入力される。そして、ＰＷＭ制御部３１からはその補正後のデューティ指令値Ｘ４に基づくＰＷＭ波形を有する駆動パルスが生成されて第２のインバータ回路２００を構成する各半導体スイッチ素子８ａ〜８ｄが駆動される。この場合、第２のインバータ回路２００は、スイッチング損失を抑制するために位相シフト方式を採用しているので、対角に位置する半導体スイッチ素子８ａと８ｄ、および半導体スイッチ素子８ｂと８ｃがオンする時間比率が高くなるように制御される。

これにより、第２のインバータ回路２００に接続された出力平滑用コンデンサ１４の電圧は上昇し、それに伴い全体出力平滑用コンデンサ１６の電圧も上昇する。そのため、第１のインバータ回路１００についての出力電圧目標値Ｖｏｕｔ１＊は低下するため、第１のインバータ回路１００を駆動するＰＷＭ波形をもつ駆動パルスのデューティ比も減少する。

次に、第１のインバータ回路１００についてのデューティ指令値Ｘ１がリミッタ２６の下限値以下となる場合の第２のインバータ回路２００の制御について説明する。

デューティ指令値Ｘ１がリミッタ２６の下限値以下となる場合には、上記と同様に、差分器２７でデューティ指令値Ｘ１と下限値との差分ΔＸが演算され、この差分ΔＸがデューティ補正値として出力される。一方、第２のインバータ回路２００に接続された出力平滑用コンデンサ１４の電圧の仮目標値Ｖｏｕｔ２＊＊に基づいて、デューティ変換回路２９は仮目標値Ｖｏｕｔ２＊＊の大きさに応じたデューティ比を指定するデューティ指令値Ｘ３に変換する。そして、このデューティ指令値Ｘ３に上記のデューティ補正値ΔＸが加算器３０で加算される。ただし、この場合、デューティ指令値Ｘ３に加算されるデューティ補正値ΔＸは負の値となるため、第２のインバータ回路２００に対する補正後のデューティ指令値Ｘ４は、補正前のデューティ指令値Ｘ３よりも小さい値となる。

次いで、補正後のデューティ指令値Ｘ４がＰＷＭ制御部３１に入力されるので、ＰＷＭ制御部３１からはその補正後のデューティ指令値Ｘ４に基づくＰＷＭ波形をもつ駆動パルスが生成されて第２のインバータ回路２００を構成する各半導体スイッチ素子８ａ〜８ｄが駆動される。この場合、第２のインバータ回路２００は、スイッチング損失を抑制するために位相シフト方式を採用しているので、対角に位置する半導体スイッチ素子８ａと８ｄ、および半導体スイッチ素子８ｂと８ｃがオンする時間比率が低くなるように制御される。

これにより、第２のインバータ回路２００に接続された出力平滑用コンデンサ１４の電圧は下降し、それに伴い全体出力平滑用コンデンサ１６の電圧も下降する。そのため、第１のインバータ回路１００の出力電圧目標値Ｖｏｕｔ１＊は増加するため、第１のインバータ回路１００を駆動するＰＷＭ波形をもつ駆動パルスのデューティ比も増加する。

上記の制御を行う場合、第１のインバータ回路１００に対して駆動パルスを生成するためのデューティ比制御の応答速度は、第２のインバータ回路２００に対して駆動パルスを生成するためのデューティ比制御の応答速度よりも高速になるように設定することが好ましい。これにより、第１のインバータ回路１００のデューティ比制御の応答速度は、第２のインバータ回路２００のデューティ比制御の応答速度よりも高速であるので、常に安定した出力電圧制御を実現することができる。

以上のように、この実施の形態２では、低電圧側の第１のインバータ回路１００を駆動制御する際のデューティ比が予め設定した最大値または最小値を超える場合には、高電圧側の第２のインバータ回路２００でデューティ比を変更する制御を行うので、第１のインバータ回路１００のデューティ比制御だけで対処できなくなった場合にも第２のインバータ回路２００のデューティ比を補正することによって、高精度に出力電圧を維持することができ、全体出力平滑用コンデンサ１６の電圧を目標値に追従させることが可能となる。

実施の形態３．
上記の実施の形態１では、第１、第２のインバータ回路１００、２００の各交流出力をそれぞれ直流平滑化して得られる各電圧の総和である合計出力電圧値を予め設定された合計出力電圧目標値Ｖｏｕｔ＊に制御するため、図７に示したように、各出力平滑用コンデンサ６、１４に対して個別に設けられた電圧センサ７、１５でセンシングされた各電圧値Ｖｏｕｔ１、Ｖｏｕｔ２を加算して合計出力電圧値（＝Ｖｏｕｔ１＋Ｖｏｕｔ２）として利用している。

これに対して、この実施の形態３では、図９に示すように、全体出力平滑用コンデンサ１６に対して設けられた電圧センサ１７によってセンシングされた電圧値Ｖｏｕｔを合計出力電圧として利用する。図９におけるその他の構成は図７に示した場合と同様であるので詳しい説明は省略する。

したがって、図９の構成においても、図７の場合と同様、加算器２４からは、新たな第１のインバータ回路１００の出力電圧目標値Ｖｏｕｔ１＊が出力されるので、この出力電圧目標値Ｖｏｕｔ１＊を図３に示した前述の差分器２０に入力し、その差電圧ΔＶｏｕｔ１を誤差増幅部２１で増幅し、次いでＰＷＭ制御部２２で差電圧ΔＶｏｕｔ１の大きさに応じたＰＷＭ波形をもつ駆動パルスを生成して半導体スイッチ素子２ａ〜２ｄを駆動する。

このように、この実施の形態３では、低電圧側の第１のインバータ回路１００のデューティ比を制御したＰＷＭ動作によって、電圧センサ１７でセンシングして得られた合計出力電圧値Ｖｏｕｔが合計出力電圧目標値Ｖｏｕｔ＊に制御される。

なお、第１のインバータ回路１００をスイッチング駆動する場合のデューティ比が予め設定した最大値または最小値を超える場合には、上記の実施の形態２に示した場合と同様にして第２のインバータ回路２００をスイッチング駆動する際のデューティ比を補正する。

以上のように、この実施の形態３では、全体出力平滑用コンデンサ１６の電圧を電圧センサ１７でセンシングして得られた電圧値Ｖｏｕｔに基づいて低電圧側の第１のインバータ回路１００のデューティ比を制御したＰＷＭ動作を行うので、電圧センサの個数を削減しても出力電圧を高精度に制御することができ、かつ装置全体の構成を簡素にすることが可能となる。

なお、この発明は、上記の実施の形態１〜３の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲において、各実施の形態１〜３の構成の一部に変形を加えたり、構成の一部を省略することができ、さらに、各実施の形態１〜３の構成を適宜組み合わせることが可能である。

１直流電源、１００第１のインバータ回路、２ａ〜２ｄ半導体スイッチ素子、
３絶縁トランス、４整流回路、５出力平滑用リアクトル、
６出力平滑用コンデンサ、７電圧センサ、２００第２のインバータ回路、
８ａ〜８ｄ半導体スイッチ素子、９ａ〜９ｄスナバコンデンサ、１０リアクトル、１１絶縁トランス、１２整流回路、１３出力平滑用リアクトル、
１４出力平滑用コンデンサ、１５電圧センサ、１６全体出力平滑用コンデンサ、
１７電圧センサ、１８負荷、３００制御回路。

Claims

直流電源に対して並列に接続される第１のインバータ回路及び第２のインバータ回路と、上記第１のインバータ回路の交流側に接続される第１の絶縁トランスと、上記第２のインバータ回路の交流側に接続される第２の絶縁トランスと、上記第１の絶縁トランス及び上記第２の絶縁トランスの二次側巻線にそれぞれ接続される第１の整流回路及び第２の整流回路と、上記第１の整流回路の出力を平滑する第１の平滑用コンデンサと、上記第１の平滑用コンデンサの正極に直列に接続されて上記第２の整流回路の出力を平滑する第２の平滑用コンデンサとから構成され、上記第１の平滑用コンデンサ及び上記第２の平滑用コンデンサの合計電圧を負荷に供給するＤＣ／ＤＣコンバータであって、
上記第２の平滑用コンデンサの電圧は上記第１の平滑用コンデンサの電圧より高く設定されるとともに、上記第１のインバータ回路はハードスイッチング回路により、上記第２のインバータ回路はソフトスイッチング回路によりそれぞれ構成されていることを特徴とするＤＣ／ＤＣコンバータ。
上記第１のインバータ回路のスイッチング周波数は、上記第２のインバータ回路のスイッチング周波数よりも高く設定されていることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
上記第１の平滑用コンデンサ及び上記第２の平滑用コンデンサの合計電圧をセンシングする電圧センサを備え、この電圧センサの検出電圧値に基づいて上記合計電圧を制御する際には上記第１のインバータ回路のデューティ比を制御することを特徴とする請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
上記第１のインバータ回路のデューティ比が予め設定された値を越えた場合には上記第２のインバータ回路のデューティ比を増加させることを特徴とする請求項１から請求項３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
上記第１のインバータ回路のデューティ比が予め設定された値以下となった場合には上記第２のインバータ回路のデューティ比を減少させることを特徴とする請求項１から請求項３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
上記第１のインバータ回路のデューティ比制御を行う場合の応答速度は、上記第２のインバータ回路のデューティ比制御を行う場合の応答速度よりも高速であることを特徴とする請求項１から請求項５のいずれか１項に記載のＤＣ／ＤＣコンバータ。