JP2009016634A5 - - Google Patents

Download PDF

Info

Publication number
JP2009016634A5
JP2009016634A5 JP2007177958A JP2007177958A JP2009016634A5 JP 2009016634 A5 JP2009016634 A5 JP 2009016634A5 JP 2007177958 A JP2007177958 A JP 2007177958A JP 2007177958 A JP2007177958 A JP 2007177958A JP 2009016634 A5 JP2009016634 A5 JP 2009016634A5
Authority
JP
Japan
Prior art keywords
semiconductor package
substrate
pins
mounting structure
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007177958A
Other languages
English (en)
Other versions
JP2009016634A (ja
JP4892425B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007177958A priority Critical patent/JP4892425B2/ja
Priority claimed from JP2007177958A external-priority patent/JP4892425B2/ja
Publication of JP2009016634A publication Critical patent/JP2009016634A/ja
Publication of JP2009016634A5 publication Critical patent/JP2009016634A5/ja
Application granted granted Critical
Publication of JP4892425B2 publication Critical patent/JP4892425B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (7)

  1. ピン接続用のパッドが形成された配線基板と、ピンが取り付けられたピン付き基板とが接合されて形成された半導体パッケージを、前記ピンと電気的に接続されるコンタクトが設けられたソケットに挿入して装着する半導体パッケージの実装構造であって、
    前記ソケットには、前記半導体パッケージが収容されるセット凹部が設けられ、
    前記半導体パッケージは、前記配線基板とピン付き基板の一方の外側面が他方の外側面よりも外側に延出して形成され、
    前記セット凹部の内側面に前記一方の外側面がガイドされて半導体パッケージがソケットに装着されていることを特徴とする半導体パッケージの実装構造。
  2. 前記半導体パッケージは、前記ピン付き基板が前記配線基板よりも外形形状が大きく、かつピン付き基板の外側面が配線基板の外側面よりも外側に延出して形成され、
    前記セット凹部の内側面に前記ピン付き基板の外側面がガイドされて半導体パッケージが装着されていることを特徴とする請求項1記載の半導体パッケージの実装構造。
  3. 前記ピン付き基板は、樹脂成形によって形成された樹脂基板に一体にピンが立設されて形成されていることを特徴とする請求項2記載の半導体パッケージの実装構造。
  4. 前記半導体パッケージは、前記配線基板が前記ピン付き基板よりも外形形状が大きく、かつ配線基板の外側面がピン付き基板の外側面よりも外側に延出して形成され、
    前記セット凹部の内側面に前記配線基板の外側面がガイドされて半導体パッケージが装着されていることを特徴とする請求項1記載の半導体パッケージの実装構造。
  5. 請求項2記載の半導体パッケージの実装構造において使用される半導体パッケージであって、
    前記ピン付き基板が前記配線基板よりも外形形状が大きく、かつピン付き基板の外側面が配線基板の外側面よりも外側に延出して形成されていることを特徴とする半導体パッケージ。
  6. 前記ピン付き基板は、樹脂成形によって形成された樹脂基板に一体にピンが立設されて形成されていることを特徴とする請求項5記載の半導体パッケージ。
  7. 請求項4記載の半導体パッケージの実装構造において使用される半導体パッケージであって、
    前記配線基板が前記ピン付き基板よりも外形形状が大きく、かつ配線基板の外側面がピン付き基板の外側面よりも外側に延出して形成されていることを特徴とする半導体パッケージ。
JP2007177958A 2007-07-06 2007-07-06 半導体パッケージの実装構造および半導体パッケージ Active JP4892425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007177958A JP4892425B2 (ja) 2007-07-06 2007-07-06 半導体パッケージの実装構造および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007177958A JP4892425B2 (ja) 2007-07-06 2007-07-06 半導体パッケージの実装構造および半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011108068A Division JP5242736B2 (ja) 2011-05-13 2011-05-13 半導体パッケージの実装構造

Publications (3)

Publication Number Publication Date
JP2009016634A JP2009016634A (ja) 2009-01-22
JP2009016634A5 true JP2009016634A5 (ja) 2010-05-13
JP4892425B2 JP4892425B2 (ja) 2012-03-07

Family

ID=40357169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007177958A Active JP4892425B2 (ja) 2007-07-06 2007-07-06 半導体パッケージの実装構造および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4892425B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383225B2 (ja) 2008-02-06 2014-01-08 富士フイルム株式会社 インク組成物、インクジェット記録方法、および印刷物
JP6064440B2 (ja) * 2012-08-27 2017-01-25 富士通株式会社 電子装置、電子装置の製造方法、および電子部品の単体試験方法
CN109148421B (zh) * 2018-08-31 2020-04-28 成都天箭科技股份有限公司 一种微波单片集成电路接地结构及其安装工艺
US10510713B1 (en) * 2018-10-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and method of manufacturing the same
CN116364660B (zh) * 2023-05-24 2023-11-28 浙江常淳科技有限公司 一种集成电路封装定位装置及定位方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6317548A (ja) * 1986-07-09 1988-01-25 Fujitsu Ltd 半導体パツケ−ジ及びその製造方法
JP2646331B2 (ja) * 1993-09-24 1997-08-27 オーガット インコーポレイテッド リードピンキャリア
JPH08271578A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 半導体装置のテストソケット
JPH11185915A (ja) * 1997-12-22 1999-07-09 Toyo Commun Equip Co Ltd エリアアレイパッケージ用ソケット
JP4384316B2 (ja) * 1999-12-06 2009-12-16 イビデン株式会社 電子部品モジュール
JP2003123922A (ja) * 2001-10-11 2003-04-25 Sony Corp 半導体装置とソケットまたは実装基板との接続構造

Similar Documents

Publication Publication Date Title
JP2008193097A5 (ja)
JP2008187054A5 (ja)
JP2009130196A5 (ja)
TW200710867A (en) Semiconductor memory card and manufacturing method thereof
WO2008090734A1 (ja) 電力用半導体装置
JP2007005800A5 (ja)
EP2284888A3 (en) Interposer, module and electronics device including the same
US6998702B1 (en) Front edge chamfer feature for fully-molded memory cards
WO2009066504A1 (ja) 部品内蔵モジュール
JP2009513026A5 (ja)
WO2006094025A3 (en) Fabricated adhesive microstructures for making an electrical connection
TW200627562A (en) Chip electrical connection structure and fabrication method thereof
JP2006339559A5 (ja)
JP2009532912A5 (ja)
JP2008085169A5 (ja)
JP2007184385A5 (ja)
JP2009016634A5 (ja)
JP2014510407A5 (ja)
JP2009147165A5 (ja)
WO2008126564A1 (ja) 放熱部材、それを用いた回路基板、電子部品モジュール及びその製造方法
NZ587889A (en) Semiconductor device, and communication apparatus and electronic apparatus having the same
WO2008155522A3 (en) Improvements relating to semiconductor packages
WO2012063321A1 (ja) パッケージ
JP2007294488A5 (ja)
TW200636939A (en) Semiconductor device package, method of manufacturing the same, and semiconductor device