JP2009004709A - 回路基板、その製造方法、電子装置 - Google Patents

回路基板、その製造方法、電子装置 Download PDF

Info

Publication number
JP2009004709A
JP2009004709A JP2007166721A JP2007166721A JP2009004709A JP 2009004709 A JP2009004709 A JP 2009004709A JP 2007166721 A JP2007166721 A JP 2007166721A JP 2007166721 A JP2007166721 A JP 2007166721A JP 2009004709 A JP2009004709 A JP 2009004709A
Authority
JP
Japan
Prior art keywords
circuit board
ceramic layer
semiconductor chip
resin laminate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007166721A
Other languages
English (en)
Other versions
JP4832369B2 (ja
Inventor
Nobuyuki Hayashi
信幸 林
Yoshihiko Imanaka
佳彦 今中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007166721A priority Critical patent/JP4832369B2/ja
Publication of JP2009004709A publication Critical patent/JP2009004709A/ja
Application granted granted Critical
Publication of JP4832369B2 publication Critical patent/JP4832369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】樹脂積層体よりなる回路基板、およびかかる回路基板上に半導体チップを実装した半導体装置において、回路基板の力学的強度を補強し、かつ回路基板を介した放熱特性を向上させる手段を提供する。
【解決手段】回路基板は、各々配線パターン４３を担持し、さらに前記配線パターンに接続されたビアプラグ４３を有する複数のビルドアップ樹脂層４１Ａ〜４１Ｅの積層よりなる樹脂積層体４１を備え、さらに前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層４７、４８が、それぞれ形成されており、少なくとも前記第１および第２のセラミック層の一方は、凹凸断面を有する。
【選択図】図５

Description

本発明は一般に半導体装置に係り、特に樹脂材料を使った多層回路基板、およびかかる多層回路基板を使った半導体装置に関する。
今日の高性能半導体装置では、半導体チップを担持するパッケージ基板として樹脂多層基板が使われている。一方、最近の高性能半導体装置では半導体チップに激しい発熱が生じ、しかも半導体チップは樹脂基板に比較して大きな弾性率を有するため、かかる半導体チップを担持する樹脂多層基板には、熱応力に起因する反りが発生しやすい。そこでこのような半導体装置を回路基板上にはんだバンプなどを介して実装した場合、半導体チップの発熱に伴ってバンプに大きな応力が印加され、半導体チップとパッケージ基板、あるいはパッケージ基板回路基板の間の電気的および機械的な接合が破壊されたり損傷したりする問題が生じる。
そこでこのようなパッケージ基板の反りを抑制するため、従来、パッケージ基板を構成する樹脂多層基板の中心部にガラスクロスで補強されたコア層を配設した弾性率の大きい樹脂多層基板が使われている。
特開昭５５−０１１８８８号公報 特開２００６−１００４６３号公報 特開２００４−２００６１４号公報
一方、半導体チップを実装するパッケージ基板は、半導体チップから発生する熱を効率よく外部へ放散するため、伝熱板や放熱板を設けることがなされている。このような伝熱板や放熱板は、一般に銅など金属やその他の高熱伝導材料より形成されており、半導体チップを搭載する回路基板の裏面または両面に接合される。あるいは、半導体チップを伝熱板や放熱板に直接搭載したり、あるいは半導体チップを、放熱を目的としたビア（サーマルビアプラグ）にコンタクトさせ、半導体チップから発生した熱をこのサーマルビアプラグから伝熱板に吸収させたりする構成が使われている。この伝熱板に吸収させた熱を放熱板から外部に放散させることにより、半導体チップの熱暴走による回路の誤作動や回路自身の破壊が防止され、熱保護がなされる。
図１は、従来のコアを有するサーマルビアプラグを設けた多層配線基板１１の構成を示す。
図１を参照するに、前記多層配線基板１１の中心部にはガラスクロスに樹脂を含浸させた厚さが４０〜６０μｍのコア部１１Ｃが設けられており、前記コア部１１Ｃの上には、それぞれ配線パターン１２Ａ、１２Ｂおよびビアプラグ１３Ａ、１３Ｂを有するビルドアップ絶縁膜１１Ａ，１１Ｂが形成されている。また前記コア部１１Ｃの下には、それぞれ配線パターン１２Ｄ，１２Ｅおよびビアプラグ１３Ｄ，１３Ｅを有するビルドアップ絶縁膜１１Ｄ、１１Ｅが形成されている。
さらに前記コア部１１Ｃを貫通して、前記配線層１２Ａと配線層１２Ｄを接続するスルービアプラグ１２Ｃが形成されている。また前記ビアプラグ１３Ａ，１３Ｂ，１３Ｅ，１３Ｅは、そのうちに、サーマルビアプラグとして機能するビアプラグ１３Ｔを含んでいる。
また最外部のビルドアップ絶縁膜１１Ｂ，１１Ｅ上にはソルダレジスト膜１４Ｂ，１４Ｅがそれぞれ形成されており、前記ソルダレジスト膜１４Ｂ中には、電極パッド１５Ａが、また前記ソルダレジスト膜１４Ｅ中には、電極パッド１５Ｂが形成されている。
このようにして形成された多層配線基板１１上には半導体チップ１６がフェースダウン状態で実装され、半導体チップ１６の電極バンプ１６Ａが対応する電極パッド１５Ａに接合される。また前記半導体チップ１６とソルダレジスト膜１４Ｂの間には、アンダーフィル樹脂層１６Ｂが充填される。
また前記多層配線基板１１の裏側においては、前記電極パッド１５Ｂに、前記半導体チップ１６と多層配線基板１１よりなる半導体装置を回路基板に実装するためにはんだバンプ（図示せず）が形成される。
しかし、このようなコア部１１Ｃを有する多層配線基板１１では、コア層を含めた基板全体の厚さが５００μｍを超えてしまう場合があり、このような場合には、前記スルービアプラグ１２Ｃの長さがやはり５００μｍを超えてしまうため、かかる長い信号路を伝送される信号は、インダクタンスの影響により遅延を受けてしまう。またサーマルビアプラグ１３Ｔにより形成される伝熱路の長さも長くなり、伝熱路の熱抵抗が増大してしまう。さらにサーマルビアプラグ１３Ｔは一般にビア径が１００μｍ以下であり、元来熱抵抗が高い問題を有している。
これに対し、前記図１の構成においてコア部１１Ｃを除去し、多層配線基板の厚さを低減させることも考えられるが、このようにコア部１１Ｃを除去した場合、多層配線基板全体の弾性率が例えば２０ＧＰａから１０ＧＰａ程度、あるいはそれ以下まで減少してしまい、基板の反りや変形が大きな問題になる。このように半導体チップ１６を担持する多層配線基板が反った場合、かかる多層配線基板と、前記多層配線基板を有する半導体装置が実装される回路基板の接合部には大きな応力が印加され、接合部が破壊されたり損傷したりする問題が生じる。
従来のコアレス基板では、このような基板の反りを抑制するために、外周部に沿って、図１に示す補強部材（スティフナ）１７を設けることが行われているが、このような補強部材を設けても、反りが抑制されるのが外周部分だけであり、基板中、大部分の領域では反りあるいは変形を十分に抑制することができない。
また高周波モジュールに使われる多層配線基板においては、図２（Ａ）、（Ｂ）に示すようにコアレス多層配線基板の裏面に、放熱および力学的補強のため金属基板を設け、かかる金属基板にサーマルビアプラグを介してコンタクトする構造が提案されている。ただし図２（Ａ）は、かかる高周波モジュール２１の平面図のうち、片側を示す図、図２（Ｂ）は図２（Ａ）の断面図である。
図２（Ａ）、（Ｂ）を参照するに、高周波モジュール２１は絶縁樹脂層２２と、前記絶縁樹脂層２２の表裏にそれぞれ形成され、マイクロストリップラインを構成する導体パターン２３Ａおよび導体膜２３Ｂを有し、前記絶縁樹脂膜２２の裏面には、放熱部材および力学的補強部材として機能する金属基板２５が設けられている。
前記絶縁樹脂層２２の表側には半導体チップ２４がフェースダウン状態で、バンプ２４Ａにより、前記導体パターン２３Ａにコンタクトして実装されており、さらに前記半導体チップ２４は、同様なバンプ２４を介して、前記絶縁樹脂層２２中に形成されたサーマルビアプラグ２３Ｔにコンタクトする。前記サーマルビアプラグ２３Ｔは前記絶縁樹脂層２２中を貫通し、前記導体膜２３Ｂを介して前記金属基板２５に熱的にコンタクトする。
しかし、図２（Ａ）、（Ｂ）の構成の場合、先にも述べたようにサーマルビアプラグ２３Ｔの径は一般に１００μｍ以下であり、熱抵抗が高いため、サーマルビアプラグ２３Ｔを介した効率的な放熱のためには、絶縁樹脂層２３の膜厚を減少させる必要がある。しかし、絶縁樹脂層２３の膜厚を減少させると、その絶縁耐圧が低下してしまい、また絶縁樹脂層２３と半導体チップ１６との熱膨張差に起因して接合部に応力が発生し、コンタクトの信頼性が低下する問題が生じる。さらに、マイクロストリップラインでは、絶縁樹脂層２３の膜厚を任意に減少させることはできない。
ところで、高周波用途の半導体装置では、電磁シールドのため、半導体チップを樹脂封止し、さらに封止樹脂をメタライズすることが行われている。
図３は、前記図１の構造の半導体装置を高周波用途に適用した場合の例を示しているが、前記図１の構成においてソルダレジスト層１４Ｂ、１４Ａが除去されており、ビルドアップ絶縁膜１１Ｂ上に、前記半導体チップ１６を覆うように封止樹脂層１７が形成され、その表面にメタリゼーション層１７Ｍが形成されている。
図４（Ａ）、（Ｂ）は、マイクロストリップラインを有する別の高周波モジュール２１Ａの構成を示すが、図４の構成では、前記図２の構成をパッケージ本体２５中に実装し、さらに上部を金属キャップ２６により覆った構成を有する。ただし図４（Ａ）は、前記図２（Ａ）に対応した平面図であり、高周波モジュール２１Ａを、前記金属キャップ２６を除いた状態で示しているのに対し、図４（Ｂ）は前記高周波モジュール２１Ａの、前記金属キャップ２６を設けた状態での断面図を示す。
しかし図３の高周波モジュールでは、半導体チップ１６を囲んで、メタリゼーション層１７Ｍで覆われた空間が誘電体（樹脂領域１７）で充填された構造が形成されるが、かかる空間内において内部共振が生じることがあり、その場合、半導体装置は、かかる共振周波数を超えた周波数で動作することができなくなる。図４（Ａ）、（Ｂ）の構成においても同様である。
一の側面によれば本発明は、各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板であって、前記樹脂積層体の上面および下面に形成された、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層を有し、
少なくとも前記第１および第２のセラミック層の一方は、凹凸断面を有することを特徴とする回路基板を、提供する。
他の側面によれば本発明は、各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板と、前記回路基板上に実装された半導体チップと、を備えた半導体装置であって、
前記回路基板および前記半導体チップを、前記回路基板の外部接続端子部を除いて覆う絶縁性セラミック層と、前記絶縁性セラミック層を覆う導電性セラミック層と、
を有することを特徴とする半導体装置を提供する。
他の側面によれば本発明は、各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備え、前記樹脂積層体の上面および下面に、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層を有する回路基板の製造方法であって、前記第１および第２のセラミック層をエアロゾルデポジション法により、少なくとも前記第１および第２のセラミック層の一方が凹凸断面を有するように形成することを特徴とする回路基板の製造方法を提供する。
他の側面によれば本発明は、各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板と、前記回路基板上に実装された半導体チップと、前記回路基板および前記半導体チップを、前記回路基板の外部接続端子部を除いて覆う絶縁性セラミック層と、前記絶縁性セラミック層を覆う導電性セラミック層と、を備えた半導体装置の製造方法であって、前記絶縁性セラミック層と前記導電性セラミック層は、エアロゾルデポジション法により形成されることを特徴とする半導体装置の製造方法を、提供する。
本発明によれば、弾性率の小さいビルドアップ樹脂層の積層よりなる樹脂積層体を備えたコアレス回路基板を含む回路基板において、前記樹脂積層体の表面が大きな弾性率を有するセラミック層により、その全面にわたり、上下から補強され、さらに基板平面に対して凹凸構造を形成することで、一般に断面２次モーメントが大きくなるため、曲げに対する強さが増す。このため本発明によれば、かかる回路基板を使うことにより、半導体チップを高い信頼性で実装することが可能となる。また、このような半導体チップを実装された回路基板よりなる半導体装置を、電子装置のプリント回路基板などに実装する場合にも、高い信頼性を実現することができる。
その際、前記セラミック層に凹凸構造を形成することにより、前記セラミック層の表面積が増大し、前記回路基板上に実装された半導体チップを高出力で動作させた場合にも、前記セラミック層を介した放熱が促進される。
かかる樹脂積層体上へのセラミック層の形成は、エアロゾルデポジション法により、直接に、外部から加熱することなく行うことができる。
また本発明によれば、樹脂積層体よりなる回路基板上に半導体チップを実装した半導体装置において、全体を、外部接続端子部を除いて絶縁性セラミック層により覆い、さらに前記絶縁性セラミック層を導電性セラミック層で覆うことにより、効果的な電磁シールドを形成することができる。その際、本発明によれば、導電性セラミック層が半導体チップに近接して形成されるため、内部共振（キャビティ共振）は発生しにくく、半導体チップの動作速度に制約が課せられることはない。
［第１の実施形態］
図５（Ａ）〜（Ｃ）は、本発明の第１の実施形態による半導体装置４０の構成を示す。ただし図５（Ａ）は前記半導体装置４０の一部切除平面図を、図５（Ｂ）は図５（Ａ）の構造の縦断面図を、図５（Ｃ）は図５（Ａ）の構造の横断面図の一部を示す。
図５（Ａ）〜（Ｃ）を参照するに、前記半導体装置４０は、ビルドアップ絶縁膜４１Ａ〜４１Ｅを積層した樹脂積層体よりなる回路基板４１と、前記回路基板４１上にフリップチップ実装されている半導体チップ４４とより構成されている。前記ビルドアップ絶縁膜４１Ａ〜４１Ｅは、それぞれＣｕ配線パターン４２Ａ〜４２Ｅと、前記Ｃｕ配線パターン４２Ａ〜４２Ｅを電気的に相互接続するＣｕビアプラグ４３Ａ〜４３Ｅを有しており、さらにスルービアプラグ４３Ｃが前記樹脂積層体を貫通して形成されている。また前記樹脂積層体の上面には、Ｃｕ配線パターン４５が形成されており、同様なＣｕ配線パターン４６が、前記樹脂積層体の下面にも形成されている。図示の例では、前記Ｃｕビアプラグ４３Ａ〜４３Ｅは４０μｍの径を有し、またＣｕ配線パターン４２Ａ〜４２Ｅは３０μｍ／３０μｍのラインアンドスペースパターンを形成する。
前記樹脂積層体の上面には、後で説明するエアロゾルデポジション法で形成された、ＡｌＮなどの、高弾性率を有し、かつ熱伝導性のセラミック層４７，４８が、１０〜５０μｍの膜厚で形成されている。典型的には前記セラミック層４７，４８は１００〜２００ＧＰａ、例えば１５０ＧＰａの弾性率を有しており、その結果、前記樹脂積層体はその全面にわたり上下から補強され、前記コアレス回路基板４１は、各々のビルドアップ層はせいぜい２〜２０ＧＰａ程度の弾性率しか有さないにもかかわらず、またコア層を有さないにもかかわらず、優れた機械強度、すなわち弾性率を示す。
前記セラミック層４７，４８には前記Ｃｕ配線パターン４５，４６の一部を露出する開口部が形成され、前記開口部により露出されたＣｕ配線パターン４５，４６はパッド電極４５Ｐ，４６Ｐを形成する。
さらに図５（Ａ）〜（Ｃ）の半導体装置４０では、前記半導体チップ４４が、前記コアレス回路基板上４１にフリップチップ実装され、前記半導体チップ４４上のパッド電極（図示せず）が、バンプ電極４４Ａを介して前記パッド電極４５Ｐに接合される。さらに図示は省略するが、前記コアレス多層基板４１と前記半導体チップ４４の間には、アンダーフィル樹脂層が形成される。
本実施形態の半導体装置４０では、前記セラミック層４７，４８に、平行なリブ構造４７Ｒ，４８Ｒが形成されており、これにより前記セラミック層４７，４８の機械強度が増大すると同時に、表面積が増大し、特に前記セラミック層４７を介した放熱が促進される。
前記セラミック層４７を介した放熱に関連して、図５（Ａ）〜（Ｃ）の構造では、前記樹脂積層体上面に形成されるＣｕ配線パターン４５の一部に、前記Ｃｕ配線パターン４５の他の部分よりも幅広のヒートスプレッダ領域４５Ｈが形成されており、前記セラミック層４７をかかるヒートスプレッダ領域４５Ｈを覆うように形成することにより、前記セラミック層４７を介した放熱が促進される。
その結果、本実施形態の半導体装置４０では、前記半導体チップ４４を高出力で動作させた場合でも、半導体装置の熱暴走の発生を回避することが可能である。
先にも述べたように、図５（Ａ）〜（Ｃ）の半導体装置４０では、前記樹脂積層体上へのセラミック層４７，４８の形成を、図６に示す装置を使ったエアロゾルデポジション法により実行する。
図６は、本発明で使われるエアロゾルデポジション装置６０の構成を示す。
図を参照するに、前記エアロゾルデポジション装置６０はメカニカルブースタポンプ６２Ａおよび真空ポンプ６２により真空排気される処理容器６１を備えており、前記処理容器６１中には、ステージ６１Ａ上に被処理基板Ｗが、Ｘ−Ｙステージ駆動機構６１ｂおよびＺステージ駆動機構６１ａによりＸ−Ｙ−Ｚ―θ方向に駆動自在に保持される。
前記処理容器６１には、前記ステージ６１Ａ上の被処理基板Ｗに対向してノズル６１Ｂが設けられており、前記ノズル６１Ｂはセラミック材料のエアロゾルをキャリアガスとともに供給され、これを前記被処理基板Ｗの表面に、ジェット６１ｃとして吹き付ける。
このようにして吹き付けられたエアロゾルを構成するセラミック粒子は先にも述べたように好ましくは０．５μｍ以下の粒径を有しており、前記被処理基板Ｗの表面で衝撃固化し、セラミック膜を形成する。このようにして得られたセラミック膜は、個々のセラミック粒子が扁平に変形した、特有の構造を有する。
前記ノズル６１Ｂに前記エアロゾルを供給するため、図６のエアロゾルデポジション装置６０は、粒径が好ましくは０．５μｍ以下のセラミック粉末原料を保持した原料容器６３を設けられており、前記原料容器６３には不活性ガスや高純度酸素などのキャリアガスが、高圧ガス源６４から、質量流量コントローラ６４Ａを介して供給される。また前記原料容器６３は、エアロゾルの発生を促進するため、振動台６３Ａ上に保持されている。前記原料容器６３は、前記メカニカルブースタポンプ６２Ａおよび真空ポンプ６２により、成膜工程に先立って減圧状態に維持され、セラミック粉末原料の水分が除去される。
次に、エアロゾルデポジション装置を使って行われる、図５（Ａ）〜（Ｃ）の半導体装置４０の製造工程を説明する。
図７（Ａ）を参照するに、最初にＣｕあるいはＣｕ合金よりなる基体７０上にＣｕ配線パターン４６および４６Ｐが形成され、さらに前記Ｃｕ配線パターン４６，４６Ｐを覆うように第１層目のビルドアップ絶縁膜４１Ａが、真空ラミネーション法により形成される。例えば前記ビルドアップ絶縁膜４１Ａとして、巴川製紙株式会社より商品名ＴＬＦ−３０として市販されている樹脂絶縁膜を使うことができる。
さらに前記ビルドアップ絶縁膜４１Ａ中にＣＯ2レーザにより、前記ビアプラグ４３Ａに対応したビアホールが形成され、さらにかかるビアホールを含む前記ビルドアップ絶縁膜の全面を、Ｃｕの無電解メッキにより形成したＣｕシード層（図示せず）により覆い、さらに前記Ｃｕシード層上に、例えば日立化成株式会社より商品名フォテックＲＹ−３２２９として市販のレジスト膜（図示せず）を形成する。さらに前記レジスト膜を露光して前記ビアホールに対応した開口部を形成した後、電解メッキにより、前記ビアホールをＣｕにより充填する。これにより、前記ビルドアップ絶縁膜４１Ａ中に前記Ｃｕビアプラグ４３Ａが形成される。
さらに前記Ｃｕシード層上に新たなレジスト膜を形成し、これを所望の配線パターンに従ってパターニングし、電解メッキを行うことにより、前記ビルドアップ絶縁膜４１Ａ上に配線パターン４２Ａが形成される。
さらに前記ビルドアップ絶縁膜上において前記配線パターンの間に介在しているＣｕシード層をエッチングにより除去した後、同様な工程を繰り返すことにより、前記基体７０上に、前記図で説明した樹脂積層体が形成される。
次に図７（Ｂ）の工程において、前記樹脂積層体上の電極パッド４５Ｐの形成領域をメタルマスクなどのスクリーンマスク（図示せず）により覆い、前記のエアロゾルデポジション装置６０中においてＡｌＮなどのセラミック層４７を形成することにより、図７（Ｃ）に示すように、前記配線パターン４５のうち、パッド電極４５Ｐを構成する部分が前記セラミック層４７中の開口部を介して露出された構造が得られる。
その際、前記セラミック層４７におけるリブ構造４７Ｒは、例えば最初に一様なエアロゾルデポジションを行って第１層を形成した後、リブパターンを形成されたメタルマスク（図示せず）を使って再びエアロゾルデポジションを行うことにより、あるいは単にノズルを移動させながらエアロゾルデポジションを行うことで、容易に形成することができる。
次に図７（Ｄ）の工程において前記基材７０がエッチングにより除去され、今度は前記樹脂積層体の下面において、所定の電極パッド形成領域に同様なメタルマスクパターンＭを形成し、前記エアロゾルデポジション装置６０中においてエアロゾルデポジションを行うことにより、図７（Ｅ）に示すように前記セラミック層４８が、前記樹脂積層体の下面に、前記電極パッド４６Ｐを露出するように形成され、コアレス多層回路基板４１が得られる。その際、前記セラミック層４８の形成の場合にも、最初に一様な成膜を行った後、メタルマスクを使ってリブ部を形成することで、前記セラミック層４８に、図５（Ｃ）に示す、リブ部４８Ｒを形成することが可能になる。
さらに図７（Ｆ）の工程においてコアレス多層回路基板４１上に半導体チップ４４をフリップチップ実装することにより、先に説明した半導体装置４０が得られる。
なお前記図７（Ｂ），（Ｄ）の工程において、前記リブ部４７Ｒ，４８Ｒは、エアロゾルでポジション工程ではマスクパターンを使わず、前記セラミック膜４７，４８を一様に形成した後、これを、マスクプロセスを使ったエッチングによりパターニングすることで形成することも可能である。
なお前の工程において前記セラミック層４７，４８としては、通常高弾性材料として使われているセラミックスを使うことができ、特定はされないが、例えばアルミナ、ジルコニア、窒化アルミニウム、コーディエライト、ムライト、チタニア、石英、フォレステライト、ウォラストナイト、アノーサイト、エンスタタイト、ジオプサイト、アケルマナイト、ゲーレナイト、スピネル、ガーネットなど、さらにはチタン酸マグネシウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを使うことができる。
このうちでも、絶縁性および強度の観点から、アルミナ、ジルコニア、窒化アルミニウム、コーディエライト、ムライトなどの、粒径が１０ｎｍ〜１μｍの粉末を使うのが好ましい。さらに上記図あるいは図の工程において、二種類以上のセラミックスを使い、前記セラミック層を、例えばアルミナとジルコニアの混合膜として形成することも可能である。
本実施形態では、前記図のエアロゾルデポジション装置６０において、株式会社トクヤマより製品名シェイパルＨグレードとして市販の窒化アルミニウム粉末または、昭和電工株式会社より製品名１６０ＳＧ−４として市販のアルミナ粉末を使っている。
なお、前記の半導体装置４０において、前記高熱伝導セラミック層の代わりに例えばガラスクロスを含浸させた、コア材に使われるプリプレグを使った場合には、前記コアレス多層回路基板４１において十分な弾性率の向上を達成することができない。
このようにして形成された多層コアレス回路基板４１の反りを、前記半導体チップ４４を実装しない状態で測定したところ、一辺が４ｃｍの大きさの基板では反りの値が５０μｍ程度であり、また半導体チップ４４が搭載される一辺が２ｃｍの領域においては、２０μｍ程度であり、補強部材を使わずとも半導体チップの実装が可能であることが確認された。
また前記コアレス多層回路基板上に前記半導体チップを実装後、コアレス多層回路基板４１の反りを測定したところ、一辺が４ｃｍの基板において反りの大きさは１００μｍ以下であり、チップの剥離やビアコンタクトの断線は発生していないことが確認された。
さらに、このようにして形成されたコアレス多層回路基板上に実際に半導体チップ４４を前記図５（Ａ）〜（Ｃ）で説明したようにフリップチップ実装し、前記半導体チップ４４とコアレス多層回路基板４１との間に、弾性率が１０ＧＰａの一般的なアンダーフィル樹脂層（住友ベークライト株式会社より市販のＣＲＰ−４０７５Ｓ３）を充填し、これを１５０℃で３０分間硬化させた後、−１０℃から１００℃の間で熱サイクル試験を３００回繰り返した。
その結果、本実施形態による、樹脂積層体に高熱伝導セラミック層４７，４８を設けた構成のコアレス多層回路基板４１を使った半導体装置４０では、半導体チップ４４とコアレス回路基板４１の間に剥離や断線は生じないことが確認された。
なお、図５（Ａ）〜（Ｃ）の構成において、図示していない前記アンダーフィル樹脂層は、フィラーを添加されたものであっても、またフィラーを添加されないものであってもよい。
これに対し、前記図５（Ａ）〜（Ｃ）の構成において前記高熱伝導セラミック層を設けなかった比較対照実験では、一辺の大きさが４ｃｍの基板において、反りが本前記実施形態における５０μｍの値から、３００μｍにまで増大してしまうのが確認された。またその際、一辺が２ｃｍのチップ実装領域においては、反りが本実施形態の場合の２０μｍから、１００μｍ程度まで増大してしまい、半導体チップの実装は、図１に示したような補強部材１７を使わない限り、不可能であった。
そこで、上記比較対照実験では、前記セラミック層を設けないコアレス多層回路基板上に、厚さが１ｍｍのステンレススチールよりなる補強部材を設けることにより反りの大きさを１００μｍ程度に抑制して半導体チップの実装を行い、本実施形態と同様なアンダーフィル樹脂層を同様に形成した後、同じ熱サイクル試験を行った。
その結果、上記比較対照実験では、３００回の熱サイクルにより、前記コアレス多層回路基板と半導体チップの間に破断が生じるのが確認され、またチップ実装状態での基板の反りが３００μｍに達するのが確認された。また、この比較対照実験では、半導体チップの剥離およびスルービアプラグの断線も観察された。
このように、本発明によれば、弾性率の低いコアレス多層回路基板の上下面に高熱伝導セラミック層を、好ましくはエアロゾルデポジション法により形成することにより、前記コアレス多層回路基板が効果的に補強され、かかるコアレス回路基板を使った半導体装置の信頼性を大きく向上させることが可能となる。またその際に、前記高熱伝導セラミック層にリブ上の凹凸形状を形成することにより、表面積が増大し、前記高熱伝導セラミック層を介した放熱効率を向上させることができる。
例えば前記リブ状の凹凸形状４７Ｒとしては、例えば幅が約１００μｍで深さが約１００μｍの凸パターンあるいは凹パターンを、例えば１００μｍのピッチで繰り返すようなものであってもよい。
なお、かかるリブ状部は、前記セラミック層４７のみならず、必要ならば、セラミック層４８に形成してもよい。
［第２の実施形態］
図８（Ａ）〜（Ｃ）は、本発明の第２の実施形態によるコアレス多層回路基板８１を使った半導体装置８０の構成を示す、それぞれ平面図、縦断面図および横断面図を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図８（Ａ）〜（Ｃ）を参照するに、前記半導体装置８０は図の断面図では前記図の構成と同一であるが、図の横断面図に示すように、前記高熱伝導セラミック層４７のリブ（凹凸）構造が、一方向に延在するフィン形状ではなく二方向の格子形状とされている。
かかる構成により、前記コアレス多層回路基板８１は、図中、Ｘ方向およびＹ方向への変形のいずれに対しても抵抗し、その結果、弾性率および熱伝導率をさらに向上させることができる。
なお、本発明はコアレス多層回路基板のみならず、図１に示すようなコア部材を有する回路基板であっても、特に厚さが５００μｍ以下で反りや変形が問題となるような場合においては、適用することも可能である。
［第３の実施形態］
図９は、本発明の第３の実施形態による、セラミック層４７の凹凸構造を示す。
図９を参照するに、本実施形態ではフィン状リブ部４７Ｒあるいは格子状リブ部４７Ｌを構成する凹凸構造のうち、凸部の基部４７ｄは、前記セラミック層４７の主要部と同様に緻密なセラミック膜として形成し、その先端部４７ｐのみ、多孔質セラミック膜として形成している。
このような多孔質セラミック膜は、図６のエアロゾルデポジション装置６０において、原料として粒径が比較的大きい、例えば１．０〜３．０μｍのセラミック粒子を原料として使うことにより、あるいはノズル６１Ｂの走査速度を、通常の０．５ｍｍ／秒の速度から、５．０〜１０．０ｍｍ／秒の速度まで増大させることで形成することができる。
このようにリブ部４７Ｒあるいは４７Ｌの先端部４７ｐのみ多孔質とすることにより、放熱表面積が増大し、前記セラミック層４７を介した放熱効率が向上する。その際、前記基部４７ｄは緻密なセラミック層よりなるため、前記セラミック層４７の力学的補強効果が損なわれることはない。
［第4の実施形態］
図１０は、本発明の第4の実施形態による半導体装置１００の構成を示す。ただし図１０中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１０を参照するに、本実施形態では、前記ビルドアップ絶縁膜４１Ａ〜４１Ｅを積層した樹脂積層体の表面が、前記半導体チップ４４が実装された状態で、外部接続用パッド電極４６Ｐおよび接地用パッド電極４５Ｐを除いて、連続してＡｌＮなど、前記セラミック層４７，４８と同様な絶縁性セラミック層１０１により覆われており、さらに、前記絶縁性セラミック層１０１上には導電性セラミック層１０２が、前記外部接続用パッド電極４６Ｐを除いて連続して、かつ前記半導体チップ４４に直接に接するように、形成されている。また図１０の構成では、前記樹脂積層体と半導体チップ４４の間には、アンダーフィル樹脂層４４Ｕが形成されている。
その際、前記導電性セラミック層１０２は、前記樹脂積層体よりなる回路基板上の接地電極パッド４５Ｇ，４６Ｇにコンタクトして形成されており、その結果、前記半導体装置１００は、全体として接地電位の導電性セラミック層１０２により覆われ、電磁シールドを形成される。これにより、高周波ノイズの放射が抑制され、また外来高周波ノイズによる半導体装置の誤動作が抑制される。
その際、本発明では前記導電性セラミック層１０２が絶縁性セラミック層１０１に密接して形成されているため、半導体チップ４４の周囲にキャビティ共振を生じるような空間が形成されることがなく、半導体装置１００に動作周波数の限界の問題が生じることはない。
前記絶縁性セラミック層１０１および導電性セラミック層１０２は、いずれも図６のエアロゾルデポジション装置６０を使って、加熱することなく、例えば室温などの低温で形成することができる。その際、前記絶縁性セラミック層１０１は、ＡｌＮに限定されるものではなく、先に説明したように、特定はされないが、例えばアルミナ、ジルコニア、窒化アルミニウム、コーディエライト、ムライト、チタニア、石英、フォレステライト、ウォラストナイト、アノーサイト、エンスタタイト、ジオプサイト、アケルマナイト、ゲーレナイト、スピネル、ガーネットなど、さらにはチタン酸マグネシウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩を使うことができる。
一方、前記導電性セラミック層１０２は、図６のエアロゾルデポジション装置６０において、かかる絶縁性セラミック層の原料となる、例えば前記商品名１６０ＳＧ−４のアルミナ粉末に、単体で導電性を有するＳｉＣやＴｉＣ、ＡｌＳｉＣ（アルミニウムシリコンカーバイド）などの導電性セラミック粉末、あるいは金属微粉末を混合した導電性原料粉末を使用することで形成することができる。あるいは、前記図６のエアロゾルデポジション装置６０において複数のノズルおよび原料容器を設け、それぞれのノズルから、アルミナなどの絶縁性セラミック材料と、前記導電性材料を、同時に、あるいは交互に噴射することで形成することもできる。
これらの材料は、高弾性率を有しているため、コアレス基板の力学的補強手段としても機能し、さらに優れた熱伝導性を有しているため、放熱部材としても機能する。
［第５の実施形態］
図１１は、本発明の第５の実施形態による半導体装置１２０の構成を示す。ただし図１２中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１１を参照するに、本実施形態では、半導体チップ４４がフリップチップ実装された後、最上部のビルドアップ絶縁膜４１Ｅが前記半導体チップ４４を、その上部を除き、覆うように形成され、その結果形成された構造上に、前記絶縁性セラミック層１０１と導電性セラミック層１０２が、形成されている。
図１２（Ａ）〜（Ｅ）は、図１１の半導体装置１２０の製造工程を示す図である。
図１２（Ａ）を参照するに、基材７０上に形成されたビルドアップ絶縁膜４１Ａ〜４１Ｄよりなる積層体上に、前記半導体値婦４４がフリップチップ実装された後、最上部のビルドアップ絶縁膜４１Ｅが形成され、さらにスルービアプラグ２３Ｃおよび接地パッド電極４５Ｇが形成される。
さらに図１２（Ｂ）の工程において、前記図１２（Ａ）の構造上にメタルマスクパターンＭ１が、前記接地パッド電極４５Ｇを覆うように形成され、前記メタルマスクパターンＭ１をマスクに、絶縁セラミック原料のエアロゾルデポジションが図６のエアロゾルデポジション装置６０を使って実行され、前記ビルドアップ絶縁膜４１Ｅの表面に、絶縁性セラミック膜１０１が、前記接地パッド電極４５Ｇを避けて形成される。
次に図１２（Ｃ）の工程において、前記メタルマスクＭ１が除去され、前記ビルドアップ絶縁膜４１Ａ〜４１Ｅの積層体の側壁面に、絶縁性セラミック膜１０１が、前記ビルドアップ絶縁膜４１Ｅの上面から連続して形成される。
さらに図１２（Ｄ）の工程において、前記基材７０が除去され、最下層のビルドアップ絶縁膜４１Ａの表面に、外部接続用パッド電極４６Ｐおよび接地パッド電極４６Ｇを覆うメタルマスクパターンＭ２を形成し、さらに前記メタルマスクパターンＭ２をマスクに、絶縁セラミック源竜王のエアロゾルデポジションが、図６のエアロゾルデポジション装置６０を使って実行され、前記ビルドアップ絶縁膜４１Ａの表面に、前記絶縁性セラミック膜１０１が、前記樹脂積層体の側壁面から連続して形成される。
さらに図１２（Ｅ）の工程において前記メタルマスクパターンＭ２が除去され、さらに前記ビルドアップ絶縁膜４１Ａの表面に、外部接続用パッド電極４６Ｐを選択的に覆うマスクパターンＭ３を形成し、前記マスクパターンＭ３をマスクに、前記図６のエアロゾルデポジション装置６０において、導電性原料粉末を混合したセラミック原料を使ってエアロゾルデポジションを行うことにより、前記導電性セラミック膜１０２を形成する。
あるいは、先に説明したように、図１２（Ｅ）の工程では、前記導電性セラミック膜１０２の成膜を、図６のエアロゾルデポジション装置６０において、単一のノズル６１Ｂの代わりに複数のノズルを使い、絶縁性セラミック原料と導電性セラミック原料を、それぞれのノズルから、同時にあるいは交互に噴射することにより形成することもできる。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１）
各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板であって、
前記樹脂積層体の上面および下面に形成された、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層を有し、
少なくとも前記第１および第２のセラミック層の一方は、凹凸断面を有することを特徴とする回路基板。
（付記２）
前記回路基板はコアレス回路基板であることを特徴とする付記１記載の回路基板。
（付記３）
前記樹脂積層体の上面には半導体チップの端子部とコンタクトする導体パターンが、前記第１のセラミック層により覆われて形成されており、前記導体パターンの一部は、前記樹脂積層体の上面において、前記導体パターンのうち前記半導体チップの端子部にコンタクトする部分よりも幅広のヒートスプレッダを形成することを特徴とする付記１または２記載の回路基板。
（付記４）
前記導体パターンは前記半導体チップの放熱端子部とコンタクトすることを特徴とする付記３記載の回路基板。
（付記５）
前記凹凸断面を有するセラミック層は、その凸部に多孔質部が形成されていることを特徴とする付記１〜４のうち、いずれか一項記載の回路基板。
（付記６）
前記第１および第２のセラミック層は、ＡｌＮ（窒化アルミニウム）、Ａｌ2Ｏ3（アルミナ）、ＡｌＳｉＣ（アルミニウムシリコンカーバイド）のいずれかよりなることを特徴とする付記１〜５のうち、いずれか一項記載の回路基板。
（付記７）
付記１〜６のいずれか一項記載の回路基板と、前記回路基板上にフリップチップ実装された半導体チップとを備えたことを特徴とする半導体装置。
（付記８）
各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板と、
前記回路基板上に実装された半導体チップと、を備えた半導体装置であって、
前記回路基板および前記半導体チップを、前記回路基板の外部接続端子部を除いて覆う絶縁性セラミック層と、
前記絶縁性セラミック層を覆う導電性セラミック層と、
を有することを特徴とする半導体装置。
（付記９）
前記導電性セラミック層は、前記回路基板の接地端子にコンタクトして設けられていることを特徴とする付記９記載の半導体装置。
（付記１０）
各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備え、前記樹脂積層体の上面および下面に、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層を有する回路基板の製造方法であって
前記第１および第２のセラミック層をエアロゾルデポジション法により、少なくとも前記第１および第２のセラミック層の一方が凹凸断面を有するように形成することを特徴とする回路基板の製造方法。
（付記１１）
各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板と、前記回路基板上に実装された半導体チップと、前記回路基板および前記半導体チップを、前記回路基板の外部接続端子部を除いて覆う絶縁性セラミック層と、前記絶縁性セラミック層を覆う導電性セラミック層と、を備えた半導体装置の製造方法であって、
前記絶縁性セラミック層と前記導電性セラミック層は、エアロゾルデポジション法により形成されることを特徴とする半導体装置の製造方法。
従来の多層回路基板を有する半導体装置の構成を示す図である。 （Ａ），（Ｂ）は、従来のコアレス多層回路基板を有する高周波用途の半導体装置の構成を示す図である。 多層回路基板上に電磁シールドを有する高周波用途の半導体装置の構成を示す図である。 コアレス多層回路基板上に電磁シールドを有する高周波用途の半導体装置の構成を示す図である。 （Ａ）〜（Ｃ）は、本発明の第１の実施形態による半導体装置の構成を示す図である。 本発明で使われるエアロゾルデポジション装置の構成を示す図である。 (Ａ)〜（Ｆ）は、図５の半導体装置の製造工程を説明する図である。 （Ａ）〜（Ｃ）は、本発明の第２の実施形態による半導体装置の構成を示す図である。 本発明の第３の実施形態による半導体装置の構成を示す図である。 本発明の第４の実施形態による半導体装置の構成を示す図である。 本発明の第５の実施形態による半導体装置の構成を示す図である。 (Ａ)〜（Ｅ）は、図１１の半導体装置の製造工程を説明する図である。
符号の説明
４０、８０，１００，１２０ 半導体装置
４１ コアレス多層回路基板
４１Ａ〜４１Ｅ ビルドアップ絶縁膜
４２Ａ〜４１Ｅ Ｃｕ配線パターン
４３Ａ〜４３Ｅ Ｃｕビアプラグ
４４ 半導体チップ
４４Ａ バンプ
４５，４６ Ｃｕ配線パターン
４５Ｐ，４６Ｐ パッド電極
４５Ｇ，４６Ｇ 接地電極
４５Ｈ ヒートスプレッダ
４７，４８ セラミック層
４７Ｒ，４８Ｒ，４７Ｌ，４８Ｌ リブ
６０ エアロゾルデポジション装置
６１ 処理容器
６１Ａ ステージ
６１Ｂ ノズル
６１ａ Ｚ軸駆動機構
６１ｂ Ｘ−Ｙ軸駆動機構
６１ｃ ジェット
６２ 真空ポンプ
６２Ａ メカニカルブースタポンプ
６３ 原料容器
６３Ａ 振動台
６４ 高圧ガス源
６４Ａ ＭＦＣ
１０１ 絶縁性セラミック膜
１０２ 導電性セラミック膜
Ｍ，Ｍ１，Ｍ２，Ｍ３ メタルマスクパターン

Claims (7)

  1. 各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板であって、
    前記樹脂積層体の上面および下面に形成された、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層を有し、
    少なくとも前記第１および第２のセラミック層の一方は、凹凸断面を有することを特徴とする回路基板。
  2. 前記樹脂積層体の上面には半導体チップの端子部とコンタクトする導体パターンが、前記第１のセラミック層により覆われて形成されており、前記導体パターンの一部は、前記樹脂積層体の上面において、前記導体パターンのうち前記半導体チップの端子部にコンタクトする部分よりも幅広のヒートスプレッダを形成することを特徴とする付記１または２記載の回路基板。
  3. 前記凹凸断面を有するセラミック層は、その凸部に多孔質部が形成されていることを特徴とする付記１または２記載の回路基板。
  4. 各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板と、
    前記回路基板上に実装された半導体チップと、を備えた半導体装置であって、
    前記回路基板および前記半導体チップを、前記回路基板の外部接続端子部を除いて覆う絶縁性セラミック層と、
    前記絶縁性セラミック層を覆う導電性セラミック層と、
    を有することを特徴とする半導体装置。
  5. 前記導電性セラミック層は、前記回路基板の接地端子にコンタクトして設けられていることを特徴とする請求項４記載の半導体装置。
  6. 各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備え、前記樹脂積層体の上面および下面に、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層を有する回路基板の製造方法であって、
    前記第１および第２のセラミック層をエアロゾルデポジション法により、少なくとも前記第１および第２のセラミック層の一方が凹凸断面を有するように形成することを特徴とする回路基板の製造方法。
  7. 各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層を積層した樹脂積層体を備えた回路基板と、前記回路基板上に実装された半導体チップと、前記回路基板および前記半導体チップを、前記回路基板の外部接続端子部を除いて覆う絶縁性セラミック層と、前記絶縁性セラミック層を覆う導電性セラミック層と、を備えた半導体装置の製造方法であって、
    前記絶縁性セラミック層と前記導電性セラミック層は、エアロゾルデポジション法により形成されることを特徴とする半導体装置の製造方法。
JP2007166721A 2007-06-25 2007-06-25 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法 Active JP4832369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007166721A JP4832369B2 (ja) 2007-06-25 2007-06-25 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007166721A JP4832369B2 (ja) 2007-06-25 2007-06-25 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009004709A true JP2009004709A (ja) 2009-01-08
JP4832369B2 JP4832369B2 (ja) 2011-12-07

Family

ID=40320740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007166721A Active JP4832369B2 (ja) 2007-06-25 2007-06-25 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4832369B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037260A1 (ja) * 2009-09-28 2011-03-31 京セラ株式会社 構造体およびその製造方法
WO2011037265A1 (ja) * 2009-09-28 2011-03-31 京セラ株式会社 構造体およびその製造方法
JP2014099543A (ja) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd プリント基板およびプリント基板の製造方法
WO2014125851A1 (ja) * 2013-02-14 2014-08-21 株式会社村田製作所 回路基板およびその製造方法
WO2014125852A1 (ja) * 2013-02-14 2014-08-21 株式会社村田製作所 回路基板およびその製造方法
US8975537B2 (en) 2009-09-28 2015-03-10 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
CN113544839A (zh) * 2019-03-20 2021-10-22 三菱电机株式会社 半导体装置
WO2023157624A1 (ja) * 2022-02-15 2023-08-24 凸版印刷株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353953A (ja) * 2004-06-14 2005-12-22 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353953A (ja) * 2004-06-14 2005-12-22 Nec Toppan Circuit Solutions Inc 印刷配線板及び半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5731984B2 (ja) * 2009-09-28 2015-06-10 京セラ株式会社 構造体
WO2011037265A1 (ja) * 2009-09-28 2011-03-31 京セラ株式会社 構造体およびその製造方法
CN102550138A (zh) * 2009-09-28 2012-07-04 京瓷株式会社 结构体及其制造方法
CN102550139A (zh) * 2009-09-28 2012-07-04 京瓷株式会社 结构体及其制造方法
WO2011037260A1 (ja) * 2009-09-28 2011-03-31 京セラ株式会社 構造体およびその製造方法
KR101423537B1 (ko) * 2009-09-28 2014-07-25 쿄세라 코포레이션 구조체 및 그 제조 방법
KR101423534B1 (ko) * 2009-09-28 2014-07-25 쿄세라 코포레이션 구조체 및 그 제조 방법
US9485877B2 (en) 2009-09-28 2016-11-01 Kyocera Corporation Structure for circuit board used in electronic devices and method for manufacturing the same
JP5734860B2 (ja) * 2009-09-28 2015-06-17 京セラ株式会社 構造体およびその製造方法
US8975537B2 (en) 2009-09-28 2015-03-10 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
JP2014099543A (ja) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd プリント基板およびプリント基板の製造方法
WO2014125852A1 (ja) * 2013-02-14 2014-08-21 株式会社村田製作所 回路基板およびその製造方法
WO2014125851A1 (ja) * 2013-02-14 2014-08-21 株式会社村田製作所 回路基板およびその製造方法
US9560766B2 (en) 2013-02-14 2017-01-31 Murata Manufacturing Co., Ltd. Circuit board and method for producing same
US9832889B2 (en) 2013-02-14 2017-11-28 Murata Manufacturing Co., Ltd. Circuit board and method for producing same
CN113544839A (zh) * 2019-03-20 2021-10-22 三菱电机株式会社 半导体装置
WO2023157624A1 (ja) * 2022-02-15 2023-08-24 凸版印刷株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法

Also Published As

Publication number Publication date
JP4832369B2 (ja) 2011-12-07

Similar Documents

Publication Publication Date Title
JP4832369B2 (ja) 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
US7098533B2 (en) Printed circuit board with a heat dissipation element and package comprising the printed circuit board
US8080875B2 (en) Interconnection substrate and semiconductor device, manufacturing method of interconnection substrate
US8735741B2 (en) Circuit board and mounting structure using the same
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2001210761A (ja) 半導体装置及びその製造方法
JP5068060B2 (ja) 半導体パッケージおよびその製造方法
US20110114369A1 (en) Heat dissipating substrate and method of manufacturing the same
JP5164403B2 (ja) コアレス多層配線基板および半導体装置、その製造方法
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2007207872A (ja) 配線基板および半導体装置ならびにそれらの製造方法
WO2013047848A1 (ja) 配線基板、部品内蔵基板および実装構造体
JP6151724B2 (ja) 実装構造体の製造方法
KR100810491B1 (ko) 전자소자 패키지 및 그 제조방법
JP2020145394A (ja) 電子素子モジュール及びその製造方法
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US20210098351A1 (en) Flip-chip package substrate and method for fabricating the same
JP6105316B2 (ja) 電子装置
JP5197942B2 (ja) コアレス多層配線基板および半導体装置、その製造方法
KR20080079384A (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP4561193B2 (ja) 印刷配線板及び半導体装置
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
JP4983288B2 (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110920

R150 Certificate of patent or registration of utility model

Ref document number: 4832369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3