JP2008527803A

JP2008527803A - 光受信器

Info

Publication number: JP2008527803A
Application number: JP2007549601A
Authority: JP
Inventors: ドマガラ，ジャージー
Original assignee: タイコテレコミュニケーションズ（ユーエス）インコーポレーテッド
Priority date: 2004-12-30
Filing date: 2005-12-22
Publication date: 2008-07-24
Anticipated expiration: 2025-12-22
Also published as: KR20070104541A; AU2005322915A1; WO2006074020A3; US7747176B2; AU2005322915B2; EP1832017A2; JP4993206B2; CN101112024B; US7333732B2; EP1832017A4; US20060147218A1; EP1832017B1; CN101112024A; KR101185099B1; WO2006074020A2; US20080199186A1; US20080199192A1; SG161293A1; CA2592825A1

Abstract

ＲＺ−ＤＰＳＫ方式の光信号等の差動位相偏移変調方式の光信号の受信器。復調器での路長を制御し、かつ／または光帯域フィルタの中心波長を制御するディザ制御ループが設けられる。前置増幅器の利得を制御するフィードバックループが設けられ、前置増幅器をディセーブルすることによる光遷移に対する保護方法も提供される。プリセット遅延を提供して、復調器アームに関連するパスでの遅延差を補償することができる。信号がＲＺ−ＤＰＳＫ変調信号の場合、光信号からのデータのタイミングを再調整するためのクロックを、データパス上の信号から導出することができる。

Description

本願は、情報の光伝送に関し、特に、差動位相偏移変調方式光信号の受信器に関する。

海底または大陸横断地上光波伝送システムに利用される光ファイバ伝送路等の超長距離光ファイバ伝送路は、伝送路での光ファイバ長手方向に沿って累積する多量の減衰による性能の劣化を受ける。単一データチャネル内のこういった減衰の原因としては、エルビウム添加ファイバ増幅器（ＥＤＦＡ）で発生する増幅自然放出（ＡＳＥ）ノイズ、光ファイバを通って伝播する光の強度へのシングルモードファイバ屈折率の依存に起因する非線形性、および光が伝播する際の群速度が光周波数で異なる色分散が含まれる。さらに、波長分割多重（ＷＤＭ）システムでは、同じファイバにいくつかの光チャネルが存在し、ファイバの非線形屈折率に起因するチャネル間のクロストークが問題になることがある。

受信波形の歪みは、伝送線の設計ならびに送信パルスの形状により影響を受ける。既知の長距離システムはオンオフキーイング（ＯＯＫ）を使用して実施されてきており、送信パルスがデータビットストリームの１および０に合わせてオンオフ切り替えされる。オンオフキーイングは、ＲＺ（Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）方式、ＮＲＺ（Ｎｏｎ−ＲｅｔｕｒｎｔｏＺｅｒｏ）方式、およびＣＲＺ（Ｃｈｉｒｐｅｄ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ）方式等の種々の周知の方式で実施することが可能である。一般に、ＲＺ方式では、送信光パルスはビット周期をすべては占有せず、隣接ビット間で一旦０に戻るが、ＮＲＺ方式では、光パルスは、連続してバイナリ１が送信されているときは一定値特性を有する。ＣＲＺ等のチャープ方式では、ビット同期正弦波位相変調が送信パルスに施される。

位相偏移変調（ＰＳＫ）は、当業者に既知の別の変調方法である。ＰＳＫ変調では、１と０が光搬送波の位相差または位相遷移によって識別される。ＰＳＫは、第１の位相で１を示し、第２の位相で０を示すように送信器をオンにすることで実施することができる。差動位相偏移変調（ＤＰＳＫ）方式では、信号の光強度を一定に保つことができ、１および０は差動位相遷移によって示される。ＤＰＳＫ変調方式には、ＤＰＳＫ信号にＲＴＺ振幅変調が施されるＲＺ−ＤＰＳＫおよびＣＲＺ−ＤＰＳＫが含まれる。

ＲＺ−ＤＰＳＫ変調方式がＷＤＭ長距離光システムの他の方式よりも特に優れていることが認識されてきた。例えば、ＯＯＫと比較して、ＲＺ−ＤＰＳＫ変調は、特定のビットエラーレート（ＢＥＲ）に対する所要光信号対雑音比（ＯＳＮＲ）を大幅に低減する。このため、ＷＤＭ光信号にＲＺ−ＤＰＳＫ変調を施すシステムが開発されてきた。

ＤＰＳＫ変調された光信号を復調する受信器構成が既知である。既知の受信器構成は、受信光信号を増幅する光増幅器、例えば添加光ファイバ増幅器、増幅された光信号から帯域外ノイズを除去する調整可能な帯域フィルタ、マッハ−ツェンダー型干渉計等の調整可能な光干渉計、および干渉計の光出力を、変調データを表す電気信号に変換するデュアルバランス検出器（ｄｕａｌｂａｌａｎｃｅｄｄｅｔｅｃｔｏｒ）等の光学部品および電気部品を含んでいる。受信器部品の動作点、例えば、フィルタの通過帯域波長、干渉計の路長、受信器の光パワーレベル等を安定かつ正確に設定することが、最適なシステムＢＥＲの実現に必要とされる。しかし、製造公差、温度、および老化を含む緒要因が部品の動作点を変化させ、それによって受信器の性能に悪影響を及ぼす恐れがある。受信器部品の動作点を積極的に制御するために、標準ディザ制御ループが実施されている。しかし、既知の制御ループ構成は、受信器毎に異なり得る、特定されないパラメータに依存し、かつ／またはデータパスに複雑で高価なハードウェアを追加する必要があり、これは受信器の性能を低下させる。

例えば、受信器の光パワーを制御する既知の一方法は、本質的に、信号と広帯域ＡＳＥノイズとを合わせたものを含む光増幅器の出力パワーを安定化することを含む。別の既知の方法では、光フィルタ出力に追加の光スプリッタおよびダイオードを必要とする。ＤＰＳＫ干渉計を制御する既知の方法は、後続するフォトダイオードのＤＣバイアス電流からのフィードバックを提供することを含む。しかし、フォトダイオードからのＤＣバイアス電流からのベースバンドフィードバックは、「非制御」データであるマーク対スペース比に依存し、マーク対スペース比が１：１である理想的な場合では０であり得る。ＤＰＳＫ干渉計を制御する既知の別の方法では、データパスに追加の部品（ＲＦ検出器）が必要である。

受信器部品の動作点の制御に加えて、受信器の入力での信号の光遷移を制御することが好都合である。既知のように、前置光増幅器付き受信器での光遷移は、受信器部品を潜在的に破壊する恐れがある。入力信号損失（ＩＳＬ）状況下では、受信器の、一定出力パワーで動作している前置増幅器、例えばＥＤＦＡは利得を最大値に設定することができる。ＩＳＬは、所定の閾値未満の信号レベルを検出することで判断することができる。この閾値は増幅器の公称入力動作範囲よりも下に設定することができる。ＩＳＬが検出された場合、入力信号レベルが閾値よりも上になるまで増幅器をディセーブルさせることができる。

前方誤り訂正（ＦＥＣ）を組み込んだ最近のシステムは、増幅器の公称入力動作範囲よりも下の入力信号パワーレベルで動作することができる。したがって、光遷移に対して保護する既知の手法が入力増幅器をディセーブルすることができるのは、入力信号が公称入力動作範囲よりも下であるが、信頼できる信号検出には十分に高いときである。これは非効率的なシステム動作に繋がる。

さらに、既知の受信器構成は、入力データストリームからデータクロックを抽出するクロック復元ユニットを組み込んでいる。通常、クロック復元ユニットは、トラッキング帯域幅が数ＭＨｚの狭帯域装置である。これにより、受信信号での高周波ジッタに耐えられない受信器構成になる可能性がある。

したがって、ＤＰＳＫ変調された光信号を効率的かつ信頼的に復調する受信器構成が必要とされる。

ある態様において、本発明は、ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、前記光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と；第１および第２の光検出器であって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と；前記第１および第２の電気出力に結合され、前記第１および第２の電気出力のうちの少なくとも一方の信号レベルを表す信号レベル出力を提供するように構成される集積クロック・データ復元回路と；前記信号レベル出力に応答して、前記第１および第２のアームのうちの一方の光路長を制御する復調器設定信号を提供するように構成されるコントローラと；を備える装置を提供する。

別の態様において、本発明は、ＤＰＳＫ方式の光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器を安定化する方法であって、前記復調器の出力を集積クロック・データ復元回路に結合することであって、前記集積クロック・データ復元回路は、前記第１および第２の出力のうちの少なくとも一方の信号レベルを表す信号レベル出力を提供するように構成される工程、および前記信号レベル出力に応答して、前記第１および第２のアームのうちの一方の光路長を制御する復調器設定信号を提供する工程を含む方法を提供する。

同様の番号が同様の部分を示す以下の図と併せて読むべき以下の詳細な説明を参照すべきである。

図１は、本発明によるＷＤＭ伝送システム１００の例示的な一実施形態の簡略ブロック図である。この伝送システムは、複数の光チャネルを、送信端末１０４から光情報路１０２を通って遠隔に配置された１つまたは複数の受信端末１０６に送信する役割を果たす。システム１００が、説明を容易にするためにかなり簡略化されたポイントツーポイントシステムの形態として示されていることを当業者は認識しよう。例えば、送信端末１０４および受信端末１０６はもちろん、両方とも送受信器として構成することができ、それにより、送信機能および受信機能の両方を実行するようにそれぞれ構成することができる。しかし、説明を容易にするために、本明細書では、端末の送信機能のみまたは受信機能のみを図示して説明する。本発明によるシステムおよび方法が多種多様なネットワーク構成要素および構成に組み込み可能なことを理解されたい。本明細書において示す例示的な実施形態は単に説明として提供されるものであり、限定として提供されるものではない。

示す例示的な実施形態では、複数の各送信器ＴＸ１、ＴＸ２、…、ＴＸＮは各データ信号を関連する入力ポート１０８−１、１０８−２、…、１０８−Ｎ上で受信し、そのデータ信号を関連する波長λ_１、λ_２、…、λ_Ｎで送信する。送信器ＴＸ１、ＴＸ２、…、ＴＸＮのうちの１つまたは複数は、ＤＰＳＫ変調方式、例えばＲＺ−ＤＰＳＫ方式を使用してデータを関連する波長で変調するように構成することができる。もちろん、送信器は、説明を容易にするためにかなり簡略化された形態で示されている。各送信器が、所望の振幅および変調を使用してデータ信号を関連する波長で送信するように構成された電気部品および光学部品を含み得ることを当業者は認識しよう。

送信された各波長または各チャネルは、複数のパス１１０−１、１１０−２、…、１１０−Ｎで搬送される。複数のデータチャネルが、マルチプレクサまたは結合器１１２により光路１０２上の集合信号に結合される。光情報チャネル１０２は、光ファイバ導波路、光増幅器、光フィルタ、色分散補償モジュール、ならびに他の能動および受動構成要素を含むことができる。

集合信号は、１つまたは複数の遠隔受信端末１０６で受信することができる。デマルチプレクサ１１４が、波長λ_１、λ_２、…、λ_Ｎの送信チャネルを、関連する受信器ＲＸ１、ＲＸ２、…、ＲＸＮに結合された関連するパス１１６−１、１１６−２、…、１１６−Ｎに分離する。受信器ＲＸ１、ＲＸ２、…、ＲＸＮのうちの１つまたは複数は、本発明によりＤＰＳＫ変調信号を復調し、関連する出力データ信号を関連する出力パス１１８−１、１１８−２、１１８−３、…、１１６−Ｎに提供するように構成することができる。

システムＢＥＲを向上させるために、本発明によるシステム内の送信器のうちの１つまたは複数は、変調データに前方誤り訂正（ＦＥＣ）符号化を適用するエンコーダを含むことができる。当業者に既知のように、ＦＥＣ符号化は、本質的に、それ以前に分かっている情報がないデータエラーの検出および訂正に適した符号をデータストリームに組み込むことを含む。データストリームの誤り訂正符号が生成され（すなわち、符号化）、受信器に送信される。受信器は、誤り訂正符号を復元し、復元された誤り訂正符号を使用して受信データストリームのあらゆるエラーを訂正（すなわち、復号化）するＦＥＣデコーダを含むことができる。

多くの誤り訂正符号が既知であり、それぞれが符号の生成方法、ひいては実行方法に関して異なる特性を有している。こういった誤り訂正符号のいくつかの例が、線形ハミング符号、巡回ハミング符号、巡回ボース−チョードリ−オッカンガム（ＢＣＨ）符号、畳み込み（ビタビ）符号、巡回ゴーレイ符号、巡回ファイア符号、ならびにターボ畳み込み符号およびターボ積符号（ＴＣＣ、ＴＰＣ）等のいくつかの新しい符号である。各種誤り訂正符号を実施するハードウェア構成およびソフトウェア構成が当業者に既知である。

図２を参照して、本発明による例示的な受信器２００を示す。示す例示的な実施形態は、パス２２０で提供されるＤＰＳＫ変調光信号を受信して増幅する増幅器２０２、既知の調整可能な光帯域フィルタ（ＯＢＰＦ）２０４、既知のＤＰＳＫ復調器２０６、および既知のクロック・データ復元回路（ＣＤＲ）２１２に結合された第１の光検出器と増幅器とのペア２０８および第２の光検出器と増幅器とのペア２１０を含むデュアルバランス検出器構成を含む。ＣＤＲは、時間調整された復調データを含む電気出力をパス２１４に提供するとともに、復元されたデータクロックをパス２１６に提供する。

増幅器２０２は既知の添加ファイバ増幅器、例えばエルビウム添加ファイバ増幅器（ＥＤＦＡ）であることができる。既知のように、添加ファイバ増幅器構成は、内部回路および添加ファイバをポンピングして選択された動作モードを確立させる１つまたは複数の増幅器ポンプを含み得る。本発明によるシステムでは、増幅器２０２の出力パワーは、さらに詳細に後述するように、入力信号レベルＰｉｎ、ＯＢＰＦおよび復調器の光挿入損、および下流パスでの高速光検出器と光コネクタとスプライスとの結合効率から独立して光検出器２２８および２３０での信号パワーを安定化するように、パス２１８上の制御信号Ｐ_{ＯＵＴ＿ＳＥＴ}によって動的に制御することができる。

示す例示的な実施形態では、増幅器２０２の出力はＯＢＰＦ２０４に結合される。種々の調整可能なＯＢＰＦ構成が当業者に既知である。ＯＢＰＦ２０４は、調整可能な帯域通過特性を提供するように構成された単一の装置、例えば調整可能なファイバファブリ−ペローフィルタであってもよく、または別個のフィルタの組み合わせであって、そのうちの１つまたは複数のフィルタがその組み合わせに関連する帯域通過特性を確立するように調整可能な組み合わせを含んでもよい。詳細に後述するように、ＯＢＰＦ２０４は、例えば、パス２２２上の帯域フィルタ制御信号に応答して、受信光信号の波長に位置合わせされた中心波長を有する狭い通過帯域を提供するように調整可能である。これにより、ＯＢＰＦ２０４は大半の帯域外ノイズを濾波して、信号パワーおよび帯域内ノイズだけを含む出力を提供することができる。ＯＢＰＦ２０４が図２の例示的な実施形態に示されるが、いくつかの実施形態ではＯＢＰＦ２０４を省いてもよい。

ＯＢＰＦ２０４の光出力はＤＰＳＫ復調器２０６に結合される。ＤＰＳＫ復調器２０６は、光を２つの別個の光路／光アームに分離するように構成される、マッハ−ツェンダー干渉計等の既知の干渉計を含むことができ、２つの光路のうちの一方は、他方よりも１データビット分長い光路長を有し、光を干渉により再結合することができる。ＤＰＳＫ復調器２０６の出力の１つ、例えばパス２２４上の出力は、２つのアームからの光の建設的干渉から生成される光信号（建設的出力）を提供することができ、別の出力、例えばパス２２６上の出力は、２つのアームからの光の相殺的干渉から生成される光信号（相殺的出力）を提供することができる。

既知のように、ＤＰＳＫ光信号を復調するために、ＤＰＳＫ復調器２０６は、例えば、パス２２８上の制御信号に応答して、ｋπ（ｋは整数値）に等しい干渉再結合点において、他方のアームの搬送波の位相と比較して１ビット遅延したアームの光搬送波の位相関係を確立するように調整することができる。ＤＰＳＫ復調器２０６が適宜調整された場合、復調器からの１つの出力（建設的アーム）からの光が光信号に強度変調されたデジタル「１」を表し、他方の出力（相殺的アーム）からの光が光信号に強度変調されたデジタル「０」を表す。

ＤＰＳＫ復調器２０６の光出力は、第１の光検出器と増幅器とのペア２０８および第２の光検出器と増幅器とのペア２１０に与えられ、各ペアは、関連する既知の高速光検出器２２８、２３０、例えばピンフォトダイオードおよび既知の関連する電気増幅器２４０、２４２を含む。光検出器と増幅器とのペア２０８、２１０は、付与された光を表す、関連する電気出力を、例えばパス２３２、２３４上に提供する。ＤＰＳＫ復調器２０６とＣＤＲ２１２の差動入力との間の建設的信号パスおよび相殺的信号パスの両方の製造公差による遅延差を補償するために、一方の出力を関連する電気遅延回路２３６に結合することができる。

電気遅延回路２３６は、手動で調整された電気遅延を低挿入損で提供することができる。遅延の具体的な値は予め決めることができ、電気遅延回路２３６は、所要遅延を付与するようにプリセットしてもよく、または送信性能を最適化するように回路内で調整してもよい。電気遅延回路は、当業者に既知の種々の構成のうちの任意の構成をとることができる。一実施形態では、例えば、電気遅延回路は、手動もしくはステップモータで制御される既知のスライディング同軸遅延線（トロンボーン）または電気的に制御される既知の遅延線ＩＣであることができる。

電気遅延回路の出力、例えばパス２３８上の出力およびパス２３２上の光検出器と増幅器とのペア２０８の出力は、ＣＤＲ回路２１２に結合することができる。種々のＣＤＲ回路構成が当業者に既知である。ＣＤＲ回路２１２は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアとの組み合わせから構成することができ、離散および／または集積された部品を含むことができる。一実施形態では、ＣＤＲ回路は、ビテス（Ｖｉｔｅｓｓｅ）から市販のＣＤＲ型番ＶＳＣ１２３８等の集積回路パッケージであってよい。

本発明による受信器では、増幅器２０２の出力パワー（および光検出器２２８および２３０が見る光パワー）、ＯＢＰＦ２０４の中心波長、および／またはＤＰＳＫ復調器２０６において付与される遅延差は、入力信号レベルＰｉｎの関数の増幅器発生ＡＳＥノイズの依存性を補償すると共に、例えば、温度および／または老化に関連するドリフトおよび波長依存光挿入損の影響を最小に抑えるような効率的な方法で、動的に制御することが可能である。示す例示的な実施形態２００では、増幅器２０２、ＯＢＰＦ２０４、およびＤＰＳＫ復調器２０６への制御信号は、関連するフィードバック信号に応答してコントローラ２４４によって確立されて制御される。コントローラは、アナログフィードバック信号を、デジタル信号プロセッサ（ＤＳＰ）による処理のためにデジタル信号に変換する１つまたは複数のアナログ／デジタル変換器を含むことができる。コントローラは、復調器２０６、ＯＢＰＦ２０４、および増幅器２０２のそれぞれの動作点を確立できるアナログ出力信号ＤＥＭＯＤＶ＿ＣＴＲＬ、ＯＢＰＦＶ＿ＣＴＲＬ、およびＰ_{ＯＵＴ＿ＳＥＴ}を、例えばパス２４６、２４８、２１８上に提供する１つまたは複数のデジタル／アナログ変換器も含むことができる。

復調器２０６およびＯＢＰＦ２０４の制御はディザ技法を用いて実現することができ、パス２５２上の復調器ディザ信号がコントローラ２４４のＤＥＭＯＤＶ＿ＣＲＴＬ出力に追加され、復調器制御信号としてパス２２８に提供され、パス２５４上のＯＢＰＦディザ信号がコントローラ２４４のＯＢＰＦＶ＿ＣＴＲＬ出力に追加され、ＯＢＰＦ制御信号としてパス２２２に提供される。本発明との併用に有用な種々のディザ信号確立回路が当業者に既知である。一実施形態では、復調器ディザ信号およびＯＢＰＦディザ信号は、パス２６１でのクロック入力に応答して所定の周波数で周期的なディザ信号を生成するように構成された関連する別個の直接デジタル合成器（ＤＤＳ）２５６、２５８により確立することができる。ディザ信号は、正弦波、三角波等の形態の周期的な低周波信号であることができる。本明細書において使用する「低周波」なる用語は、変調器データレートよりも少なくとも１桁低い（すなわち、１０分の１の）周波数を指す。

復調器とＯＢＰＦとの各制御ループ内でのディザ周波数の干渉を避けるために、復調器およびＯＢＰＦのディザ周波数は、整数倍数で互いに関連する異なる周波数であることができる。一実施形態では、例えば、復調器ディザｆ_Ｄ信号は約２０Ｈｚであり、ＯＢＰＦディザｆ_Ｆ信号は約ｎ×ｆ_Ｄ、例えば２０００Ｈｚ（ｎ＝１００の場合）であることができる。他の種々のディザ周波数を提供してよいことが当業者は認識しよう。

一般に、ＯＢＰＦおよび復調器の制御信号に適用されるディザ信号は、ディザ信号周波数での復調信号の光パワーおよびデータ信号レベルを変更させる。ディザ周波数でのパワーまたは信号レベルの変更は検出され、ディザ基準信号と比較されて、関連するディザ周波数でのエネルギーを表す復調器およびＯＢＰＦのエラー信号を確立する。特定のディザ周波数にエネルギーが存在することは、関連する制御設定が最適ではないことを示す。エラー値はコントローラ２４４に提供され、コントローラ２４４は復調器設定ＤＥＭＯＤＶ＿ＣＴＲＬおよびＯＢＰＦ設定ＯＢＰＦＶ＿ＣＴＲＬに新しい値を確立する。関連するエラー値を最小化することにより、最適な設定を得ることができる。

示す例示的な実施形態では、例えば、復調器ディザ信号２５２を、例えば加算器２６２によりコントローラ２４４のＤＥＭＯＤＶ＿ＣＴＲＬ出力に追加し、結合された信号を復調器制御信号としてパス２２８に提供することができる。復調器ディザ信号は、パス２６１上のクロック入力に応答してＤＤＳ２５８により確立される。一実施形態では、ＤＰＳＫ復調器２０６は、全ファイバ型マッハ−ツェンダー干渉計を含むことができ、干渉による再結合アームの端部で所要の光搬送波位相関係が、装置の一方のアームの温度に対して他方のアームの温度を変更させることによって実現される。既知のマイクロヒータを設けて、パス２２８上の復調器制御信号に応答して装置の一方のアームを加熱することができる。

示す例示的な実施形態では、パス２５２上の復調器ディザ信号の振幅は、コントローラ２４４のＤＥＭＯＤＶ＿ＣＴＲＬ出力により確立される復調器動作点に応じて調整することができる。復調器調整プロセスは、印加される制御電圧ＤＥＭＯＤＶ＿ＣＴＲＬの二乗に比例する熱影響に基づくことができる。復調器遅延差（干渉再結合点での光位相）の変調深度を一定に保つために、パス２５２上の復調器ディザ信号の振幅は、制御電圧ＤＥＭＯＤＶ＿ＣＴＲＬが増大したときに低減することができる。その結果として、ループ利得を復調器の動作点から独立した状態に保つことができ、ディザにより発生する伝送ペナルティを最小に抑え、かつ／または動作点から独立させることができる。示す実施形態では、電圧制御増幅器２４９をパス２５２に結合して、コントローラ２４４によりパス２４７に提供されるＧＡＩＮ＿Ｖ＿ＣＴＲＬ信号に応答して復調器ディザ信号の利得を制御することができる。復調器信号の振幅を制御する他の方法が当業者に既知であろう。例えば、利得制御をＤＤＳ２５８で実施することができる。

復調器ディザ信号は、マイクロヒータが適用される復調器アームの路長に低周波ディザを生じさせる。このディザは、ディザ信号の周波数および／またはその高調波で復調器２０６の建設的出力アームと相殺的出力アームとへの出力パワーの分配を変更させる。本発明によれば、この変更は、市販のＣＤＲ集積回路に内蔵されている信号レベル検出器を使用して検出することができる。この手法は、高速データパスの複雑性を大幅に簡易化する。示す実施形態では、ＣＤＲ信号レベル検出器の、例えばパス２６４、２６６上の正（ＳＬＤ）出力および負（ＮＳＬＤ）出力のそれぞれが、差動増幅器２６８によりパス２７２上のシングルエンド信号に変換され、復調器ディザフィードバック信号を提供する。

復調器ディザフィードバック信号は、例えば、パス２７２を介して既知の同期位相検出器２７０に結合され、ここで、ＤＤＳ２６０によりパス２６３上に提供される復調器ディザ基準信号と結合される。パス２７４上の位相検出器２７０の出力は、ディザ周波数での出力信号レベルＳＬＤおよびＮＳＬＤにあるエネルギーを示す復調器エラー信号である。ディザ周波数にエネルギーが存在することは、復調器制御設定ＤＥＭＯＤＶ＿ＣＴＲＬが最適ではないことを示す。

このエラー信号は、例えば、エラー信号をコントローラによる処理のためにデジタルエラー値に変換するアナログ／デジタル変換器を通してコントローラ２４４に結合することができる。コントローラ２４４は、エラー値に応答してパス２４６上に新しい復調器設定ＤＥＭＯＤＶ＿ＣＴＲＬを確立するように構成されるＤＳＰを含むことができる。エラー値を最小に抑えることで、最適な設定を実現することができる。

エラー値を最小に抑えて最適なバイアス設定を実現する多くの方法を当業者は認識しよう。例えば、エラー値の符号（＋／−）により、復調器設定ＤＥＭＯＤＶ＿ＣＴＲＬの変更方向を確立することができる。バイアスは任意の増分で変更することができる。バイアスでの変更増分が小さいほど、バイアス分解能および精度が上がる。一実施形態では、バイアスは、エラー値の倍数である変数で変更することができ、変数は復調器の動作点（例えば、制御電圧およびその光入力パワーレベル）の関数である。最適な設定は、設定が一方向に変更されてから再び最適に戻されたときに、設定が逆の方向に変更されてから最適に戻されたときと同じエラー値変更が実現されるときに実現することができる。最適な設定が実現されると、エラー値は関連するディザ周波数の基本波ではもはやスペクトル成分を含まなくなる。それでも、エラー信号はやはりディザ周波数の高調波ではスペクトル成分を含み得る。

示す例示的な実施形態では、既知のＣＤＲ集積回路２１２に設けられているＳＬＤ出力およびＮＳＬＤ出力を使用して復調器ディザフィードバック信号を確立することにより、高速データパス、すなわち増幅器２０２からＣＤＲ回路２１２まで入力信号が辿るパスが簡易化される。これは、ディザ周波数での出力信号レベルまたはパワーの変化を検出するために、高速パス中に追加する必要のある構成要素がないためである。これは、このような追加構成要素を含む構成と比較して受信器の伝送性能の向上、低コスト、およびサイズ軽減に繋がる。

さらに、全ファイバ型マッハ−ツェンダー式ＤＰＳＫ復調器２０６を、アームの一方の路長を調整するためのマイクロヒータ復調器ディザ信号を確立すると共に組み込んだ実施形態では、第１のＤＤＳ２５８を使用して復調器ディザ信号を確立し、第２のＤＤＳ２６０を使用して、同期位相検出器２７０への復調器ディザ基準信号を確立することにより、ディザフィードバックに対してタイミングを調整することができるようになる。特に、既知のマイクロヒータの変調帯域幅を数ヘルツの周波数範囲に制限することができる。これにより、パス２５２上の復調器ディザ信号と比較して、例えば、パス２７２上の復調器ディザフィードバック信号を大幅に位相シフトさせることができる。

第１のＤＤＳ２５８を使用して復調器ディザ信号を確立し、第２のＤＤＳを使用して、同期位相検出器２７０が受け取る復調器ディザ基準信号を確立することで、復調器ディザフィードバック信号と復調器ディザ基準信号とのタイミングを、復調器ディザ信号に影響することなく調整することが可能になる。ＤＤＳ２５８およびＤＤＳ２６０は、パス２６１に提供される共通基準クロックＣｌｋからの復調器ディザ周波数で関連する出力を合成することができる。しかし、ＤＤＳ２６０により提供される復調器ディザ基準信号のタイミングは、例えば、コントローラによりパス２４１に提供される制御入力である復調器ＤＤＳ同期（ＳｙｎｃｈｒｏｎｉｚｅＤｅｍｏｄＤＤＳ）により、復調器ディザ基準信号を復調器ディザフィードバック信号に位置合わせするように調整することができる。

例えば、コントローラ２４４は、例えばソフトウェア、ハードウェア、またはソフトウェアとハードウェアとの組み合わせを通して、復調器ディザ基準信号と復調器ディザフィードバック信号とに決定論的な位相差を持たせるように構成することができる。復調器ディザ基準信号に最適な位相値は、復調器設定ＤＥＭＯＤＶ＿ＣＲＴＬを故意に誤調整し、復調器ディザ基準信号位相値の関数としてエラー値を測定することにより求めることができる。復調器ディザ基準信号位相値は、復調器の所与の動作点でエラー値を最大にする値（例えば、Ｖｅｒｒｏｒ＝Ｖ_{ｄｉｔｈ＿ｆｄｂ}×Ｖ_{ｄｉｔｈ＿ｒｅｆ}×ｃｏｓ（ψ_{ｄｉｔ＿ｆｄｂ}−ψ_{ｄｉｔ＿ｒｅｆ}））に設定することができる。

ＯＢＰＦフィードバックループは、復調器フィードバックループと同様に動作することができる。図２に示すように、ＯＢＰＦディザ信号２５４をコントローラ２４４のＯＢＰＦ制御設定ＯＢＰＦ＿ＣＴＲＬ出力に、例えば加算器２７６により追加し、結合された信号をＯＢＰＦ制御信号としてパス２２２に提供することができる。パス２５４上のＯＢＰＦディザ信号は、ＤＤＳ２５８、ＤＤＳ２６０、およびＤＤＳ２５７にも提供される共通クロック入力Ｃｌｋ２６１に応答して、ＤＤＳ２５６により確立することができる。この手法は、ＯＢＰＦディザ周波数を復調器ディザ周波数の倍数に保つのに役立ち、ループ間の干渉を最小にすることができる。既知のＯＢＰＦ２０４は、中心波長がＯＢＰＦ制御信号に応答して調整可能なように構成することができる。

ＯＢＰＦディザ信号は、フィルタの損入損を変更させ、ひいてはフィルタ出力での光信号パワーを変更させる。本発明によれば、これら変更は、下流データパスでの光パワーを監視することにより、例えば、復調器２０６の各出力に結合された高速光検出器２２８、２３０のバイアス電流を監視することにより検出することができる。光検出器２２８、２３０からの対応する出力信号を、加算器２７８により追加することができる。

ＯＢＰＦ制御入力のディザリングにより、加算器２７８の出力でのディザ周波数での振幅が変化する。加算器出力は既知の同期位相検出器２８０に結合することができ、ここで、パス２５５上でＤＤＳ２５７により提供されるＯＢＰＦディザ基準信号と結合される。第１のＤＤＳ２５６を使用してＯＢＰＦディザ信号を確立し、第２のＤＤＳ２５７を使用して、同期位相検出器２８０へのＯＢＰＦディザ基準信号を確立することで、ディザフィードバックに対するタイミングを調整することができるようになる。特に、既知のＰＺＴ制御ＯＢＰＦの変調帯域幅を数ｋＨｚの周波数範囲に制限することができる。これにより、ＯＢＰＦ制御入力に印加されるパス２５４上のＯＢＰＦディザ信号と比較して、例えば、パス２８４上のＯＢＰＦディザフィードバック信号を大幅に位相シフトさせることができる。

ＤＤＳ２５６およびＤＤＳ２５７は、パス２６１上に提供される共通基準クロックＣｌｋからのＯＢＰＦディザ周波数で関連する出力を合成することができる。しかし、ＤＤＳ２５７により提供されるＯＢＰＦディザ基準信号のタイミングは、例えば、コントローラ２４４によりパス２４３上に提供される制御入力であるＯＢＰＦＤＤＳ同期（ＳｙｎｃｈｒｏｎｉｚｅＯＢＰＦＤＤＳ）により、ＯＢＰＦディザ基準信号をＯＢＰＦディザフィードバック信号と位置合わせするように調整することができる。例えば、コントローラ２４４は、例えばソフトウェア、ハードウェア、またはソフトウェアとハードウェアとの組み合わせを通して、ＯＢＰＦディザ基準信号とＯＢＰＦディザフィードバック信号とに決定論的な位相差を持たせるように構成することができる。ＯＢＰＦディザ基準信号に最適な位相値は、ＯＢＰＦ設定ＯＢＰＦ＿Ｖ＿ＣＲＴＬを故意に誤調整し、ＯＢＰＦディザ基準信号位相値の関数としてエラー値を測定することにより求めることができる。ＯＢＰＦディザ基準信号位相値は、ＯＢＰＦの所与の動作点でエラー値を最大にする値（例えば、Ｖｅｒｒｏｒ＝Ｖ_{ｄｉｔｈ＿ｆｄｂ}×Ｖ_{ｄｉｔｈ＿ｒｅｆ}×ｃｏｓ（ψ_{ｄｉｔ＿ｆｄｂ}−ψ_{ｄｉｔ＿ｒｅｆ}））に設定することができる。

パス２８２上の位相検出器２８０の出力は、ディザ周波数で加算器２７８の出力にエネルギーがあることを示すＯＢＰＦエラー信号を表す。エラー信号は、例えば、エラー信号をコントローラによる処理のためにデジタルエラー値に変換するアナログ／デジタル変換器を通してコントローラ２４４に結合することができる。コントローラは、エラー値に応答して新しいＯＢＰＦ設定ＯＢＰＦＶ＿ＣＴＲＬを確立するように構成されるＤＳＰを含むことができる。エラー値を最小に抑えることで、最適な設定を実現することができる。エラー値は、復調器制御ループと併せて上述した方法を用いて最小化することができる。

示す例示的な実施形態では、高速光検出器２２８、２３０の出力を使用してＯＢＰＦディザフィードバック信号を確立することにより、高速データパスが簡易化される。これは、ディザ周波数での信号パワーの変化を検出するために、高速パス中に追加する必要のある構成要素がないためである。これは、このような追加構成要素を含む構成と比較して受信器の伝送性能の向上、低コスト、およびサイズ軽減に繋がる。

引き続き図２を参照すると、増幅器２０２の利得は、高速光検出器２２８、２３０からのフィードバックを使用して、復調された光信号の信号パワー、すなわち高速光検出器２２８および２３０の入力での信号パワーを安定化するように動的に制御することができる。示す例示的な実施形態では、加算器２７８の出力は、高速光検出器２２８、２３０により検出される結合光パワーを表す電気信号である。この出力は、信号パワーフィードバック信号としてパス２８４でコントローラ２４４に結合することができる。別法として、差動増幅器２６８のＤＣ出力は、信号パワーフィードバック信号として提供することができる。これは、ＣＤＲ入力での真のデータ信号および相補データ信号の振幅の安定化に繋がる。高速光検出器からのフィードバック信号は復調器の現在の設定から独立しており、復調器の状態に関係なく増幅器ループに使用することができる。ＣＤＲ回路２１２のレベル検出器からのフィードバック、例えば増幅器２６８の出力は、復調器の動作点に依存し、復調器がロックされたときに増幅器制御ループに使用することができる。

示す例示的な実施形態では、コントローラ２４４は、例えばソフトウェア、ハードウェア、またはソフトウェアとハードウェアとの組み合わせを通して、信号パワーフィードバック信号に応答して、Ｐ_{ＯＵＴ＿ＳＥＴ}信号をパス２１８上で増幅器に提供するように構成することができる。Ｐ_{ＯＵＴ＿ＳＥＴ}信号のレベルは、増幅器２０２がパス２２０上の入力光信号Ｐｉｎに付与する利得を決定することができる。コントローラは、信号パワーフィードバック信号の変更に応答して、信号パワーフィードバック信号を一定に保つようにＰ_{ＯＵＴ＿ＳＥＴ}信号を変更するように構成することができる。したがって、増幅器２０２の出力パワーＰ_ＯＵＴは、コントローラ２４４によりＰ_{ＯＵＴ＿ＳＥＴ}信号が変更されると、一定の信号パワーフィードバック信号を保つように変化することができる。その結果として、高速光検出器への入力において一定の光パワーが確立され、ＣＤＲ回路２１２の入力において、ある程度一定のデータ振幅が確立される。

高速光検出器２２８、２３０はＯＢＰＦ２０４の後に配置されるため、帯域外ノイズの大半は濾波され、信号パワーおよび帯域内ノイズのみが光検出器２２８、２０３に到達する。したがって、光検出器２２８、２３０の出力に応答して増幅器２０２の利得を制御することにより、増幅器が一定の総（信号および広帯域ＡＳＥノイズ）出力パワーモードで動作する構成と比較して、信号パワー安定化および全体的な受信器性能が向上する。既知のように、増幅器は、一定の出力パワーモードで動作するとき、入力信号レベルおよび波長に依存する信号対雑音比で一定の出力パワーを提供する。信号パワーフィードバック信号が光検出器２２８、２３０の出力から導出される本発明によるシステムでは、信号パワーは、増幅器２０２への光入力信号の信号レベルおよび波長から独立して安定化される。

本発明による受信器は、ＦＥＣ符号化を使用して実現可能な低入力信号パワーレベルを考慮して光遷移保護を提供するように構成することもできる。一般に、本発明のよるシステムは、入力光信号が所定の閾値未満であり、かつ受信器のＦＥＣデコーダが受信データを識別できない場合のみ、前置増幅器２０２をディセーブルしてＩＳＬ状況から保護するように構成することができる。それに対応して、入力光信号が増大して所定の閾値を超えると、増幅器２０２をイネーブルすることができる。この構成では、受信器の動作は、受信器が入力光信号からのデータを復元できる限り中断されない。

示す例示的な実施形態では、例えば、増幅器２０２は、入力光信号のパワーレベルを検出し、入力パワーレベルを表す出力Ｐ_{ＩＮ＿ＭＯＮ}を、例えばパス２８６に提供する既知の内部パワー検出器を含むことができる。また、受信器のＦＥＣデコーダ２８８は、データが入力光信号から復元されているか否かを示す状態出力、例えばＦＥＣ状態（ＦＥＣＳｔａｔｕｓ）をパス２９０に提供することができる。状態出力は、例えば、ＯＯＦ（フレーム同期外れ）、ＬＯＦ（フレーム損失）、ＯＯＭ（マルチフレーム同期外れ）、またはＬＭＦ（マルチフレーム損失）等の既知のＦＥＣデコーダ故障インジケータであることができる。

増幅器２８６のＰ_{ＩＮ＿ＭＯＮ}出力は、ＦＥＣデコーダ２８８の状態出力と共にコントローラ２４４に結合することができる。コントローラ２４４は、Ｐ_ｉｎが所定の閾値未満であり、かつ故障インジケータがＦＥＣデコーダ２８８の状態出力で提供される場合、増幅器２０２へのインタフェース、例えばＳＰＩバスを介して出力を提供して、増幅器をディセーブルすることができる。コントローラ２４４は、Ｐ_ｉｎが所定の閾値を超えたときに増幅器２８６をディセーブル状況からイネーブルすることができる。

図３は、本発明による遷移保護プロセス３００の一例のブロック流れ図である。このブロック流れ図は、特定の順番のステップで示されている。しかし、ステップの順番は、単に、本明細書において説明する機能全体の実施の仕方の例を提供するにすぎないことが分かる。さらに、別記されない限り、順番になった各ステップを提示されている順番で実行する必要はない。

例示的な実施形態では、増幅器入力パワーレベルを検出し（３０２）、所定の閾値と比較する（３０４）ことができる。入力パワーレベルが所定の閾値を超える場合（３０４）、入力パワーレベルを引き続き検出／監視することができる。入力パワーレベルが所定の閾値未満になると（３０４）、ＦＥＣデコーダの状況を検出し（３０６）、故障状況について監視する（３０８）ことができる。ＦＥＣデコーダが故障状況を示さない場合（３０８）、増幅器はイネーブル状態のままであることができ、流れを再びステップ３０２に渡すことができる。ＦＥＣデコーダが故障状況、例えばＯＯＦを示す場合（３０８）、増幅器をディセーブルする（３１０）ことができる。

増幅器がディセーブルされると、増幅器入力パワーレベルを検出して（３１２）、所定の閾値と比較する（３１４）ことができる。パワーレベルが閾値未満である限り、比較（３１４）を繰り返すことができる。パワーレベルが所定の閾値を超えると、増幅器をイネーブルし（３１６）、流れを再びステップ３０２に渡すことができる。

本発明による受信器は、データクロックを受信信号から直接復元して、高ジッタ耐性を提供するように構成することができる。一般に、データがＲＺ−ＤＰＳＫ方式で入力光信号に変調される場合、データは光搬送波の位相変調によって搬送されるが、この変調方式のＲＺ部に関連する強度変調がデータクロックを搬送する。その結果として、クロックを強度復調装置（例えば、標準の光検出器）により入力光信号から、または両方の強度変調光ストリング、すなわち復調された「１」と「０」がＤＰＳＫ復調器の出力において利用可能なことを利用して復調光信号から直接復元することができる。クロックをデータストリームから直接復元できることにより、比較的広帯域のクロック復元ＣＲ回路の使用が可能になり、高周波数耐性の受信器になる。

図４は、復調器へのＲＺ−ＤＰＳＫ光入力信号がＣｌｋ入力としてＤフリップフロップ４００に結合される、本発明による受信器２００ａの例示的な一実施形態を示す。例えばパス４０２上でのＤフリップフロップ４００の出力は、復元され、タイミング調整され、変換されたＮＲＺ方式シリアルデータストリームを表すことができる。示すように、光タップ４０６を復調器の入力に結合して、ＲＺ＿ＤＰＳＫ信号の一部を関連する光検出器と増幅器とのペア４１０に分岐させることができる。光検出器と増幅器とのペア４１０の出力は、例えば、ビットレートに略等しい中心周波数で数百ＭＨｚの帯域幅を有する帯域フィルタ４１２に結合することができる。フィルタ４１２の出力を制限増幅器４１４に結合して、濾波後の信号を整形することができる。復調器入力がＲＺ−ＤＰＳＫ変調信号である場合、制限増幅器４１４の出力は、データクロックの周波数に等しい周波数を有する周期的な電気信号であることができる。制限増幅器４１４の出力を電気遅延回路４１６に結合して調整可能な遅延を付与し、パス４１８上のクロック信号を、例えばパス４２０、４２２上のＤフリップフロップの入力で受信するデータと位置合わせすることができる。

データクロックを復元するために、入力データストリームを高速データパスの種々の場所で分岐または検出してもよいことを当業者は認めよう。例えば、図５は、クロックが光検出器と増幅器とのペア２０８、２１０の出力から復元される、データクロックをＲＺ−ＤＰＳＫ方式の入力信号から復元する構成の例２００ｂを示す。示すように、光検出器と増幅器とのペア２０８、２１０の電気出力を調整可能な遅延２３６の後で分岐して、結合器５００、例えば６ｄＢ結合器により結合してもよい。結合器５００の出力を帯域フィルタ４１２、制限増幅器４１４、および電気遅延回路４１６に結合して、Ｄフリップフロップ４００へのクロック入力Ｃｌｋを生成することができる。

別の代替の構成２００ｃを図６に示す。示すように、光検出器２２８、２３０に関連する増幅器２４０、２４２のそれぞれの反転出力を、例えば調整可能な遅延２３６の後で、結合器５００に提供することができる。結合器５００の出力を帯域フィルタ４１２、制限増幅器４１４、および電気遅延回路４１６に結合して、Ｄフリップフロップ４００へのクロック入力Ｃｌｋを生成することができる。直接クロック復元アーキテクチャの高周波数ジッタ耐性を最良にするには、上記構成のいずれでも、クロックパスが開始されるポイントからのデータパスの電気長をクロックパスの長さと等しくすべきである。

こうして、効率的かつ信頼性の高い復調を提供する差動位相偏移変調光信号の受信器が提供される。一態様によれば、ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、第１および第２の光検出器であって、第１の光検出器は、第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、第２の光検出器は、第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と、第１および第２の電気出力に結合され、第１および第２の電気出力のうちの少なくとも一方の信号レベルを表す信号レベル出力を提供するように構成される集積クロック・データ復元回路と、信号レベル出力に応答して、第１および第２のアームのうちの一方の光路長を制御する復調器設定信号を提供するように構成されるコントローラと、を含む装置が提供される。そして、ＤＰＳＫ方式の光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器を安定化する方法であって、復調器の出力を集積クロック・データ復元回路に結合することであって、集積クロック・データ復元回路は、第１および第２の出力のうちの少なくとも一方の信号レベルを表す信号レベル出力を提供するように構成されること、および信号レベル出力に応答して、第１および第２のアームのうちの一方の光路長を制御する復調器設定信号を提供すること、を含む方法も提供される。

本発明の別の態様によれば、光入力信号を復調する復調器であって、光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、復調器ディザ信号を確立する第１のディザ回路と、復調器設定信号を提供するように構成されるコントローラと、第１および第２のアームのうちの一方の光路長を制御する復調器制御信号として、復調器ディザ信号と復調器設定信号とを結合する結合器と、復調器ディザ基準信号を確立する第２のディザ回路と、第１および第２の光出力のうちの少なくとも一方の信号レベルを表すフィードバック信号および復調器ディザ基準信号に応答して、エラー信号を提供する誤り検出回路であって、コントローラは、復調器エラー信号に応答して復調器設定信号を提供するように構成される、誤り検出回路と、を含む装置が提供される。そして、光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器を安定化する方法であって、復調器ディザ信号を確立する第１のディザ回路を設けること、復調器ディザ信号および復調器設定信号に応答して、第１および第２のアームのうちの一方の光路長を制御すること、復調器ディザ基準信号を確立する第２のディザ回路を設けること、および第１および第２の光出力のうちの少なくとも一方の信号レベルを表すフィードバック信号および復調器ディザ基準信号に応答して、復調器設定信号を生成すること、を含む方法も提供される。

本発明の別の態様によれば、ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を受け取る調整可能な光帯域フィルタと、帯域フィルタの出力に結合され、光入力信号を復調する復調器であって、光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、第１および第２の光検出器であって、第１の光検出器は、第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、第２の光検出器は、第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と、第１および第２の電気出力の信号パワーを表すフィードバック信号に応答して、帯域フィルタの中心波長を制御する帯域フィルタ設定信号を提供するコントローラと、を含む装置が提供される。そして、ＤＰＳＫ方式の光信号を受信する受信器内の光帯域フィルタの中心波長を制御する方法であって、フィルタの出力を、光信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器に結合すること、第１および第２の光検出器を設けることであって、第１の光検出器は、第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、第２の光検出器は、第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成されること、および第１および第２の電気出力を表すフィードバック信号に応答して、中心波長を制御する帯域フィルタ設定信号を提供すること、を含む方法も提供される。

本発明の別の態様によれば、ＤＰＳＫ変調方式に従ってデータが変調された光信号を増幅する光増幅器と、光増幅器に結合され、光信号を受け取る光帯域フィルタと、フィルタに結合され、光信号を復調する復調器であって、光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、第１および第２の光出力の信号パワーを表すフィードバック信号に応答して、増幅器の利得を制御する増幅器設定信号を提供するコントローラと、を含む装置が提供される。そして、ＤＰＳＫ方式の光信号を受信する受信器内の光前置増幅器の利得を制御する方法であって、増幅器の出力を光帯域フィルタに結合すること、フィルタの出力を、光信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成されるＤＰＳＫ復調器に結合すること、および第１および第２の光出力の信号パワーを表すフィードバック信号に応答して利得を制御する増幅器設定信号を提供すること、を含む方法も提供される。

本発明の別の態様によれば、光入力信号を増幅する光増幅器と、増幅器に結合され、光入力信号からデータを復調する復調器と、データを復号化し、データ復号化の際に故障が発生したときに故障インジケータを提供するように構成されるＦＥＣデコーダと、光入力信号のパワーレベルが所定の閾値未満であり、かつ故障インジケータがＦＥＣデコーダにより提供される場合、増幅器をディセーブルするように構成されるコントローラと、を含む装置が提供される。そして、光信号受信器の光増幅器に付与された入力信号の遷移に対する保護方法であって、入力信号のパワーレベルを監視すること、光信号に変調されたデータを復号化するＦＥＣデコーダの故障状況を監視すること、およびパワーレベルが所定の閾値未満であり、かつＦＥＣデコーダの故障状況が示された場合、光増幅器をディセーブルすること、を含む方法も提供される。

本発明の別の態様によれば、ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、第１および第２の光検出器であって、第１の光検出器は、第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、第２の光検出器は、第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と、第１および第２の電気出力に結合され、データを表す出力を提供するように構成されるクロック・データ復元回路と、第１の電気出力とクロック・データ復元回路との間に結合され、第１の電気出力を第２の電気出力に対して遅延させるように構成される電気遅延回路と、を含む装置が提供される。そして、ＤＰＳＫ変調方式に従ってデータが変調された光入力信号の受信器内の関連する第１および第２の光検出器の第１の電気出力と第２の電気出力との遅延差を補償する方法であって、遅延差を補償するように電気遅延線の値を調整すること、およびその値を最良送信性能に対応する値に設定すること、を含む方法も提供される。

本発明の別の態様によれば、データパスであって、ＲＺ−ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器、および第１および第２の光検出器であって、第１の光検出器は、第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、第２の光検出器は、第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器を含むデータパスと、第１および第２の電気出力に結合され、データに関連するクロックを表すクロック入力に応答して、データを表す電気出力データストリームを提供するように構成される回路と、データパス上の信号の一部をクロック入力として回路に結合するクロックパスと、を含む装置が提供される。そして、ＲＺ−ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、第１および第２の光検出器であって、第１の光検出器は、第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、第２の光検出器は、第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と、を含むデータパスを有する光受信器においてデータを復元する方法であって、第１および第２の電気出力に結合され、データに関連するクロックを表すクロック入力に応答して、データを表す電気出力データストリームを提供するように構成される回路を設けること、およびデータパス上の信号の一部をクロック入力として回路に結合すること、を含む方法も提供される。

本明細書において実施形態について説明したが、これら実施形態は単に、本発明を利用する実施形態のうちのいくつかにすぎず、限定ではなく例示を目的として説明されたものである。当業者に容易に理解される他の多くの実施形態を、本発明の精神および範囲から著しく逸脱することなく可能である。

本発明によるシステムの例示的な一実施形態の簡略ブロック図である。本発明による例示的な一受信器の簡略ブロック図である。本発明による例示的な光遷移保護プロセスを示すブロック流れ図である。本発明による例示的な別の受信器の簡略ブロック図である。本発明による例示的な別の受信器の簡略ブロック図である。本発明による例示的な別の受信器の簡略ブロック図である。

Claims

ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、前記光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、
第１および第２の光検出器であって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と、
前記第１および第２の電気出力に結合され、前記第１および第２の電気出力のうちの少なくとも一方の信号レベルを表す信号レベル出力を提供するように構成される集積クロック・データ復元回路と、
前記信号レベル出力に応答して、前記第１および第２のアームのうちの一方の光路長を制御する復調器設定信号を提供するように構成されるコントローラと、
を備えることを特徴とする装置。
前記コントローラは、前記第１および第２のアームのうちの前記一方を伝播する光と前記第１および第２のアームのうちの他方を伝播する光との間に位相関係ｋπを実現するように前記光路長を制御するように構成され、ここでｋは整数値であることを特徴とする請求項１に記載の装置。
前記光路長は、前記復調器設定信号および復調器ディザ信号に応答して変化するように構成されることを特徴とする請求項１に記載の装置。
前記信号レベル出力および復調器ディザ基準信号に応答してエラー信号を提供する誤り検出回路をさらに備え、前記復調器設定信号は、前記復調器エラー信号に応答して前記コントローラにより提供されることを特徴とする請求項３に記載の装置。
前記コントローラは、前記復調器エラー信号を最小に抑えるように前記復調器設定信号を調整するように構成されることを特徴とする請求項４に記載の装置。
前記誤り検出回路は同期位相検出器を含むことを特徴とする請求項４に記載の装置。
前記復調器ディザ信号を確立する第１のディザ回路と、前記復調器ディザ基準信号を確立する第２のディザ回路と、を備えることを特徴とする請求項４に記載の装置。
前記復調器ディザ信号および前記復調器ディザ基準信号は、共通クロック入力に応答して前記第１および第２のディザ回路によってそれぞれ確立されることを特徴とする請求項７に記載の装置。
前記第２のディザ回路は、前記復調器ディザ信号と前記復調器ディザ基準信号との間に選択可能な相対位相差を付与するように構成されることを特徴とする請求項７に記載の装置。
前記第１および第２のディザ回路は別個の直接デジタル合成器を含むことを特徴とする請求項７に記載の装置。
前記復調器ディザ信号を受け取り、前記復調器設定信号の振幅に応答して前記復調器ディザ信号の振幅を確立するように構成される増幅器をさらに備えることを特徴とする請求項３に記載の装置。
前記ＤＰＳＫ方式はＲＺ−ＤＰＳＫ方式であることを特徴とする請求項１に記載の装置。
前記復調器はマッハ−ツェンダー復調器を含むことを特徴とする請求項１に記載の装置。
前記集積クロック・データ復元回路は、前記信号レベル出力の第１および第２の信号レベル出力を提供するように構成され、前記コントローラは、前記第１および第２の信号レベル出力に応答して前記復調器設定信号を提供するように構成されることを特徴とする請求項１に記載の装置。
ＤＰＳＫ方式の光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器を安定化する方法であって、
前記復調器の出力を集積クロック・データ復元回路に結合することであって、前記集積クロック・データ復元回路は、前記第１および第２の出力のうちの少なくとも一方の信号レベルを表す信号レベル出力を提供するように構成される工程、および
前記信号レベル出力に応答して、前記第１および第２のアームのうちの一方の光路長を制御する復調器設定信号を提供する工程、
を含むことを特徴とする方法。
前記復調器設定信号は、前記第１および第２のアームのうちの前記一方を伝播する光と前記第１および第２のアームのうちの他方を伝播する光との間に位相関係ｋπを確立するように構成され、ここでｋは整数値であることを特徴とする請求項１５に記載の方法。
復調器ディザ信号を提供する工程、および
前記復調器ディザ信号を、前記光路長を制御する前記復調器設定信号と結合する工程、
をさらに含むことを特徴とする請求項１５に記載の方法。
前記信号レベル出力および復調器ディザ基準信号に応答して復調器エラー信号を生成する工程をさらに含み、前記復調器設定信号は、前記復調器エラー信号に応答して提供されることを特徴とする請求項１７に記載の方法。
前記復調器ディザ信号を確立する第１のディザ回路を提供する工程、および前記復調器ディザ基準信号を確立する第２のディザ回路を提供する工程、をさらに含むことを特徴とする請求項１８に記載の方法。
前記復調器ディザ信号および前記復調器ディザ基準信号は、共通クロック入力に応答して前記第１および第２のディザ回路によりそれぞれ合成されることを特徴とする請求項１８に記載の方法。
前記復調器設定信号の振幅に応答して前記復調器ディザ信号の振幅をさらに確立することを特徴とする請求項１７に記載の方法。
前記復調器ディザ信号と前記復調器ディザ基準信号との間に位相差を付与する工程をさらに含むことを特徴とする請求項１８に記載の方法。
前記集積クロック・データ復元回路は、前記信号レベル出力の第１および第２の信号レベル出力を提供するように構成され、コントローラが、前記第１および第２の信号レベル出力に応答して前記復調器設定信号を提供するように構成されることを特徴とする請求項１５に記載の方法。
光入力信号を復調する復調器であって、前記光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、
復調器ディザ信号を確立する第１のディザ回路と、
復調器設定信号を提供するように構成されるコントローラと、
前記第１および第２のアームのうちの一方の光路長を制御する復調器制御信号として、前記復調器ディザ信号と前記復調器設定信号とを結合する結合器と、
復調器ディザ基準信号を確立する第２のディザ回路と、
前記第１および第２の光出力のうちの少なくとも一方の信号レベルを表すフィードバック信号および前記復調器ディザ基準信号に応答して、エラー信号を提供する誤り検出回路であって、前記コントローラは、前記復調器エラー信号に応答して前記復調器設定信号を提供するように構成される、誤り検出回路と、
を備えることを特徴とする装置。
前記復調器ディザ信号および前記復調器ディザ基準信号は、共通クロック入力に応答して前記第１および第２のディザ回路によってそれぞれ確立されることを特徴とする請求項２４に記載の装置。
前記第２のディザ回路は、前記復調器ディザ信号と前記復調器ディザ基準信号との間に選択可能な位相差を付与するように構成されることを特徴とする請求項２４に記載の装置。
前記第１および第２のディザ回路は別個の直接デジタル合成器を含むことを特徴とする請求項２４に記載の装置。
前記復調器ディザ信号を受け取り、前記復調器設定信号の振幅に応答して前記復調器ディザ信号の振幅を確立するように構成される増幅器をさらに備えることを特徴とする請求項２４に記載の装置。
前記誤り検出回路は同期位相検出器を含むことを特徴とする請求項２４に記載の装置。
前記復調器はマッハ−ツェンダー復調器を含むことを特徴とする請求項２４に記載の装置。
光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器を安定化する方法であって、
復調器ディザ信号を確立する第１のディザ回路を設ける工程、
前記復調器ディザ信号および復調器設定信号に応答して、前記第１および第２のアームのうちの一方の光路長を制御する工程、
復調器ディザ基準信号を確立する第２のディザ回路を設ける工程、および
前記第１および第２の光出力のうちの少なくとも一方の信号レベルを表すフィードバック信号および前記復調器ディザ基準信号に応答して、前記復調器設定信号を生成する工程、
を含むことを特徴とする方法。
前記復調器ディザ信号と前記復調器ディザ基準信号との間に位相差を付与する工程をさらに含むことを特徴とする請求項３１に記載の方法。
前記第１および第２のディザ回路は別個の直接デジタル合成器を含むことを特徴とする請求項３１に記載の方法。
前記復調器設定信号の振幅に応答して前記復調器ディザ信号の振幅をさらに確立することを特徴とする請求項３１に記載の方法。
前記復調器はマッハ−ツェンダー復調器を含むことを特徴とする請求項３１に記載の方法。
ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を受け取る調整可能な光帯域フィルタと、
該帯域フィルタの出力に結合され、前記光入力信号を復調する復調器であって、前記光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、
第１および第２の光検出器であって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と、
前記第１および第２の電気出力の信号パワーを表すフィードバック信号に応答して、前記帯域フィルタの中心波長を制御する帯域フィルタ設定信号を提供するコントローラと、
を備えることを特徴とする装置。
前記コントローラは、前記中心波長を前記光信号の波長と位置合わせするように前記帯域フィルタ設定信号を提供するように構成されることを特徴とする請求項３６に記載の装置。
前記中心波長は、前記帯域フィルタ設定信号および帯域フィルタディザ信号に応答して変化するように構成されることを特徴とする請求項３６に記載の装置。
前記フィードバック信号および帯域フィルタディザ基準信号に応答して、帯域フィルタエラー信号を提供する誤り検出回路をさらに備え、前記帯域フィルタ設定信号は、前記帯域フィルタエラー信号に応答して前記コントローラにより提供されることを特徴とする請求項３８に記載の装置。
前記コントローラは、前記帯域フィルタエラー信号を最小に抑えるように前記帯域フィルタ設定信号を調整するように構成されることを特徴とする請求項３９に記載の装置。
前記誤り検出回路は同期位相検出器を含むことを特徴とする請求項３９に記載の装置。
前記帯域フィルタディザ信号を確立する第１のディザ回路と、前記帯域フィルタディザ基準信号を確立する第２のディザ回路と、を備えることを特徴とする請求項３９に記載の装置。
前記帯域フィルタディザ信号および前記帯域フィルタディザ基準信号は、共通クロック入力に応答して前記第１および第２のディザ回路によってそれぞれ確立されることを特徴とする請求項４２に記載の装置。
前記第２のディザ回路は、前記帯域フィルタディザ信号と前記帯域フィルタディザ基準信号との間に選択可能な相対位相差を付与するように構成されることを特徴とする請求項４２に記載の装置。
前記第１および第２のディザ回路は別個の直接デジタル合成器を含むことを特徴とする請求項４２に記載の装置。
前記ＤＰＳＫ方式はＲＺ−ＤＰＳＫ方式であることを特徴とする請求項３６に記載の装置。
前記復調器はマッハ−ツェンダー復調器を含むことを特徴とする請求項３６に記載の装置。
ＤＰＳＫ方式の光信号を受信する受信器内の光帯域フィルタの中心波長を制御する方法であって、
前記フィルタの出力を、前記光信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器に結合する工程、
第１および第２の光検出器を設けることであって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される工程、および
前記第１および第２の電気出力を表すフィードバック信号に応答して、前記中心波長を制御する帯域フィルタ設定信号を提供する工程、
を含むことを特徴とする方法。
帯域フィルタディザ信号を提供する工程、および
前記帯域フィルタディザ信号を、前記中心波長を制御する前記帯域フィルタ設定信号と結合する工程、
をさらに含むことを特徴とする請求項４８に記載の方法。
前記フィードバック信号および帯域フィルタディザ基準信号に応答して帯域フィルタエラー信号を生成する工程をさらに含み、前記帯域フィルタ設定信号は、前記帯域フィルタエラー信号に応答して提供されることを特徴とする請求項４９に記載の方法。
前記帯域フィルタディザ信号を確立する第１のディザ回路を提供する工程、および前記帯域フィルタディザ基準信号を確立する第２のディザ回路を提供する工程、をさらに含むことを特徴とする請求項５０に記載の方法。
前記帯域フィルタディザ信号および前記帯域フィルタディザ基準信号は、共通クロック入力に応答して前記第１および第２のディザ回路によりそれぞれ合成されることを特徴とする請求項５１に記載の方法。
前記帯域フィルタ設定信号は、前記中心波長を前記光信号の波長と位置合わせするように提供されることを特徴とする請求項４８に記載の方法。
ＤＰＳＫ変調方式に従ってデータが変調された光信号を増幅する光増幅器と、
該光増幅器に結合され、前記光信号を受け取る光帯域フィルタと、
該フィルタに結合され、前記光信号を復調する復調器であって、前記光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、
前記第１および第２の光出力の信号パワーを表すフィードバック信号に応答して、前記増幅器の利得を制御する増幅器設定信号を提供するコントローラと、
を備えることを特徴とする装置。
第１および第２の光検出器であって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器をさらに備え、前記フィードバック信号は前記第１および第２の電気出力でのＤＣバイアスを表すことを特徴とする請求項５４に記載の装置。
前記コントローラは、前記信号パワーを一定レベルに保つように前記増幅器利得を調整するように構成されることを特徴とする請求項５４に記載の装置。
前記増幅器はエルビウム添加ファイバ増幅器を含むことを特徴とする請求項５４に記載の装置。
前記ＤＰＳＫ方式はＲＺ−ＤＰＳＫ方式であることを特徴とする請求項５４に記載の装置。
前記復調器はマッハ−ツェンダー復調器を含むことを特徴とする請求項５４に記載の装置。
ＤＰＳＫ方式の光信号を受信する受信器内の光前置増幅器の利得を制御する方法であって、
前記増幅器の出力を光帯域フィルタに結合する工程、
前記フィルタの出力を、前記光信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成されるＤＰＳＫ復調器に結合する工程、および
前記第１および第２の光出力の信号パワーを表すフィードバック信号に応答して前記利得を制御する増幅器設定信号を提供する工程、
を含むことを特徴とする方法。
第１および第２の光検出器を設ける工程であって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される工程をさらに含み、前記フィードバック信号は前記第１および第２の電気出力でのＤＣバイアスを表すことを特徴とする請求項６０に記載の方法。
前記増幅器設定信号は、前記信号パワーを一定レベルに保つように前記増幅器利得を制御するように提供されることを特徴とする請求項６０に記載の方法。
光入力信号を増幅する光増幅器と、
該増幅器に結合され、前記光入力信号からデータを復調する復調器と、
前記データを復号化し、前記データ復号化の際に故障が発生したときに故障インジケータを提供するように構成されるＦＥＣデコーダと、
前記光入力信号のパワーレベルが所定の閾値未満であり、かつ前記故障インジケータが前記ＦＥＣデコーダにより提供される場合、前記増幅器をディセーブルするように構成されるコントローラと、
を備えることを特徴とする装置。
前記増幅器はエルビウム添加ファイバ増幅器を含むことを特徴とする請求項６３に記載の装置。
前記故障インジケータはフレーム同期外れ（ＯＯＦ）故障を示すことを特徴とする請求項６３に記載の装置。
前記復調器はマッハ−ツェンダー復調器を含むことを特徴とする請求項６３に記載の装置。
前記コントローラは、前記パワーレベルが増大して前記所定の閾値を超えた場合、前記増幅器をイネーブルするようにさらに構成されることを特徴とする請求項６３に記載の装置。
光信号受信器の光増幅器に付与された入力信号の遷移に対する保護方法であって、
前記入力信号のパワーレベルを監視する工程、
前記光信号に変調されたデータを復号化するＦＥＣデコーダの故障状況を監視する工程、および
前記パワーレベルが所定の閾値未満であり、かつ前記ＦＥＣデコーダの前記故障状況が示された場合、前記光増幅器をディセーブルする工程、
を含むことを特徴とする方法。
前記増幅器はエルビウム添加ファイバ増幅器を含むことを特徴とする請求項６８に記載の方法。
前記故障状況はフレーム同期外れ（ＯＯＦ）故障状況を示すことを特徴とする請求項６８に記載の方法。
前記パワーレベルが増大して前記所定の閾値を超えた場合、前記増幅器をイネーブルする工程をさらに含むことを特徴とする請求項６８に記載の方法。
ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、前記光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、
第１および第２の光検出器であって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と、
前記第１および第２の電気出力に結合され、前記データを表す出力を提供するように構成されるクロック・データ復元回路と、
前記第１の電気出力と前記クロック・データ復元回路との間に結合され、前記第１の電気出力を前記第２の電気出力に対して電気的に遅延させるように構成される電気遅延回路と、
を備えることを特徴とする装置。
ＤＰＳＫ変調方式に従ってデータが変調された光信号の受信器内の関連する第１および第２の光検出器の第１の電気出力と第２の電気出力との遅延差を補償する方法であって、
前記遅延差を補償するように電気遅延線の値を調整する工程、および
前記電気遅延線を前記第１および第２の出力のうちの一方に結合する工程、
を含むことを特徴とする方法。
前記電気遅延線の値を調整する工程は、前記電気遅延線を前記第１および第２の出力のうちの前記一方に結合する工程の前に行われることを特徴とする請求項７３に記載の方法。
前記電気遅延線の値を調整する工程は、前記電気遅延線を前記第１および第２の出力のうちの前記一方に結合する工程の後に行われることを特徴とする請求項７３に記載の方法。
データパスであって、
ＲＺ−ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、前記光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器、および
第１および第２の光検出器であって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器
を備えるデータパスと、
前記第１および第２の電気出力に結合され、前記データに関連するクロックを表すクロック入力に応答して、前記データを表す電気出力データストリームを提供するように構成される回路と、
前記データパス上の信号の一部を前記クロック入力として前記回路に結合するクロックパスと、
を備えることを特徴とする装置。
前記クロックパスは前記復調器への入力と前記クロック入力との間に結合されることを特徴とする請求項７６に記載の装置。
前記クロックパスは前記データパスに結合されて、前記第１の電気出力の一部および前記第２の電気出力の一部を受け取ることを特徴とする請求項７６に記載の装置。
前記第１の光検出器は、前記第１の光出力が付与されたことに応答して第３の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第４の電気出力を提供するように構成され、前記クロックパスは前記データパスに結合されて、前記第３および前記第４の電気出力を受け取ることを特徴とする請求項７６に記載の装置。
前記クロックパスは、前記信号の前記一部に調整可能な遅延を付与する電気遅延回路を含むことを特徴とする請求項７６に記載の装置。
前記クロックパスは帯域フィルタを含むことを特徴とする請求項７６に記載の装置。
前記クロックパスは制限増幅器を含むことを特徴とする請求項７６に記載の装置。
前記回路はＤフリップフロップを含むことを特徴とする請求項７６に記載の装置。
ＲＺ−ＤＰＳＫ変調方式に従ってデータが変調された光入力信号を復調する復調器であって、前記光入力信号を第１および第２のアームに分け、第１および第２の光出力を提供するように構成される復調器と、第１および第２の光検出器であって、該第１の光検出器は、前記第１の光出力が付与されたことに応答して第１の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第２の電気出力を提供するように構成される、第１および第２の光検出器と、を含むデータパスを有する光受信器においてデータを復元する方法であって、
前記第１および第２の電気出力に結合され、前記データに関連するクロックを表すクロック入力に応答して、前記データを表す電気出力データストリームを提供するように構成される回路を設ける工程、および
前記データパス上の信号の一部を前記クロック入力として前記回路に結合する工程、
を含むことを特徴とする方法。
前記結合する工程は、前記復調器への入力の一部を前記クロック入力として前記回路に結合する工程を含むことを特徴とする請求項８４に記載の方法。
前記結合する工程は、前記第１の電気出力の一部および前記第２の電気出力の一部を前記クロック入力として前記回路に結合することを含むことを特徴とする請求項８４に記載の方法。
前記第１の光検出器は、前記第１の光出力が付与されたことに応答して第３の電気出力を提供するように構成され、該第２の光検出器は、前記第２の光出力が付与されたことに応答して第４の電気出力を提供するように構成され、前記結合する工程は、前記第３および第４の電気出力の少なくとも一部を前記クロック入力として前記回路に結合する工程を含むことを特徴とする請求項８４に記載の方法。
調整可能な遅延を前記信号に付与する工程をさらに含むことを特徴とする請求項８４に記載の方法。
前記回路はＤフリップフロップを含むことを特徴とする請求項８４に記載の方法。