KR20070104541A

KR20070104541A - 광 수신기

Info

Publication number: KR20070104541A
Application number: KR1020077014912A
Authority: KR
Inventors: 저지 도마갈라
Original assignee: 타이코 텔레커뮤니케이션스 (유에스) 인크.
Priority date: 2004-12-30
Filing date: 2005-12-22
Publication date: 2007-10-26
Also published as: EP1832017A2; CN101112024B; EP1832017B1; US7747176B2; US20080199192A1; EP1832017A4; US20060147218A1; AU2005322915B2; JP2008527803A; US7333732B2; CA2592825A1; WO2006074020A2; AU2005322915A1; KR101185099B1; CN101112024A; WO2006074020A3; US20080199186A1; SG161293A1; JP4993206B2

Abstract

본 발명은 RZ-DPSK 포맷 광 신호와 같은 차동 위상 편이 변조 광 신호(differential phase shift keying modulated optical signals)용 수신기에 관한 것이다. 광 대역 통과 필터의 중앙 파장을 제어하기 위하여 및/또는 복조기에서 경로 길이를 제어하기 위하여 디더 제어 루프를 제공한다. 사전 증폭기의 이득을 제어하기 위한 피드백 루프를 제공하고, 또한 사전 증폭기를 디스에이블함으로써 광 과도(optical transients)를 방지하는 방법을 제공한다. 복조기 암들과 연관된 경로에서의 차동 지연을 보상하기 위해 사전 설정된 지연을 제공한다. 신호가 RZ-DPSK 변조 신호이면, 광 신호로부터 데이터를 리타이밍(retiming)하기 위한 클록은 데이터 경로 상의 신호로부터 도출될 수 있다.

차동 위상 편이 변조, 경로 길이 제어, 중앙 파장 제어

Description

광 수신기{OPTICAL RECEIVER}

본 발명은 정보의 광 송신에 관한 것이고, 보다 구체적으로 차동 위상 천이 변조 포맷형 광 신호용 수신기(differential phase shift keying formatted optical signals)에 관한 것이다.

해저 또는 대륙횡단 지상 광파 송신 시스템에서 사용되는 것과 같은 매우 긴 광 섬유 송신 경로는 송신 경로에서 광 섬유의 길이를 따라서 누적되는 다수의 손상으로 인하여 성능이 감소된다. 단일 데이터 채널 내에서 이러한 손상의 원인에는 EDFA(Erbium-Doped Fiber-Amplifiers)에서 발생되는 ASE(amplified spontaneous emission) 잠음과, 섬유를 통한 전달 광의 인텐시티에서 단일 모드 섬유의 지수 의존성에 의해서 야기되는 비선형 효과와, 서로 다른 광 주파수가 서로 다른 그룹 속도로 주파(travel)하게 하는 색 분산이 포함된다. 또한, 동일 섬유 상에 여러 가지 광 채널이 있는 WDM(wavelength division multiplexed) 시스템에서는, 섬유의 비선형 지수로 인해 야기되는 채널들간의 크로스토크가 문제시될 수 있다.

수신되는 파형의 왜곡은 송신되는 펄스의 형태뿐만 아니라 송신 라인의 설계에 의해서도 영향을 받는다. 공지되어 있는 롱 하울 시스템(long-haul systems)은 데이터 비트 스트림의 1 및 0을 이용하여 송신되는 펄스가 턴 온 그리고 턴 오프되 는 OOK(On-Off-Keying)를 이용하여 구현되었다. OOK는 공지되어 있는 다양한 포맷, 예컨대 RZ(return-to-Zero), NRZ(Non-Return to Zero) 및 CRZ(Chirped-Return-to-Zero) 포맷으로 구현될 수 있다. 일반적으로, RZ 포맷으로 송신되는 광 펄스는 전체 비트 주기를 차지하지 않고 인접 비트들 사이에서 0으로 리턴하는 반면, NRZ 포맷의 광 펄스는 연속적인 바이너리 1이 송신되면 상수 값 특성을 가진다. CRZ과 같은 처프 포맷(chirped format)에서는 송신 펄스에 비트 동기 사인꼴 위상 변조가 행해진다.

PSK(Phase Shift Keying)는 해당 기술분야의 당업자에게 공지되어 있는 또 다른 변조 방법이다. PSK 변조에서는 1 및 0이 광 캐리어에서의 위상 차 또는 편이에 의해 식별된다. 1을 나타내는 제1 위상을 이용하여 송신기를 턴 온시키고 그 다음 0을 나타내는 제2 위상을 이용하는 것에 의해 PSK가 구현될 수 있다. DPSK(differential phase-shift-keying) 포맷에서, 차동 위상 편이에 의해 1 및 0이 표시되는 동안 신호의 광 인텐시티는 일정하게 유지된다. DPSK 변조 포맷에는, DPSK 신호에 NZ 진폭 변조가 행해지는 RZ-DPSK 및 CRZ-DPSK가 포함된다.

RZ-DPSK 변조 포맷이 WDM 롱 하울 광 시스템에서는 타 포맷에 비해 특히 이점을 가진다는 것을 알 수 있다. 예를 들어, OOK에 비해, RZ-DPSK 변조는 특정 비트 에러 레이트(BER)에서 요구되는 OSNR(optical signal-to-noise)를 상당히 감소시킨다. 따라서, WDM 광 신호에 RZ-DPSK 변조를 하는 시스템이 개발되었다.

DPSK 변조 광 신호를 복조하기 위한 수신기 구성이 공지되어 있다. 공지된 수신기 구성은 수신된 광 신호를 증폭하기 위하여 광 증폭기, 예를 들어 도핑된 광 섬유 증폭기와 같은 광 전기적 구성요소, 증폭된 광 신호로부터 대역 잡음을 제거하는 조절 가능 대역 통과 필터, Mach-Zehnder형 간섭계와 같은 조절 가능 광 간섭계, 및 간섭계의 광 출력을 변조된 데이터를 나타내는 전기적 신호로 변환하는 듀얼 밸런스 검출기(dual balanced detector)를 포함한다. 수신기 구성요소에 있어서 동작 지점, 예를 들어, 필터 통과 대역 파장, 간섭계 경로 길이, 수신기 광 전력 레벨 등의 안정적이며 정확한 설정이 최적의 시스템 BER을 획득하는 데에 필요하다. 그러나, 제조 공차, 온도 및 에이징(aging) 등의 인자를 구성요소 동작 지점들이 변화시킬 수 있고, 이로써 수신기 성능에 부정적으로 영향을 미칠 수 있다. 수신기 구성요소 동작 지점을 능동적으로 제어하기 위하여 표준 디더링 제어 루프(standard dithering control loops)가 구현되었다. 그러나, 지정되지 않은 파라미터에 의존하는 공지의 제어 루프 구성은 수신기마다 달라질 수 있고, 및/또는 데이터 경로에 복잡하며 고가인 하드웨어를 추가로 필요로 하여 수신기 성능을 감소시킬 수 있다.

예를 들어, 수신기 광 전력을 제어하는 일 공지 방법은 신호와 대역폭 ASE 잡음을 본래 포함하는 광 증폭기의 출력을 안정화한다. 또 다른 공지의 방법에서는 광 필터 출력에서 가외의 광 분할기 및 광 다이오드를 필요로 한다. DPSK 간섭계를 제어하는 방법은 후속 광 다이오드(들)의 DC 바이어스 전류로부터 피드백을 제공하는 것을 포함한다. 그러나, 광 다이오드의 DC 바이어스 전류로부터의 대역폭 피드백은 "제어되지 않은" 데이터 마크-대-공간비(mark-to-space ratio)에 따라 달라지고 이상적인 경우로 마크-대-공간비가 1:1이면 0일 수 있다. DPSK 간섭계를 제어하는 또 다른 공지의 방법에서는 데이터 경로에서 가외의 구성요소(RF 검출기)를 필요로 한다.

수신기 구성요소 동작 지점을 제어하는 것에 더하여, 수신기의 입력에서 신호에서의 광 과도(optical transients)를 제어하는 것이 유리하다. 공지되어 있는 바와 같이, 광학적으로 사전 증폭된 수신기에서 광 과도는 수신기 구성요소를 잠재적으로 망칠 수 있다. ISL(incoming signal loss) 상태 동안에, 일정한 출력 전력 모드로 동작하는 수신기 사전 증폭기, 예를 들어 EDFA는 그 이득을 그 최대 값으로 설정할 수 있다. 선정된 임계 미만의 신호 레벨을 검출하면 ISL이 정해진다. 임계는 증폭기의 공칭 입력 동작 범위 미만으로 설정될 수 있다. ISL이 검출되면, 입력 신호 레벨이 임계를 초과하여 증가할 때까지 증폭기가 디스에이블될 수 있다.

FEC(forward error correction)를 포함하는 오늘날의 시스템은 증폭기 공칭 입력 동작 범위 미만인 입력 신호 전력 레벨에서 동작이 가능하다. 따라서, 광 과도를 방지하기 위하여 공지된 방법에서는 전력 레벨이 입력 신호가 공칭 입력 동작 범위 미만일 때마다 입력 증폭기를 디스에이블시킬 수 있는데, 이 때 신뢰성 있는 신호 검출하는 데 있어서는 전력 레벨이 충분히 높을 수 있다. 이로써 시스템 동작이 비효율적으로 된다.

또한, 공지되어 있는 수신기 구성은 입력 데이터 스트림으로부터 데이터 클록을 추출하기 위한 클록 복원 유닛을 포함한다. 통상, 클록 복원 유닛은 일 단위의 수 MHz의 트래킹 대역폭을 갖는 협대역 디바이스이다. 이로써, 수신기 구성은 수신 신호에서 고 주파수 지터에 내성이 없게 될 수 있다.

따라서, DPSK 변조 광 신호를 효율적이고 신뢰성 있게 복조하는 수신기 구성이 필요하다.

도 1은 본 발명에 따른 WDM 송신 시스템(100)의 일 실시예의 간략화된 블록도이다. 송신 시스템은 송신 단말(transmitting terminal : 104)로부터 하나 이상의 원격에 수신 단말(receiving terminals : 106)로의 광 정보 경로(102) 상에서 복수의 광 채널을 송신하는 역할을 한다. 당업자라면, 시스템(100)이 설명의 편의를 위하여 상당히 간략화된 점 대 점(point-to-point) 시스템으로서 도시되어 있음을 이해할 수 있을 것이다. 예를 들어, 송신 단말(104) 및 수신 단말(106)은 둘 다 트랜시버로서 구성될 수 있고, 따라서 각각 송신 및 수신 기능을 둘 다 수행하도록 구성될 수도 있다. 그러나, 본 명세서에서는 설명의 편의를 위하여 단말이 오로지 송신 또는 수신 기능에 관여하는 것으로 도시하고 설명한다. 본 발명에 따른 방법 및 시스템은 광범위하게 다양한 네트워크 구성요소 및 구성에 포함될 수 있다. 본 명세서에서 개시하는 실시예는 단지 예시일 뿐이며 본 발명을 제한하려는 것이 아니다.

도시하는 실시예에서, 복수의 송신기(TX1, TX2, …, TXN) 각각은 연관된 입력 포트(108-1, 108-2, …, 108-N)에서 데이터 신호를 수신하고, 연관된 파장(λ₁, λ₂,…, λ_N)으로 데이터 신호를 송신한다. 일 이상의 송신기(TX1, TX2, …, TXN)는 본 발명에 따른 방식으로 바이어스 및/또는 정렬을 제어하며 RZ-DPSK 변조 포맷을 이용하여 연관된 파장에서 데이터를 변조하도록 구성될 수 있다. 송신기는 물론 설명의 편의를 위하여 상당히 간략하게 도시되어 있다. 당업자라면, 각각의 송신기가 그와 연관된 파장에서 원하는 진폭 및 변조를 이용하여 데이터 신호를 송신하도록 구성되는 전기적 및 광학적 구성요소를 포함할 수 있다는 것을 이해할 수 있을 것이다.

복수의 경로(110-1, 110-2, …, 110-N) 각각이 송신 파장 또는 채널(transmitted wavelengths and channels)을 지닌다. 데이터 채널은 광 정보 채널(102) 상에서 다중화기 또는 결합기(multiplexer or combiner : 112)에 의해 집합 신호(aggregate signal)로 결합된다. 광 정보 채널(102)은 광 섬유 도파관(optical fiber waveguides), 광학 증폭기, 광학 필터, 분산 보정 모듈(dispersion compensating modules) 및 기타 능동 및 수동 구성요소를 포함할 수도 있다.

일 이상의 원격 수신 단말(106)이 집합 신호를 수신할 수도 있다. 복조기(demultiplexer : 114)는 파장(λ₁, λ₂,…, λ_N)에서의 송신 채널을, 연관된 수신기(RX1, RX2, …, RXN)에 결합되는 연관된 경로(116-1, 116-2, …, 116-N)로 분리한다. 일 이상의 수신기(RX1, RX2, …, RXN)가 RZ-DPSK 변조된 신호를 복조해서 연관된 출력 데이터 신호를 연관된 출력 경로(118-1, 118-2, …, 118-N) 상에 제공하도록 구성될 수도 있다.

시스템 BER을 개선하기 위하여, 본 발명에 따른 시스템에서 일 이상의 송신기는 변조 데이터에 FEC(forward error correction) 코딩을 적용하기 위한 인코더를 포함할 수 있다. 해당 기술 분야의 당업자에게 공지되어 있는 바와 같이, FEC 코딩에는, 미리 공지된 정보가 없는 데이터 에러의 검출 및 보정을 위하여 데이터 스트림 내로 적절한 코드를 포함시키는 것이 본질적으로 포함된다. 데이터의 스트림(즉, 인코딩)을 위하여 에러 보정 코드가 생성되어 수신기로 전송된다. 수신기는 에러 보정 코드를 수신하기 위한 FEC 디코더를 포함할 수 있고 이 코드를 이용하여 수신한 데이터 스트림(즉, 디코딩)에서의 임의의 에러를 보정한다.

각각 어떻게 생성되며 결과적으로 어떻게 수행되는 지와 관련하여 상이한 특성을 갖는 다수의 에러 보정 코드가 공지되어 있다. 이들 중 어떤 것들은 리니어 및 주기적 해밍 코드(linear and cyclic hamming codes), 주기적 BCH(cyclic Bose-Chaudhuri-Hocquenghem) 코드, 콘볼루션(비터비 : Viterbi) 코드, 순환적 코라이 파이어 코드(Golay and Fire codes), 그리고 TCC, TPC(Turbo convolutional and product codes)와 같은 몇몇의 보다 최신의 코드들이다. 여러 가지 에러 보정 코드들을 구현하기 위한 하드웨어 및 소프트웨어 구성이 해당 기술 분야의 당업자에게 공지되어 있다.

동일한 부호가 동일한 부분을 나타내는 다음 도면과 함께 상세한 설명을 참조해야 한다.

도 1은 본 발명에 따른 시스템의 일 실시예의 간략화된 블록도이다.

도 2는 본 발명에 따른 일 예시적인 수신기의 간략화된 블록도이다.

도 3은 본 발명에 따른 일 예시적인 광 과도 방지(optical transient protection)를 나타내는 블록 순서도이다.

도 4는 본 발명에 따른 또 다른 예시적인 수신기의 간략화된 블록도이다.

도 5는 본 발명에 따른 또 다른 예시적인 수신기의 간략화된 블록도이다.

도 6은 본 발명에 따른 또 다른 예시적인 수신기의 간략화된 블록도이다.

도 2를 참조하면, 본 발명에 따른 일 예시적인 수신기(200)가 도시되어 있다. 도시하는 실시예는 경로(220) 상에 제공되는 DPSK 변조된 광 신호를 수신하여 증폭하기 위한 증폭기(202), 공지의 조정 가능한 OBPF(optical band pass filter : 204), 공지의 DPSK 복조기(206), 및 제1 및 제2 광 검출기(208, 210)와 공지의 클록 및 데이터 복원 회로(CDR : 212)에 결합되는 증폭기 쌍을 포함하는 듀얼 밸런스형 검출기(double balanced detector)를 포함한다. CDC는 경로(214) 상에 리타임 복조된 데이터를 그리고 경로(216) 상에 복원된 데이터 클록을 포함하는 전기 출력을 제공한다.

증폭기(202)는 공지의 도핑된 섬유 증폭기, 예를 들어 에르븀 도핑된 섬유 증폭기(EDFA : erbium doped fiber amplifier)일 수 있다. 공지되어 있는 바와 같이, 도핑된 섬유 증폭기 구성은 내부 회로와, 도핑된 섬유를 펌핑하여 선택된 동작 모드를 설정하기 위한 하나 이상의 증폭기 펌프를 포함할 수 있다. 본 발명에 따른 시스템에서, 증폭기(202)의 출력 전력은 아래에서 보다 상세히 설명하는 바와 같이 경로(218) 상의 제어 신호(P_{OUT_SET})에 의해서 동적으로 제어되어 입력 신호 레벨(P_in)과, OBPF와 복조기의 광 삽입 손실과, 고속 광 검출기 및 광 커넥터의 결합 효율성 및 하류 경로에서의 슬라이스에 독립적으로 광 검출기(228, 230)에서의 신호 전력을 안정화할 수 있다.

도시하는 실시예에서, 증폭기(202)의 출력은 OBPF(204)에 결합된다. 각종 조정 가능한 OBPF 구성이 해당 기술 분야의 당업자에게 공지되어 있다. OBPF(204)는 조정 가능한 대역 통과 특성, 예를 들어 조정 가능한 섬유 파브리-페로 필터(tunable fiber Fabry-Ferot filter)를 제공하도록 구성되는 단일의 디바이스일 수 있고, 또는 별도의 필터의 조합 ― 여기서, 하나 이상의 필터는 그 조합과 연관된 대역 통과 특성을 설정하도록 조정 가능함 ― 을 포함할 수 있다. 아래에 기술하는 바와 같이, OBPF(204)는 예를 들어 경로(222) 상의 대역 통과 필터 제어 신호에 응답하여, 중앙 파장이 수신한 광 신호의 파장과 정렬되는 협 통과 대역을 제공하도록 조절될 수 있다. 따라서, OBPF(204)는 대역 외 잡음(out-of-band noise)을 최대한 필터링할 수 있고, 신호 전력 및 대역 내 잡음(in-band noise)만 포함하는 출력을 제공할 수 있다. 도 2에는 OBPF(204)의 실시예가 도시되어 있으나, 어떤 실시예에서는 OBPF가 생략될 수 있다.

OBPF(204)의 광 출력은 DPSK 복조기(206)에 결합된다. DPSK 복조기(206)는 2개의 개별 광 경로/암(arms) ― 이들 중 하나는 나머지 하나보다 1-데이터 비트 큰 길이 ― 상으로 광을 분리하고 광을 간섭계로 재결합하도록 구성되는 공지의 간섭계, 예컨대 Mach-Zehnder 간섭계를 포함할 수 있다. 예를 들어, 경로(224) 상의 DPSK 복조기(206)의 일 출력은 2개의 암으로부터의 광의 보강 간섭(constructive interference)으로 생기는 광 신호(보강 출력)를 제공하며, 이와 동시에 예를 들어 경로(226) 상의 또 다른 출력은 2개의 암으로부터 광의 상쇄 간섭(destructive interference)으로 생기는 광 신호(상쇄 출력)를 제공할 수 있다.

공지되어 있는 바와 같이, DPSK 광 신호를 복조하기 위하여, DPSK 복조기(206)는 예를 들어, 경로(228) 상에서의 제어 신호에 응답하여, kπ(여기서 k는 정수 값)와 동일한 간섭 재결합의 지점에서 일 암의 광 캐리어가 다른 암의 광 캐리어에 비해 1-비트 지연되는 위상 관계를 설정하도록 조정될 수 있다. DPSK 복조기(206)가 적절히 조정되면, 복조기의 일 출력(보강 암)으로부터의 광은 광 신호에 대해 변조된 디지털 "1" 인텐시티를 나타내고, 다른 출력(상쇄 출력)으로부터의 광은 광 신호에 대해서 변조된 디지털 "0" 인텐시티를 나타낸다.

DPSK 복조기(206)의 광 출력은 제1(208) 및 제2(210) 광 검출기 및 증폭기 쌍들로 나뉘며, 이들 쌍의 각각은 연관된 공지의 고속 광 검출기(228, 230), 예를 들어, 핀 광 검출기와, 공지의 연관된 전기 증폭기(240, 242)를 포함한다. 광 검출기 및 증폭기 쌍(208, 210)은 경로 상에서 제공되는 광을 나타내는 예컨대 경로(232, 234) 상에서의 연관된 전기 출력을 제공한다. DPSK 복조기(206)와 CDR(212)의 차동 입력 사이의 보강 신호 경로 및 상쇄 신호 경로 둘 다에서 제조 공차로 인한 차동 지연을 보상하기 위해, 하나의 출력은 연관된 전기 지연 회로(236)에 결합될 수 있다.

전기 지연 회로(236)는 삽입 손실이 적게 수동으로 조절된 전기적 지연을 제공할 수 있다. 지정 값의 지연을 선정할 수 있고, 전기 지연 회로(236)가 요구되는 지연을 제공하도록 사전 설정되거나 또는 송신 성능을 최적화하도록 내부 회로 조정될 수 있다. 전기 지연 회로로서는 해당 기술 분야의 당업자에게 공지되어 있는 임의의 다양한 구성을 이용할 수 있다. 일 실시예에서, 예를 들어, 전기 지연 회로는 수동으로 또는 스텝 모터 제어형인(step-motor controlled) 공지의 슬라이딩 축 지연 라인(트롬본 : trombone)이거나, 또는 공지의 전기 제어형 지연 라인 IC일 수 있다.

예를 들어, 경로(238) 상에서의 전기 지연 회로의 출력 및 경로(232) 상에서의 광 검출기 및 증폭기 쌍(208)의 출력은 CDR 회로(212)에 결합될 수 있다. 해당 기술 분야의 당업자에게 여러가지 CDR 회로 구성이 공지되어 있다. CDR 회로(212)는 하드웨어, 소프트웨어, 또는 하드웨어 및 소프트웨어의 조합일 수 있고, 개별 및/또는 집적형 구성요소를 포함할 수 있다. 일 실시예에서, CDR 회로는 Vtiesse사의 CDR 모델 번호 VSC1238과 같은 집적 회로 패키지일 수도 있다.

본 발명에 따른 수신기에서, 증폭기(202)의 출력 전력[및 광 검출기(228, 230)가 보이는 광 전력], OBPF(204)의 중앙 파장 및/또는 DPSK 복조기(206)에서 제공되는 차동 지연은 입력 신호 레벨 Pin의 함수로서 증폭기에 의해 생성된 ASE 잡음의 의존성을 보상하고 예를 들어 온도 및/또는 에이징 그리고 파장 의존 광 삽입 손실과 연관된 드리프트의 효과를 최소화하기 위해 효율적으로 동적 제어될 수 있다. 도시하는 실시예(200)에서, 증폭기(202), OBPF(204) 및 DPSK 복조기(206)를 위한 제어 신호는 연관된 피드백 신호에 응답하여 제어기(244)에 의해 설정되어 제어된다. 제어기는 디지털 신호 처리기(DSP)에 의해 처리하기 위해 아날로그 피드백 신호를 디지털 신호로 변환하기 위한 하나 이상의 아날로그-디지털 변환기를 포함할 수 있다. 제어기는 또한 복조기(206), OBPF(204) 및 증폭기(202) 각각을 위한 동작 지점을 설정할 수 있는 예를 들면 경로(246, 248, 218) 상에 아날로그 출력 신호 DEMOD_V_CTRL, OBPF_V_CTRL 및 P_{OUT_SET}을 제공하는 하나 이상의 디지털-아날로그 변환기를 포함할 수 있다.

디더링 기술을 이용하여 복조기(206) 및 OBPF(204)의 제어를 할 수 있으며, 여기서, 경로(252) 상의 복조기 디더 신호는 제어기(244)의 DEMOD_V_CTRL 출력에 추가되어 경로(228) 상에 복조기 제어 신호로서 제공되며, 경로(254) 상의 OBPF 디더 신호는 제어기(244)의 OBPF_V_CTR 출력에 가산되어 경로(222) 상에 OBPF 제어 신호로서 제공된다. 본 발명과 함께 유용한, 디더 신호를 설정하기 위한 다양한 회로가 해당 기술 분야의 당업자에게 공지되어 있다. 일 실시예에서, 복조기 디더 신호 및 OBPF 디더 신호는, 경로(261) 상에서의 클록 입력에 응답하여 선정된 주파수에서의 주기적인 디더 신호를 생성하도록 구성되는 DDS(direct digital synthesizers : 256, 258)에 의해 설정될 수 있다. 디더 신호는 사인파 삼각파 등의 형태인 저 주파수 주기 신호일 수 있다. 본 명세서에 사용되는 바와 같이, 용 어 "저 주파수"란 변조기 데이터 레이트보다 적어도 1(즉, 10의 인수) 작은 크기의 주파수를 지칭한다.

제각각의 복조기 및 OBPF, 제어 루프에서 디더 주파수들간의 간섭을 방지하기 위하여, 복조기 및 OBPF 디더 주파수는 정수 곱셈 인수에 의해 서로 다른 주파수 연관될 수 있다. 일 실시예에서, 예를 들어, 복조기 디더 f_D 신호는 약 20Hz 이고 OBPF 디더 f_D 신호는 약 n × f_D, 예컨대, 2000 Hz(n=100일 때)일 수 있다. 해당 기술 분야의 당업자라면 각종 다른 디더 주파수를 제공할 수 있음을 이해할 수 있을 것이다.

일반적으로, OBPF 및 복조기 제어 신호에 인가되는 디더 신호는 디더 신호 주파수에서 복조된 신호의 광 전력 및 데이터 신호 레벨의 변화를 야기한다. 연관된 디더 주파수에서의 에너지를 나타내는 복조기 및 OBPF 에러 신호를 설정하기 위하여 디더 주파수에서의 전력 또는 신호 레벨의 변화를 검출하여 디더 기준 신호와 비교한다. 특정 디더 주파수에서의 에너지의 존재는 그와 연관된 제어 설정이 최적이 아님을 나타낸다. 에러 값은 복조기 세팅 DEMOD_V_CTRL 및 OBPF 세팅 OBPF_ V_CTRL을 위한 신규의 값을 설정하는 제어기(244)에 제공된다. 연관된 에러 값을 최소화함으로써 최적의 세팅을 얻을 수 있다.

도시하는 실시예에서, 예로서, 복조기 디더 신호(252)가 제어기(244)의 DMOD_V_CTRL 출력에, 예컨대 애더(262)에 의해 가산될 수 있고, 결합된 신호는 경로(228) 상에서 복조기 제어 신호로서 제공될 수 있다. 경로(261) 상에서의 클록 입력에 응답하여 복조기 디더 신호가 DDS(258)에 의해 설정된다. 일 실시예에서, DPSK 복조기(206)는 전체 섬유 Mach-Zehnder 간섭계 ― 디바이스의 하나의 암의 온도를 다른 암에 대해 변경함으로써, 간섭적으로 재결합되는 암의 단부에서 요구되는 광 캐리어 위상 관계를 얻음 ― 를 포함할 수 있다. 경로(228) 상에서 복조기 제어 신호에 응답하여 디바이스의 하나의 암을 가열하기 위하여 공지의 마이크로-히터가 제공될 수 있다.

도시하는 실시예에서, 경로(252) 상의 복조기 디더 신호의 진폭은 제어기(244)의 DEMOD_V_CTRL 출력에 의해 설정되는 복조기 동작 지점의 함수로서 조정될 수 있다. 복조기 조정 프로세스는 인가되는 제어 전압 DEMOD_V_CTRL의 자승에 비례하는 열 효과(thermal effect)를 기초로 할 수 있다. 복조기 차동 지연(간섭계 재결합 지점에서의 광 위상)을 유지하기 위하여, 경로(252) 상에서의 복조기 디더 신호의 진폭은 제어 전압 DEMOD_V_CTRL이 증가하면 감소될 수 있다. 그 결과, 루프 이득은 복조기 동작 지점에 독립적으로 유지될 수 있고 디더 유도 송신 패널티는 최소화될 수 있고 및/또는 동작 지점에 독립적으로 될 수 있다. 도시하는 실시예에서, 제어기(244)에 의해서 경로(247) 상에 제공되는 GAIN_V_CTRL 신호에 응답하여 복조기 디더 신호의 이득을 제어하기 위하여 전압 제어형 증폭기(249)가 경로(252)에 결합될 수 있다. 해당 기술 분야의 당업자에게 복조기 신호의 진폭을 제어하는 다른 방법이 공지될 것이다. 예를 들어, 이득 제어는 DDS(258)로 구현될 수 있다.

복조기 디더 신호는 마이크로 히터가 인가되는 복조기 암의 경로 길이에서 저 주파수 디더를 야기한다. 이러한 디더는 디더 신호 및/또는 그 고조파의 주파수에서 복조기(206)의 보강 출력 암과 상쇄 출력 암간의 출력 전력의 분배를 변화시킨다. 본 발명에 따라, 이러한 변화는 판매되어 입수 가능한 CDR 집적 회로 내로 형성되는 신호 레벨 검출기를 이용하여 검출될 수 있다. 이러한 방법은 고속 데이터 경로의 복잡도를 상당히 간략화한다. 도시하는 실시예에서, 각각 경로(264, 266) 상에서 CDR 신호 레벨 검출기의 포지티브(SLD) 및 네가티브(NSLD) 출력은 차동 증폭기(268)가 복조기 디더 피드백 신호를 제공하는 것에 의해 경로(272)에서 단일 종료 신호(single ended signal)로 변환된다.

복조기 디더 피드백 신호는 공지의 동기 위상 검출기(270) ― 여기서, 복조기 디더 피드백 신호는 DDS(260)에 의해 경로(263) 상에 제공되는 복조기 디더 기준 신호와 혼합됨 ― 에 예를 들어, 경로(272)를 통해서 결합된다. 경로(274) 상에서 위상 검출기(270)의 출력은 디더 주파수에서 출력 신호 레벨 SLD 및 NSLD에서의 에너지를 나타내는 복조기 에러 신호이다. 디더 주파수에서의 에너지의 존재는 복조기 제어 설정 DEMOD_V_CTRL이 최적이 아니라는 것을 나타낸다.

에러 신호는 제어기에 의한 처리를 위해서 예를 들어 에러 신호를 디지털 에러 값으로 변환하는 아날로그-디지털 변환기를 통해서 제어기(244)에 결합될 수 있다. 제어기(244)는 에러 값에 응답하여 경로(246) 상에서 신규 복조기 설정 DEMOD_V_CTRL을 설정하도록 구성되는 DSP를 포함할 수 있다. 최적의 설정은 에러 값을 최소화함으로써 달성될 수 있다.

해당 기술 분야의 당업자라면 최적의 바이어스 설정을 얻기 위하여 에러 값 을 최소화하는 방법을 다수 알 수 있을 것이다. 예를 들어, 에러 값의 부호(+/-)는 복조기 설정 DEMOD_V_CTRL에서 변화의 방향을 설정할 수 있다. 바이어스는 임의의 증분만큼 변경될 수 있다. 바이어스에서의 보다 작은 증분 변화는 바이어스 해상도 및 정확도를 높이게 된다. 일 실시예에서, 바이어스는 가변적인 복수의 에러 값에 의해서 변경될 수 있으며, 여기서, 변수는 복조기의 동작 지점(예를 들어, 제어 전압 및 그 광 입력 전력 레벨)의 함수이다. 최적의 세팅은 그 세팅이 하나의 방향으로 변하고, 그 다음 다시 최적의 세팅으로 변할 때 에러 값의 변화가 동일하게 얻어지면 최적의 세팅을 얻을 수 있다. 최적의 세팅을 얻으면, 에러 신호는 기본적인 연관된 디더 주파수에서의 스펙트럼 성분을 더 이상 포함하지 않는다. 그러나 에러 신호는 디더 주파수의 고조파에서 스펙트럼 성분을 포함할 수 있다.

도시한 실시예에서, 복조기 디더 피드백 신호를 설정하기 위하여 공지의 CDR 집적 회로(212)에 제공되는 SLD 및 NSLD 출력을 이용하면 디더 주파수에서의 출력 신호 레벨 또는 전력에서의 변화를 검출하기 위해 고속 경로에서 어떤 추가의 구성도 필요하지 않기 때문에 고속 데이터 경로, 즉, 증폭기(202)로부터 CDR 회로(212)까지의 입력 신호가 이동하는 경로가 간략화된다. 이는 이러한 추가 구성요소를 포함하는 구성에 비해 송신 성능을 향상시키고, 비용을 감소시키며 수신기의 크기를 감소시킨다.

또한, 전체 섬유 Mach-Zehnder형 DPSK 복조기(206)를, 암들 중 하나의 경로 길이를 조정하기 위한 마이크로-히터와 통합하는 실시예에서, 복조기 디더 신호를 설정하기 위한 제1 DDS(258) 및 동기 위상 검출기(270)에 대한 복조기 디더 기준 신호를 설정하기 위한 제2 DDS(260)를 이용하면 디더 피드백에 대한 타이밍 조정이 가능하게 된다. 특히, 공지의 마이크로-히터의 변조 대역폭은 수백 Hz의 주파수 범위에 제한될 수 있다. 이로써, 경로(252) 상에서의 복조기 디더 신호에 비해서 예를 들어, 경로(272) 상에서 복조기 디더 피드백 신호의 위상 변조가 상당하게 될 수 있다.

복조기 디더 신호를 설정하기 위한 제1 DDS(258) 및 동기 위상 검출기(270)에 의해서 수신되는 복조기 디더 기준 신호를 설정하기 위한 제2 DDS(260)를 이용하면 복조기 디더 신호에 영향을 미치지 않으며 복조기 디더 피드백 신호와 복조기 디더 기준 신호간의 타이밍의 조절이 가능하게 된다. DDS(258) 및 DDS(260)는 경로(261) 상에서 제공되는 공통의 기준 클록 Clk로부터 복조기 디더 주파수에서 연관된 출력을 동기화할 수 있다. 그러나, DDS(260)에 의해서 제공되는 복조기 디더 기준 신호의 타이밍은, 복조기 디더 기준 신호를 복조기 디더 피드백 신호와 정렬하기 위하여 예를 들어 경로(241) 상에서 제어기에 의해서 제공되는 제어 입력 동기화 복조 DDS에 의해서 조정될 수 있다.

예를 들어, 제어기(244)는 복조기 디더 기준 신호와 복조기 디더 피드백 신호간의 결정적인 위상차를 가능하게 하기 위하여 예를 들어, 소프트웨어, 하드웨어 또는 소프트웨어 및 하드웨어의 조합을 통해 구성될 수 있다. 복조기 디더 기준 신호를 위한 최적의 위상 값은 복조기 세팅 DEMOD_V_CTRL을 의도적으로 오조정하고 복조기 디더 기준 신호 위상 값의 함수로서 에러 값을 측정함으로써 결정될 수 있다. 복조기 디더 기준 신호 위상 값은 복조기의 소정 동작 지점에서 에러 값(예를 들어 Verror = V_dith _{_} _fdb × V_dith _{_ref} × cos(φd_it _{_} _fdb - φ_dit _{_ref}))을 최대화하는 값에서 설정될 수 있다.

복조기 피드백 루프와 유사한 방식으로 OBPF 피드백 루프가 동작할 수 있다. 도 2에 도시하는 바와 같이, OBPF 디더 신호(254)는 예를 들어 애더(276)에 의해서 제어기(244)의 OBPF 제어 세팅 OBPF_CTRL 출력에 가산될 수 있고, 이 결합된 신호는 경로(222) 상에서 OBPF 제어 신호로서 제공될 수 있다. 경로(254) 상에서 OBPF 디더 신호는 DDS(258), DDS(260) 및 DDS(257)에도 제공되는 공통의 클록 입력 Clk(261)에 응답하여 DDS(256)에 의해 설정될 수 있다. 이러한 방법은 복조기 디더 주파수의 복수 계수에서 OBPF 디더 주파수를 유지하는 것을 돕고 루프들간의 간섭을 최소화할 수 있다. 공지의 OBPF(204)는 그 중앙 파장이 OBPF 제어 신호에 응답하여 조정될 수 있게 구성될 수도 있다.

OBPF 디더 신호는 필터의 삽입 손실을 변화시키고, 후속적으로 필더의 출력에서 광 신호 전력을 변화시킨다. 본 발명에 따라, 이러한 변화는 하류 데이터 경로에서 광 전력을 모니터함으로써, 예를 들어 복조기(206)의 각각의 출력에 결합되는 고속 광 검출기(228, 230)의 바이어스 전류를 모니터함으로서 검출될 수 있다. 광 검출기(228, 230)로부터의 대응 출력 신호는 애더(278)에 의해서 가산될 수 있다.

OBPF 제어 입력의 디더링은 애더(278)의 출력에서 디더 주파수의 진폭 변화를 야기한다. 애더 출력은 공지의 동기 위상 검출기(280)에 결합될 수 있으며, 여 기서 애더 출력은 경로(255) 상에서 DDS(257)에 의해서 제공되는 OBPF 디더 기준 신호와 혼합된다. OBPF 디더 기준 신호를 설정하기 위한 제1 DDS(256) 및 OBPF 디더 기준 신호를 설정하기 위한 제2 DDS(257)를 이용하면 디더 피드백에 대한 타이밍 조정이 가능하게 된다. 특히, 공지의 PZT-제어형 OBPF의 변조 대역폭은 몇몇 kHz의 주파수 범위로 제한될 수 있다. 이로써, OBPF 제어 입력에 인가되는 경로(254) 상에서의 OBPF 디더 신호에 비해, 예를 들어 경로(284) 상에서는 OBPF 디더 피드백 신호에 상당한 위상 변조가 생길 수 있다.

DDS(256) 및 DDS(257)는 경로(261) 상에서 제공되는 공통의 기준 클록 Clk로부터 OBPF 디더 주파수에서 연관된 출력을 동기화할 수 있다. 그러나, DDS(257)에 의해서 제공되는 OBPF 디더 기준 신호의 타이밍은 OBPF 디더 기준 신호를 OBPF 디더 피드백 신호와 정렬하기 위하여, 예를 들어 경로(243) 상에서 제어기(244)에 의해서 제공되는 제어 입력 동기 OBPF DDS에 의해서 조정될 수 있다. 예를 들어, 제어기(244)는 OBPF 디더 기준 신호와 OBPF 디더 피드백 신호간의 결정적이 위상 차를 가능하게 하기 위하여, 소프트웨어, 하드웨어 또는 소프트웨어 및 하드웨어의 조합을 통하여 구성될 수 있다. OBPF 디더 기준 신호를 위한 최적의 위상 값은 OBPF 세팅 OBPF_V_CTRL을 의도적으로 오조정하고 OBPF 디더 기준 신호 위상 값의 함수로서 에러 값을 측정함으로써 결정될 수 있다. OBPF 디더 기준 신호 위상 값은, OBPF의 소정의 동작 지점에서 에러 값(예를 들어 Verror = V_dith _{_} _fdb × V_dith _{_ref} × cos(φd_it _{_} _fdb - φ_dit _{_ref}))을 최대화하는 값에서 설정될 수 있다.

경로(282) 상에서 위상 검출기(280)의 출력은 디더 주파수에서 애더(278)의 출력에서의 에너지를 나타내는 OBPF 에러 신호를 나타낸다. 에러 신호는 예를 들어, 제어기에 의한 프로세싱을 위하여 에러 신호를 디지털 에러 신호로 변환하는 아날로그-디지털 변환기를 통해서 제어기(244)에 결합될 수 있다. 제어기는 에러 값에 응답하여 신규의 OBPF 세팅 OBPF V_CTRL을 설정하도록 구성되는 DSP를 포함할 수 있다. 에러 값을 최소화함으로써 최적의 세팅을 얻을 수 있다. 에러 값은 복조기 제어 루프와 함께 위에서 기술한 방식을 이용하여 최소화될 수 있다.

도시한 실시예에서, OBPF 디더 피드백 신호를 설정하기 위한 고속 광 검출기(228, 230)의 출력을 이용하면, 디더 주파수에서 신호 전력의 변화를 검출하기 위해 어떤 추가의 구성요소도 고속 경로에 필요하지 않기 때문에 고속 경로를 간단하게 한다. 이는 이러한 추가 구성요소를 포함하는 구성에 비해 송신 성능을 향상시키고, 비용을 감소시키며 수신기의 크기를 감소시킨다.

도 2를 계속 참조하면, 증폭기(202)의 이득은 복조기 광 신호에서 고속 광 검출기(228, 230)의 입력에서 신호 전력을 안정화하기 위하여 예를 들어 고속 광 검출기(228, 230)로부터의 피드백을 이용하여 동적으로 제어될 수 있다. 도시한 실시예에서, 애더(278)의 출력은 고속 광 검출기(228, 230)에 의해 검출되는 결합된 광 전력을 나타내는 전기 신호이다. 이 출력은 신호 전력 피드백 신호로서 경로(284) 상에서 제어기(244)에 결합될 수 있다. 이와 다르게, 차동 증폭기(268)의 DC 출력은 신호 전력 피드백 신호로서 제공될 수 있다. 이로써, CDR 입력에서 트루 및 상보 데이터 신호(true and complementary data signals)의 진폭이 안정된 다. 고속 광 검출기로부터의 피드백 신호는 복조기의 전류 세팅에 독립적이고 복조기의 상태와 무관하게 증폭기 루프에 사용될 수 있다. CDR회로(212)의 레벨 검출기로부터의 피드백, 예를 들어, 증폭기(268)의 출력은 복조기의 동작 지점에 따라 달라지며 복조기가 록되면, 증폭기 제어 루프에 사용될 수 있다.

도시한 실시예에서, 제어기(244)는 신호 전력 피드백 신호에 응답하여 경로(218) 상에서 증폭기에 P_{OUT_SET} 신호를 제공하기 위하여 예를 들어 소프트웨어, 하드웨어 또는 소프트웨어 및 하드웨어의 조합을 통해 구성될 수 있다. P_{OUT_SET} 신호의 레벨은 경로(220) 상에서 증폭기(202)에 의해 입력 광 신호 P_in에 부여되는 이득을 결정할 수 있다. 제어기는 신호 전력 피드백 신호를 일정하게 유지하기 위하여 신호 전력 피드백 신호에서의 변화에 응답하여 P_{OUT_SET} 신호를 수정하도록 구성될 수 있다. 따라서, 증폭기(202)의 출력 전력 P_OUT은 일정한 신호 전력 피드백 신호를 유지하기 위하여 P_{OUT_SET} 신호가 제어기(244)에 의해 변화되는 것에 따라 변화할 수 있다. 그 결과, 고속 광 검출기로의 입력에서 일정한 광 전력이 설정되고, 어느 정도 일정한 데이터 진폭이 CDR 회로(212)의 입력에서 설정된다.

고속 광 검출기(228, 230)가 OBPF(204) 다음에 위치하기 때문에, 대역 외 잡음(out-of-band noise)의 대부분은 필터링되고, 신호 전력과 대역 내 잡음(in-band noise)만 광 검출기(228, 230)에 도달한다. 따라서, 광 검출기(228, 230)의 출력에 응답하여 증폭기(202)의 이득을 제어함으로써 증폭기가 일정한 전체(신호 및 대 역폭 ASE 잡음) 출력 전력 모드로 동작되는 구성에 비해 신호 전력의 안정화 및 전체 수신기 성능이 개선된다. 공지되어 있는 바와 같이, 증폭기가 일정한 출력 전력 모드로 동작되면, 증폭기는 입력 신호 레벨 및 파장에 의존하여 신호와 잡음간의 비를 이용하여 일정한 출력 전력을 제공한다. 신호 전력 피드백 신호가 광 검출기(228, 230)의 출력으로부터 유도되는 본 발명에 따른 시스템에서, 신호 전력은 증폭기(202)로의 광 입력 신호의 신호 레벨 및 파장에 독립적으로 안정화된다.

본 발명에 따른 수신기는 또한 FEC 코딩을 이용하여 얻을 수 있는 저 입력 신호 전력 레벨을 설명하는 방식으로 광 과도 방지를 제공하도록 구성될 수 있다. 일반적으로 본 발명에 따른 시스템은 입력 광 신호가 선정된 임계 미만이고 수신기의 FEC 디코더가 수신한 데이터를 식별할 수 없는 경우에만 ISL 조건에 대해 보호하기 위하여 수신기 사전 증폭기(202)를 디스에이블하도록 구성될 수 있다. 대응되게, 증폭기(202)는 입력 광 신호가 선정된 임계를 초과하여 증가하면 인에이블될 수 있다. 이러한 구성으로, 수신기 동작은 수신기가 입력 광 신호로부터의 데이터를 복원할 수 있는 동안은 인터럽트되지 않는다.

도시한 실시예에서, 예를 들어, 증폭기(202)는 입력 광 신호의 전력 레벨을 검출하고 입력 전력 레벨을 나타내는 출력 P_{IN_MON}을 예를 들어 경로(286) 상에 제공하기 위한 공지의 내부 전력 검출기를 포함할 수 있다. 또한, 수신기의 FEC 디코더(288)가 상태 출력, 예를 들어, 입력 광 신호로부터 데이터가 복원되었는 지 여부를 나타내는 FEC 상태를 경로(290) 상에 제공할 수 있다. 상태 출력은 예를 들 어, OOF(out-of-frame), LOF(loss-of-frame), OOM(out of multi-frame) 또는 LMF(loss-multi-frame)와 같은 공지의 FEC 디코더 오류 표시자일 수 있다.

증폭기(286)의 P_{IN_MON}은 FEC 디코더(288)의 상태 출력과 함께 제어기(244)에 결합될 수 있다. 제어기(244)는 증폭기(202)로의 인터페이스, 예를 들면 SPI 버스 상에서 출력을 제공하여 P_in이 선정된 임계 미만이고 FEC 디코더(288)의 상태 출력 상에 오류 표시자가 제공되면 증폭기를 디스에이블할 수 있다. 제어기(244)는 P_in이 선정된 임계를 초과하면 증폭기(286)를 디스에이블된 상태로부터 인에이블할 수 있다.

도 3은 본 발명에 따른 과도 방지 프로세스(300)의 일 예의 블록 순서도이다. 블록 순서도는 특정 순서의 단계들로 도시되어 있다. 그러나, 단계들의 순서는 본 명세서에서 설명하는 전체적인 기능성이 어떻게 구현될 수 있는 지의 예를 제공할 뿐이다. 더욱이, 단계들의 순서의 각각은 그렇게 표시되지 않는 한 나타낸 순서대로 실행될 필요가 없다.

실시예에서, 증폭기 입력 전력 레벨을 검출하고(302) 선정된 임계와 비교한다(304). 입력 전력 레벨이 선정된 임계를 초과하면(304), 입력 전력 레벨을 계속 검출/모니터할 수 있다. 입력 전력 레벨이 선정된 임계 미만으로 되면, FEC 디코더의 상태를 검출할 수 있고(306) 오류 상태를 모니터할 수 있다(308). FEC 디코더가 오류 상태를 표시하지 않으면(308), 증폭기는 인에이블로 남을 수 있고, 순서 흐름은 단계(302)로 되돌아갈 수 있다. FEC 디코더가 오류 상태, 예를 들어 OOF를 표시하면, 증폭기가 디스에이블될 수 있다(310).

일단 증폭기가 디스에이블되면, 증폭기 입력 전력 레벨을 검출할 수 있고(312) 선정된 임계에 대해서 비교할 수 있다(314). 전력 레벨이 임계 미만인 동안, 비교(314)를 반복할 수 있다. 일단 전력 레벨이 선정된 임계를 초과하면, 증폭기가 인에이블될 수 있고(316) 순서 흐름이 단계(302)로 되돌아갈 수 있다.

본 발명에 따른 수신기는 고 지터 공차를 제공하기 위해 수신한 신호로부터 데이터 클록을 직접 복원하도록 구성될 수 있다. 일반적으로, RZ-DPSK 포맷인 입력 광 신호에 대해서 데이터가 변조되면, 데이터는 광 캐리어의 위상 변조에 의해서 캐리되지만, 데이터 클록은 변조 포맷의 RZ-부와 연관된 인텐시티 변조에 의해서 캐리된다. 그 결과, 클록은 인텐시티-변조 디바이스(예를 들어, 표준 광 검출기)에 의해서 입력 광 신호로부터 직접, 또는 인텐시티 변조된 광 스트링, 즉, 복조된 "1" 및 "0"이 DPSK 복조기의 출력에서 이용 가능하다는 사실을 이용하여 복조된 광 신호로부터 복원될 수 있다. 데이터 스트림으로부터 직접 클록을 복원함으로써, 비교적 광 대역의 클록 복원 CR 회로의 이용이 가능하게 되고, 고 주파수 내성의 수신기가 생길 수 있다.

도 4는 복조기로의 RZ-DPSK 광 입력 신호가 Clk 입력으로서 D-플립 플롭(400)에 결합되는 본 발명에 따른 수신기(200a)의 일 실시예를 도시한다. D-플립 플롭(400)의 예를 들어 경로(402) 상에서의 출력은 복원되어 리타이밍되어 NRZ 포맷으로 변환된 데이터 스트림을 나타낼 수 있다. 도시하는 바와 같이, 광 탭(406)은 변조기의 입력에 결합되어 RZ_DPSK 신호의 일부를 연관된 광 검출기 및 증폭기 쌍(410)으로 태핑(tap-off)할 수 있다. 광 검출기 및 증폭기 쌍(410)의 출력은 예를 들어 실질적으로 비트 레이트와 동일한 중앙 주파수에서 수백 MHz의 대역폭을 갖는 대역 통과 필터(412)에 결합될 수 있다. 필터(412)의 출력은 필터링된 신호를 리쉐이핑(reshaping)하기 위하여 제한 증폭기(414)에 결합될 수 있다. 복조기 입력이 RZ-DPSK 변조된 신호이면, 제한 증폭기(414)의 출력은 데이터 클록의 주파수와 동일한 주파수를 갖는 주기적 전기 신호일 수 있다. 제한 증폭기(414)의 출력은 D-플립 플롭의 입력에서, 예를 들어 경로(418) 상의 클록 신호를 경로(420, 422) 상에서 수신되는 데이터와 정렬하기 위하여 조정 가능하게 지연시키도록 전기 지연 회로(416)에 결합될 수 있다.

해당 기술 분야의 당업자라면, 데이터 클록을 복원하기 위하여 고속 데이터 경로의 다양한 위치에 입력 데이터 스트림이 태핑되거나 검출될 수 있다는 것을 이해할 수 있을 것이다. 도 5는 예를 들어, 입력되는 RZ-DPSK 포맷된 신호로부터 데이터 클록을 복원하며, 여기서 상기 클록이 광 검출기 및 증폭기 쌍(208, 210)의 출력으로부터 복원되는 예시적인 구성(200b)을 도시한다. 도시하는 바와 같이, 광 검출기 및 증폭기 쌍(208, 210)의 전기 출력은 조정 가능한 지연(236) 후에 태핑되고, 커플러(500), 예를 들어 6dB 커플러에 의해 결합될 수 있다. 커플러(500)의 출력은 대역 통과 필터(412), 제한 증폭기(414) 및 전기적 지연 회로(416)에 결합되어 클록 입력 Clk을 D-플립 플롭(400)으로 생성한다.

도 6에는 또 다른 대안적인 구성(200c)이 도시되어 있다. 도시하는 바와 같이, 각각 광 검출기(228, 230)와 연관된 증폭기(240, 242)의 반전 출력은 예를 들 어 조정 가능한 지연(236) 후에 커플러(coupler : 500)에 제공될 수 있다. 커플러(500)의 출력은 대역 통과 필터(412), 제한 증폭기(414) 및 전기적 지연 회로(416)에 결합되어 클록 입력 Clk을 D-플립 플롭(400)으로 생성한다. 다이렉트 클록 복원 구조의 최우수 고 주파수 지터 공차의 경우, 언급한 구성들 중 임의의 구성에 있어서, 클록 경로가 시작되는 지점부터의 데이터 경로의 전기적 길이는 클록 길이의 전기적 길이와 동일해야 한다.

효율적이고 신뢰성 있는 변조를 제공하는 차동 위상 편이 변조 광 신호(differential phase shift keying modulated optical signals)용 수신기가 제공된다. 일 측면에 따르면, DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 복조하는 복조기로서, 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기; 제1 및 제2 광 검출기로서, 제1 광 검출기는 자체 상에 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 제2 광 검출기는 자체 상에 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기; 제1 및 제2 전기 출력 중 적어도 하나의 신호 레벨을 나타내는 신호 레벨을 제공하도록 구성되는 통합형 클록 및 데이터 복원 회로; 및 신호 레벨 출력에 응답하여 복조기 설정 신호를 제공하여 제1 및 제2 암 중 하나의 광 경로 길이를 제어하도록 구성되는 제어기를 포함하는 장치가 제공된다. 또한, DPSK 포맷된 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기를 안정화하는 방법으로서, 제1 및 제2 출력 중 적어도 하나의 신호 레벨을 나타 내는 신호 레벨 출력을 제공하도록 구성되는 통합형 클록 및 데이터 복원 회로에 복조기의 출력을 결합시키는 단계; 및 제1 및 제2 암 중 하나의 광 경로 길이를 제어하기 위하여 신호 레벨 출력에 응답하여 복조기 설정 신호를 제공하는 단계를 포함하는, 복조기 안정화 방법이 제공된다.

본 발명의 또 다른 측면에 따르면, 광 입력 신호를 복조하는 복조기로서, 광 입력 신호를 제1 및 제2 암 상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기; 복조기 디더 신호를 설정하는 제1 디더 회로; 복조기 설정 신호를 제공하도록 구성되는 제어기; 제1 및 제2 암 중 하나의 광 경로 길이를 제어하기 위한 복조기 제어 신호로서 복조기 디더 신호 및 복조기 설정 신호를 결합하는 결합기; 복조기 디더 기준 신호를 설정하는 제2 디더 회로; 및 제1 및 제2 광 출력 중 적어도 하나의 신호 레벨을 나타내는 피드백 신호와 복조기 디더 기준 신호에 응답하여 에러 신호를 제공하는 에러 검출 회로를 포함하며, 상기 제어기는 복조기 에러 신호에 응답하여 복조기 설정 신호를 제공하도록 구성되는 장치가 제공된다. 또한, 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기를 안정화하는 방법으로서, 복조기 디더 신호를 설정하는 제1 디더 회로를 제공하는 단계; 복조기 디더 신호 및 복조기 설정 신호에 응답하여 제1 및 제2 암 중 하나의 광 경로 길이를 제어하는 단계; 복조기 디더 기준 신호를 설정하기 위하여 제2 디더 회로를 제공하는 단계; 및 제1 및 제2 광 출력 중 적어도 하나를 나타내는 피드백 신호 및 복조기 디더 기준 신호에 응답하여 복조기 설정 신호를 생성하는 단계를 포함하는 복조기 안정화 방법이 제공된다.

본 발명의 또 다른 측면에 따라, DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 수신하기 위한 조정 가능한 광 대역 통과 필터; 대역 통과 필터의 출력에 결합되어 광 입력 신호를 복조하는 복조기로서, 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제 2 광 출력을 제공하도록 구성되는 복조기; 제1 및 제2 광 검출기로서, 제1 광 검출기는 자체 상에 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 제2 광 검출기는 자체 상에 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기; 및 제1 및 제2 전기 출력에서 신호 전력을 나타내는 피드백 신호에 응답하여 대역 통과 필터 설정 신호를 제공하여 대역 통과 필터의 중앙 파장을 제어하는 제어기를 포함하는 장치가 제공된다. 또한, DPSK 포맷된 광 신호를 수신하기 위한 수신기에서 광 대역 통과 필터의 중앙 파장을 제어하는 방법으로서, 필터의 출력을, 광 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 복조기에 결합시키는 단계; 제1 및 제2 광 검출기로서, 제1 광 검출기가 자체 상에 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고 제2 광 검출기가 자체 상에 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기를 제공하는 단계; 및 중앙 파장을 제어하기 위하여 제1 및 제2 전기 출력을 나타내는 피드백 신호에 응답하여 대역 통과 필터 설정 신호를 제공하는 단계를 포함하는 중앙 파장 제어 방법이 제공된다.

본 발명의 또 다른 측면에 따라, DPSK 변조 포맷에 따라 광 신호에 대해 변 조된 데이터를 갖는 광 신호를 증폭하기 위한 광 증폭기; 광 증폭기에 결합되어 광 신호를 복조하는 복조기로서, 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기; 및 제1 및 제2 광 출력에서 신호 전력을 나타내는 피드백 신호에 응답하여 증폭기 설정 신호를 제공하여 증폭기의 이득을 제어하도록 구성되는 제어기를 포함하는 장치가 제공된다. 또한, DPSK 포맷형 광 신호를 수신하기 위한 수신기에서 광 사전 증폭기의 이득을 제어하는 방법으로서, 증폭기의 출력을 광 대역 통과 필터에 결합하는 단계; 필터의 출력을, 광 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 DPSK 복조기에 결합하는 단계; 및 제1 및 제2 광 출력에서의 신호 전력을 나타내는 피드백 신호에 응답하여 증폭기 설정 신호를 제공하여 이득을 제어하는 단계를 포함하는 이득 제어 방법이 제공된다.

본 발명의 또 다른 측면에 따라, 광 입력 신호를 증폭하기 위한 광 증폭기; 증폭기에 결합되어 광 입력 신호로부터의 데이터를 복조하는 복조기; 데이터를 디코딩하여 데이터 디코딩에서의 오류 발생시 오류 표시자를 제공하도록 구성되는 FEC 디코더 회로; 및 광 입력 신호의 전력 레벨이 선정된 임계 미만이고 FEC 디코더에 의해서 오류 표시자가 제공되면 증폭기를 디스에이블하도록 구성되는 제어기를 포함하는 장치가 제공된다. 또한, 광 신호 수신기의 광 증폭기에 인가되는 입력 신호에서의 과도를 방지하는 방법으로서, 입력 신호의 전력 레벨을 모니터하는 단계; 광 신호에 대해 변조된 데이터를 디코딩하기 위한 FEC 디코더의 오류 상태를 모니터하는 단계; 및 전력 레벨이 선정된 임계 미만이고 FEC 디코더의 오류 상태가 표시되면 광 증폭기를 디스에이블하는 단계를 포함하는 과도 방지 방법이 제공된다.

본 발명의 또 다른 측면에 따라, DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 자체 상에 갖는 광 입력 신호를 복조하기 위한 복조기로서, 광 입력 신호를 제1 및 제2 암 상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기; 제1 및 제2 광 검출기로서, 제1 광 검출기는 자체 상에 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 제2 광 검출기는 자체 상에 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기; 제1 및 제2 전기 출력에 결합되는 클록 및 데이터 복원 회로로서, 데이터를 나타내는 출력을 제공하도록 구성되는 클록 및 데이터 복원 회로; 및 전기 출력들 중 하나와 상기 클록 및 데이터 복원 회로 사이에 결합되는 전기 지연회로로서, 다른 전기 출력에 대하여 해당 전기 출력이 선정되어 사전 설정된 전기적 지연을 제공하도록 구성되는 전기 지연 회로를 포함하는 장치가 제공된다. 또한, DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 갖는 광 신호용 수신기에서 연관된 제1 및 제2 광 검출기의 제2 및 제2 전기 출력들간의 차동 지연을 보상하는 방법으로서, 차동 지연을 보상하기 위하여 전기 지연 라인의 값을 조절하는 단계; 및 최고 송신 성능에 대응하는 값으로 그 값을 설정하는 단계를 포함하는 차동 지연 보상 방법이 제공된다.

본 발명의 또 다른 측면에 따라, RZ-DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 복조하기 위한 복조기로서, 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기; 제1 및 제2 광 검출기로서, 제1 광 검출기는 자체에 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 제2 광 검출기는 자체에 제2 광 출력 제공되는 것에 응답하여 제 2 전기 출력을 제공하도록 구성되는 제1 및 제 2 광 검출기; 제1 및 제2 전기 출력에 결합되며 데이터와 연관된 클록을 나타내는 클록 입력에 응답하여 데이터를 나타내는 전기 출력 데이터 스트림을 제공하도록 구성되는 회로; 및 데이터 경로 상의 신호의 일부를 클록 입력으로서 상기 회로에 결합시키는 결합 경로;를 포함하는 데이터 경로를 포함하는 장치가 제공된다. 또한, RZ-DPSK 변조 포맷에 따라서 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 복조하기 위한 복조기로서, 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기; 및 제1 및 제2 광 검출기로서, 제1 광 검출기는 자체에 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 제2 광 검출기는 자체에 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기를 포함하는 데이터 경로를 구비하는 광 수신기에서 데이터를 복원하는 방법으로서, 제1 및 제2 전기 출력에 결합되며 데이터와 연관된 클록을 나타내는 클록 입력에 응답하여 데이터를 나타내는 전기 출력 데이터 스트림을 제공하도록 구성되는 회로를 제공하는 단계; 및 데이터 경로 상의 신호의 일부를 클록 입력으로서 상기 회로에 결합하는 단계를 포함하는 데이터 복원 방법이 제공된다.

본 명세서에서 기술한 실시예들은 본 발명을 이용하는 몇몇이며 제한하려는 것이 아니라 예로서 든 것이다. 본 발명의 사상 및 범주로부터 현저하게 벗어나지 않으며 당업자에게 자명한 다수의 다른 실시예들이 이루어질 수 있다.

Claims

DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 복조하는 복조기로서, 상기 광 입력 신호를 제1 및 제2 암상으로 분할하고 제1 및 제2 광 출력을 제공하도록 구성되는 복조기;

제1 및 제2 광 검출기로서, 상기 제1 광 검출기는 자체 상에 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기는 자체 상에 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1및 제2 광 검출기;

제1 및 제2 전기 출력에 결합되며, 상기 제1 및 제2 전기 출력 중 적어도 하나의 신호 레벨을 나타내는 신호 레벨 출력을 제공하도록 구성되는 통합형 클록 및 데이터 복원 회로(integrated clock and data recovery circuit); 및

상기 제1 및 제2 암 중 하나의 광 경로 길이를 제어하기 위해 상기 신호 레벨 출력에 응답하여 복조기 설정 신호를 제공하도록 구성되는 제어기

를 포함하는 장치.
제 1 항에 있어서,

상기 제어기는 상기 제1 및 제2 암 중 상기 하나의 암에서 이동하는 광과, 상기 제1 및 제2 암 중 나머지 암에서 이동하는 광 사이에서 kπ ― 여기서, k는 정수 값 ― 의 위상 관계를 얻기 위하여 상기 광 경로 길이를 제어하도록 구성되는 장치.
제 1 항에 있어서,

상기 광 경로 길이는 상기 복조기 설정 신호 및 복조기 디더 신호에 따라 변화하도록 구성되는 장치.
제 3 항에 있어서,

상기 장치는 상기 신호 레벨 출력 및 복조기 디더 기준 신호에 응답하여 에러 신호를 제공하는 에러 검출 회로를 더 포함하고,

상기 복조기 설정 신호는 상기 복조기 에러 신호에 응답하여 상기 제어기에 의해서 제공되는 장치.
제 4 항에 있어서,

상기 제어기는 상기 복조기 에러 신호를 최소화하기 위해 상기 복조기 설정 신호를 조정하도록 구성되는 장치.
제 4 항에 있어서,

상기 에러 검출 회로는 동기 위상 검출기를 포함하는 장치.
제 4 항에 있어서,

상기 장치는 상기 복조기 디더 신호를 설정하는 제1 디더 회로 및 상기 복조기 디더 기준 신호를 설정하는 제2 디더 회로를 포함하는 장치.
제 7 항에 있어서,

상기 복조기 디더 신호 및 상기 복조기 디더 기준 신호는 공통의 클록 입력에 응답하여 각각 상기 제1 및 제2 디더 회로에 의해서 설정되는 장치.
제 7 항에 있어서,

상기 제2 디더 회로는 상기 복조기 디더 신호와 상기 복조기 디더 기준 신호간에 선택 가능한 상대 위상차를 제공하도록 구성되는 장치.
제 7 항에 있어서,

상기 제1 및 제2 디더 회로는 별도의 다이렉트 디지털 동기화기(direct digital synthesizers)를 포함하는 장치.
제 3 항에 있어서,

상기 장치는 상기 복조기 디더 신호를 수신하고 상기 복조기 설정 신호의 진폭에 따라 상기 복조기 디더 신호의 진폭을 설정하도록 구성되는 증폭기를 더 포함하는 장치.
제 1 항에 있어서,

상기 DPSK 포맷은 RZ-DPSK 포맷인 장치.
제 1 항에 있어서,

상기 복조기는 Mach-Zehnder 복조기를 포함하는 장치.
제 1 항에 있어서,

상기 통합형 클록 및 데이터 복원 회로는 상기 신호 레벨 출력 중 제1 및 제2 신호 레벨 출력을 제공하도록 구성되고,

상기 제어기는 상기 제1 및 제2 신호 레벨 출력에 응답하여 상기 복조기 설정 신호를 제공하도록 구성되는 장치.
DPSK 포맷형 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기를 안정화하는 방법으로서,

상기 복조기의 출력을 통합형 클록 및 데이터 복원 회로 ― 상기 통합형 클록 및 데이터 복원 회로는 상기 제1 및 제2 출력 중 적어도 하나의 신호 레벨을 나타내는 신호 레벨 출력을 제공하도록 구성됨 ― 에 결합하는 단계; 및

상기 제1 및 제2 암 중 하나의 광 경로 길이를 제어하기 위하여 상기 신호 레벨 출력에 응답하여 복조기 설정 신호를 제공하는 단계

를 포함하는, 복조기 안정화 방법.
제 15 항에 있어서,

상기 복조기 설정 신호는 상기 제1 및 제2 암 중 상기 하나의 암에서 이동하는 광과, 상기 제1 및 제2 암 중 나머지 암에서 이동하는 광 사이에서 kπ ― 여기서, k는 정수 값 ― 의 위상 관계를 설정하도록 구성되는, 복조기 안정화 방법.
제 15 항에 있어서,

복조기 디더 신호를 제공하는 단계; 및

상기 광 경로 길이를 조절하기 위하여 상기 복조기 디더 신호를 상기 복조기 설정 신호와 결합하는 단계를 더 포함하는, 복조기 안정화 방법.
제 17 항에 있어서,

상기 신호 레벨 출력 및 복조기 디더 기준 신호에 응답하여 복조기 에러 신호를 생성하는 단계를 더 포함하고,

상기 복조기 설정 신호는 상기 복조기 에러 신호에 응답하여 제공되는,

복조기 안정화 방법.
제 18 항에 있어서,

상기 복조기 디더 신호를 설정하는 제1 디더 회로 및 상기 복조기 디더 기준 신호를 설정하는 제2 디더 회로를 더 포함하는, 복조기 안정화 방법.
제 18 항에 있어서,

상기 복조기 디더 신호 및 상기 복조기 디더 기준 신호는 공통 클록 입력에 응답하여 각각 상기 제1 및 제2 디더 회로에 의해 동기화되는, 복조기 안정화 방법.
제 17 항에 있어서,

상기 복조기 설정 신호의 진폭에 따라 상기 복조기 디더 신호의 진폭을 설정하는 단계를 더 포함하는, 복조기 안정화 방법.
제 18 항에 있어서,

상기 복조기 디더 신호와 상기 복조기 디더 기준 신호간에 위상 차를 제공하는 단계를 더 포함하는, 복조기 안정화 방법.
제 15 항에 있어서,

상기 통합형 클록 및 데이터 복원 회로는 상기 신호 레벨 출력의 제1 및 제2 신호 레벨 출력을 제공하도록 구성되고,

상기 제어기는 상기 제1 및 제2 신호 레벨 출력에 응답하여 상기 복조기 설 정 신호를 제공하도록 구성되는, 복조기 안정화 방법.
광 입력 신호를 복조하는 복조기로서, 상기 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기;

복조기 디더 신호를 설정하는 제1 디더 회로;

복조기 설정 신호를 제공하도록 구성되는 제어기;

상기 제1 및 제2 암의 광 경로 길이를 조절하기 위하여 복조기 제어 신호로서 상기 복조기 디더 신호 및 상기 복조기 설정 신호를 결합하는 결합기;

복조기 디더 기준 신호를 설정하는 제2 디더 회로; 및

상기 제1 및 제2 광 출력 중 적어도 하나의 신호 레벨을 나타내는 피드백 신호 및 상기 복조기 디더 기준 신호에 따라 에러 신호를 제공하는 에러 검출 회로를 포함하며,

상기 제어기는 상기 복조기 에러 신호에 응답하여 상기 복조기 설정 신호를 제공하도록 구성되는 장치.
제 24 항에 있어서,

상기 복조기 디더 신호 및 상기 복조기 디더 기준 신호는 공통 클록 입력에 응답하여 각각 상기 제1 및 제2 디더 회로에 의해 설정되는 장치.
제 24 항에 있어서,

상기 제2 디더 회로는 상기 복조기 디더 신호와 상기 복조기 디더 기준 신호간에 선택 가능한 위상 차를 제공하도록 구성되는 장치.
제 24 항에 있어서,

상기 제1 및 제2 디더 회로는 별도의 다이렉트 디지털 동기화기를 포함하는 장치.
제 24 항에 있어서,

상기 복조기 디더 신호를 수신하고 상기 복조기 설정 신호의 진폭에 따라 상기 복조기 디더 신호의 진폭을 설정하도록 구성되는 증폭기를 더 포함하는 장치.
제 24 항에 있어서,

상기 에러 검출 회로는 동기화 위상 검출기를 포함하는 장치.
제 24 항에 있어서,

상기 복조기는 Mach-Zehnder 복조기를 포함하는 장치.
광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기를 안정화하는 방법으로서,

복조기 디더 신호를 설정하는 제1 디더 회로를 제공하는 단계;

상기 복조기 디더 신호 및 복조기 설정 신호에 따라 상기 제1 및 제2 암 중 하나의 광 경로 길이를 조절하는 단계;

복조기 디더 기준 신호를 설정하는 제2 디더 회로를 제공하는 단계; 및

상기 제1 및 제2 광 출력 중 적어도 하나의 신호 레벨을 나타내는 피드백 신호 및 상기 복조기 디더 기준 신호에 따라 상기 복조기 설정 신호를 생성하는 단계

를 포함하는, 복조기 안정화 방법.
제 31 항에 있어서,

상기 복조기 디더 신호와 상기 복조기 디더 기준 신호간에 위상 차를 제공하는 단계를 더 포함하는, 복조기 안정화 방법.
제 31 항에 있어서,

상기 제1 및 제2 디더 회로는 별도의 다이렉트 디지털 동기화기를 포함하는, 복조기 안정화 방법.
제 31 항에 있어서,

상기 복조기 설정 신호의 진폭에 따라 상기 복조기 디더 신호의 진폭을 설정하는 단계를 더 포함하는, 복조기 안정화 방법.
제 31 항에 있어서,

상기 복조기는 Mach-Zehnder 복조기를 포함하는, 복조기 안정화 방법.
DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 수신하는 조정 가능한 광 대역 통과 필터(tunable optical band pass filter);

상기 광 입력 신호를 복조하기 위하여 상기 대역 통과 필터의 출력에 결합되는 복조기로서, 상기 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기;

제1 및 제2 광 검출기로서, 상기 제1 광 검출기는 자체 상에 상기 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기는 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기; 및

상기 대역 통과 필터의 중앙 파장을 조절하기 위하여 상기 제1 및 제2 전기 출력에서의 신호 전력을 나타내는 피드백 신호에 따라 대역 통과 필터 설정 신호를 제공하는 제어기

를 포함하는 장치.
제 36 항에 있어서,

상기 제어기는 상기 중앙 파장을 상기 광 신호의 파장과 정렬하도록 상기 대역 통과 필터 설정 신호를 제공하도록 구성되는 장치.
제 36 항에 있어서,

상기 중앙 파장은 상기 대역 통과 필터 설정 신호 및 대역 통과 필터 디더 신호에 따라 변화하도록 구성되는 장치.
제 38 항에 있어서,

상기 피드백 신호 및 대역 통과 필터 디더 기준 신호에 응답하여 대역 통과 필터 에러 신호를 제공하는 에러 검출 회로를 더 포함하고,

상기 대역 통과 필터 설정 신호는 상기 대역 통과 필터 에러 신호에 따라 상기 제어기에 의해서 제공되는 장치.
제 39 항에 있어서,

상기 제어기는 상기 대역 통과 필터 에러 신호를 최소화하기 위해 상기 대역 통과 필터를 조정하도록 구성되는 장치.
제 39 항에 있어서,

상기 에러 검출 회로는 동기 위상 검출기를 포함하는 장치.
제 39 항에 있어서,

상기 대역 통과 필터 디더 신호를 설정하는 제1 디더 회로 및 상기 대역 통과 필터 디더 기준 신호를 설정하는 제2 디더 회로를 포함하는 장치.
제 42 항에 있어서,

상기 대역 통과 필터 디더 신호 및 상기 대역 통과 필터 디더 기준 신호는 공통 클록 입력에 응답하여 각각 상기 제1 및 제2 디더 회로에 의해 설정되는 장치.
제 42 항에 있어서,

상기 제2 디더 회로는 상기 대역 통과 필터 디더 신호와 상기 대역 통과 필터 디더 기준 신호간에 선택 가능한 상대 위상 차를 제공하도록 구성되는 장치.
제 42 항에 있어서,

상기 제1 및 제2 디더 회로는 별도의 다이렉트 디지털 동기화기를 포함하는 장치.
제 36 항에 있어서,

상기 DPSK 포맷은 RZ-DPSK 포맷인 장치.
제 36 항에 있어서,

상기 복조기는 Mach-Zehnder 복조기를 포함하는 장치.
DPSK 포맷형 광 신호를 수신하기 위한 수신기에서 광 대역 통과 필터의 중앙 파장을 조절하는 방법으로서,

상기 필터의 출력을, 상기 광 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기에 결합시키는 단계;

제1 및 제2 광 검출기로서, 상기 제1 광 검출기는 자체상에 상기 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기는 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기를 제공하는 단계; 및

상기 중앙 파장을 조절하기 위하여 상기 제1 및 제2 전기 출력을 나타내는 피드백 신호에 따라 대역 통과 필터 설정 신호를 제공하는 단계

를 포함하는, 중앙 파장 조절 방법.
제 48 항에 있어서,

대역 통과 필터 디더 신호를 제공하는 단계; 및

상기 중앙 파장을 조절하기 위하여 상기 대역 통과 필터 디더 신호를 상기 대역 통과 필터 설정 신호와 결합하는 단계를 더 포함하는,

중앙 파장 조절 방법.
제 49 항에 있어서,

상기 피드백 신호 및 대역 통과 필터 디더 기준 신호에 응답하여 대역 통과 필터 에러 신호를 생성하는 단계를 더 포함하고,

상기 대역 통과 필터 설정 신호는 상기 대역 통과 필터 에러 신호에 응답하여 제공되는, 중앙 파장 조절 방법.
제 50 항에 있어서,

상기 대역 통과 필터 디더 신호를 설정하는 제1 디더 회로를 제공하는 단계; 및

상기 대역 통과 필터 디더 기준 신호를 설정하는 제2 디더 회로를 제공하는 단계를 더 포함하는, 중앙 파장 조절 방법.
제 51 항에 있어서,

상기 대역 통과 필터 디더 신호 및 상기 대역 통과 필터 디더 기준 신호는 공통 클록 입력에 응답하여 각각 상기 제1 및 제2 디더 회로에 의해서 동기화되는, 중앙 파장 조절 방법.
제 48 항에 있어서,

대역 통과 필터 설정 신호는 상기 중앙 파장을 상기 광 신호의 파장과 정렬하기 위해 제공되는, 중앙 파장 조절 방법.
DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 갖는 광 신호를 증폭시키는 광 증폭기;

상기 광 신호를 수신하기 위하여 상기 광 증폭기에 결합되는 광 대역 통과 필터;

상기 광 신호를 복조하기 위하여 상기 증폭기에 결합되는 복조기로서, 상기 광 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기; 및

상기 증폭기의 이득을 제어하기 위하여 상기 제1 및 제2 광 출력에서의 신호 전력을 나타내는 피드백 신호에 응답하여 증폭기 설정 신호를 제공하는 제어기

를 포함하는 장치.
제 54 항에 있어서,

상기 제1 및 제2 광 검출기로서, 상기 제1 광 검출기는 자체 상에 상기 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기는 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기를 더 포함하고,

상기 피드백 신호는 상기 제1 및 제2 전기 출력에서의 DC 바이어스를 나타내는 장치.
제 54 항에 있어서,

상기 제어기는 상기 신호 전력을 일정한 레벨에서 유지하기 위해 상기 증폭기 이득을 조정하도록 구성되는 장치.
제 54 항에 있어서,

상기 증폭기는 에르븀(erbium) 도핑된 섬유 증폭기를 포함하는 장치.
제 54 항에 있어서,

상기 DPSK 포맷은 RZ-DPSK 포맷인 장치.
제 54 항에 있어서,

상기 복조기는 Mach-Zehnder 복조기를 포함하는 장치.
DPSK 포맷형 광 신호를 수신하기 위한 수신기에서 광 사전 증폭기(optical pre-amplifier)의 이득을 제어하는 방법으로서,

상기 증폭기의 출력을 광 대역 통과 필터에 결합시키는 단계;

상기 필터의 출력을, 상기 광 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 DPSK 복조기에 결합시키는 단계; 및

상기 이득을 조절하기 위하여 상기 제1 및 제2 광 출력에서의 신호 전력을 나타내는 피드백 신호에 응답하여 증폭기 설정 신호를 제공하는 단계

를 포함하는, 이득 제어 방법.
제 60 항에 있어서,

제1 및 제2 광 검출기로서, 상기 제1 광 검출기가 자체 상에 상기 제1 광 출 력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기가 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기를 제공하는 단계를 더 포함하며,

상기 피드백 신호는 상기 제1 및 제2 전기 출력에서의 DC 바이어스를 나타내는, 이득 제어 방법.
제 60 항에 있어서,

상기 증폭기 설정 신호는 상기 신호 전력을 일정한 레벨로 유지하도록 상기 증폭기 이득을 제어하기 위해 제공되는, 이득 제어 방법.
광 입력 신호를 증폭시키는 광 증폭기;

상기 증폭기에 결합되어 상기 광 입력 신호로부터 데이터를 복조하는 복조기;

상기 데이터를 디코딩하고 상기 데이터 디코딩시 오류가 발생되면 오류 표시자를 제공하도록 구성되는 FEC 디코더 회로; 및

상기 광 입력 신호가 선정된 임계 미만이고 상기 FEC 디코더에 의해 상기 오류 표시자가 제공되면 상기 증폭기를 디스에이블하도록 구성되는 제어기

를 포함하는 장치.
제 63 항에 있어서,

상기 증폭기는 에르븀(erbium) 도핑된 섬유 증폭기를 포함하는 장치.
제 63 항에 있어서,

상기 오류 표시자는 OOF(out-of-frame) 오류를 나타내는 장치.
제 63 항에 있어서,

상기 복조기는 Mach-Zehnder 복조기를 포함하는 장치.
제 63 항에 있어서,

상기 제어기는 상기 전력 레벨이 상기 선정된 임계를 초과하여 증가하면 상기 증폭기를 인에이블하도록 더 구성되는 장치.
광 신호 수신기의 광 증폭기에 인가되는 입력 신호에서의 과도(transients) 를 방지하는 방법으로서,

상기 입력 신호의 전력 레벨을 모니터하는 단계;

상기 광 신호에 대해 변조된 데이터를 디코딩하는 FEC 디코더의 오류 상태를 모니터하는 단계; 및

상기 전력 레벨이 선정된 임계 미만이고 상기 FEC 디코더의 상기 오류 상태가 표시되면 상기 광 증폭기를 디스에이블하는 단계

를 포함하는, 과도 방지 방법.
제 68 항에 있어서,

상기 증폭기는 에르븀 도핑된 섬유 증폭기를 포함하는 장치.
제 68 항에 있어서,

상기 오류 상태는 OFF(out-of-frame) 오류 상태인 장치.
제 68 항에 있어서,

상기 방법은 상기 전력 레벨이 상기 선정된 임계를 초과하여 증가하면 상기 증폭기를 인에이블하는 단계를 더 포함하는 장치.
DPSK 변조 포맷에 따라서 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 복조하는 복조기로서, 상기 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기;

제1 및 제2 광 검출기로서, 상기 제1 광 검출기는 자체 상에 상기 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기는 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기;

제1 및 제2 전기 출력에 결합되는 클록 및 데이터 복원 회로로서, 상기 데이터를 나타내는 출력을 제공하도록 구성되는 클록 및 데이터 복원 회로; 및

상기 제1 전기 출력과 상기 크록 및 데이터 복원 회로 사이에 결합되는 전기 지연 회로로서, 상기 제2 전기 출력에 대해서 상기 제1 전기 출력에 전기적 지연을 제공하도록 구성되는 전기 지연 회로

를 포함하는 장치.
DPSK 변조 포맷에 따라서 광 신호에 대해 변조된 데이터를 갖는 광 신호용 수신기에서 연관된 제1 및 제2 광 검출기의 제1 및 제2 전기 출력들간에 차동 지연을 보상하는 방법으로서,

상기 차동 지연을 보상하기 위해 전기적 지연 라인의 값을 조정하는 단계; 및

상기 전기적 지연 라인을 상기 제1 및 제2 출력 중 하나에 결합하는 단계를 포함하는 장치.
제 73 항에 있어서,

상기 전기적 지연 라인의 상기 값의 상기 조정 단계는, 상기 전기적 지연 라인을 상기 제1 및 제2 출력 중 상기 하나에 결합하기 전에 수행되는 장치.
제 73 항에 있어서,

상기 전기적 지연 라인의 상기 값의 상기 조정 단계는, 상기 전기적 지연 라인을 상기 제1 및 제2 출력 중 상기 하나에 결합한 후에 수행되는 장치.
a) RZ-DPSK 변조 포맷에 따라서 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 복조하는 복조기로서, 상기 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기; 및

제1 및 제2 광 검출기로서, 상기 제1 광 검출기는 자체 상에 상기 제1 광 출 력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기는 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제2 광 검출기를 포함하는 데이터 경로;

b) 상기 제1 및 제2 전기 출력에 결합되며 상기 데이터와 연관된 클록을 나타내는 클록 입력에 응답하여 상기 데이터를 나타내는 전기 출력 데이터 스트림을 제공하도록 구성되는 회로; 및

c) 상기 데이터 경로 상의 신호의 일부를 상기 회로에 상기 클록 입력으로서 결합하는 클록 경로

를 포함하는, 장치.
제 76 항에 있어서,

상기 클록 경로는 상기 복조기에 대한 입력과 상기 클록 입력 사이에 결합되는 장치.
제 76 항에 있어서,

클록 경로는 상기 제1 전기 출력의 일부 및 상기 제2 전기 출력의 일부를 수신하기 위한 상기 데이터 경로에 결합되는 장치.
제 76 항에 있어서,

제1 광 검출기는 자체 상에 상기 제1 광 출력이 제공되는 것에 응답하여 제3 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기는 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제4 전기 출력을 제공하도록 구성되고,

상기 클록 경로는 상기 제3 및 제4 전기 출력을 수신하기 위해 상기 데이터 경로에 결합되는 장치.
제 76 항에 있어서,

상기 클록 경로는 상기 신호의 상기 부분에 조정 가능한 지연을 제공하는 전기 지연 회로를 포함하는 장치.
제 76 항에 있어서,

상기 클록 경로는 대역 통과 필터를 포함하는 장치.
제 76 항에 있어서,

상기 클록 경로는 제한 증폭기(limiting amplifier)를 포함하는 장치.
제 76 항에 있어서,

상기 회로는 D-플립 플롭을 포함하는 장치.
RZ-DPSK 변조 포맷에 따라 광 신호에 대해 변조된 데이터를 갖는 광 입력 신호를 복조하는 복조기로서, 상기 광 입력 신호를 제1 및 제2 암상으로 분할하여 제1 및 제2 광 출력을 제공하도록 구성되는 복조기와, 제1 및 제2 광 검출기로서, 상기 제1 광 검출기는 상기 자체 상에 제1 광 출력이 제공되는 것에 응답하여 제1 전기 출력을 제공하도록 구성되고, 상기 제2 광 검출기는 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제2 전기 출력을 제공하도록 구성되는 제1 및 제 2 광 검출기를 포함하는 데이터 경로를 구비하는 광 수신기에서 데이터를 복원하는 방법으로서,

상기 제1 및 제2 전기 출력에 결합되며, 상기 데이터와 연관된 클록을 나타내는 클록 입력에 응답하여 상기 데이터를 나타내는 전기 출력 데이터 스트림을 제공하도록 구성되는 회로를 제공하는 단계; 및

상기 데이터 경로 상의 신호의 일부를 상기 클록 입력으로서 상기 회로에 결합하는 단계

를 포함하는, 데이터 복원 방법.
제 84 항에 있어서,

상기 결합은 입력의 일부를 상기 클록 입력으로서 상기 회로의 상기 복조기에 결합하는 것을 포함하는, 데이터 복원 방법.
제 84 항에 있어서,

상기 결합은 상기 제1 전기 출력의 일부 및 상기 제2 전기 출력의 일부를 상기 클록 입력으로서 상기 회로에 결합하는 것을 포함하는, 데이터 복원 방법.
제 84 항에 있어서,

상기 제1 광 검출기는 자체 상에 상기 제1 광 출력이 제공되는 것에 응답하여 제3 전기 출력을 제공하도록 구성되고,

상기 제2 광 검출기는 자체 상에 상기 제2 광 출력이 제공되는 것에 응답하여 제4 전기 출력을 제공하도록 구성되고,

상기 결합은 상기 제3 및 제4 전기 출력의 적어도 일부를 상기 클록 입력으로서 상기 회로에 결합하는 것을 포함하는,

데이터 복원 방법.
제 84 항에 있어서,

상기 데이터 복원 방법은 상기 신호에 조정 가능한 지연을 제공하는 것을 더 포함하는, 데이터 복원 방법.
제 84 항에 있어서,

상기 회로는 D-플립 플롭을 포함하는, 데이터 복원 방법.