JP2008312189A - 画像形成装置、画像形成方法及びプログラム - Google Patents

Abstract

【課題】メインメモリからプロッタへの原稿画像データの転送を確実に行い、異常画像を回避する。
【解決手段】コントローラ側の第１の記憶手段（第１のＭＥＭ１２２）に格納されたプロットデータを書き込みエンジン側に転送し、前記エンジンによって画像を得る画像形成装
置において、第１の記憶手段１２２からのプロットデータを一時的に格納する第２の記憶手段（第２のＭＥＭ１１）を備え、第２の記憶手段１１への格納データが、連続して書き
込みエンジン側に供給できるデータ量に達した場合に、第２の記憶手段１１からのプロットデータの読み出しを開始し、画像形成動作を開始する。
【選択図】図１

Description

本発明は、画像信号を記録媒体上に可視画像として再生する画像形成装置、画像形成方法及び前記画像形成装置の動作を制御するためのプログラムに関する。

画像信号を処理して印刷用紙等の記録媒体上に画像として形成する画像処理装置は、複写機、ファクシミリ、プリンタ、スキャナ、あるいはこれらの機能を複合して備えたＭＦＰと称される複合機等において広く用いられている。例えば特許文献１には、スキャナから画像を読み込んで印刷用紙上に画像を再生する画像処理装置が記載されている。

上記従来の画像形成装置を、その全体構成を示す図１７のブロック図により説明する。

当該画像形成装置は、原稿を光学的に読み取る読み取りユニット１０１と、読み取りユニット１０１の受光素子（ここではＣＣＤ）により電気信号に変換された画像信号をデジタル信号に変換さして出力するセンサ・ボード・ユニット（以下、ＳＢＵと称する）１０２と、機能デバイス及びデータバス間における画像データの伝送を制御する圧縮／伸張及びデータインターフェース制御部（以下、ＣＤＩＣと称する）１０３と、光学系及びデジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化とする）を補正する画像処理プロセッサ（以下、ＩＰＰと称する）１０４と、ドット再配置やパルス制御等を行うビデオデータ制御部（以下、ＶＤＣと称する）１０５と、印刷用紙上に再生画像を形成する作像ユニット１０６とを備えている。

また、ＣＰＵバス１１０を介して、画像データの流れを制御するプロセスコントローラ１１１と、ＲＡＭ１１２と、ＲＯＭ１１３とが設けられている。また、パラレルバス１２０を介して、画像データとメインメモリのアクセス制御、プリント用データの展開、メモリ有効活用のための画像データの圧縮／伸張を行う画像メモリアクセス制御部１２１（以下、ＩＭＡＣと称する）と、メインメモリであるメモリモジュール（以下、単にＭＥＭと称する）１２２と、外部パーソナルコンピュータ（以下、ＰＣと称する）１２３と、ファクシミリ制御ユニット（以下、ＦＣＵと称する）１２４と、公衆電話回線（以下、ＰＮと称する）１２５と、ＩＭＡＣ１２１に接続されたシステムコントローラ１３１とＲＡＭ１３２とＲＯＭ１３３と操作部１３４が設けられている。

読み取りユニット１０１のＣＣＤにおいて電気信号に変換された画像信号はデジタル信号に変換された後、ＳＢＵ１０２から出力される。ＳＢＵ１０２から出力された画像信号はＣＤＩＣ１０３に入力される。機能デバイス及びデータバス間における画像データの伝送はＣＤＩＣ１０３が全て制御する。ＣＤＩＣ１０３は画像データに関し、ＳＢＵ１０２、パラレルバス１２０、ＩＰＰ１０４間のデータ転送、全体制御を司るシステムコントローラ１３１と画像データに対するプロセスコントローラ１１１間の通信を行う。

ＳＢＵ１０２からの画像信号はＣＤＩＣ１０３を経由してＩＰＰ１０４に転送され、光学系及びデジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化とする）を補正し、再度ＣＤＩＣ１０３に出力する。ＩＰＰ１０４からＣＤＩＣ１０３へ転送されたデータは、ＣＤＩＣ１０３からパラレルバス１２０を経由してＩＭＡＣ１２１に送られる。ここではシステムコントローラ１３１の制御に基づき画像データとＭＥＭ１２２のアクセス制御、ＰＣ１２３のプリント用データの展開、メモリ有効活用のための画像データの圧縮／伸張を行う。ＩＭＡＣ１２１へ送られたデータはデータ圧縮後ＭＥＭ１２２へ蓄積され、ＭＥＭ１２２に蓄積されたデータを必要に応じて読み出す。読み出しデータは伸張し、本来の画像データに戻してＩＭＡＣ１２１からパラレルバス１２０経由でＣＤＩＣ１０３へ戻される。

ＣＤＩＣ１０３からＩＰＰ１０４への転送後は画質処理及びＶＤＣ１０５でのパルス制御を行い、作像ユニット１０６によって印刷用紙上に再生画像が形成される。この構成では、画像データの流れをパラレルバス１２０及びＣＤＩＣ１０３でバス制御し、ＭＦＰの機能を実現する。
特開２００３−３１６０６３号公報

しかしながら、例えば制御部１３１，１３２，１３３，１３４内のプログラムあるいはデータのキャッシュミスが発生し、制御部１３１，１３２，１３３，１３４とメインメモリ１２２との間でのデータアクセスが頻繁に発生した場合、決められたＬＳＹＮＣ間隔内にラインデータを確実に転送することができなくなり、印刷用紙上に形成された画像が異常となることがある。なお上記ＬＳＹＣＮとは図９等とともに後述するように書き込みのライン同期信号を意味し、ＬＳＹＣＮ間隔とは連続するＬＳＹＮＣ間の間隔を意味する。

このような背景に鑑み、本発明が解決しようとする課題は、メインメモリと制御部間のデータ転送が頻繁に行われるような場合であっても、異常画像の発生を回避することにある。

前記目的を達成するため、第１の手段は、コントローラ側の第１の記憶手段に格納されたプロットデータを書き込みエンジン側に転送し、前記エンジンによって画像を得る画像形成装置において、前記第１の記憶手段からの前記プロットデータを一時的に格納する第２の記憶手段を備え、該第２の記憶手段の格納データ量が、前記第１の記憶手段から前記第２の記憶手段に対する前記プロットデータの転送動作に所定の遅延が生じた場合あっても前記第２の記憶手段から所定の転送速度で前記プロットデータを書き込みエンジン側に連続して転送することが可能となるように予め格納しておくべきデータ量に至った場合に、前記第２の記憶手段からの前記プロットデータの読み出しを開始し、画像形成動作を開始することを特徴とする。

第２の手段は、第１の手段において、画像形成開始指示信号により前記第１記憶手段から前記第２の記憶手段への前記プロットデータのデータ転送を開始し、前記第２の記憶手段への前記プロットデータの格納が予め設定したライン数に到達したときに、前記第２の記憶手段からのプロットデータの読み出しを開始し、前記書き込みエンジン側へ前記プロットデータを供給することが望ましい。

第３の手段は、第２の手段において、前記第２の記憶手段への前記プロットデータの格納が予め設定したライン数に到達したときに、コントローラ側から割り込み信号が出力され、前記第２の記憶手段からのプロットデータの読み出しが開始されることが望ましい。

第４の手段は、第２又は第３の手段において、前記画像形成開始指示信号はオペレーションパネルから出力されることが望ましい。

第５の手段は、第２又は第３の手段において、前記画像形成開始指示信号は通信手段を介して接続されたパーソナルコンピュータから出力されることが望ましい。

第６の手段は、第１ないし第５のいずれかの手段において、前記画像形成動作が行われることが望ましい。

後述の実施例では、コントローラはＩＭＡＣ１２１、システムコントローラ１３１及び操作部１３４等に、第１の記憶手段はＭＥＭ１２２に、書き込みエンジンは作像ユニット１０６に、第２の記憶手段はＭＥＭ１１に、制御手段はＣＰＵ１００１及びＭＣＨ１００３等にそれぞれ対応する。

本発明によれば、第２の記憶手段の格納データ量が、第１の記憶手段から第２の記憶手段に対するプロットデータの転送動作に所定の遅延が生じた場合あっても、第２の記憶手段から所定の転送速度でプロットデータを書き込みエンジン側に連続して転送することを可能にするために予め格納しておくべきデータ量に至った場合に、前記第２の記憶手段からのプロットデータの読み出しを開始し、画像形成動作を開始する。このため第２の記憶手段からのプロットデータの読み出しを開始した後に、第１の記憶手段から第２の記憶手段に対するプロットデータの転送動作に所定の遅延が生じ、その結果第２の記憶手段では第１の記憶手段からの転送され格納されるデータ量より、第２の記憶手段から読み出され画像形成動作に使用されるデータ量の方が多くなり、その結果第２の記憶手段の格納データ量が減少するような状況が生じた場合であっても、第２の記憶手段から所定の転送速度でプロットデータを連続して読み出すことが可能となる。したがって第２の記憶手段から所定の転送速度で連続してプロットデータを書き込みエンジン側に転送し得、決められたＬＳＹＮＣ間隔内にラインデータを確実に転送することが可能となり、異常画像の発生を回避することができる。

以下、図面を参照し、本発明の実施例について説明する。なお以下の説明において、上述した従来技術の構成と実質的に同じ構成要件には同一参照番号を付し、重複する説明は省略する。

図１は本発明に係る画像形成装置の実施例１における全体構成を示すブロック図である。

本実施例は、図１７に示した従来例におけるＩＭＡＣ１２１、システムコントローラ１３１、ＲＡＭ１３２、ＲＯＭ１３３を、ＩＭＣ（イメージコントローラ）１２、第２のＭＥＭ１１、ＭＣＨ（メモリコントロールハブ）１００３、ＩＣＨ（Ｉ／Ｏコントロールハブ）１００４、及びＣＰＵ１００１に置き換えたもので、ＩＭＣ１２はパラレルバス１２０に接続され、このＩＭＣ１２に第２のＭＥＭ１１とＭＣＨ１００３が接続されている。ＭＣＨ１００３には、ＣＰＵ１００１、ＭＥＭ（以下、「第１のＭＥＭ」と称す）１２２、及びＩＣＨ１００４が接続され。ＩＣＨ１００４には、バスを介して外部ＰＣ１２３と操作部１３４が接続されている。その他の各部は前述の図１７と同等に構成されている。

読み取りユニット１０１は、ランプ、ミラー、及び受光素子（ＣＣＤ）から構成されている。原稿の読み取りは、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光し、ＣＣＤで電気信号に変換することにより行われる。すなわち、ＣＣＤは、ＳＢＵ１０２に搭載され、ＣＣＤにおいて電気信号に変換された画像信号はデジタル信号に変換された後、ＳＢＵ１０２から出力される。ＳＢＵ１０２から出力された画像信号はＣＤＩＣ１０３に入力される。機能デバイス及びデータバス間における画像データの伝送はＣＤＩＣ１０３が全て制御する。ＣＤＩＣ１０３は、画像データに関し、ＳＢＵ１０２、パラレルバス１２０、ＩＰＰ１０４間のデータ転送、全体制御を司るシステムコントローラ１３１と画像データに対するプロセスコントローラ１１１間の通信を行う。

ＳＢＵ１０２からの画像信号はＣＤＩＣ１０３を経由してＩＰＰ１０４に転送され、スキャナ系の信号劣化を補正し、再度ＣＤＩＣ１０３に出力される。ＩＰＰ１０４からＣＤＩＣ１０３へ転送されたデータは、ＣＤＩＣ１０３からパラレルバス１２０を経由してＩＭＣ１２Ｉに送られ、ＩＭＣ１２Ｉでは送られてきた画像データを一旦第２のＭＥＭ１１に格納する。ＣＰＵ１００１は、システム全体を制御するもので、プリンタとして使用される場合は、プリンタ言語で構成されたプリントイメージをビットマップ構成の画像へ展開する。ＭＣＨ１００３は、ＣＰＵ周辺デバイスで、ＣＰＵ１００１と第１のＭＥＭ１２２、ＩＣＨ１００４、ＩＭＣ１２間のデータ転送を制御する。ＩＣＨ１００４もＣＰＵ周辺デバイスで、ＭＣＨ１００３との制御と、ＩＣＨ１００４のシリアルバス１１０等のＩ／Ｆに接続されたＵＳＢやＬＡＮ等との転送を制御する。第１のＭＥＭ１２２は、ＣＰＵ１００１のワークメモリとなるメインメモリである。

ファクシミリ送信機能は、読み取り画像データをＩＰＰ１０４にて画像処理を実施し、ＣＤＩＣ１０３及びパラレルバス１２０を経由してＦＣＵ１２４へ転送する。ＦＣＵ１２４にて通信網へのデータ変換を行い、ＰＮ１２５へファクシミリデータとして送信する。

ファクシミリ受信は、ＰＮ１２５からの回線データをＦＣＵ１２４にて画像データへ変換し、パラレルバス１２０及びＣＤＩＣ１０３を経由してＩＰＰ１０４へ転送される。この場合特別な画質処理は行わず、ＶＤＣ１０５においてドット再配置及びパルス制御を行い、作像ユニット１０６において印刷用紙上に再生画像を形成する。複数ジョブ、例えばコピー機能、ファクシミリ送受信機能、プリンタ出力機能が並行に動作する状況において、読み取りユニット１０１、作像ユニット１０６及びパラレルバス１２０の使用権のジョブへの割り振りをシステムコントローラ１３１及びプロセスコントローラ１１１にて制御する。

プロセスコントローラ１１１は画像データの流れを制御し、システムコントローラ１３１はシステム全体を制御し、各リソースの起動を管理する。システムコントローラ１３１とプロセスコントローラ１１１はパラレルバス１２０、ＣＤＩＣ１０３及びＣＰＵバス１１０を介して相互に通信を行う。ＣＤＩＣ１０３内においてパラレルバス１２０とＣＰＵバス１１０とのデータインターフェースのためのデータフォーマット変換を行う。

ＭＦＰの機能選択は操作部１３４にて選択入力し、コピー機能、ファクシミリ機能等の処理内容を設定する。

図２は図１のＩＰＰ１０４の構成を示すブロック図である。図示するように、ＩＰＰ１０４は、第１入力Ｉ／Ｆ２０１と、スキャナ画像処理部２０２と、第１出力Ｉ／Ｆ２０３と、第２入力Ｉ／Ｆ２０４と、画質処理部２０５と、第２出力Ｉ／Ｆ２０６と、コマンド制御部２０７とから構成されている。

読み取りユニット１０１によって読み取られた画像データは、ＳＢＵ１０２、ＣＤＩＣ１０３を介してＩＰＰ１０４の第１入力Ｉ／Ｆ２０１からスキャナ画像処理部２０２へ伝達される。スキャナ画像処理部２０２では、読み取り画像信号の劣化補正が目的で、シェーディング補正、スキャナγ補正、ＭＴＦ補正等を行う。読み取り画像データの補正処理終了後、第１出力Ｉ／Ｆ２０３を介してＣＤＩＣ１０３へ画像データを転送する。

印刷用紙への印刷出力はＣＤＩＣ１０３からの画像データを第２入力Ｉ／Ｆ２０４より受け、画質処理部２０５において面積階調処理を行う。画質処理後のデータは第２出力Ｉ／Ｆ２０６を介してＶＤＣ１０５へ出力される。

面積階調処理は濃度変換、ディザ処理、誤差拡散処理等があり、階調情報の面積近似を主な処理とする。一旦スキャナ画像処理された画像データをメモリに蓄積しておけば、画質処理を変えることによって種々の再生画像を確認することができる。例えば再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりすることによって、再生画像の雰囲気を変更できる。このとき、処理を変更する度に画像を読み取りユニットから読み込み直す必要はなく、第１のＭＥＭ１２２から格納画像を読み出せば同一データに対し、何度でも異なる処理を実施できる。また、単体スキャナの場合、スキャナ画像処理と階調処理を合せて実施し、ＣＤＩＣ１０３へ出力する。処理内容はプログラマブルに変更する。処理の切り替え、処理手順の変更等はコマンド制御部２０７において管理する。

図３は図１のＣＤＩＣ１０３の構成を示すブロック図である。図示するように、ＣＤＩＣ１０３は、画像データ入出力制御部３０１と、画像データ入力制御部３０２と、データ圧縮部３０３と、データ変換部３０４と、パラレルデータＩ／Ｆ３０５と、データ伸張部３０６と、画像データ出力制御部３０７と、第１シリアルデータＩ／Ｆ３０８と、第２シリアルデータＩ／Ｆ３０９と、コマンド制御部３１０とから構成されている。

画像データ入出力制御部３０１は、ＳＢＵ１０２からの画像データを入力し、ＩＰＰ１０４に対してデータを出力する。画像データ入力制御部３０２には、ＩＰＰ１０４でスキャナ画像補正されたデータが入力される。入力データはパラレルバス１２６での転送効率を高めるためにデータ圧縮部３０３において、データ圧縮を行う。そしてパラレルデータＩ／Ｆ３０５を介してパラレルバス１２０へ送出される。

パラレルバス１２０からパラレルデータＩ／Ｆ３０５を介して入力される画像データは、バス転送のために圧縮されているので、データ伸張部３０６で伸張される。伸張された画像データは画像データ出力制御部３０７においてＩＰＰ１０４へ転送される。

データ変換部３０４はパラレルデータとシリアルデータの変換機能を併せ持つ。システムコントローラ１３１はパラレルバス１２０にデータを転送し、プロセスコントローラ１１１はＣＰＵバス１１０にデータを転送する。データ変換部３０４はこのように２つのコントローラの通信のためにデータ変換を行う。第２シリアルデータＩ／Ｆ３０９はＩＰＰ１０４のために設けられており、ＩＰＰ１０４ともインターフェースする。

図４は図１のＶＤＣ１０５の構成を示すブロック図である。図示するように、エッジ平滑処理部４０１と、制御部４０２と、パラレルデータＩ／Ｆ４０３と、シリアルデータＩ／Ｆ４０４と、データ変換部４０５とから構成されている。

ＶＤＣ１０５は、入力される画像データに対し作像ユニット１０６の特性に応じて、追加の処理を行う。すなわち、エッジ平滑処理部４０１がエッジ平滑処理によるドットの再配置処理行い、パルス制御部４０２がドット形成のための画像信号のパルス制御を行い、上記の処理が行われた画像データを作像ユニット１０６へ出力する。ＶＤＣ１０５は、画像データの変換とは別に、パラレルデータとシリアルデータのフォーマット変換機能を併せ持ち、ＶＤＣ１０５単体でもシステムコントローラ１３１とプロセスコントローラ１１１の通信に対応することができる。すなわち、パラレルデータを送受信するパラレルデータＩ／Ｆ４０３と、シリアルデータを送受信するシリアルデータＩ／Ｆ４０４と、パラレルデータＩ／Ｆ４０３とシリアルデータＩ／Ｆ４０４により受信されたデータを相互に変換するデータ変換部４０５によって両データのフォーマットを変換する。

図５は図１のＦＣＵ１２４の構成を示すブロック図である。このＦＣＵ１２４は、画像データを通信形式に変換して外部回線に送信し、また、外部からのデータを画像データに戻して外部Ｉ／Ｆ部及びパラレルバスを介して作像ユニットにおいて記録出力するものである。その構成は、図示するように、ファクシミリ送受信部６０１と外部Ｉ／Ｆ６０２とを備えている。ファクシミリ送受信部６０１は、ファクシミリ画像処理部６０３と、画像メモリ６０４と、メモリ制御部６０５と、ファクシミリ制御部６０６と、画像圧縮伸張部６０７と、モデム６０８と、網制御装置６０９とから構成されている。なお、この内、ファクシミリ画像処理部６０３に関し、受信画像に対する二値スムージング処理はビデオ制御部５０５内のエッジ平滑処理部（図示しない）において行う。又画像メモリ６０４に関しても、出力バッファ機能に関しては第２のＭＥＭ１１及び第１のＭＥＭ１２２にその機能の一部を移行する。

図６は図１のＩＭＣ１２の構成を示すブロック図である。図示するように、メモリアクセス制御部２１と、パラレルデータＩ／Ｆ５０１と、ビデオ制御部５０５と、データ圧縮部５０６と、データ伸張部５０７と、データ変換部５０８と、ＭＣＨＩ／Ｆ１１０１と、画像編集部１１０２とから構成されている。メモリアクセス制御部２１によって第２のＭＥＭ１１とのＩ／Ｆ機能を実現している。これにより、ＩＭＣ１２に入力される画像データを一旦バッファメモリである第２のＭＥＭ１１に格納し、また必要なタイミングで読み出すことが可能となる。

ＩＭＣ１２は、パラレルデータＩ／Ｆ５０１において、パラレルバスとの画像データのインターフェースを管理する。構成的には第２のＭＥＭ１１への画像データの格納／読み出しと、主にＰＣ１２３から入力されるコードデータの画像データへの展開を制御する。

展開された画像データもしくはパラレルデータＩ／Ｆ５０１を介してパラレルバス１２０から入力された画像データは、一旦第２のＭＥＭ１１に格納された後、ＭＣＨ１００３を介して第１のＭＥＭ１２２に格納される。この場合、データ変換部５０７において格納対象となる画像データを選択し、データ圧縮部５０６においてメモリ使用効率を上げるためにデータの２次圧縮を行い、メモリアクセス制御部２１にて第１のＭＥＭ１２２のアドレスを管理しながら第１のＭＥＭ１２２に画像データを格納する。

第１のＭＥＭ１２２に格納された画像データの読み出しは、メモリアクセス制御部２１にて読み出し先アドレスを制御し、読み出された画像データをデータ伸張部５０７にて伸張する。伸張された画像データをパラレルバス１２０へ転送する場合、パラレルデータＩ／Ｆ５０１を介してデータ転送を行う。

図７は、第２のＭＥＭ１１からの読み出しタイミングを制御する回路を示すブロック図である。この回路は、図３のＩＭＣ１２内のメモリアクセス制御部２１に格納されており、ラインレジスタ（以下、ＬＩＮＥと称する）３１と、ラインカウンタ（以下、ＣＮＴＬと称する）３２と、コンパレータ３３とを備えている。

ＬＩＮＥ３１にはＣＰＵ１００１により、レジスタロード信号ｌｄ＿ｌｉｎｅをアクティブにすることでメモリからの読み出しを開始するときのライン数が予め設定される。ＣＮＴＬ３２は、第２のＭＥＭ１１へ格納されるライン数をカウントするもので、そのリセット信号ｒｅｓ＿ｃｎｔｌにてカウンタ値がクリアされ、ラインデータが格納されるごとにカウンタインクリメント信号ｉｎｃ＿ｃｎｔｌがアクティブになり、カウンタ値がインクリメントされることになる。これらＬＩＮＥ３１の値とＣＮＴＬ３２の値はコンパレータ３３により比較され、ＣＮＴＬ３２の値がＬＩＮＥ３１に設定されているライン数以上になったときに、メモリカラの読み出しのタイミングを示すＲＥＡＤ＿ＲＥＡＤＹ信号がアクティブになるようになっている。

このＲＥＡＤ＿ＲＥＡＤＹ信号がアクティブになったときに自動でメモリからの読み出しを開始する場合と、制御を行うＣＰＵに対して割り込みを発生する場合がある。

図８は、図１に示したシステム構成で、コピーを取る場合のデータの流れを示す図である。すなわち、読み取りユニット１０１で読み取られた原稿画像データ(すなわちプロットデータ、以下同様)は、原稿画像データのパスａで示すように、ＳＢＵ１０２、ＣＤＩＣ１０３、ＩＰＰ１０４、ＣＤＩＣ１０３、パラレルバス１２０、ＩＭＣ１２、ＭＣＨ１００３と転送されて、第１のＭＥＭ１２２中に格納される。その後、原稿画像データのパスｂで示すように、ＭＣＨ１００３、ＩＭＣ１２と転送されて、第２のＭＥＭ１１に格納される。その後に、原稿画像データのパスｃで示されるように、プロットデータが第２のＭＥＭ１１から読み出され、ＩＭＣ１２、パラレルバス１２０、ＣＤＩＣ１０３、ＩＰＰ１０４、ＶＤＣ１０５、作像ユニット１０６と転送され、最終的に印刷用紙上に形成された画像を得ることになる。原稿画像データのパスｄは、ＣＰＵ１００１が同時に他の作業、例えばプリンタのためのビットマップ展開などをワークメモリの第１のＭＥＭ１２２を使用して行っている場合のデータ転送の様子を示す。第２のＭＥＭ１１から読み出しは、第１のＭＥＭ１２２から第２のＭＥＭ１１への原稿画像データの転送動作に所定の遅延が生じた場合であっても第２のＭＥＭ１１から連続して前記書き込みエンジン側に原稿画像データを供給できるデータ量に第２のＭＥＭ１１の格納データ量が達した場合に開始するようにすればよい。

この場合、ＩＭＣ１２に転送された原稿画像データを第１のＭＥＭ１２２に直接格納することが考えられるが、ＣＰＵ１００１と第１のＭＥＭ１２２間で行われるビットマップ展開のためのアクセスは頻繁となり、このデータ転送性能が、プリンタのスピードに影響を及ぼすことになる。

これらの様子を図９のタイミングチャートに示す。図９はＰＣ１２３からプリントを行う場合のタイミングチャートを説明する図で、（ａ）はＬＳＹＮＣ間隔内にラインデータを転送し終る場合を示し、（ｂ）はＬＳＹＮＣ間隔内にラインデータを転送できなかった場合を示している。

図９において、ＰＬＯＴ＿ＳＴＡＲＴは、プリントを開始するための命令で、"０"から"１"になったところで開始となる。ＣＰＵ⇔ＭＥＭのＤ＿１、Ｄ＿２、・・・は、ＣＰＵ１００１と第１のＭＥＭ１２２間でやり取りするデータを示す。ＬＳＹＮＣは書き込みのライン同期信号を示し、この信号が、"０"から"１"になった時点で１ラインのデータを第１のＭＥＭ１２２から読み出し、ＶＤＣ１０５、作像ユニット１０６へと送信する必要がある。ＭＥＭ→ＰＬＯＴのＬＩＮＥ＿１、ＬＩＮＥ＿２、・・・は、第１のＭＥＭ１２２からＶＤＣ１０５、作像ユニット１０６へと転送されるラインデータを示す。

ここで、書き込みＬＳＹＮＣ間隔内にラインデータを転送し終るという制約がある。もし、ＬＳＹＮＣ間隔内でラインデータを転送できなければ、結果的に印刷用紙上に形成された画像が異常となる。

図９の（ａ）は、書き込みＬＳＹＮＣ間隔内にラインデータを転送し終る場合を示す。この場合、ＣＰＵ１００１と第１のＭＥＭ１２２間のアクセスが発生しているが、書き込みＬＳＹＮＣ間隔内にラインデータを転送できているため、結果的に印刷用紙上に形成された画像は異常画像とはならない。

一方、図９の（ｂ）は、ＣＰＵと第１のＭＥＭ１２２間のデータのやり取りが多く、特にＤ＿６、Ｄ＿７、Ｄ＿８に示すデータ転送期間が入ってしまい、このため第１のＭＥＭ１２２からラインデータＬＩＮＥ＿５のＭＣＨ、ＩＭＣへの転送が間に合わず、ＬＳＹＮＣ間隔内にラインデータを転送できなかった場合で、結果的に印刷用紙上に形成された画像は異常となる。

ここで、第１のＭＥＭ１２２からＭＣＨ１００３、ＩＭＣ１００２へと転送される画像データの転送速度を以下に示す。

例えば、５０［ｐｐｍ］のプリンタで、書き込み解像度は６００［ｄｐｉ］、線速は２５０［ｍｍ／ｓ］、１画素１ビット画像の場合を考える。ここで、ｐｐｍとはＰｒｉｎｔ Ｐｅｒ Ｍｉｎｕｔｅの略を示し、５０［ｐｐｍ］とは、１分間に５０枚のプリント速度を実現することを示す。また、線速とは、印刷用紙の紙送り方向の速度を示す。

このような場合の書き込みＬＳＹＮＣ間隔の値は、

ＬＳＹＮＣ間隔［μｓ］＝２５．４×１００００００／（ｄｐｉ×線速［ｍｍ／ｓ］）
＝２５．４×１００００００／（６００×２５０）
＝１６９．３［μｓ］

となる。

一方、プロットデータ１ラインのデータ量は、Ａ４サイズ長手方向では、

画素数［ｐｉｘｅｌ］＝サイズ［ｍｍ］×ｄｐｉ／２５．４
＝２９７×６００／２５．４
＝７０１６［ｐｉｘｅｌ］

となる。

更に、フルカラー印刷の場合、プロット画像はＹＭＣＫの４版で、１ＢＹＴＥ＝８ｂｉｔから、

１ラインデータ量＝７０１６［ｐｉｘｅｌ］×１［ｂｉｔ］×４［ｐｌａｎｅ］／８
＝３５０８［Ｂｙｔｅ］

となる。

すなわち、結果的に印刷用紙上に形成された画像が異常画像とならないためには、ＬＳＹＮＣ間隔１６９．３［μｓ］内に、３５０８［Ｂｙｔｅ］の転送が必要となり、これを一般的なデータ転送速度［ＭＢ／Ｂ］で表すと、

転送速度＝３５０８［Ｂｙｔｅ］／１６９．３［μｓ］
＝２０．７［ＭＢ／ｓ］

となる。

また、高速なプリンタで高解像度書込みの場合、例えば、１００［ｐｐｍ］のプリンタで、書き込み解像度は１２００［ｄｐｉ］、線速は５００［ｍｍ／ｓ］、１画素２ビット画像の場合を考えと、

ＬＳＹＮＣ間隔［μｓ］＝２５．４×１００００００／（ｄｐｉ×線速［ｍｍ／ｓ］）
＝２５．４×１００００００／（１２００×５００）
＝４２．３［μｓ］

となる。

一方、プロットデータ１ラインのデータ量は、Ａ４サイズ長手方向では、

画素数［ｐｉｘｅｌ］＝サイズ［ｍｍ］×ｄｐｉ／２５．４
＝２９７×１２００／２５．４
＝１４０３２［ｐｉｘｅｌ］

となる。

更に、フルカラー印刷の場合、プロット画像はＹＭＣＫの４版で、１ＢＹＴＥ＝８ｂｉｔから

１ラインデータ量＝１４０３２［ｐｉｘｅｌ］×２［ｂｉｔ］×４［ｐｌａｎｅ］／８
＝１４０３２［Ｂｙｔｅ］

となる。

すなわち、結果的に印刷用紙上に形成された画像が異常画像とならないためには、ＬＳＹＮＣ間隔４２．３［μｓ］内に、１４０３２［Ｂｙｔｅ］の転送が必要となる。これを、一般的なデータ転送速度［ＭＢ／Ｂ］で表すと、

転送速度＝１４０３２［Ｂｙｔｅ］／４２．３［μｓ］
＝３３１．７［ＭＢ／ｓ］

となる。

以上のことは、結果的に印刷用紙上に形成された画像を異常としないためには、原稿画像データが格納された第１のＭＥＭ１２２からＭＣＨ１００３、ＩＭＣ１２と高速に原稿画像データを転送する必要があることを示している。

ところが、プリントのためのビットマップ展開や他の作業をＣＰＵ１００１が第１のＭＥＭ１２２へのアクセスで行うため、第１のＭＥＭ１２２からＭＣＨ１００３、ＩＭＣ１２への画像転送を阻害する場合が考えられる。

更に、ＣＰＵ１００１は高速に処理を行うためにキャッシュメモリを持っている。このキャッシュメモリは一時的にプログラムあるいはデータを蓄えておき、第１のＭＥＭ１２２アクセス時に同じデータがキャッシュメモリに存在した場合にはキャッシュメモリ内のデータを使用し、高速化を図るためのものである。ところが、必要なデータがキャッシュメモリに存在する、すなわちキャッシュヒットした場合には、高速化が可能であるが、必要なデータがキャッシュメモリに存在しない場合、すなわちキャッシュミスした場合には、キャッシュメモリ内の更新されたデータを第１のＭＥＭ１２２内に戻し、新しく必要なプログラムあるいはデータを第１のＭＥＭ１２２からキャッシュメモリ内にロードする必要がある。このようなキャッシュミスを起こすと、図８の原稿画像データのパスｄの転送が頻繁になり、そのためにプリントのための画像転送が間に合わず、異常画像となる場合がある。

図１０に印刷用紙上に形成された画像の例を示す図で、（ａ）は正常プロット時の例であり、（ｂ）及び（ｃ）は原稿画像データのラインデータの転送が間に合わなかったときの例である。図１０（ａ）では、原稿画像と同じ印刷用紙上に形成された画像を得ていることが分かる。図１０（ｂ）は、前述したように原稿画像データのラインデータの転送が間に合わなかった一例で、ラインずれの不具合を発生している。また、図１０の（ｃ）も原稿画像データのラインデータ転送が間に合わなかった一例で、前ラインのデータを引きずった異常画像となっている。

以上のように、ＩＭＣ１２に転送された原稿画像データを第１のＭＥＭ１２２に直接格納すると、このような異常画像の発生が起こる可能性がある。

これに対し、実施例１では、プロット開始時に、第１のＭＥＭ１２２から読み出された原稿画像データはＭＣＨ１００３、ＩＭＣ１２と転送され、ここで一旦第２のＭＥＭ１１に格納される。そして、しかる後にこの原稿画像データが第２のＭＥＭ１１から読み出され、ＩＭＣ１２、パラレルバス１２０、ＣＤＩＣ１０３、ＩＰＰ１０４、ＶＤＣ１０５、作像ユニット１０６と転送され、印刷用紙上に形成された画像を得ている。

図１１は、第２のＭＥＭ１１からの読み出し制御の様子を示したものである。すなわち、図７の回路からの読み出しタイミングを知らせるＲＥＡＤ＿ＲＥＡＤＹ信号がアクティブになると、ＩＭＣ１２内のメモリアクセス制御部２１が自動的にメモリからの読み出しを開始するようになっており、ＲＥＡＤ＿ＲＥＡＤＹのセットにより第２のＭＥＭ１１からの読み出しをスタートする。

図１２はメモリからの読み出しが開始される様子を示す図である。すなわち、図７に示すＲＥＡＤ＿ＲＥＡＤＹがアクティブになることによって、ＣＰＵ１００１への割り込み信号ＣＰＵ＿ＩＲＱがアクティブになり、この割り込み信号をＣＰＵ１００１が検知した場合、第２のＭＥＭ１１からの読み出しを開始するための読み出しスタート信号ＲＥＡＤ＿ＳＴＡＲＴをＩＭＣ１２内のメモリアクセス制御部２１にかけ、メモリからの読み出しが開始される様子を示している。

図２２（ａ）は、図８のパスｃで示している第２のＭＥＭ１１から作像ユニット１０６へ原稿画像データを転送する際のライン数Ｍと転送時間Ｔとの間の関係を示したものである。今、前述した１００［ｐｐｍ］の場合を例にとり、Ａ４サイズのプリントを行なう場合を考える。

図２２（ａ）の横軸は、第２のＭＥＭ１１から作像ユニット１０６への転送開始からの時間を示し、縦軸は転送されるライン数を示す。時間ｔ１は１枚のＡ４サイズのプリント終了時間を示し、転送ライン数ｍ１は、Ａ４サイズのライン数を示す。なお、１２００［ｄｐｉ］時のＡ４サイズのライン数は、以下の式で求められる。

ライン数［Ｌｉｎｅ］＝サイズ［ｍｍ］×解像度［ｄｐｉ］／２５．４［ｍｍ］
＝２１０×１２００／２５．４
＝９９２１

一方、Ａ４サイズをプリントし終わる時間ｔ１は以下にようにして求められる。なお、1ラインの転送時間は、前記した如く４２．３［μs]である。

プリント時間［ｍｓ］＝ＬＳＹＮＣ間隔［μｓ］×ライン数［Ｌｉｎｅ］／１０００
＝４２．３×９９２１／１０００
＝４１９．７［ｍｓ］

以上より、図２２（ａ）のｔ１は、４１９．７［ｍｓ］、ｍ1は９９２１［Ｌｉｎｅ］となる。

ここで上記ｔ１，ｍ１を示す点をZとする。そして原点から点Zに斜めに引かれた直線（ｉ）は、時間と共に転送されるライン数を示しており、その傾きｓ１は転送速度を表す。この転送速度は前記で算出した値３３１．７［ＭＢ／ｓ］となる。

次に、図7のＬＩＮＥ３１に設定する値、すなわち図８のＭＥＭ１２２とＭＣＨ１００３との間の転送が混み（上記所定の遅延が生じ）、転送速度が下がったとしても異常画像とならないようにプリントの開始前に第２のＭＥＭ１１に格納しておくべきデータ量のライン数を求める。なおここで求めるライン数とは、第１のＭＥＭ１２２から第２のＭＥＭ１１に対するプロットデータの転送動作に所定の遅延が生じた場合あっても、第２のＭＥＭ１１から所定の転送速度でプロットデータを書き込みエンジンである作像ユニット１０６に連続して転送することを可能にするために必要な、第２のＭＥＭ１１に予め格納しておくべきデータ量を示す。

図８の第１のＭＥＭ１２２とＭＣＨ１００３との間で、プリントに必要な転送速度は前述の通り、３３１．７［ＭＢ／ｓ］である。今、図８の第１のＭＥＭ１２２とＭＣＨ１００３との間の転送が、プリントするための画像転送（すなわち第１のＭＥＭ１２２から第２のＭＥＭ１１への転送）とＣＰＵ１０１と第１のＭＥＭ１２２との間のデータ転送とが重なることで混み（上記所定の遅延が生じ）、最悪の場合で３００［ＭＢ／ｓ］まで転送速度が下がると仮定した場合を考える。

この場合の状況を図示すると図２２（ｂ）のようになる。ここでは時間ｔ１と転送ラインｍ１とを示す点Ｚを通り、直線の傾きｓ２を３００［ＭＢ／ｓ］とした直線（ｉｉ）を考える。当該直線（ｉｉ）が縦軸と交差する点が示すライン数の値ＬＩＮＥが上記求めるライン数となる。

従って、この値を図７のＬＩＮＥ３１に設定すれば、転送速度が間に合わなくなることを防ぐことができ、異常画像は発生しないことになる。

なお、図７に示すＬＩＮＥ３１の設定値は以下の式で求められる。

ＬＩＮＥ［Ｌｉｎｅ］＝(直線（ｉ）の傾き−直線（ｉｉ）の傾き)×（プリントにかかる時間）／（１ラインのデータ量［ＭＢ］）
＝（ｓ１［ＭＢ／ｓ］−ｓ２［ＭＢ／ｓ］)×ｔ１［ｓ］／（1ラインのデータ量［ＭＢ］）
＝(３３１．７−３００)×(４１９．７／１０００)×(１０２４×１０２４)／１４０３２
＝９９４．２

従って、ここで得られた算出結果の９９４．２より大きな整数値９９５をＬＩＮＥ３１に設定すれば良い。

次に、Ａ３サイズの画像をプリントする場合の例について以下に示す。

ここで、Ａ３サイズのライン数は、以下のように求まる。

ライン数［Ｌｉｎｅ］＝サイズ［ｍｍ］×解像度［ｄｐｉ］／２５．４［ｍｍ］
＝４２０×１２００／２５．４
＝１９８４３

一方、Ａ３サイズをプリントし終わる時間ｔ１は以下のように求まる。なお、１ラインの転送時間は、前記した４２．３［μｓ］である。

プリント時間［ｍｓ］＝ＬＳＹＮＣ間隔［μｓ］×ライン数［Ｌｉｎｅ］／１０００
＝４２．３×１９８４３／１０００
＝８３９．４［ｍｓ］

従って図７に示すＬＩＮＥ３１の設定値ＬＩＮＥは以下の式で求められる。

ＬＩＮＥ［Ｌｉｎｅ］＝(直線（ｉ）の傾き−直線（ｉｉ）の傾き)×（プリントにかかる時間）／（1ラインのデータ量［ＭＢ］）
＝（ｓ１［ＭＢ／ｓ］−ｓ２［ＭＢ／ｓ］)×ｔ１［ｓ］／（1ラインのデータ量［ＭＢ］）
＝（３３１．７−３００）×(８３９．４／１０００)×(１０２４×１０２４)／１４０３２
＝１９８８．４

従って、ここで得られた算出結果の１９８８．４より大きな整数値１９８９をＬＩＮＥ３１に設定すれば良い。

このようにプリントする紙のサイズにより設定値を求めることで予め原稿画像データを第２のＭＥＭ１１に蓄積する時間を最小化、すなわちプリントにかかる時間を最小化でき、プリント速度を向上することができる。

図２３に、プリントを実施する際の制御のフローチャートを示す。同制御はＣＰＵ１００１が予め第１のＭＥＭ１２２に格納されたプログラムを実行することにより実現される。

まず、プリントを開始する際、前述したようにＣＰＵ１００１によりＬＩＮＥ３１の設定値を算出する。

次に、算出したライン数設定値を図7で示すＬＩＮＥ３１にセットする。同時に、ＣＮＴＬ３２のリセット信号ｒｅｓ＿ｃｎｔｌをアクティブにし、カウンタを"０"の値にリセットする。

次にプリントスタートＰＬＯＴ＿ＳＴＡＲＴを起動する。これにより原稿画像データが図８の第１のＭＥＭ１２２から第２のＭＥＭ１１に転送される。このとき１ライン転送される毎に図７のＣＮＴＬ３２のインクリメント信号ｉｎｃ＿ｃｎｔｌがアクティブになりライン数がカウントアップされる。

この状態で、ＣＰＵ１００１は第１のＭＥＭ１２２から第２のＭＥＭ１１に転送される原稿画像データが設定したライン数に到達するまで待つことになる。第１のＭＥＭ１２２から第２のＭＥＭ１１に転送される原稿画像データが設定したライン数に到達すると、ＣＰＵ１００１に割込みＣＰＵ＿ＩＲＱがかかる。これを受けてＣＰＵ１００１は図8のパスｃで示すように第２のＭＥＭ１１から作像ユニット１０６への原稿画像データ転送の起動信号であるＲＥＡＤ＿ＳＴＡＲＴをアクティブにし、プリントを開始する。そして、作像ユニット１０６で予め設定されたサイズのプリントが終了すると、制御は終了となる。

図１３は、以上のような機構により、第１のＭＥＭ１２２から原稿画像データを読み出し、プロットする場合に、ＣＰＵ１００１と第１のＭＥＭ１２２間でのデータアクセスが頻繁に起こった場合の様子を示したものである。

例えば、前述したようにＣＰＵ１００１のキャッシュミスが発生すると、第１のＭＥＭ１２２とＣＰＵ１００１間のデータ転送が頻繁になり、例えば前述の図９（ｂ）のように、定められた書き込みＬＳＹＮＣ間隔内にラインデータを転送することができず、結果的に印刷用紙上に形成された画像として例えば図１０（ｂ）あるいは図１０（ｃ）に示すような異常画像になる場合があった。ところが、図１３では、例えばＣＰＵ１００１と第１のＭＥＭ１２２間のデータＤ＿６、Ｄ＿７、Ｄ＿８に示すように、ＣＰＵ１００１と第１のＭＥＭ１２２間のデータ転送が頻繁になっても第２のＭＥＭ１１には、ＣＰＵ１００１と第１のＭＥＭ１２２のアクセス間で原稿画像データが格納され、例えば前述の図１１あるいは図１２に示すように第２のＭＥＭ１１からのラインデータの読み出しが行われるため、書き込みＬＳＹＮＣ内に必要とするラインデータの転送を確実に行えるようになる。

以上より、キャッシュデータの入れ替えや他の処理実行のため、ＣＰＵ１００１と第１のＭＥＭ１２２間のデータアクセスが頻繁になっても同時に実行するプリントにより印刷用紙上に形成された画像が異常となることはなく、常に正常画像を得ることができる。

以下に本発明の実施例２について説明する。

図１４は図１のコントローラ側を用いてプリンタを構成した場合を示すブロック図である。この実施例２は、実施例１に対してスキャナ読取機構の読み取りユニット１０１とＳＢＵ１０２を省略し、ＣＤＩＣ１０３とＩＰＰ１０４の代わりに、ＣＰＵバス１１０とＶＤＣ１０５とのデータ転送を制御する第２のＣＤＩＣ１００５に置き換えられている。これにより読み取り機能を持たないプリンタとしての構成を実現している。

図１５は図１４の第２のＣＤＩＣ１００５の構成を示すブロック図である。第２のＣＤＩＣ１００５は、パラレルデータＩ／Ｆ３０５と、データ変換部３０４と、画像データ出力制御部６０７と、シリアルデータＩ／Ｆ１２０１と、コマンド制御部３１０とから構成される。

図１６は、図１４に示したプリンタ構成においてＰＣ１２３からプリントを行う場合のデータの流れを示す図である。実施例１の場合と同様に、プリント開始時に、原稿画像データのパスｂで示すように、第１のＭＥＭ１２２から読み出された原稿画像データはＭＣＨ１００３、ＩＭＣ１２と転送され、ここで一旦第２のＭＥＭ１１２に格納される。その後、原稿画像データのパスｃで示すように、この原稿画像データが第２のＭＥＭ１１から読み出され、ＩＭＣ１２、パラレルバス１２０、第２のＣＤＩＣ１００５、ＶＤＣ１０５、作像ユニット１０６と転送され、結果的に印刷用紙上に形成された画像を得ることになる。

原稿画像データのパスｅは、ＰＣ１２３から画像データを取り込む場合の流れであり、ＩＨＣ１００４、ＭＣＨ１００３と転送されて、第１のＭＥＭ１２２中に格納される。原稿画像データのパスｄは、ＣＰＵ１００１が同時に他の作業をワークメモリの第１のＭＥＭ１２２を使用して行っている場合のデータ転送の様子を示す。

この実施例２においても、前述の実施例１と同様に、図２３等とともに上述の制御により、ＣＰＵ１００１と第１のＭＥＭ１２２間のデータアクセスが頻繁になっても同時に実行するプリントにより印刷用紙上に形成された画像が異常となることはなく、常に正常画像を得ることができる。

以上のように、本発明の各実施例では、ＣＰＵ１００１周辺デバイスに接続されるＩＭＣ１２にバッファメモリである第２のＭＥＭ１１を接続し、原稿画像データを一旦この第２のＭＥＭ１１に格納するようにし、その後、プリント開始時にこの第２のＭＥＭ１１から原稿画像データを読み出すようにしているため、例えばＣＰＵ１００１内のプログラムあるいはデータのキャッシュミスが発生し、ＣＰＵ１００１と第１のＭＥＭ１２２間でのデータアクセスが頻繁に発生したような場合でも、プリントの際に原稿画像データを転送するプロットパスにおける原稿画像データのデータ転送速度を確保でき、決められた書き込みＬＳＹＮＣ間隔内にラインデータを確実に転送することができるため、結果的に印刷用紙上に形成された画像が異常となることを防ぐことができる。

また、第２のＭＥＭ１１に格納されるラインデータのライン数を監視し、第２のＭＥＭ１１からの読み出しをハードウェアで自動的に実現できるようにしているので、ソフトウェアの関与をなくすことができ、制御を容易にすることができる。

更に、第２のＭＥＭ１１に格納されるラインデータのライン数を監視し、第２のＭＥＭ１１からの読み出しの条件が揃ったことを割り込みにてＣＰＵ１００１に知らせるようにしているので、その後ＣＰＵ１００１はプリントスタートをかければよく、プリント開始の制御を容易にすることができる。

なお、図１及び図１４の構成に代えて第２のＭＥＭ１１を省略した図１８及び図１９の構成も考えられるが、図２０及び図２１に示すように第２のＭＥＭ１１と第１のＭＥＭ１２２間の原稿画像データのパスｂを構成できないことから、常に実施例１及び２のような正常画像を得る保証がなく、前述の図９（ａ）及び（ｂ）のような異常画像の発生を回避することが困難な場合があり得る。

本発明の実施例１に係る画像形成装置の全体構成を示すブロック図である。 図１の画像処理プロセッサ（ＩＰＰ）の構成を示すブロック図である。 図１の圧縮／伸張及びデータインターフェース制御部（ＣＤＩＣ）の構成を示すブロック図である。 図１のビデオデータ制御部（ＶＤＣ）の構成を示すブロック図である。 図１のファクシミリ制御ユニット（ＦＣＵ）の構成を示すブロック図である。 図１のＩＭＣの構成を示すブロック図である。 図１の第２のＭＥＭの読み出しタイミングを制御する回路示すブロック図である。 図１に示したシステム構成で、コピーを取る場合のデータの流れを示す図である。 図１７においてＰＣからプリントを行う場合のタイミングを示すタイミングチャートである。 印刷用紙上に形成された画像の正常プロット時、及び異常プロット時の状態を示す図である。 第２のＭＥＭからの読み出し制御の状態を示す図ある。 メモリからの読み出しが開始される状態を示す図である。 ＣＰＵとＭＥＭ間でのデータアクセスが頻繁に起こった場合の状態を示す図である。 本発明に係る画像形成装置の実施例２における全体構成を示すブロック図である。 図１４の第２のＣＤＩＣの構成を示すブロック図である。 図１４に示したプリンタ構成においてＰＣからプリントを行う場合のデータの流れを示す図である。 従来の画像形成装置の全体構成を示すブロック図である。 実施例１に至る構成の一例を示す図である。 実施例２に至る構成の一例を示す図である。 図１８におけるデータの流れを示す図である。 図１９におけるデータの流れを示す図である。 第２のＭＥＭからの画像データの読み出し開始タイミングについて説明するための図である。 本発明の実施例による画像形成装置の動作の制御に係るフローチャートを示す図である。

符号の説明

１１ 第２のＭＥＭ（メモリモジュール）
１２ ＩＭＣ（イメージコントローラ）
２１ メモリアクセス制御部
３１ ＬＩＮＥ（ラインレジスタ）
３２ ＣＮＴＬ（ラインカウンタ）
３３ コンパレータ
１０１ 読み取りユニット
１０２ ＳＢＵ（センサ・ボード・ユニット）
１０３ ＣＤＩＣ（圧縮／伸張及びデータインターフェース制御部）
１０４ ＩＰＰ（画像処理プロセッサ）
１０５ ＶＤＣ（ビデオデータ制御部）
１０６ 作像ユニット
１２２ 第１のＭＥＭ（メモリモジュール）
１２４ ファクシミリ制御ユニット
１００１ ＣＰＵ
１００３ ＭＣＨ（メモリコントロールハブ）
１００４ ＩＣＨ（Ｉ／Ｏコントロールハブ）
１００５ 第２のＣＤＩＣ（圧縮／伸張及びデータインターフェース制御部）

Claims (12)

1. コントローラ側の第１の記憶手段に格納されたプロットデータを書き込みエンジン側に転送し、前記エンジンによって画像を得る画像形成装置において、
   前記第１の記憶手段からの前記プロットデータを一時的に格納する第２の記憶手段を備え、
   該第２の記憶手段の格納データ量が、前記第１の記憶手段から前記第２の記憶手段に対する前記プロットデータの転送動作に所定の遅延が生じた場合あっても前記第２の記憶手段から所定の転送速度で前記プロットデータを書き込みエンジン側に連続して転送することを可能にするために予め格納しておくべきデータ量に至った場合に、前記第２の記憶手段からの前記プロットデータの読み出しを開始し、画像形成動作を開始することを特徴とする画像形成装置。
2. 請求項１記載の画像形成装置において、
   画像形成開始指示信号により前記第１記憶手段から前記第２の記憶手段への前記プロットデータのデータ転送を開始し、前記第２の記憶手段への前記プロットデータの格納が予め設定したライン数に到達したときに、前記第２の記憶手段からのプロットデータの読み出しを開始し、前記書き込みエンジン側へ前記プロットデータを供給することを特徴とする画像形成装置。
3. 請求項２記載の画像形成装置において、
   前記第２の記憶手段への前記プロットデータの格納が予め設定したライン数に到達したときに、コントローラ側から割り込み信号が出力され、
   前記第２の記憶手段からのプロットデータの読み出しが開始されることを特徴とする画像形成装置。
4. 前記画像形成装置の動作を制御するＣＰＵによる前記第１の記憶手段に対するアクセスと前記第１の記憶手段体から前記第２の記憶手段に対する前記プロットデータの転送とが共通のバスを介して行われる構成とされており、
   前記第１の記憶手段から前記第２の記憶手段に対する前記プロットデータの転送動作に生ずる場合がある所定の遅延は、前記ＣＰＵによる前記第１の記憶手段に対するアクセスと第１の記憶手段から前記第２の記憶手段に対する前記プロットデータの転送とが前記共通のバスを介して重複して実行されることにより生ずる遅延よりなる、請求項１に記載の画像形成装置。
5. コントローラ側の第１の記憶手段に格納されたプロットデータを書き込みエンジン側に転送し、前記エンジンによって画像を得る画像形成装置における画像形成方法おいて、
   前記画像形成装置は前記第１の記憶手段からの前記プロットデータを一時的に格納する第２の記憶手段を備え、
   該第２の記憶手段の格納データ量が、前記第１の記憶手段から前記第２の記憶手段に対する前記プロットデータの転送動作に所定の遅延が生じた場合あっても前記第２の記憶手段から所定の転送速度で前記プロットデータを書き込みエンジン側に連続して転送することが可能なように予め格納しておくべきデータ量に至った場合に、前記第２の記憶手段からの前記プロットデータの読み出しを開始し、画像形成動作を開始することを特徴とする画像形成方法。
6. 請求項５記載の画像形成方法において、
   画像形成開始指示信号により前記第１記憶手段から前記第２の記憶手段への前記プロットデータのデータ転送を開始し、前記第２の記憶手段への前記プロットデータの格納が予め設定したライン数に到達したときに、前記第２の記憶手段からのプロットデータの読み出しを開始し、前記書き込みエンジン側へ前記プロットデータを供給することを特徴とする画像形成方法。
7. 請求項６記載の画像形成方法において、
   前記第２の記憶手段への前記プロットデータの格納が予め設定したライン数に到達したときに、コントローラ側から割り込み信号が出力され、
   前記第２の記憶手段からのプロットデータの読み出しが開始されることを特徴とする画像形成方法。
8. 前記画像形成装置の動作を制御するＣＰＵによる前記第１の記憶手段に対するアクセスと第１の記憶手段体から前記第２の記憶手段に対する前記プロットデータの転送とが共通のバスを介して行われる構成とされており、
   前記第１の記憶手段から前記第２の記憶手段に対する前記プロットデータの転送動作において生ずる場合がある所定の遅延は、前記ＣＰＵによる前記第１の記憶手段に対するアクセスと第１の記憶手段体から前記第２の記憶手段に対する前記プロットデータの転送とが前記共通のバスを介して重複して実行されることにより生ずる遅延よりなる、請求項５に記載の画像形成方法。
9. コントローラ側の第１の記憶手段に格納されたプロットデータを書き込みエンジン側に転送し、前記エンジンによって画像を得る画像形成装置の動作を制御するためのプログラムであって、
   前記画像形成装置は前記第１の記憶手段からの前記プロットデータを一時的に格納する第２の記憶手段を備え、
   前記画像形成装置の動作を制御するコンピュータを、
   該第２の記憶手段の格納データ量が、前記第１の記憶手段から前記第２の記憶手段に対する前記プロットデータの転送動作に所定の遅延が生じた場合あっても前記第２の記憶手段から所定の転送速度で前記プロットデータを書き込みエンジン側に連続して転送することが可能なように予め格納しておくべきデータ量に至った場合に、前記第２の記憶手段からの前記プロットデータの読み出しを開始し、画像形成動作を開始するための手段として機能させる構成を有するプログラム。
10. 請求項９記載のプログラムであって、
    画像形成開始指示信号により前記第１記憶手段から前記第２の記憶手段への前記プロットデータのデータ転送を開始し、前記第２の記憶手段への前記プロットデータの格納が予め設定したライン数に到達したときに、前記第２の記憶手段からのプロットデータの読み出しを開始し、前記書き込みエンジン側へ前記プロットデータを供給する手段として前記コンピュータを機能させる構成を有するプログラム。
11. 請求項１０記載のプログラムにおいて、
    前記第２の記憶手段への前記プロットデータの格納が予め設定したライン数に到達したときに、コントローラ側から割り込み信号を出力する手段、及び、
    前記割り込み信号に応じて前記第２の記憶手段からのプロットデータの読み出しを開始する手段として前記コンピュータを機能させる構成を有するプログラム。
12. 前記画像形成装置の動作を制御するＣＰＵによる前記第１の記憶手段に対するアクセスと第１の記憶手段体から前記第２の記憶手段に対する前記プロットデータの転送とが共通のバスを介して行われる構成とされており、
    前記第１の記憶手段から前記第２の記憶手段に対する前記プロットデータの転送動作において生ずる場合がある所定の遅延は、前記ＣＰＵによる前記第１の記憶手段に対するアクセスと前記第１の記憶手段体から前記第２の記憶手段に対する前記プロットデータの転送とが前記共通のバスを介して重複して実行されることにより生ずる遅延よりなる、請求項９に記載のプログラム。

Images