JP2008294240A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008294240A JP2008294240A JP2007138489A JP2007138489A JP2008294240A JP 2008294240 A JP2008294240 A JP 2008294240A JP 2007138489 A JP2007138489 A JP 2007138489A JP 2007138489 A JP2007138489 A JP 2007138489A JP 2008294240 A JP2008294240 A JP 2008294240A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- operation region
- trench
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板50の主動作領域51にあるトレンチ33にゲート電極31を形成し、半導体基板50の副動作領域52にあるトレンチ34にゲート電極31と非導通のフローティング電極32を形成する。
【選択図】図1
Description
すなわち、ドレイン電極20とソース電極1に対して降伏電圧を超えるサージ電圧が印加された場合には、実動作領域の周辺に位置するトレンチにおいて底部に位置する酸化膜30に高電界が印加され、電圧値によっては絶縁破壊が起こる。また、高電界の強度によってはゲート電極31が誤作動を起こして動作状態となって、局所的にサージ電流が流れ込んで半導体素子が破壊される。
また、前記副動作領域は、前記半導体基板において前記主動作領域より外側の周辺部に形成されていることを特徴とする。
また、前記主動作領域と前記副動作領域との間において第2の半導体領域が第1の電極層と接合することを特徴とする。
また、前記主動作領域と前記副動作領域との間において相対向するゲート電極とフローティング電極との相互間に第2の半導体領域もしくは第3の半導体領域のみを形成したことを特徴とする。
また、前記主動作領域のトレンチと前記副動作領域のトレンチとを直交する方向に配置したことを特徴とする。
また、前記主動作領域のトレンチおよび前記副動作領域のトレンチのメッシュ構造は、非円形構造、円形構造、多角形構造の何れか1つもしくは何れか複数の構造からなり、前記半導体基板の主面においてハニカム状あるいは格子状をなすことを特徴とする。
また、前記主動作領域のトレンチおよび前記副動作領域のトレンチはそれぞれが同一間隔で相対向することを特徴とする。
また、前記副動作領域のトレンチは、終端部が半円、円形、楕円形、四角形、多角形あるいは非円形の何れかの形状をなすことを特徴とする。
また、前記副動作領域の隣接し合うトレンチの前記終端部は、トレンチの軸心方向において異なる位置にあることを特徴とする。
また、同一工程において前記主動作領域のゲート電極と前記副動作領域のフローティング電極を形成することを特徴とする。
図9(b)に示すように、第1の半導体領域として基層のn+型基板21と同導電型で低濃度のn−型半導体層22を基層のn+型基板21の上にエピタキシャル成長させる。(n−型半導体層形成工程)
図9(c)に示すように、n−型半導体層22の上に酸化膜30を形成する。(酸化膜形成工程)
図9(d)に示すように、酸化膜30を半導体基板50の周囲に対応する部位を除いて薄くエッチングし、n−型半導体層22にP型ドーパントを拡散させて、酸化膜30の下方に隣接する第1の半導体領域をなすn−型半導体層22の上側域に第1の半導体領域と異なる導電型のp−型半導体層10を形成する。(p−型半導体層形成工程)
図9(e)に示すように、半導体基板50の主動作領域51および副動作領域52に同一工程において、酸化膜30および第2の半導体領域のp−型半導体層10を貫通し、第1の半導体領域のn−型半導体層22に達する複数のトレンチ33、34を形成する。
図10(a)に示すように、トレンチ33、34の酸化膜30が形成されていない内壁面上に酸化膜30を形成する。(第2酸化膜形成工程)
図10(b)に示すように、トレンチ33、34の酸化膜30の上に不純物が添加されたシリコンを主体とする材料からなる電極層を形成し、同一工程において半導体基板30の主動作領域51にあるトレンチ33にゲート電極31を形成し、半導体基板30の副動作領域52にあるトレンチ34にフローティング電極32を形成する。(ゲート電極形成工程)
図10(c)に示すように、半導体基板50の一方の主面側に絶縁膜40の層を形成し、図10(d)に示すように、選択的エッチングを行い、半導体基板50の外周部、ゲート電極31およびフローティング電極32の上に絶縁膜40を形成する。(絶縁膜形成工程)
図11(a)に示すように、主動作領域51および副動作領域52にあるトレンチ33、34の相互間におけるp−型半導体層10の上側域に同導電型で不純物濃度が高濃度のp+型半導体層60からなる第3の半導体領域を形成する。第3の半導体領域は同一工程において主動作領域51と副動作領域52に形成する。また、主動作領域51にあるトレンチ33の相互間におけるp−型半導体層10の上側域にトレンチ33に隣接して第1の半導体領域のn−型半導体層22と同導電型で高濃度のn+型半導体層2からなる第4の半導体領域を形成する。(n+型半導体層形成工程)
図11(b)に示すように、第3の半導体領域のp+型半導体層60および第4の半導体領域のn+型半導体層2の上の酸化膜30を除去し、図11(c)に示すように、半導体基板の一方の主面にソース電極1を形成する。又、n+基板21の裏面側にドレイン電極20を形成する。(ソース電極工程・ドレイン電極工程)
2 n+型半導体層
3 p+型半導体層
10 p−型半導体層
20 ドレイン電極
21 n+型基板
22 n−型半導体層
30 酸化膜
31 ゲート電極
32 フローティング電極
33、34 トレンチ
40 絶縁膜
50 半導体基板
51 主動作領域
52 副動作領域
60 p+型半導体層
Claims (22)
- 半導体基板が基層上に複数の半導体領域を層状に重ねて形成してなり、前記基層上の第1の半導体領域が前記基層と同導電型の半導体層からなり、第1の半導体領域とpn接合する第2の半導体領域が第1の半導体領域と異なる導電型の半導体層からなり、第2の半導体領域の上層をなす第3の半導体領域が第2の半導体領域と同導電型で不純物濃度が高い半導体層からなり、
前記半導体基板の一方の主面に第3の半導体領域と接合する第1の電極層を有するとともに、他方の主面に前記基層に接合する第2の電極層を有し、前記半導体基板の一方の主面から第1の半導体領域に達する複数のトレンチに電気的に周囲から絶縁した第3の電極層を有し、
前記半導体基板の主動作領域内にある前記トレンチの第3の電極層がゲート電極をなし、前記ゲート電極の相互間において第2の半導体領域の上層をなして第3の半導体領域に隣接する第4の半導体領域が第1の半導体領域と同導電型の半導体層からなり、第4の半導体領域が第2および第3の半導体領域にpn接合し、かつ第1の電極層と接合し、
前記半導体基板において副動作領域内にある前記トレンチの第3の電極層が前記ゲート電極と非導通のフローティング電極をなすことを特徴とする半導体装置。 - 前記第3の電極層は、不純物が添加されたシリコンを主体とする材料からなることを特徴とする請求項1記載の半導体装置。
- 前記副動作領域は、前記半導体基板において前記主動作領域より外側の周辺部に形成されていることを特徴とする請求項1記載の半導体装置。
- 前記副動作領域は、前記半導体基板において前記主動作領域の域内に少なくとも1つが形成されていることを特徴とする請求項1記載の半導体装置。
- 前記主動作領域と前記副動作領域との間において第2の半導体領域が第1の電極層と接合することを特徴とする請求項1記載の半導体装置。
- 前記主動作領域と前記副動作領域との間において第3の半導体領域が第1の電極層と接合することを特徴とする請求項1記載の半導体装置。
- 前記主動作領域と前記副動作領域との間において相対向するゲート電極とフローティング電極との相互間に第2の半導体領域もしくは第3の半導体領域のみを形成したことを特徴とする請求項1記載の半導体装置。
- 前記主動作領域のトレンチおよび前記副動作領域のトレンチのそれぞれを前記半導体基板の主面に沿って、かつ平行なストライプ状に形成したことを特徴とする請求項1〜7記載の半導体装置。
- 前記主動作領域のトレンチと前記副動作領域のトレンチとを直交する方向に配置したことを特徴とする請求項8記載の半導体装置。
- 前記主動作領域のトレンチおよび前記副動作領域のトレンチの何れか一方を前記半導体基板の主面に沿って、かつ平行なストライプ状に形成し、他方を前記半導体基板の主面に沿って、かつメッシュ状に形成したことを特徴とする請求項1〜7記載の半導体装置。
- 前記主動作領域のトレンチおよび前記副動作領域のトレンチのそれぞれを前記半導体基板の主面に沿って、かつメッシュ状に形成したことを特徴とする請求項1〜7記載の半導体装置。
- 前記主動作領域のトレンチおよび前記副動作領域のトレンチのメッシュ構造は、非円形構造、円形構造、多角形構造の何れか1つもしくは何れか複数の構造からなり、前記半導体基板の主面においてハニカム状あるいは格子状をなすことを特徴とする請求項10または11に記載の半導体装置。
- 前記主動作領域のトレンチおよび前記副動作領域のトレンチが同一幅をなすことを特徴とする請求項8〜11の何れか1項に記載の半導体装置。
- 前記主動作領域のトレンチおよび前記副動作領域のトレンチはそれぞれが同一間隔で相対向することを特徴とする請求項8〜11の何れか1項に記載の半導体装置。
- 前記主動作領域と前記副動作領域との間は、前記主動作領域および前記副動作領域のトレンチの間隔よりも広く設けていることを特徴とする請求項8〜11の何れか1項に記載の半導体装置。
- 前記副動作領域のトレンチは、終端部が半円、円形、楕円形、四角形、多角形あるいは非円形の何れかの形状をなすことを特徴とする請求項8〜10の何れか1項に記載の半導体装置。
- 前記副動作領域のトレンチの前記終端部は、トレンチの途中幅よりも大きい形状をなすことを特徴とする請求項16に記載の半導体装置。
- 前記副動作領域の隣接し合うトレンチの前記終端部は、トレンチの軸心方向において異なる位置にあることを特徴とする請求項16記載の半導体装置。
- 基層上に複数の半導体領域を層状に重ねてなる半導体基板を形成するものであって、前記基層上に前記基層と同導電型の半導体層からなる第1の半導体領域を形成する工程と、前記第1の半導体領域の上に酸化膜を形成する工程と、前記酸化膜の下方に隣接する前記第1の半導体領域の上側域に第1の半導体領域と異なる導電型の半導体層からなり、第1の半導体領域とpn接合する第2の半導体領域を形成する工程と、前記酸化膜及び第2の半導体領域を貫通し、前記第1の半導体領域に達するトレンチを形成する工程と、前記トレンチの前記酸化膜が形成されていない内壁面上に酸化膜を形成する工程と、前記トレンチに電極層を形成することで、前記半導体基板の主動作領域にある前記トレンチにゲート電極を形成し、前記半導体基板の副動作領域にある前記トレンチにフローティング電極を形成する工程と、前記ゲート電極および前記フローティング電極の上に絶縁膜を形成する工程と、前記主動作領域および副動作領域にある前記トレンチの相互間における第2の半導体領域の上側域に第2の半導体領域と同導電型の半導体層からなる第3の半導体領域を形成する工程と、前記主動作領域にある前記トレンチの相互間における第2の半導体領域の上側域に前記トレンチに隣接して第1の半導体領域と同導電型の半導体層からなる第4の半導体領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 同一工程において前記主動作領域および前記副動作領域に前記トレンチを形成することを特徴とする請求項19記載の半導体装置の製造方法。
- 同一工程において前記主動作領域のゲート電極と前記副動作領域のフローティング電極を形成することを特徴とする請求項19記載の半導体装置の製造方法。
- 同一工程において前記主動作領域と前記副動作領域に第3の半導体領域を形成することを特徴とする請求項19記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007138489A JP4859753B2 (ja) | 2007-05-25 | 2007-05-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007138489A JP4859753B2 (ja) | 2007-05-25 | 2007-05-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294240A true JP2008294240A (ja) | 2008-12-04 |
JP4859753B2 JP4859753B2 (ja) | 2012-01-25 |
Family
ID=40168650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007138489A Expired - Fee Related JP4859753B2 (ja) | 2007-05-25 | 2007-05-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4859753B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8987814B2 (en) | 2013-04-26 | 2015-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283754A (ja) * | 1996-04-16 | 1997-10-31 | Toshiba Corp | 高耐圧半導体装置 |
JP2001168333A (ja) * | 1999-09-30 | 2001-06-22 | Toshiba Corp | トレンチゲート付き半導体装置 |
JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
JP2003008017A (ja) * | 2001-06-18 | 2003-01-10 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2003224278A (ja) * | 2002-01-31 | 2003-08-08 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置とその製造方法 |
JP2004158680A (ja) * | 2002-11-07 | 2004-06-03 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2005019734A (ja) * | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2006082618A1 (ja) * | 2005-01-31 | 2006-08-10 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置およびその製造方法 |
JP2007059766A (ja) * | 2005-08-26 | 2007-03-08 | Sanken Electric Co Ltd | トレンチ構造半導体装置及びその製造方法 |
JP2007123570A (ja) * | 2005-10-28 | 2007-05-17 | Toyota Industries Corp | 半導体装置 |
-
2007
- 2007-05-25 JP JP2007138489A patent/JP4859753B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283754A (ja) * | 1996-04-16 | 1997-10-31 | Toshiba Corp | 高耐圧半導体装置 |
JP2001168333A (ja) * | 1999-09-30 | 2001-06-22 | Toshiba Corp | トレンチゲート付き半導体装置 |
JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
JP2003008017A (ja) * | 2001-06-18 | 2003-01-10 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2003224278A (ja) * | 2002-01-31 | 2003-08-08 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置とその製造方法 |
JP2004158680A (ja) * | 2002-11-07 | 2004-06-03 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2005019734A (ja) * | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2006082618A1 (ja) * | 2005-01-31 | 2006-08-10 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置およびその製造方法 |
JP2007059766A (ja) * | 2005-08-26 | 2007-03-08 | Sanken Electric Co Ltd | トレンチ構造半導体装置及びその製造方法 |
JP2007123570A (ja) * | 2005-10-28 | 2007-05-17 | Toyota Industries Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8987814B2 (en) | 2013-04-26 | 2015-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4859753B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5580150B2 (ja) | 半導体装置 | |
JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
WO2017126472A1 (ja) | 半導体装置 | |
WO2012105609A1 (ja) | 半導体装置 | |
JP5237535B2 (ja) | 半導体装置 | |
JP2010040973A (ja) | 半導体装置およびその製造方法 | |
JP5646044B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2007123570A (ja) | 半導体装置 | |
KR20080095768A (ko) | 반도체 장치 | |
JP2014038963A (ja) | 半導体装置 | |
JP2017037964A (ja) | 半導体装置 | |
US11088276B2 (en) | Silicon carbide semiconductor device | |
JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP5586546B2 (ja) | 半導体装置 | |
WO2016039070A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7090073B2 (ja) | 半導体装置 | |
JP2007142087A (ja) | 半導体装置 | |
WO2020196754A1 (ja) | 半導体装置 | |
JP4859753B2 (ja) | 半導体装置の製造方法 | |
JP2008277353A (ja) | 半導体装置 | |
JP2008172112A (ja) | 半導体装置 | |
JP7370781B2 (ja) | 半導体装置 | |
JP2002026314A (ja) | 半導体装置 | |
JP2014165317A (ja) | 半導体装置 | |
JP2010016180A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |