JP2008281816A - 光導波路及びその製造方法、及び光電気混載基板の製造方法 - Google Patents

光導波路及びその製造方法、及び光電気混載基板の製造方法 Download PDF

Info

Publication number
JP2008281816A
JP2008281816A JP2007126488A JP2007126488A JP2008281816A JP 2008281816 A JP2008281816 A JP 2008281816A JP 2007126488 A JP2007126488 A JP 2007126488A JP 2007126488 A JP2007126488 A JP 2007126488A JP 2008281816 A JP2008281816 A JP 2008281816A
Authority
JP
Japan
Prior art keywords
optical waveguide
forming
core
region
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007126488A
Other languages
English (en)
Other versions
JP5064109B2 (ja
Inventor
Hideki Yonekura
秀樹 米倉
Kazuhisa Yamamoto
和尚 山本
Takakatsu Yamamoto
貴功 山本
Kenji Yanagisawa
賢司 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007126488A priority Critical patent/JP5064109B2/ja
Priority to KR1020080042684A priority patent/KR20080100131A/ko
Priority to US12/118,140 priority patent/US7734124B2/en
Priority to TW097117122A priority patent/TWI426306B/zh
Publication of JP2008281816A publication Critical patent/JP2008281816A/ja
Application granted granted Critical
Publication of JP5064109B2 publication Critical patent/JP5064109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】本発明は、光信号の伝送損失を低減することのできる光導波路及びその製造方法、及び光電気混載基板の製造方法を提供することを課題とする。
【解決手段】コア部96及びミラー87,88が配置された第1の領域Aの両側に配置され、光信号の伝送に寄与しない第2の領域Bに対応する部分の光導波路本体85を貫通し、発光素子13の端子111又は受光素子14の端子114と接続される貫通ビア91,92を設けると共に、発光素子13及び受光素子14と対向する側の第1の領域Aに対応する部分の光導波路本体85を、発光素子13及び受光素子14と対向する側の第2の領域Bに対応する部分の光導波路本体85よりも突出させた。
【選択図】図8

Description

本発明は、光導波路及びその製造方法、及び光電気混載基板の製造方法に係り、特に発光素子と受光素子との間の光信号の伝送を行う光導波路及びその製造方法、及び光電気混載基板の製造方法に関する。
近年、情報通信の高速化に伴い、情報通信の媒体として、電気信号に変えて光が使用されている。このような光通信分野においては、光信号から電気信号への変換や電気信号から光信号への変換を行う必要や、光通信において光に対して変調等の各種処理を行う必要がある。このため、上記変換処理を行う光電気混載基板の開発が進められている。
図1は、従来の光電気混載基板の断面図である。
図1に示すように、従来の光電気混載基板200は、配線基板201と、光導波路202と、発光素子203と、受光素子204と、アンダーフィル樹脂206,207とを有する。
配線基板201は、基板本体211と、貫通ビア212,213と、上部配線215,216,223,224と、絶縁層218,231と、ビア221,222,233,234と、ソルダーレジスト226,239と、下部配線228,229,236,237とを有する。
基板本体211は、板状とされたコア基板である。貫通ビア212,213は、基板本体211を貫通するように設けられている。貫通ビア212は、その上端部が上部配線215と接続されており、下端部が下部配線228と電気的に接続されている。貫通ビア213は、その上端部が上部配線216と接続されており、下端部が下部配線229と電気的に接続されている。
上部配線215,216は、基板本体211の上面211Aに設けられている。絶縁層218は、上部配線215,216を覆うように、基板本体211の上面211Aに設けられている。ビア221は、上部配線215上に配置された絶縁層218を貫通するように設けられている。ビア221の下端部は、上部配線215と接続されている。ビア222は、上部配線216上に配置された絶縁層218を貫通するように設けられている。ビア222の下端部は、上部配線216と接続されている。
上部配線223は、ビア221の形成位置に対応する部分の絶縁層218上に設けられている。上部配線223は、ビア221の上端部と接続されている。上部配線223は、発光素子203と電気的に接続されるパッド部241を有する。上部配線224は、ビア222の形成位置に対応する部分の絶縁層218上に設けられている。上部配線224は、ビア222の上端部と接続されている。上部配線224は、受光素子204と電気的に接続されるパッド部242を有する。
ソルダーレジスト226は、パッド部241,242を露出する開口部を有する。ソルダーレジスト226は、パッド部241,242を除いた部分の上部配線223,224を覆うように、絶縁層218上に設けられている。
下部配線228,229は、基板本体211の下面211Bに設けられている。絶縁層231は、下部配線228,229を覆うように、基板本体211の下面211Bに設けられている。ビア233は、下部配線228の下方に配置された絶縁層231を貫通するように設けられている。ビア233の上端部は、下部配線228と接続されている。ビア234は、下部配線229の下方に配置された絶縁層231を貫通するように設けられている。ビア234の上端部は、上部配線229と接続されている。
下部配線236は、ビア233の形成位置に対応する部分の絶縁層231の下面に設けられている。下部配線236は、ビア233の下端部と接続されている。下部配線236は、外部接続用パッド部245を有する。下部配線237は、ビア234の形成位置に対応する部分の絶縁層231の下面に設けられている。下部配線237は、ビア234の下端部と接続されている。下部配線237は、外部接続用パッド部246を有する。
ソルダーレジスト239は、外部接続用パッド部245,246を露出する開口部を有する。ソルダーレジスト239は、外部接続用パッド部245,246を除いた部分の下部配線236,237を覆うように、絶縁層231の下面に設けられている。
光導波路202は、接着剤により、ソルダーレジスト226上に接着されている。光導波路202は、クラッド層255、コア部256、及びクラッド層257が積層された光導波路本体251と、光導波路本体251の傾斜面251Aに設けられたミラー253と、光導波路本体251の傾斜面251Bに設けられたミラー254とを有する。
図2は、図1に示す発光素子が接続された部分の光電気混載基板を拡大した断面図である。
図1及び図2を参照するに、発光素子203は、端子261と、光信号を照射する発光部262とを有する。端子261は、はんだ264によりパッド部241上に固定されている。発光部262は、コア部256に設けられた部分のミラー253と対向するように、ミラー253の上方に配置されている。発光部262から照射された光信号は、ミラー253によりコア部256に反射される。
光電気混載基板200の特性としては、発光素子203と光導波路202との間における光信号の伝送損失が小さいことが重要である。発光素子203と光導波路202との間における光信号の伝送損失を小さくするためには、コア部256に設けられたミラー253の中心位置S(光軸中心位置)からパッド部241の中心位置までの距離Rを所定の距離Rにすると共に、発光部262からコア部256に設けられたミラー253の中心位置S(光軸中心位置)までの距離Nを所定の距離Nにすることが重要である。
図3は、図1に示す受光素子が接続された部分の光電気混載基板を拡大した断面図である。
図1及び図3を参照するに、受光素子204は、端子266と、光信号を照射する受光部267とを有する。端子266は、はんだ264によりパッド部242上に固定されている。受光部267は、コア部256に設けられた部分のミラー254と対向するように、ミラー254の上方に配置されている。受光部267は、ミラー254により反射された光信号を受光するためのものである。
光電気混載基板200の特性としては、受光素子204と光導波路202との間における光信号の伝送損失が小さいことが重要である。受講素子204と光導波路202との間における光信号の伝送損失を小さくするためには、コア部256に設けられたミラー254の中心位置S(光軸中心位置)からパッド部242の中心位置までの距離Rを所定の距離Rにすると共に、受光部267からコア部256に設けられたミラー254の中心位置(光軸中心位置)までの距離Nを所定の距離Nにすることが重要である。
アンダーフィル樹脂206は、光信号を透過可能な透光性樹脂であり、発光素子203と配線基板201及び光導波路202との隙間を充填するように設けられている。アンダーフィル樹脂207は、光信号を透過可能な透光性樹脂であり、受光素子204と配線基板201及び光導波路202との隙間を充填するように設けられている。
図4〜図7は、従来の光電気混載基板の製造工程を示す図である。図4〜図7において、従来の光電気混載基板200と同一構成部分には同一符号を付す。
図4〜図7を参照して、従来の光電気混載基板200の製造方法について説明する。始めに、図4に示す工程では、周知の手法により、配線基板201を形成する。
次いで、図5に示す工程では、周知の手法により、光導波路202を形成する。具体的には、支持基板(具体的には、樹脂からなる基板)上に、クラッド層257、コア部256、及びクラッド層255を順次積層し、次いで、クラッド層257、コア部256、及びクラッド層255からなる構造体の両端部をダイシングブレードにより切断して、傾斜面251A,251Bを形成し、次いで、傾斜面251A,251Bに金属膜を成膜して、ミラー253,254を形成し、その後、支持基板を剥がすことにより、光導波路202を形成する。
次いで、図6に示す工程では、接着剤により、配線基板201のソルダーレジスト226上に、光導波路202を接着する。次いで、図7に示す工程では、発光素子203及び受光素子204を配線基板201に実装し、その後、アンダーフィル樹脂206,207を形成する。これにより、光電気混載基板200が製造される(例えば、特許文献1参照。)。
特開2001−281479号公報
しかしながら、従来の光電気混載基板200では、発光素子203の端子261及び受光素子204の端子266を、光導波路202とは別体として製造された配線基板201のパッド部241,242に接続させていたため、ミラー253の中心位置S(光軸中心位置)からパッド部241の中心位置までの距離R、発光部262からミラー253の中心位置S(光軸中心位置)までの距離N、ミラー254の中心位置S(光軸中心位置)からパッド部242の中心位置までの距離R、及び受光部267からミラー254の中心位置S(光軸中心位置)までの距離Nが、それぞれ所定の距離R,N,R,Nとなるように、光導波路202、発光素子203、及び受光素子204を配線基板201に精度良く配設することが困難であった。
そのため、発光素子203と光導波路202との間の光信号の伝送損失、及び受光素子204と光導波路202との間の光信号の伝送損失が大きくなってしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、光信号の伝送損失を低減することのできる光導波路及びその製造方法、及び光電気混載基板の製造方法を提供することを目的とする。
本発明の一観点によれば、発光素子及び/又は受光素子と対向する第1のクラッド層と、第2のクラッド層と、前記第1のクラッド層と前記第2のクラッド層との間に設けられ、光信号を伝送するコア部とを有した光導波路本体と、前記光信号を反射するミラーと、を備えた光導波路であって、前記光導波路本体は、前記コア部及び前記ミラーが配置され、前記光信号を伝送する第1の領域と、前記第1の領域の両側に配置され、前記光信号の伝送に寄与しない第2の領域とを有し、前記第2の領域に対応する部分の前記光導波路本体を貫通し、前記発光素子の端子又は前記受光素子の端子と接続される貫通ビアを設けると共に、前記発光素子又は前記受光素子と対向する側の前記第1の領域に対応する部分の前記光導波路本体を、前記発光素子又は前記受光素子と対向する側の前記第2の領域に対応する部分の前記光導波路本体よりも突出させたことを特徴とする光導波路が提供される。
本発明によれば、第2の領域に対応する部分の光導波路本体を貫通し、発光素子の端子又は受光素子の端子と接続される貫通ビアを設けることにより、配線基板に発光素子又は受光素子を実装した場合と比較して、発光素子及び受光素子の最適な配設位置に対する実際に配置された発光素子及び受光素子の相対的な位置のずれ量を小さくすることが可能となる。これにより、発光素子と光導波路との間の光信号の伝送損失、及び受光素子と光導波路との間の光信号の伝送損失を低減することができる。
また、発光素子又は受光素子と対向する側の第1の領域に対応する部分の光導波路本体を、発光素子又は受光素子と対向する側の第2の領域に対応する部分の光導波路本体よりも突出させることにより、発光素子の光信号を照射する発光部と受光素子の光信号を受光する受光部とをミラーに近接させて配置する(言い換えれば、光導波路に近接させて配置する)ことが可能となる。これにより、発光素子と光導波路との間の光信号の伝送損失、及び受光素子と光導波路との間の光信号の伝送損失を低減することができる。
本発明の他の観点によれば、発光素子及び/又は受光素子と対向する第1のクラッド層と、第2のクラッド層と、前記第1のクラッド層と前記第2のクラッド層との間に設けられ、光信号を伝送するコア部とを有した光導波路本体と、前記光信号を反射するミラーと、を備えた光導波路の製造方法であって、前記光導波路本体は、前記コア部及び前記ミラーが配置され、前記光信号を伝送する第1の領域と、前記第1の領域の両側に配置され、前記光信号の伝送に寄与しない第2の領域とを有し、前記第1の領域に対応する部分の金属板上に、前記第1のクラッド層を形成する第1のクラッド層形成工程と、前記第2の領域に対応する部分の前記金属板上に、前記第1のクラッド層の厚さと略等しい厚さを有した金属膜を形成する金属膜形成工程と、前記第1のクラッド層及び前記金属膜の上面を覆うようにコア材を形成するコア材形成工程と、前記コア材をパターニングして、前記コア部と、前記ミラーが配設される傾斜面を前記コア部に形成する際に使用するアライメントマークと、前記第2の領域に対応する部分の前記コア材を貫通する第1の貫通孔と、を同時に形成するコア部形成工程と、前記アライメントマークに基づいて、前記コア部を切断して、前記コア部に傾斜面を形成する傾斜面形成工程と、前記コア部の傾斜面に前記ミラーを形成するミラー形成工程と、前記ミラー形成工程後に、前記第1の貫通孔と対向する第2の貫通孔を有した前記第2のクラッド層を形成する第2のクラッド層形成工程と、前記金属板及び前記金属膜を除去する金属板及び金属膜除去工程と、前記金属板及び金属膜除去工程後、前記第1及び第2の貫通孔に前記発光素子の端子又は前記受光素子の端子と接続される貫通ビアを形成する貫通ビア形成工程と、を含むことを特徴とする光導波路の製造方法が提供される。
本発明によれば、コア材をパターニングして、コア部と、ミラーが配設される傾斜面をコア部に形成する際に使用するアライメントマークとを同時に形成することにより、コア部とアライメントマークとを別々に形成した場合と比較して、光導波路の製造コストを低減することができる。
また、アライメントマークに基づいて、コア部を切断してコア部に傾斜面を形成することにより、精度良くコア部の所定の位置に傾斜面を形成することが可能となる。これにより、ミラーが形成される傾斜面の位置精度が向上するため、発光素子と光導波路との間の光信号の伝送損失、及び受光素子と光導波路との間の光信号の伝送損失を低減することができる。
本発明のその他の観点によれば、発光素子及び/又は受光素子と対向する第1のクラッド層と、第2のクラッド層と、前記第1のクラッド層と前記第2のクラッド層との間に設けられ、光信号を伝送するコア部とを有した光導波路本体と、前記光信号を反射するミラーとを備えた光導波路と、積層された絶縁層、ビア、及び配線を有するビルドアップ構造体と、を備えた光電気混載基板の製造方法であって、前記光導波路本体は、前記コア部及び前記ミラーが配置され、前記光信号を伝送する第1の領域と、前記第1の領域の両側に配置され、前記光信号の伝送に寄与しない第2の領域とを有し、前記第1の領域に対応する部分の金属板上に、前記第1のクラッド層を形成する第1のクラッド層形成工程と、前記第2の領域に対応する部分の前記金属板上に、前記第1のクラッド層の厚さと略等しい厚さを有した金属膜を形成する金属膜形成工程と、前記第1のクラッド層及び前記金属膜の上面を覆うようにコア材を形成するコア材形成工程と、前記コア材をパターニングして、前記コア部と、前記ミラーが配設される傾斜面を前記コア部に形成する際に使用するアライメントマークと、前記第2の領域に対応する部分の前記コア材を貫通する第1の貫通孔と、を同時に形成するコア部形成工程と、
前記アライメントマークに基づいて、前記コア部を切断して、前記コア部に傾斜面を形成する傾斜面形成工程と、前記コア部の傾斜面に前記ミラーを形成するミラー形成工程と、前記ミラー形成工程後に、前記第1の貫通孔と対向する貫通孔を有した前記第2のクラッド層を形成する第2のクラッド層形成工程と、前記第1及び第2の貫通孔に前記発光素子の端子又は前記受光素子の端子と接続される貫通ビアを形成する貫通ビア形成工程と、前記光導波路にビルドアップ構造体を形成するビルドアップ構造体形成工程と、前記ビルドアップ構造体形成工程後、前記金属板及び前記金属膜を除去する金属板及び金属膜除去工程と、を含むことを特徴とする光電気混載基板の製造方法が提供される。
本発明によれば、コア材をパターニングして、コア部と、ミラーが配設される傾斜面をコア部に形成する際に使用するアライメントマークとを同時に形成することにより、コア部とアライメントマークとを別々に形成した場合と比較して、光電気混載基板の製造コストを低減することができる。
また、アライメントマークに基づいて、コア部を切断してコア部に傾斜面を形成することにより、精度良くコア部の所定の位置に傾斜面を形成することが可能となる。これにより、ミラーが形成される傾斜面の位置精度が向上するため、発光素子と光導波路との間の光信号の伝送損失、及び受光素子と光導波路との間の光信号の伝送損失を低減することができる。
さらに、光導波路にビルドアップ構造体を形成することにより、光導波路とビルドアップ構造体とを別々に製造した場合と比較して、光電気混載基板の生産性を向上させることができる。
本発明によれば、発光素子と光導波路との間の光信号の伝送損失、及び/又は受光素子と光導波路との間の光信号の伝送損失を低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
(第1の実施の形態)
図8は、本発明の第1の実施の形態に係る光電気混載基板の断面図である。
図8を参照するに、第1の実施の形態の光電気混載基板10は、配線基板11と、光導波路12と、発光素子13と、受光素子14と、アンダーフィル樹脂15,16とを有する。
配線基板11は、基板本体21と、貫通ビア22〜24と、配線25〜27,35〜37,46〜48,53〜55,65〜67,76〜78と、ビア31〜33,42〜44,61〜63,72〜74と、絶縁層29,39,57,69と、ソルダーレジスト51,81とを有する。
基板本体21は、板状とされた基板である。貫通ビア22〜24は、基板本体21を貫通するように設けられている。貫通ビア22は、その上端部が配線25と接続されており、下端部が配線53と接続されている。貫通ビア23は、その上端部が配線26と接続されており、下端部が配線54と接続されている。貫通ビア24は、その上端部が配線27と接続されており、下端部が配線55と接続されている。
配線25〜27は、基板本体21の上面21Aに設けられている。配線25は、貫通ビア22の上端部と接続されている。配線26は、貫通ビア23の上端部と接続されている。配線27は、貫通ビア24の上端部と接続されている。絶縁層29は、配線25〜27を覆うように、基板本体21の上面21Aに設けられている。
ビア31は、配線25上に配置された部分の絶縁層29を貫通するように設けられている。ビア31の下端部は、配線25と接続されている。ビア32は、配線26上に配置された部分の絶縁層29を貫通するように設けられている。ビア32の下端部は、配線26と接続されている。ビア33は、配線27上に配置された部分の絶縁層29を貫通するように設けられている。ビア33の下端部は、配線27と接続されている。
配線35〜37は、絶縁層29の上面29Aに設けられている。配線35は、ビア31の上端部と接続されている。配線36は、ビア32の上端部と接続されている。配線37は、ビア33の上端部と接続されている。絶縁層39は、配線35〜37を覆うように、絶縁層29の上面29Aに設けられている。
ビア42は、配線35上に配置された部分の絶縁層39を貫通するように設けられている。ビア42の下端部は、配線35と接続されている。ビア43は、配線36上に配置された部分の絶縁層39を貫通するように設けられている。ビア43の下端部は、配線36と接続されている。ビア44は、配線37上に配置された部分の絶縁層39を貫通するように設けられている。ビア44の下端部は、配線37と接続されている。
配線46〜48は、絶縁層39の上面39Aに設けられている。配線46は、ビア42の上端部と接続されている。配線47は、ビア43の上端部と接続されている。配線48は、ビア44の上端部と接続されている。
ソルダーレジスト51は、絶縁層39の上面39Aの一部、配線46,48の一部、及び配線47を露出する開口部51Aを有する。開口部51Aは、光導波路12が実装される領域である。
配線53〜55は、基板本体21の下面21Bに設けられている。配線53は、貫通ビア22の下端部と接続されている。配線54は、貫通ビア23の下端部と接続されている。配線55は、貫通ビア24の下端部と接続されている。絶縁層57は、配線53〜55を覆うように、基板本体21の下面21Bに設けられている。
ビア61は、配線53の下面側に配置された部分の絶縁層57を貫通するように設けられている。ビア61の上端部は、配線53と接続されている。ビア62は、配線54の下面側に配置された部分の絶縁層57を貫通するように設けられている。ビア62の上端部は、配線54と接続されている。ビア63は、配線55の下面側に配置された部分の絶縁層57を貫通するように設けられている。ビア63の上端部は、配線55と接続されている。
配線65〜67は、絶縁層57の下面57Aに設けられている。配線65は、ビア61の下端部と接続されている。配線66は、ビア62の下端部と接続されている。配線67は、ビア63の下端部と接続されている。絶縁層69は、配線65〜67を覆うように、絶縁層57の下面57Aに設けられている。
ビア72は、配線65の下面側に配置された部分の絶縁層69を貫通するように設けられている。ビア72の上端部は、配線65と接続されている。ビア73は、配線66の下面側に配置された部分の絶縁層69を貫通するように設けられている。ビア73の上端部は、配線66と接続されている。ビア74は、配線67の下面側に配置された部分の絶縁層69を貫通するように設けられている。ビア74の上端部は、配線67と接続されている。
配線76〜78は、絶縁層69の下面69Aに設けられている。配線76は、ビア72の下端部と接続されている。配線77は、ビア73の下端部と接続されている。配線78は、ビア74の下端部と接続されている。
ソルダーレジスト81は、配線76〜78の一部を覆うように、絶縁層69の下面69Aに設けられている。ソルダーレジスト81は、配線76の下面の一部を露出する開口部81Aと、配線77の下面の一部を露出する開口部81Bと、配線77の下面の一部を露出する開口部81Cとを有する。開口部81A〜81Cに露出された部分の配線76〜78は、光電気混載基板10の外部接続用パッドとして機能する。
図9は、図8に示す光電気混載基板を拡大した断面図であり、図10は、図9に示す光導波路の平面図であり、図11は、図10に示す光導波路のC−C線方向の断面図である。
図9〜図11を参照するに、光導波路12は、開口部51Aに露出された部分の配線46〜48上に接着されており、光導波路本体85と、ミラー87,88と、貫通ビア91,92とを有する。光導波路本体85は、コア部96及びミラー87,88が配置され、光信号を伝送する第1の領域Aと、第1の領域Aの両側に配置され、光信号の伝送に寄与しない第2の領域Bと、第1のクラッド層95と、コア部96と、第2のクラッド層97と、コア材98,99とを有する。
第1の領域Aに対応する部分の光導波路本体85は、第1のクラッド層95、コア部96、及び第2のクラッド層97が積層された構成とされている。第1の領域Aの一方の側に配置された第2の領域Bに対応する部分の光導波路本体85は、コア部96と略厚さの等しいコア材98と第2のクラッド層97とが積層された構成とされている。第2の領域Bのうち、コア材98が配設された部分の光導波路本体85は、発光素子13の端子111と接続される貫通ビア91が配設される領域である。
第1の領域Aの他方の側に配置された第2の領域Bに対応する部分の光導波路本体85は、コア部96と略厚さの等しいコア材99と第2のクラッド層97とが積層された構成とされている。第2の領域Bのうち、コア材99が配設された部分の光導波路本体85は、受光素子14の端子114と接続される貫通ビア92が配設される領域である。
第1のクラッド層95は、コア部96の面96A及び第1の領域Aに配設された部分の第2のクラッド層97の面97Aのみを覆うように設けられている。つまり、発光素子13及び受光素子14と対向する側の第1の領域Aに対応する部分の光導波路本体85は、発光素子13の端子111が接続される貫通ビア91と、受光素子14の端子114が接続される貫通ビア92とが配設される第2の領域Bに対応する部分の光導波路本体85よりも突出している。
このように、発光素子13及び受光素子14と対向する側の第1の領域Aに対応する部分の光導波路本体85を、発光素子13及び受光素子14と対向する側の第2の領域Bに対応する部分の光導波路本体85よりも突出させることにより、発光素子13の後述する発光部112をミラー87に近接させて配置することや、受光素子14の後述する受光部115をミラー88に近接させて配置する(言い換えれば、発光部112及び受光部115を光導波路12の第1のクラッド層95に近接させて配置する)ことが可能となる。
これにより、発光素子13及び受光素子14と光導波路12との間における光信号の発散を抑制することが可能となるので、発光素子13と光導波路12の間の光信号の伝送損失、及び受光素子14と光導波路12との間の光信号の伝送損失を低減することができる。発光素子13の発光部112と第1のクラッド層95との距離Dは、例えば、5μmとすることができる。また、受光素子14の受光部115と第1のクラッド層95との距離Dは、例えば、5μmとすることができる。第1のクラッド層95の厚さM1は、例えば、15μmとすることができる。
コア部96は、第1のクラッド層95と第1の領域Aに配置された部分の第2のクラッド層97との間に複数設けられている。コア部96は、光信号を伝送するためのものであり、第1の領域Aに配置されている。コア部96は、溝部101,102を有する。溝部101は、発光素子13の下方に配置された部分のコア部96に形成されている。溝部101は、ミラー87が配設される傾斜面101Aを有する。傾斜面101Aは、コア部96の面96Aとの成す角度θが45度となるように構成された面である。
溝部102は、受光素子14の下方に配置された部分のコア部96に形成されている。溝部102は、ミラー88が配設される傾斜面102Aを有する。傾斜面102Aは、コア部96の面96Aとの成す角度θが45度となるように構成された面である。コア部96は、第1及び第2のクラッド層95,97よりも屈折率の大きいコア材により構成されている。コア部82の厚さM2は、例えば、35μmとすることができる。また、コア部96の配設ピッチは、例えば、250μmとすることができる。
第2のクラッド層97は、導電性接着剤(図示せず)により、開口部51Aに露出された配線46〜48上に接着されている。第2のクラッド層97は、コア部96に形成された溝部101,102を充填すると共に、コア部96の面96Aとコア材98,99の面98A,99Aとを覆うように設けられている。第2のクラッド層97は、第2の貫通孔である貫通孔104,105を有する。貫通孔104は、コア材98の配設領域に対応する部分の第2のクラッド層97を貫通するように形成されている。貫通孔104の直径は、例えば、70μmとすることができる。貫通孔105は、コア材99の配設領域に対応する部分の第2のクラッド層97を貫通するように形成されている。貫通孔105の直径は、例えば、70μmとすることができる。第2のクラッド層97の厚さM3は、例えば、15μmとすることができる。
コア材98は、発光素子13の下方に配置された第2の領域Bに対応する部分の第2のクラッド層97上に設けられている。コア材98は、コア部96を形成する際に用いるコア材と同一の材料であり、コア部96の厚さM2と略等しい厚さとされている。コア材98は、第1の貫通孔である貫通孔107を有する。貫通孔107は、貫通孔104と対向する部分のコア材98を貫通するように形成されている。貫通孔107の直径は、例えば、70μmとすることができる。
コア材99は、受光素子14の下方に配置された第2の領域Bに対応する部分の第2のクラッド層97上に設けられている。コア材99は、コア部96を形成する際に用いるコア材と同一の材料であり、コア部96の厚さM2と略等しい厚さとされている。コア材99は、第1の貫通孔である貫通孔108を有する。貫通孔108は、貫通孔104と対向する部分のコア材98を貫通するように形成されている。貫通孔108の直径は、例えば、70μmとすることができる。
ミラー87は、傾斜面101Aに対応する部分のコア部96に設けられている。ミラー87は、発光素子13から照射された光信号をコア部96に反射するためのものである。ミラー87としては、例えば、Al膜(厚さは、例えば、0.2μm)を用いることができる。
ミラー88は、傾斜面102Aに対応する部分のコア部96に設けられている。ミラー88は、光信号を受光素子14に向けて反射するためのものである。ミラー88としては、例えば、Al膜(厚さは、例えば、0.2μm)を用いることができる。
貫通ビア91は、光導波路本体85に形成された貫通孔104,107に設けられている。貫通ビア91の上端部は、発光素子13の端子111が接続されており、貫通ビア91の下端部は、配線46と電気的に接続されている。貫通ビア91は、発光素子13と配線46とを電気的に接続するためのものである。
このように、発光素子13の端子111が接続される貫通ビア91を光導波路本体85に設けることにより、コア部96に設けられたミラー87の中心位置E(光軸中心位置)から貫通ビア91の中心位置までの実際の距離Gとミラー87の中心位置E(光軸中心位置)から貫通ビア91の中心位置までの最適な距離Gとの差と、発光素子13の発光部112からミラー87の中心位置Eまでの実際の距離Iと発光部112からミラー87の中心位置Eまでの最適な距離Iとの差とを小さくすることが可能となるため、発光素子13と光導波路12との間の光信号の伝送損失を低減することができる。最適な距離Gは、例えば、155μmとすることができる。また、最適な距離Iは、例えば、32.5μmとすることができる。
貫通ビア91の上端面は、コア材98の面98Bと略面一とされており、貫通ビア91の下端部は、第2のクラッド層97の下面と略面一とされている。言い換えれば、貫通ビア91の両端面は、第2の領域Bに対応する部分の光導波路本体85の両面と略面一とされている。
このように、貫通ビア91の両端面を第2の領域Bに対応する部分の光導波路本体85の両面と略面一にすることで、貫通ビア91に発光素子13の端子111を接続するときの接続信頼性を向上させることができる。
貫通ビア92は、光導波路本体85に形成された貫通孔105,108に設けられている。貫通ビア92の上端部は、受光素子14の端子114が接続されており、貫通ビア92の下端部は、配線48と電気的に接続されている。貫通ビア92は、受光素子14と配線48とを電気的に接続するためのものである。
このように、受光素子14の端子114が接続される貫通ビア92を光導波路本体85に設けることにより、コア部96に設けられたミラー88の中心位置E(光軸中心位置)から貫通ビア92の中心位置までの実際の距離Jとミラー88の中心位置E(光軸中心位置)から貫通ビア92の中心位置までの最適な距離Jとの差と、受光素子14の発光部114からミラー88の中心位置Eまでの実際の距離Kと受光部115からミラー88の中心位置Eまでの最適な距離Kとの差とを小さくすることが可能となるため、受光素子14と光導波路12との間の光信号の伝送損失を低減することができる。最適な距離Jは、例えば、155μmとすることができる。また、最適な距離Kは、例えば、32.5μmとすることができる。
貫通ビア92の上端面は、コア材99の上面99Bと略面一とされており、貫通ビア92の下端部は、第2のクラッド層97の下面と略面一とされている。言い換えれば、貫通ビア92の両端面は、第2の領域Bに対応する部分の光導波路本体85の両面と略面一とされている。
このように、貫通ビア92の両端面を第2の領域Bに対応する部分の光導波路本体85の両面と略面一にすることで、貫通ビア92に受光素子14の端子114を接続するときの接続信頼性を向上させることができる。
発光素子13は、ミラー87及び貫通ビア91の形成位置に対応する部分の光導波路12上に配置されている。発光素子13は、端子111と、光信号を照射する発光部112とを有する。端子111は、はんだ(図示せず)により、貫通ビア91上に固定されている。発光部112は、ミラー87の中心位置E(光軸中心位置)と対向するように、ミラー87の上方に配置されている。発光素子13としては、例えば、面発光レーザ素子(VCSEL)を用いることができる。
受光素子14は、ミラー88及び貫通ビア92の形成位置に対応する部分の光導波路12上に配置されている。受光素子14は、端子114と、光信号を照射する受光部115とを有する。端子114は、はんだ(図示せず)により、貫通ビア92上に固定されている。受光部115は、ミラー88の中心位置E(光軸中心位置)と対向するように、ミラー88の上方に配置されている。受光素子14としては、例えば、フォトダイオード素子(PD)を用いることができる。
アンダーフィル樹脂15は、発光素子13と光導波路12との隙間を充填するように設けられている。アンダーフィル樹脂16は、受光素子14と光導波路12との隙間を充填するように設けられている。アンダーフィル樹脂15,16としては、光信号を透過可能な透光性樹脂を用いることができる。
本実施の形態の光電気混載基板によれば、コア部96及びミラー87,88が配置され、光信号を伝送する第1の領域Aの両側に配置された第2の領域Bに対応する部分の光導波路本体85に、発光素子13の端子111と接続される貫通ビア91と、受光素子14の端子114と接続される貫通ビア92とを設けることにより、配線基板11に発光素子13及び受光素子14を実装した場合と比較して、発光素子13及び受光素子14の最適な配設位置に対する実際に配置された発光素子13及び受光素子14の相対的な位置のずれ量を小さくすることが可能となる。これにより、発光素子13と光導波路12との間の光信号の伝送損失、及び受光素子14と光導波路12との間の光信号の伝送損失を低減することができる。
また、発光素子13及び受光素子14と対向する側の第1の領域Aに対応する部分の光導波路本体85を、発光素子13及び受光素子14と対向する側の第2の領域Bに対応する部分の光導波路本体85よりも突出させることにより、発光素子13の発光部112をミラー87に近接させて配置することが可能になると共に、受光素子14の受光部115とをミラー88に近接させて配置することが可能となるため、発光素子13と光導波路12との間の光信号の伝送損失、及び受光素子14と光導波路12との間の光信号の伝送損失を低減することができる。
図12〜図24は、本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図であり、図25は、図16に示す構造体の平面図であり、図26は、図17に示す構造体の平面図である。図12〜図26において、第1の実施の形態の光電気混載基板10と同一構成部分には同一符号を付す。また、図26において、L,Lは、ダイシングブレードがコア部96を切断する位置(以下、「切断位置L,L」とする)を示している。
図12〜図26を参照して、第1の実施の形態の光電気混載基板10の製造方法について説明する。始めに、図12に示す工程では、周知の手法により、配線基板11を形成する。次いで、図13に示す工程では、コア部96及びミラー87,88が形成される第1の領域Aと、第1の領域Aの両側に配置された第2の領域Bとを有した金属板121を準備する。金属板121は、光導波路12を形成する際の支持基板である。金属板121としては、例えば、Cu板を用いることができる。
このように、光導波路12を形成する際の支持基板として、金属板121を用いることにより、後述する図21に示す工程において、不要となった金属板121をエッチング法(具体的には、例えば、ウエットエッチング法)により除去することができる。
次いで、図14に示す工程では、第1の領域Aに対応する部分の金属板121の上面121Aに、第1のクラッド層95を形成する(第1のクラッド層形成工程)。具体的には、シート状のクラッド材を貼り付け、クラッド材を露光及び現像することで、第1のクラッド層95を形成する。第1のクラッド層95の厚さM1は、例えば、15μmとすることができる。
次いで、図15に示す工程では、金属板121に給電層とする電解めっき法により、第2の領域Bに対応する部分の金属板121の上面121Aに金属膜123を形成する(金属膜形成工程)。このとき、金属膜123の上面123Aが第1のクラッド層95の面95Aと略面一となる(金属膜123の厚さがクラッド層95の厚さM1と略等しくなる)ように、金属膜123を形成する。
次いで、図16に示す工程では、図25に示すように、第1のクラッド層95の面95Aと金属膜123の上面123Aの一部とを覆うように、コア材125を形成する(コア材形成工程)。コア材125は、後述する図17に示す工程において、パターニングされることにより、コア部96及びコア材98,99となるものである。コア材125の厚さは、例えば、35μmとすることができる。
次いで、図17に示す工程では、図16に示すコア材125をパターニングして、図26に示すように、コア部96と、コア部96に傾斜面101A,102Aを形成する際に使用するアライメントマーク127,128と、コア材98に貫通孔107と、コア材99に貫通孔108とを同時に形成する(コア部形成工程)。コア材125のパターニングは、コア材125を露光及び現像処理することで行う。アライメントマーク127,128は、第1の領域Aに配置された部分の第1のクラッド層95の面95A上に形成する。コア部96の厚さM2は、例えば、35μmとすることができる。貫通孔107,108の直径は、例えば、70μmとすることができる。
このように、コア部96を形成するコア部形成工程において、コア部96と、コア部96に傾斜面101A,102Aを形成する際に使用するアライメントマーク127,128とを同時に形成することにより、コア部96とアライメントマーク127,128とを別々に形成した場合と比較して、光導波路12の製造コストを低減することができる。
次いで、図18に示す工程では、ダイシングブレードにより、アライメントマーク127,128に基づいて得られる切断位置L,Lを切断して、複数のコア部96にV字形状とされた溝部101,102を形成する。これにより、複数のコア部96に、傾斜面101A,102Aが形成される(傾斜面形成工程)。傾斜面101A,102Aは、コア部96の面96Aとの成す角度θ,θが45度となるように形成する。
このように、アライメントマーク127,128に基づいて、ダイシングブレードにより複数のコア部96を切断してコア部96に傾斜面101A,102Aを形成することにより、精度良く所定の位置に傾斜面101A,102Aを形成することが可能となる。これにより、ミラー87,88が形成される傾斜面101A,102Aの位置精度が向上するため、発光素子13と光導波路12との間の光信号の伝送損失、及び受光素子14と光導波路12との間の光信号の伝送損失を低減することができる。
次いで、図19に示す工程では、コア部96の傾斜面101Aにミラー87を形成すると共に、コア部96の傾斜面102Aにミラー88を形成する(ミラー形成工程)。具体的には、例えば、傾斜面101A,102AにAl膜(厚さは、例えば、0.2μm)を成膜することでミラー87,88を形成する。
次いで、図20に示す工程では、貫通孔107と対向する貫通孔104と貫通孔108と対向する貫通孔105とを有した第2のクラッド層97を、第1のクラッド層95、コア部96、コア材98,99、及びアライメントマーク127,128を覆うように形成する(第2のクラッド層形成工程)。第2のクラッド層97の厚さM3は、例えば、15μmとすることができる。また、貫通孔104,105の直径は、例えば、70μmとすることができる。
次いで、図21に示す工程では、エッチング法により、金属板121及び金属膜123を除去する(金属板及び金属膜除去工程)。これにより、光導波路本体85が形成される。金属板121及び金属膜123は、例えば、ウエットエッチングにより除去することができる。
次いで、図22に示す工程では、貫通孔104,107に貫通ビア91を形成すると共に、貫通孔105,108に貫通ビア92を形成する(貫通ビア形成工程)。これにより、光導波路12が形成される。
次いで、図23に示す工程では、ソルダーレジスト51の開口部51Aから露出された部分の配線46〜48上に光導波路12を接着する。光導波路12を接着する際に使用する接着剤としては、例えば、導電性接着剤を用いることができる。
次いで、図24に示す工程では、はんだ(図示せず)により貫通ビア91上に発光素子13の端子111を固定すると共に、発光素子13と光導波路12との隙間を充填するように、アンダーフィル樹脂15を形成する。次いで、はんだ(図示せず)により、貫通ビア92上に受光素子14の端子114を固定すると共に、受光素子14と光導波路12との隙間を充填するように、アンダーフィル樹脂16を形成する。これにより、第1の実施の形態の光電気混載基板10が製造される。アンダーフィル樹脂15,16としては、例えば、光透過性樹脂を用いることができる。
本実施の形態の光導波路の製造方法によれば、コア部96を形成するコア部形成工程において、コア部96と、コア部96に傾斜面101A,102Aを形成する際に使用するアライメントマーク127,128とを同時に形成することにより、コア部96とアライメントマーク127,128とを別々に形成した場合と比較して、光導波路12の製造コストを低減することができる。
また、アライメントマーク127,128に基づいて、ダイシングブレードにより複数のコア部96を切断してコア部96に傾斜面101A,102Aを形成することにより、精度良く所定の位置に傾斜面101A,102Aを形成することが可能となる。これにより、ミラー87,88が形成される傾斜面101A,102Aの位置精度が向上するため、発光素子13と光導波路12との間の光信号の伝送損失、及び受光素子14と光導波路12との間の光信号の伝送損失を低減することができる。
(第2の実施の形態)
図27は、本発明の第2の実施の形態に係る光電気混載基板の断面図である。図27において、第1の実施の形態の光電気混載基板10と同一構成部分には同一符号を付す。
図27を参照するに、第2の実施の形態の光電気混載基板140は、配線基板141,142と、光導波路144,145と、第1のコネクタ147,148と、第2のコネクタ149と、複数の光ファイバ151と、発光素子13と、受光素子14と、アンダーフィル樹脂15,16とを有する。
配線基板141は、板状とされた基板本体153に第1の実施の形態で説明した貫通ビア22,23と、配線25,26,35,36,46,47,53,54,65,66,76,77と、ビア31,32,42,43,61,62,72,73と、絶縁層29,39,57,69と、ソルダーレジスト51,81(但し、開口部51A,81Cを構成から除く)とを設けた構成とされている。
配線基板142は、板状とされた基板本体154に第1の実施の形態で説明した貫通ビア23,24と、配線26,27,36,37,47,48,54,55,66,67,77,78と、ビア32,33,43,44,62,63,73,74と、絶縁層29,39,57,69と、ソルダーレジスト51,81(但し、開口部51A,81Aを構成から除く)とを設けた構成とされている。
光導波路144は、配線基板141の配線46,47上に接着されている。光導波路144は、第1のクラッド層95と、コア部96と、第2のクラッド層97と、コア材98と、ミラー87と、貫通ビア91とを有する。光導波路144は、第1の実施の形態で説明した図22に示す光導波路12の中心位置よりも左側に位置する部分の構造体と同様な構成とされている。
光導波路145は、配線基板142の配線47,48上に接着されている。光導波路145は、第1のクラッド層95と、コア部96と、第2のクラッド層97と、コア材99と、ミラー88と、貫通ビア92とを有する。光導波路145は、第1の実施の形態で説明した図22に示す光導波路12の中心位置よりも右側に位置する部分の構造体と同様な構成とされている。
第1のコネクタ147は、配線基板141の配線47上に接着されている。第1のコネクタ147は、光ファイバ151の先端部が挿入される挿入部147Aを有する。第1のコネクタ148は、配線基板142の配線47上に接着されている。第1のコネクタ147は、光ファイバ151の先端部が挿入される挿入部148Aを有する。第1のコネクタ147,148は、第2のコネクタ149及び光ファイバ151の端部を装着するためのコネクタである。
第2のコネクタ149は、複数の光ファイバ151の両端部を露出した状態で、複数の光ファイバ151の位置を規制するためのコネクタである。
複数の光ファイバ151は、その両端部が露出された状態で、第2のコネクタ149により固定されている。複数の光ファイバ151の両端部のうち、一方の端部は、第1のコネクタ147の挿入部147Aに挿入されており、他方の端部は、第1のコネクタ148の挿入部148Aに挿入されている。複数の光ファイバ151は、光信号を伝送するコア部153と、コア部153の周囲を覆うように設けられたクラッド部154とを有する。複数の光ファイバ151は、光導波路144により伝送された光信号を光導波路145に伝送するためのものである。
発光素子13は、ミラー87及び貫通ビア91の形成位置に対応する部分の光導波路144上に配置されている。発光素子13の端子111は、はんだ(図示せず)により、貫通ビア91上に固定されている。発光素子13の発光部112は、ミラー87の中心位置E(光軸中心位置)と対向するように、ミラー87の上方に配置されている。
受光素子14は、ミラー88及び貫通ビア92の形成位置に対応する部分の光導波路145上に配置されている。受光素子14の端子114は、はんだ(図示せず)により、貫通ビア92上に固定されている。受光素子14の受光部115は、ミラー88の中心位置E(光軸中心位置)と対向するように、ミラー88の上方に配置されている。
アンダーフィル樹脂15は、発光素子13と光導波路144との隙間を充填するように設けられている。アンダーフィル樹脂16は、受光素子14と光導波路145との隙間を充填するように設けられている。
上記構成とされた光電気混載基板140は、第1の実施の形態の光電気混載基板10と同様な効果を得ることができる。また、上記説明した光導波路144,145は、第1の実施の形態で説明した光導波路12と同様な手法により形成することができる。
(第3の実施の形態)
図28は、本発明の第3の実施の形態に係る光電気混載基板の断面図である。図28において、第1の実施の形態の光電気混載基板10と同一構成部分には同一符号を付す。
図28を参照するに、第3の実施の形態の光電気混載基板160は、第1の実施の形態の光電気混載基板10に設けられた配線基板11の代わりに、ビルドアップ構造体161を設けた以外は光電気混載基板10と同様な構成とされている。
ビルドアップ構造体161は、絶縁層163,171と、ビア164,165,172,173と、配線167,168,175,176と、ソルダーレジスト178,181とを有する。
絶縁層163は、開口部185,186を有する。開口部185は、光導波路12に設けられた貫通ビア91と対向する部分の絶縁層163を貫通するように形成されている。開口部186は、光導波路12に設けられた貫通ビア92と対向する部分の絶縁層163を貫通するように形成されている。
ビア164は、開口部185に設けられている。ビア164は、その上端部が貫通ビア91と電気的に接続されており、下端部が配線167と接続されている。ビア165は、開口部186に設けられている。ビア165は、その上端部が貫通ビア92と電気的に接続されており、下端部が配線168と接続されている。ビア164,165の材料としては、例えば、Cuを用いることができる。
配線167は、ビア164の形成位置に対応する部分の絶縁層163の面163Bに設けられている。配線168は、ビア165の形成位置に対応する部分の絶縁層163の面163Bに設けられている。配線167,168の材料としては、例えば、Cuを用いることができる。
絶縁層171は、配線167,168の一部を覆うように、絶縁層163の面163Bに設けられている。絶縁層171は、配線167の一部を露出する開口部188と、配線168の一部を露出する開口部189とを有する。
ビア172は、開口部188に設けられている。ビア172は、その上端部が配線167と電気的に接続されており、下端部が配線175と接続されている。ビア173は、開口部189に設けられている。ビア173は、その上端部が配線168と電気的に接続されており、下端部が配線176と接続されている。ビア172,173の材料としては、例えば、Cuを用いることができる。
配線175は、ビア172の形成位置に対応する部分の絶縁層171の面171Aに設けられている。配線176は、ビア173の形成位置に対応する部分の絶縁層171の面171Aに設けられている。配線175,176の材料としては、例えば、Cuを用いることができる。
ソルダーレジスト178は、配線175,176の一部を覆うように、絶縁層171の面171Aに設けられている。ソルダーレジスト178は、配線175の一部を露出する開口部178Aと、配線176の一部を露出する開口部178Bとを有する。
ソルダーレジスト181は、絶縁層163の面163Aに設けられている。ソルダーレジスト181は、光導波路12の配設領域に対応する部分の絶縁層163の面163Aとビア164,165の上面とを露出する開口部181Aを有する。
光導波路12は、開口部181Aに露出された部分の絶縁層163の面163Aに配設されている。光導波路12に設けられた貫通ビア91は、ビア164と電気的に接続されている。光導波路12に設けられた貫通ビア92は、ビア165と電気的に接続されている。
発光素子13は、ミラー87及び貫通ビア91の形成位置に対応する部分の光導波路12上に配置されている。発光素子13の端子117は、はんだ(図示せず)により、貫通ビア91上に固定されている。発光素子13の発光部112は、ミラー87の中心位置E(光軸中心位置)と対向するように、ミラー88の上方に配置されている。
受光素子14は、ミラー88及び貫通ビア92の形成位置に対応する部分の光導波路12上に配置されている。受光素子14の端子114は、はんだ(図示せず)により、貫通ビア92上に固定されている。受光素子14の受光部115は、ミラー88の中心位置E(光軸中心位置)と対向するように、ミラー88の上方に配置されている。
アンダーフィル樹脂15は、発光素子13と光導波路12との隙間を充填するように設けられている。アンダーフィル樹脂16は、受光素子14と光導波路12との隙間を充填するように設けられている。
上記構成とされた光電気混載基板160は、第1の実施の形態の光電気混載基板10と同様な効果を得ることができる。
図29〜図37は、本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図である。図29〜図37において、第2の実施の形態の光電気混載基板160と同一構成部分には同一符号を付す。
図29〜図37を参照して、第3の実施の形態の光電気混載基板160の製造方法について説明する。
始めに、第1の実施の形態で説明した図13〜図20に示す工程と同様な処理を行って、図20に示す構造体を形成する。次いで、図29に示す工程では、金属膜123を給電層とする電解めっき法により、金属膜123の上面123Aに金属膜191を形成する。このとき、金属膜191は、金属膜191の上面191Aと第2のクラッド層97の面97Bとの高さの差Hがソルダーレジスト181と略等しくなるように形成する。金属膜191としては、例えば、Cu膜を用いることができる。
次いで、図30に示す工程では、金属膜191の面191Aにソルダーレジスト181を形成する。このとき、ソルダーレジスト181は、第2のクラッド層97の面97Bとソルダーレジスト181の面181とが略面一となるように形成する。
次いで、図31に示す工程では、図30に示す構造体上に開口部185,186を有した絶縁層163を形成する。このとき、開口部185は、開口部104と対向する部分の絶縁層163に形成し、開口部186は、開口部105と対向する部分の絶縁層163に形成する。
次いで、図32に示す工程では、金属膜123を給電層とする電解めっき法により、開口部104,105,107,108,185,186を充填すると共に、絶縁層163の面163Bを覆うように、金属膜192を析出成長させる(貫通ビア形成工程及びビルドアップ構造体形成工程の一部)。これにより、貫通ビア91,92及びビア164,165が形成されると共に、貫通ビア91,92を備えた光導波路12が製造される。金属膜192としては、例えば、Cu膜を用いることができる。
このように、ビルドアップ構造体161を形成する際に、光導波路12に設けられた貫通ビア91,92を形成することにより、製造工程の数を少なくすることが可能となるため、光電気混載基板160の製造コストを低減することができる。なお、貫通ビア91,92とビア164,165とを別々に形成してもよい。
次いで、図33に示す工程では、図32に示す金属膜192をパターニングして、配線167,168を形成する。つまり、本実施の形態では、光導波路12に直接、ビルドアップ構造体161の構成要素を形成する。
次いで、図34に示す工程では、図31〜図33に示す工程と同様な処理を行って、図33に示す構造体上に絶縁層171、ビア188,189、及び配線175,176を形成する。
次いで、図35に示す工程では、図34に示す構造体上に、開口部178A,178Bを有したソルダーレジスト178を形成する。これにより、金属板121上に、光導波路12と一体的に形成されたビルドアップ構造体161が製造される。なお、上記説明した図30〜図35に示す工程がビルドアップ構造体形成工程に相当する工程である。
次いで、図36に示す工程では、エッチング法により、金属板121及び金属膜123,191を除去する(金属板及び金属膜除去工程)。具体的には、例えば、金属板121及び金属膜123,191をウエットエッチングにより除去する。
次いで、図37に示す工程では、はんだ(図示せず)により貫通ビア91上に発光素子13の端子111を固定すると共に、発光素子13と光導波路12との隙間を充填するように、アンダーフィル樹脂15を形成する。次いで、はんだ(図示せず)により、貫通ビア92上に受光素子14の端子114を固定すると共に、受光素子14と光導波路12との隙間を充填するように、アンダーフィル樹脂16を形成する。これにより、第3の実施の形態の光電気混載基板160が製造される。
本実施の形態の光電気混載基板の製造方法によれば、光導波路12にビルドアップ構造体161を形成することにより、光導波路12とビルドアップ構造体161とを別々に製造した場合と比較して、光電気混載基板160の生産性を向上させることができる。
また、本実施の形態の光導波路の製造方法は、第1の実施の形態で説明した光導波路12の製造方法と同様な効果を得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、光信号の伝送損失を低減することのできる光導波路及びその製造方法、及び光電気混載基板の製造方法に適用可能である。
従来の光電気混載基板の断面図である。 図1に示す発光素子が接続された部分の光電気混載基板を拡大した断面図である。 図1に示す受光素子が接続された部分の光電気混載基板を拡大した断面図である。 従来の光電気混載基板の製造工程を示す図(その1)である。 従来の光電気混載基板の製造工程を示す図(その2)である。 従来の光電気混載基板の製造工程を示す図(その3)である。 従来の光電気混載基板の製造工程を示す図(その4)である。 本発明の第1の実施の形態に係る光電気混載基板の断面図である。 図8に示す光電気混載基板を拡大した断面図である。 図9に示す光導波路の平面図である。 図10に示す光導波路のC−C線方向の断面図である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その1)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その2)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その3)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その4)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その5)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その6)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その7)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その8)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その9)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その10)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その11)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その12)である。 本発明の第1の実施の形態に係る光電気混載基板の製造工程を示す図(その13)である。 図16に示す構造体の平面図である。 図17に示す構造体の平面図である。 本発明の第2の実施の形態に係る光電気混載基板の断面図である。 本発明の第3の実施の形態に係る光電気混載基板の断面図である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その1)である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その2)である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その3)である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その4)である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その5)である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その6)である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その7)である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その8)である。 本発明の第3の実施の形態に係る光電気混載基板の製造工程を示す図(その9)である。
符号の説明
10,140,160 光電気混載基板
11,141,142 配線基板
12,144,145 光導波路
13 発光素子
14 受光素子
15,16 アンダーフィル樹脂
21,153,154 基板本体
21A,29A,39A,121A,123A,191A 上面
21B,57A,69A 下面
22〜24,91,92 貫通ビア
31〜33,42〜44,61〜63,72〜74,164,165,172,173 ビア
25〜27,35〜37,46〜48,53〜55,65〜67,76〜78,167,168,175,176 配線
29,39,57,69,163,171 絶縁層
51,81,178,181 ソルダーレジスト
51A,81A,81B,81C,181A,185,186,188,189 開口部
85 光導波路本体
87,88 ミラー
91,92 貫通ビア
95 第1のクラッド層
96,153 コア部
95A,96A,97A,97B,98A,98B,99A,99B,163A,163B,171A,181B 面
97 第2のクラッド層
98,99,125 コア材
101,102 溝部
101A,102A 傾斜面
104,105,107,108 貫通孔
111,114 端子
112 発光部
115 受光部
121 金属板
123,191,192 金属膜
127,128 アライメントマーク
147,148 第1のコネクタ
147A,148A 挿入部
149 第2のコネクタ
151 光ファイバ
154 クラッド部
161 ビルドアップ構造体
A 第1の領域
B 第2の領域
,D 距離
,E 中心位置
,I,J,K 実際の距離,
G,I,J,K 最適な距離
H 高さの差
,L 切断位置
M1〜M3 厚さ
θ,θ 角度

Claims (8)

  1. 発光素子及び/又は受光素子と対向する第1のクラッド層と、第2のクラッド層と、前記第1のクラッド層と前記第2のクラッド層との間に設けられ、光信号を伝送するコア部とを有した光導波路本体と、前記光信号を反射するミラーと、を備えた光導波路であって、
    前記光導波路本体は、前記コア部及び前記ミラーが配置され、前記光信号を伝送する第1の領域と、前記第1の領域の両側に配置され、前記光信号の伝送に寄与しない第2の領域とを有し、
    前記第2の領域に対応する部分の前記光導波路本体を貫通し、前記発光素子の端子又は前記受光素子の端子と接続される貫通ビアを設けると共に、
    前記発光素子又は前記受光素子と対向する側の前記第1の領域に対応する部分の前記光導波路本体を、前記発光素子又は前記受光素子と対向する側の前記第2の領域に対応する部分の前記光導波路本体よりも突出させたことを特徴とする光導波路。
  2. 前記第1のクラッド層を前記第1の領域に対応する部分の前記光導波路本体にのみ設けたことを特徴とする請求項1記載の光導波路。
  3. 前記貫通ビアの両端面を、前記第2の領域に対応する部分の前記光導波路本体の両面と略面一にしたことを特徴とする請求項1又は2記載の光導波路。
  4. 発光素子及び/又は受光素子と対向する第1のクラッド層と、第2のクラッド層と、前記第1のクラッド層と前記第2のクラッド層との間に設けられ、光信号を伝送するコア部とを有した光導波路本体と、前記光信号を反射するミラーと、を備えた光導波路の製造方法であって、
    前記光導波路本体は、前記コア部及び前記ミラーが配置され、前記光信号を伝送する第1の領域と、前記第1の領域の両側に配置され、前記光信号の伝送に寄与しない第2の領域とを有し、
    前記第1の領域に対応する部分の金属板上に、前記第1のクラッド層を形成する第1のクラッド層形成工程と、
    前記第2の領域に対応する部分の前記金属板上に、前記第1のクラッド層の厚さと略等しい厚さを有した金属膜を形成する金属膜形成工程と、
    前記第1のクラッド層及び前記金属膜の上面を覆うようにコア材を形成するコア材形成工程と、
    前記コア材をパターニングして、前記コア部と、前記ミラーが配設される傾斜面を前記コア部に形成する際に使用するアライメントマークと、前記第2の領域に対応する部分の前記コア材を貫通する第1の貫通孔と、を同時に形成するコア部形成工程と、
    前記アライメントマークに基づいて、前記コア部を切断して、前記コア部に傾斜面を形成する傾斜面形成工程と、
    前記コア部の傾斜面に前記ミラーを形成するミラー形成工程と、
    前記ミラー形成工程後に、前記第1の貫通孔と対向する第2の貫通孔を有した前記第2のクラッド層を形成する第2のクラッド層形成工程と、
    前記金属板及び前記金属膜を除去する金属板及び金属膜除去工程と、
    前記金属板及び金属膜除去工程後、前記第1及び第2の貫通孔に前記発光素子の端子又は前記受光素子の端子と接続される貫通ビアを形成する貫通ビア形成工程と、を含むことを特徴とする光導波路の製造方法。
  5. 前記金属板及び金属膜除去工程では、前記金属板及び前記金属膜をエッチングにより除去することを特徴とする請求項4記載の光導波路の製造方法。
  6. 発光素子及び/又は受光素子と対向する第1のクラッド層と、第2のクラッド層と、前記第1のクラッド層と前記第2のクラッド層との間に設けられ、光信号を伝送するコア部とを有した光導波路本体と、前記光信号を反射するミラーとを備えた光導波路と、
    積層された絶縁層、ビア、及び配線を有するビルドアップ構造体と、を備えた光電気混載基板の製造方法であって、
    前記光導波路本体は、前記コア部及び前記ミラーが配置され、前記光信号を伝送する第1の領域と、前記第1の領域の両側に配置され、前記光信号の伝送に寄与しない第2の領域とを有し、
    前記第1の領域に対応する部分の金属板上に、前記第1のクラッド層を形成する第1のクラッド層形成工程と、
    前記第2の領域に対応する部分の前記金属板上に、前記第1のクラッド層の厚さと略等しい厚さを有した金属膜を形成する金属膜形成工程と、
    前記第1のクラッド層及び前記金属膜の上面を覆うようにコア材を形成するコア材形成工程と、
    前記コア材をパターニングして、前記コア部と、前記ミラーが配設される傾斜面を前記コア部に形成する際に使用するアライメントマークと、前記第2の領域に対応する部分の前記コア材を貫通する第1の貫通孔と、を同時に形成するコア部形成工程と、
    前記アライメントマークに基づいて、前記コア部を切断して、前記コア部に傾斜面を形成する傾斜面形成工程と、
    前記コア部の傾斜面に前記ミラーを形成するミラー形成工程と、
    前記ミラー形成工程後に、前記第1の貫通孔と対向する貫通孔を有した前記第2のクラッド層を形成する第2のクラッド層形成工程と、
    前記第1及び第2の貫通孔に前記発光素子の端子又は前記受光素子の端子と接続される貫通ビアを形成する貫通ビア形成工程と、
    前記光導波路にビルドアップ構造体を形成するビルドアップ構造体形成工程と、
    前記ビルドアップ構造体形成工程後、前記金属板及び前記金属膜を除去する金属板及び金属膜除去工程と、を含むことを特徴とする光電気混載基板の製造方法。
  7. 前記貫通ビアは、前記ビルドアップ構造体形成工程において形成されることを特徴とする請求項6記載の光電気混載基板の製造方法。
  8. 前記金属板及び金属膜除去工程では、前記金属板及び前記金属膜をエッチングにより除去することを特徴とする請求項6又は7記載の光電気混載基板の製造方法。
JP2007126488A 2007-05-11 2007-05-11 光導波路及びその製造方法、並びに光電気混載基板及びその製造方法 Active JP5064109B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007126488A JP5064109B2 (ja) 2007-05-11 2007-05-11 光導波路及びその製造方法、並びに光電気混載基板及びその製造方法
KR1020080042684A KR20080100131A (ko) 2007-05-11 2008-05-08 광도파로와 그 제조 방법, 및 광전기 혼재 기판의 제조방법
US12/118,140 US7734124B2 (en) 2007-05-11 2008-05-09 Optical waveguide and method of manufacturing the same, and method of manufacturing optical/electrical hybrid substrate
TW097117122A TWI426306B (zh) 2007-05-11 2008-05-09 光學導波管及其製造方法,暨光電混 合基板之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007126488A JP5064109B2 (ja) 2007-05-11 2007-05-11 光導波路及びその製造方法、並びに光電気混載基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008281816A true JP2008281816A (ja) 2008-11-20
JP5064109B2 JP5064109B2 (ja) 2012-10-31

Family

ID=39969617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126488A Active JP5064109B2 (ja) 2007-05-11 2007-05-11 光導波路及びその製造方法、並びに光電気混載基板及びその製造方法

Country Status (4)

Country Link
US (1) US7734124B2 (ja)
JP (1) JP5064109B2 (ja)
KR (1) KR20080100131A (ja)
TW (1) TWI426306B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237503A (ja) * 2010-05-07 2011-11-24 Shinko Electric Ind Co Ltd 光電気複合基板及びその製造方法
JP2011242706A (ja) * 2010-05-21 2011-12-01 Shinko Electric Ind Co Ltd 光導波路装置及びその製造方法
JP2012128153A (ja) * 2010-12-15 2012-07-05 Shinko Electric Ind Co Ltd 光導波路及びその製造方法と光導波路装置
JP2012132971A (ja) * 2010-12-20 2012-07-12 Shinko Electric Ind Co Ltd 2層光導波路及びその製造方法
JP2012133239A (ja) * 2010-12-22 2012-07-12 Hitachi Chem Co Ltd 光電気複合基板の製造方法、及びそれにより得られる光電気複合基板
JP2013195462A (ja) * 2012-03-15 2013-09-30 Hitachi Chemical Co Ltd 光導波路及びその製造方法
JP2015072497A (ja) * 2014-12-17 2015-04-16 新光電気工業株式会社 光導波路及び光導波路装置
JP2015102648A (ja) * 2013-11-25 2015-06-04 新光電気工業株式会社 光導波路装置及びその製造方法
US9354408B2 (en) 2012-11-22 2016-05-31 International Business Machines Corporation Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide
CN105849606A (zh) * 2013-12-25 2016-08-10 日本电气株式会社 光学波导元件和用于制造光学波导元件的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5155596B2 (ja) * 2007-05-14 2013-03-06 新光電気工業株式会社 光電気混載基板の製造方法
JP5498219B2 (ja) 2009-03-26 2014-05-21 パナソニック株式会社 ミラー面を有する光導波路の製造方法及び光電複合配線板
TWI495915B (zh) * 2009-10-21 2015-08-11 Hitachi Chemical Co Ltd Optical waveguide substrate having a positioning structure, a method of manufacturing the same, and a method of manufacturing the photoelectric hybrid substrate
JP2013003224A (ja) * 2011-06-14 2013-01-07 Shinko Electric Ind Co Ltd 光導波路及びその製造方法と光導波路装置
JP6202566B2 (ja) * 2013-10-29 2017-09-27 日東電工株式会社 光電気混載基板およびその製法
US9308596B2 (en) * 2014-01-17 2016-04-12 Alcatel Lucent Method and assembly including a connection between metal layers and a fusible material
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
JP6637368B2 (ja) * 2016-04-06 2020-01-29 新光電気工業株式会社 光導波路装置及びその製造方法
US10168495B1 (en) * 2017-06-28 2019-01-01 Kyocera Corporation Optical waveguide and optical circuit board
JP7280031B2 (ja) * 2018-11-14 2023-05-23 新光電気工業株式会社 光導波路搭載基板、光通信装置及び光導波路搭載基板の製造方法
JP2022084183A (ja) * 2020-11-26 2022-06-07 新光電気工業株式会社 光導波路装置、光通信装置及び光導波路装置の製造方法
CN114567962B (zh) * 2020-11-27 2023-11-10 鹏鼎控股(深圳)股份有限公司 电路板的制造方法及电路板
US11768338B2 (en) * 2021-05-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Optical interconnect structure, package structure and fabricating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004333922A (ja) * 2003-05-08 2004-11-25 Sharp Corp 光電気配線基板およびその製造方法
JP2006119216A (ja) * 2004-10-19 2006-05-11 Shinko Electric Ind Co Ltd 光導波路の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
TWI239798B (en) * 1999-05-28 2005-09-11 Toppan Printing Co Ltd Photo electric wiring substrate, mounted substrate, and the manufacture method of the photo electric wiring substrate
JP2001281479A (ja) 2000-03-29 2001-10-10 Oki Electric Ind Co Ltd 高分子光導波路素子およびその製造方法
US7203387B2 (en) * 2003-09-10 2007-04-10 Agency For Science, Technology And Research VLSI-photonic heterogeneous integration by wafer bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004333922A (ja) * 2003-05-08 2004-11-25 Sharp Corp 光電気配線基板およびその製造方法
JP2006119216A (ja) * 2004-10-19 2006-05-11 Shinko Electric Ind Co Ltd 光導波路の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237503A (ja) * 2010-05-07 2011-11-24 Shinko Electric Ind Co Ltd 光電気複合基板及びその製造方法
US8693815B2 (en) 2010-05-07 2014-04-08 Shinko Electric Industries Co., Ltd. Optoelectronic composite substrate and method of manufacturing the same
US8634683B2 (en) 2010-05-21 2014-01-21 Shinko Electric Industries Co., Ltd. Optical waveguide device and method of manufacturing the same
JP2011242706A (ja) * 2010-05-21 2011-12-01 Shinko Electric Ind Co Ltd 光導波路装置及びその製造方法
JP2012128153A (ja) * 2010-12-15 2012-07-05 Shinko Electric Ind Co Ltd 光導波路及びその製造方法と光導波路装置
US9081159B2 (en) 2010-12-15 2015-07-14 Shinko Electric Industries Co., Ltd. Optical waveguide and method of manufacturing the same, and optical waveguide device
JP2012132971A (ja) * 2010-12-20 2012-07-12 Shinko Electric Ind Co Ltd 2層光導波路及びその製造方法
JP2012133239A (ja) * 2010-12-22 2012-07-12 Hitachi Chem Co Ltd 光電気複合基板の製造方法、及びそれにより得られる光電気複合基板
JP2013195462A (ja) * 2012-03-15 2013-09-30 Hitachi Chemical Co Ltd 光導波路及びその製造方法
US9354408B2 (en) 2012-11-22 2016-05-31 International Business Machines Corporation Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide
US9772462B2 (en) 2012-11-22 2017-09-26 International Business Machines Corporation Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide
JP2015102648A (ja) * 2013-11-25 2015-06-04 新光電気工業株式会社 光導波路装置及びその製造方法
CN105849606A (zh) * 2013-12-25 2016-08-10 日本电气株式会社 光学波导元件和用于制造光学波导元件的方法
JP2015072497A (ja) * 2014-12-17 2015-04-16 新光電気工業株式会社 光導波路及び光導波路装置

Also Published As

Publication number Publication date
KR20080100131A (ko) 2008-11-14
JP5064109B2 (ja) 2012-10-31
US7734124B2 (en) 2010-06-08
TWI426306B (zh) 2014-02-11
TW200848815A (en) 2008-12-16
US20080279518A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
JP5064109B2 (ja) 光導波路及びその製造方法、並びに光電気混載基板及びその製造方法
JP5155596B2 (ja) 光電気混載基板の製造方法
KR100720854B1 (ko) 광·전기배선기판, 실장기판 및 광전기배선기판의 제조방법
JP4260650B2 (ja) 光電気複合基板及びその製造方法
TW201142391A (en) Optical waveguide substrate having positioning structure, method for manufacturing same, and method for manufacturing opto-electric hybrid substrate
JP2009175418A (ja) 光電気混載基板及びその製造方法
JPWO2009119850A1 (ja) 複合光伝送基板および光モジュール
JP2008139465A (ja) 光電気混載基板の製造方法
JP5014855B2 (ja) 光電気集積配線基板およびその製造方法並びに光電気集積配線システム
JP5395734B2 (ja) 光電気複合基板の製造方法
JP6525240B2 (ja) 光電気混載基板およびその製法
KR100499005B1 (ko) 다채널 블록형 광원소자가 패키징된 인쇄회로기판
JP5328095B2 (ja) 光伝送基板、光電子混載基板、光モジュールおよび光電気回路システム
JP5058006B2 (ja) 光伝送基板の製造方法
JP6637368B2 (ja) 光導波路装置及びその製造方法
JP2004302188A (ja) 光導波路付き電気配線基板
JP2008158388A (ja) 光電気回路基板、光モジュールおよび光電気回路システム
JP2006039046A (ja) 光導波路装着部材、基板、半導体装置、光導波路装着部材の製造方法、及び基板の製造方法
JP2007086367A (ja) 光ピン、光ピンコネクタ及び光路変換用モジュール
JP4476743B2 (ja) 光部品支持基板及びその製造方法
JP4288604B2 (ja) 光結合装置
JP4511291B2 (ja) 光接続装置の製造法及びその光接続装置
JP5225490B2 (ja) 光伝送基板とその製造方法、複合光伝送基板ならびに光モジュール
JP5608122B2 (ja) 光電気混載基板およびその製法
JP2008134492A (ja) 光伝送システムおよびそれを具備する光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120808

R150 Certificate of patent or registration of utility model

Ref document number: 5064109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3